KR100414736B1 - 반도체소자의 트랜지스터 형성방법 - Google Patents

반도체소자의 트랜지스터 형성방법 Download PDF

Info

Publication number
KR100414736B1
KR100414736B1 KR10-2002-0027905A KR20020027905A KR100414736B1 KR 100414736 B1 KR100414736 B1 KR 100414736B1 KR 20020027905 A KR20020027905 A KR 20020027905A KR 100414736 B1 KR100414736 B1 KR 100414736B1
Authority
KR
South Korea
Prior art keywords
temperature
forming
conductive
heat treatment
transistor
Prior art date
Application number
KR10-2002-0027905A
Other languages
English (en)
Other versions
KR20030089968A (ko
Inventor
손용선
류창우
이정엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0027905A priority Critical patent/KR100414736B1/ko
Priority to JP2002377784A priority patent/JP2003338561A/ja
Priority to US10/331,265 priority patent/US6667200B2/en
Priority to CNB02160892XA priority patent/CN1237592C/zh
Priority to TW091138052A priority patent/TWI247384B/zh
Publication of KR20030089968A publication Critical patent/KR20030089968A/ko
Application granted granted Critical
Publication of KR100414736B1 publication Critical patent/KR100414736B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로, 소자분리막이 형성된 반도체기판 상에 제1도전형 웰용 노광마스크를 이용하여 제1도전형 불순물을 이온주입 함으로써 제1도전형 채널 도핑층을 형성하고 제2도전형 웰용 노광마스크를 이용하여 제2도전형 불순물을 이온주입 함으로써 제2도전형 채널 도핑층을 형성한 다음, 상기 반도체기판을 고온 열처리하여 안정된 제1도전형 채널 도핑층과 안정된 제2도전형 채널 도핑층을 형성하고 전체표면상부를 수소 표면 처리한 다음, 상기 안정된 제1도전형 채널 도핑층 및 안정된 제2도전형 채널 도핑층 상부에 각각 넌-도핑 실리콘 에피층 ( non-doping silicon epi-layer ) 을 선택적인 에피-성장방법으로 성장시켜 SSR 델타-도핑층을 갖는 에피 채널 구조를 형성하고, 상기 SSR 델타-도핑층을 유지시키기 위하여 상기 반도체기판 상부에 저온 게이트절연막을 형성한 다음, 후속공정으로, 게이트전극, 제2도전형 및 제1도전형 소오스-드레인 확장영역, 절연막 스페이서, 제2도전형 및 제1도전형 소오스-드레인 접합영역을 저온 공정으로 형성함으로써 초박형 SSR 채널 구조를 갖는 트랜지스터를 구현하고 100 ㎚ 이하의 채널 길이를 갖는 소자의 특성 및 제조 수율을 향상시킬 수 있는 기술이다.

Description

반도체소자의 트랜지스터 형성방법{A method for forming a transistor of a semiconductor device}
본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로, 보다 상세하게는 채널길이 ( channel length ) 100 ㎚ 이하의 초박형 수퍼-스팁-리트로그레이드 에피채널 ( a ultra-shallow super-steep-retrograde epi-channel ) 을 갖는 MOSFET ( Metal-Oxide-Semiconductor Field Effect Transistor ) 또는 MISFET ( Metal-Insulator-Semiconductor Field Effect Transistor ) 소자를 형성하는 ULSI ( ultra large scale integrated ) 세대의 반도체소자에 적용할 수 있는 기술에 관한 것이다.
MOSFET 또는 MISFET 반도체 소자에서 게이트 전극 및 게이트 절연막 아래의 표면지역은 게이트 전하가 인가된 상태에서 소오스/드레인 접합영역에 인가한 전기장에 의해 전류가 흐르도록 하는 역할을 하며, 이 지역을 채널 ( channel ) 이라 한다.
상기 MOSFET 또는 MISFET 반도체 소자의 특성은, 채널지역의 도펀트 농도에 의해 결정되며, 도펀트 농도에 의해 트랜지스터의 문턱전압, 드레인 전류 등과 같이 소자의 특성이 좌우되기 때문에 상기 채널 지역의 정밀한 도핑이 매우 중요하다.
종래기술에 따른 채널도핑 방법은, 이온주입법에 의하여 웰 ( well ) 이온주입, 채널 이온주입 또는 문턱전압(Vt) 이온주입을 실시하는 방법 등이 널리 사용되고 있다.
이러한 방법으로 형성 가능한 채널구조는 채널지역 깊이방향으로 일정한 농도를 갖는 플랫 채널 ( Flat Channel ), 특정한 채널 깊이에서 채널이 형성되는 베리드 채널 ( Buried Channel ), 채널 표면 농도가 낮고 깊이 방향으로 농도가 증가하는 리트로그레이드 채널 ( Retrograde Channel ) 등이 있다.
이중 채널 길이 0.2 ㎛ 이하의 고성능 마이크로 프로세서에 채택되는 채널구조는 인듐(In), 비소(As), 안티몬(Sb)과 같은 중원소 이온주입 ( heavy ion implantation ) 에 의해 리트로그레이드 채널을 만드는 방법이 사용되고 있으며, 표면 도펀트 농도(Cs)가 낮아 표면 이동도 ( Surface Mobility ) 증가 효과를 보이므로 그에 따라 높은 구동전류 ( High Drive Current ) 특성을 갖는 고성능 MOSFET 소자를 제조할 수 있었다.
그러나, 채널길이의 축소에 따라 요구되는 채널깊이(Wd)는 점점 더 얇아져야 되며, 이온주입 방법만으로 채널 깊이 50 ㎚ 이하의 리트로그레이드 채널을 구현하기 어렵다.
이러한 요구를 만족하기 위하여, 에피 채널 ( Epi-Channel ) 이 제안되어 왔으나, 에피 형성 공정 및 후속 열공정에 의한 채널 도펀트 손실 및 확산의 제어가 어려워 기 보고된 에피-채널 ( Epi-Channel ) 트랜지스터의 특성들은 향상된 Ion/Ioff 특성을 보이지 못하고 있다.
가장 이상적인 채널 도핑 ( Channel Doping ) 방법은, 델타-도핑된 에피 채널 (δ-doped Epi-Channel )을 구현하는 것이지만 기 보고된 결과로는 도프드 에피층 ( Doped Epi-layer ) 과 언도프드 에피층 ( Undoped Epi-layer ) 을 사용하더라도 후속 도펀트 확산으로 인해 채널깊이 30 ㎚ 이하의 델타 도프드 에피 채널 ( δ-doped Epi-Channel ) 을 구현하는 일에 성공한 결과는 없었다.
이러한 문제를 개선하는 한 방법으로 초저에너지 ( Ultra-Low Energy ) 의 이온주입에 의하여 채널 도핑을 하고 순간적으로 레이저 어닐링을 하여 델타 도핑층의 확산을 막는 방법이 이정호, 이정엽 등의 연구자들에 의하여 IEDM 2000. 에 "Laser Thermal Annealed SSR Well Prior to Epi-Channel Growth (LASPE) for 70㎚ nFET" 라는 제목으로 제안되었으며, 상기 레이저 어닐링이 선택적 에피층 성장(Selective Epi Growth, 이하 SEG) 시 도펀트 손실 및 확산을 억제함을 보고하고 있다.
그러나, 상기 레이저 어닐링이 도펀트 손실 및 에피층으로의 확산을 억제하는 효과는 있으나 이러한 효과를 얻기 위한 레이저 전력 ( Laser Power ) 하에서 실리콘 기판 표면의 국부적인 용융 ( partial melting ) 현상을 유발하여 기판의 표면거칠기를 나쁘게 하고 결정 결함 ( crystal defect ) 을 유발시키는 문제가 발생되어 실제 반도체소자의 제조 공정에 적용하기 어려운 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 열처리공정시 도펀트의 손실을 억제하는 동시에 SEG 공정시 도펀트의 확산을 억제하여 반도체소자의 고집적화를 가능하게 하는 반도체소자의 트랜지스터 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 3 은 본 발명에 따른 반도체소자의 트랜지스터 형성방법의 기술적 원리를 설명하기 위한 단면도와 실험자료를 도시한 그래프.
도 4a 내지 도 4f 는 본 발명의 제1실시예에 따른 반도체소자의 트랜지스터 형성방법을 도시한 단면도.
도 5 는 본 발명의 제2실시예에 따른 반도체소자의 트랜지스터 형성방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
11,61 : 반도체기판 13 : 소오스/드레인 접합영역
15 : 채널 도핑층 17 : 에피 채널층
19 : 게이트절연막 21 : 게이트전극
23 : 소오스/드레인 확장 영역(Source/Drain Extension, SDE)
25 : 절연막 스페이서
27 : 펀치스톱, 할로도핑영역 63 : 소자분리막
65 : 제1감광막패턴 67 : 엔웰
69 : 엔형 채널 도핑층 71 : 제2감광막패턴
73 : 피웰 75 : 피형 채널 도핑층
77 : 안정된 엔형 채널 도핑층 79 : 안정된 피형 채널 도핑층
81 : 저농도의 엔형 에피층 83 : 저농도의 피형 에피층
85 : 게이트절연막(pMISFET) 87 : 게이트절연막(nMISFET)
89 : 게이트전극(pMISFET) 91 : 게이트전극(nMISFET)
93 : 피형 소오스/드레인 확장영역
95 : 엔형 소오스/드레인 확장영역
97 : 절연막 스페이서(pMISFET) 99 : 절연막 스페이서(nMISFET)
101 : 고농도의 피형 소오스/드레인 접합영역 (p+ Source/Drain)
103 : 고농도의 엔형 소오스/드레인 접합영역 (n+ Source/Drain)
105 : 할로 영역(pMISFET) 107 : 할로 영역(nMISFET)
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 트랜지스터 형성방법은,
소자분리막이 형성된 반도체기판 상에 제1도전형 웰용 노광마스크를 이용하여 제1도전형 불순물을 이온주입 함으로써 제1도전형 채널 도핑층을 형성하는 공정과,
제2도전형 웰용 노광마스크를 이용하여 제2도전형 불순물을 이온주입 함으로써 제2도전형 채널 도핑층을 형성하는 공정과,
상기 반도체기판을 고온 열처리하여 안정된 제1도전형 채널 도핑층과 안정된제2도전형 채널 도핑층을 형성하는 공정과,
전체표면상부를 수소 표면 처리하는 공정과,
상기 안정된 제1도전형 채널 도핑층 및 안정된 제2도전형 채널 도핑층 상부에 각각 넌-도핑 실리콘 에피층을 선택적인 에피-성장방법으로 성장시켜 수퍼-스팁-리트로그레이드 델타-도핑층을 갖는 에피 채널 구조를 형성하는 공정과,
상기 수퍼-스팁-리트로그레이드 SSR 델타-도핑층을 갖는 에피 채널 구조 상부에 게이트절연막 및 게이트 전극을 형성하는 공정과,
상기 게이트 전극의 형성공정시 손상된 게이트 측면을 재산화시키는 게이트 재산화 공정과,
후속공정으로 소오스/드레인 접합영역을 형성하고 저온에서 후속 열처리공정을 실시하여 트랜지스터를 형성하는 포함하며,
상기 제1도전형 불순물의 이온주입공정은 비소(As) 이온을 3 KeV∼30 KeV 사이의 이온주입 에너지로 주입하거나 인(P) 이온을 1 KeV∼15 KeV 사이의 이온주입 에너지로 주입하는 것과,
상기 제1도전형 채널 도핑층은 상기 반도체기판의 표면으로부터 10 ∼ 50 ㎚ 깊이로 형성하는 것과,
상기 제2도전형 불순물의 이온주입공정은 붕소 이온을 100 eV ∼ 1.5 KeV 의 이온주입 에너지로 주입하는 것과,
상기 제2도전형 채널 도핑층은 상기 반도체기판의 표면으로부터 10 ∼ 50 ㎚ 깊이로 형성하는 것과,
상기 고온 열처리 공정은 900 ∼ 1000 ℃ 고온에서 급속 열처리공정으로 실시하는 것과,
상기 고온 열처리 공정은 1000 ∼ 1100 ℃ 의 고온에서 스파이크 급속 열처리 공정으로 실시하는 것과,
상기 넌-도핑 실리콘 에피층은 각각 5 ∼ 30 ㎚ 두께로 성장시키는 것과,
상기 게이트 절연막은 650 ∼ 750 ℃ 온도의 스팀 ( steam ) 분위기 하에서 저온 열산화막을 성장시켜 형성하는 것과,
상기 게이트절연막은 저온 열산화막을 형성하고 이를 플라즈마 처리하여 표면 질화시킴으로써 저온 질화산화막으로 형성하는 것과,
상기 게이트절연막은 저온 고유전율막으로 형성하되, 상기 저온 고유전율막은 300 ∼ 650 ℃ 온도에서 저온 증착하고 400 ∼ 700 ℃ 온도의 로 ( furnace )에서 어닐링하여 형성하거나 상기 저온 고유전율막은 300 ∼ 650 ℃ 온도에서 저온 증착하고 600 ∼ 800 ℃ 온도에서 급속 열처리하여 형성하는 것과,
상기 게이트절연막은 650 ∼ 750 ℃ 온도의 스팀 ( steam ) 분위기 하에서 성장시킨 저온 열산화막과, 300 ∼ 650 ℃ 온도에서 저온 증착하고 400 ∼ 700 ℃ 온도의 로 ( furnace )에서 어닐링하여 형성한 저온 고유전율막의 적층구조로 형성되는 것과,
상기 게이트절연막은 650 ∼ 750 ℃ 온도의 스팀 ( steam ) 분위기 하에서 성장시킨 저온 열산화막과, 300 ∼ 650 ℃ 온도에서 저온 증착하고 600 ∼ 800 ℃ 온도에서 급속 열처리한 저온 고유전율막의 적층구조로 형성하는 것과,
상기 게이트 재산화 공정은 750 ∼ 950 ℃ 의 온도에서 급속 열산화 ( rapid-thermal oxidation, RTO ) 공정으로 실시하는 것과,
상기 게이트 재산화 공정은 600 ∼ 1100 ℃ 의 온도에서 급속 스파이크 열산화 공정으로 실시하는 것과,
상기 게이트 재산화 공정은 650 ∼ 800 ℃ 의 온도의 산화로 ( Oxidation Furnace ) 에서 열산화 ( Thermal Oxidation ) 공정으로 실시하는 것과,
상기 후속 열처리공정은 600 ∼ 1000 ℃ 의 온도에서 급속 열처리 공정으로 실시하는 것과,
상기 후속 열처리공정은 600 ∼ 1100 ℃ 의 온도에서 급속 스파이크 열처리 공정으로 실시하는 것과,
상기 후속 열처리공정은 300 ∼ 750 ℃ 온도의 로 ( Furnace ) 에서 실시하는 것을 특징으로 한다.
한편, 본 발명의 원리는 다음과 같다.
낮은 이온주입 에너지를 이용한 채널 도핑 이온주입을 실시하고, 실리콘 용융점 이하의 온도에서 고온 급속 열처리 공정을 실시하여
후속의 수소 분위기하의 표면열처리 공정 ( Hydrogen Prebake before Epi-Growth ) 중에서 발생되는 도펀트 손실을 억제하는 동시에 선택적 에피성장 ( Selective Epi-Growth, 이하에서 SEG 라 함 ) 공정 중의 도펀트 확산을 억제하여 10 ∼ 30 ㎚ 의 채널 깊이를 갖는 초박형 수퍼-스팁-리트로그레이드 ( Super-Steep-Retrograde, 이하 SSR 이라 함 ) 에피 채널을 구현하는 것이다.
도 1a 는 초박형 수퍼-스팁-리트로그레이드 실리콘-에피 채널 ( Si-Epi Channel ) 이 형성된 것을 도시한 개략적인 단면도로서, 채널 길이 ( Channel Length ) 가 100 ㎚ 이하인 MOSFET 또는 MISFET 소자에서 요구되는 채널 깊이 ( Channel Depth ,Wd) 는
"Suppression of Random Dopant Induced Threshold Voltage Fluctuations in Sub-0.1㎛ MOSFETs with Epitaxial and δ-doped Channels" IEEE Transactions on Electron Devices, Vol46, No8, 1999. by Asen Asenov and Subhash Saini
에 설명된 바와 같이 30 ㎚ 이하가 되어야 한다.
도 1b 는 이상적인 델타 도핑 프로파일이 결정 결함으로 유발되는 빠른 속도의 비 이상 확산 ( Transient Enhanced Diffusion, 이하 TED ) 및 후속의 열공정에 의한 열 확산 ( Thermal Diffusion ) 으로 인하여 도핑 프로파일의 퍼짐 현상 ( Broadening ) 이 발생되는 것을 도시한 개념도이며, SSR 채널을 구현하기 위해서는 상기한 비이상 확산(TED) 및 열 확산을 억제하는 방법이 필요함을 보여주는 것이다.
도 2a 는 본 발명의 방법으로 구현한 채널 깊이 10 ㎚ 의 초박형 SSR 에피채널의 도핑 프로파일 ( Doping Profile ) 을 보여주는 증거자료로서, 채널 이온주입 공정 후 급속 열처리공정의 온도가 높을수록 Epi 성장 후 도펀트 손실 및 재분포가 적음을 보여주며, 이러한 고온의 채널 열공정을 수행치 않는 경우 심각한 도펀트 손실로 인해 원하는 리트로그레이드 도핑 프로파일 ( Retrograde Doping Profile ) 을 얻을 수 없음을 알 수 있다.
여기서, Cs 는 표면농도 ( surface concentration ), Cp 는 최대농도 ( peak concentration ), Gox 는 게이트산화막 ( gate oxide )을 도시한다.
도 2a 및 도 2b 는 에피-성장 직후 각각 1 KeV 와 5 KeV 의 채널 이온주입 에너지로 1.0E13 이온/㎠의 보론 이온을 주입하고 채널 RTA 하여 상기 RTA 조건에 따른 SSR 채널 도핑 프로파일 변화를 도시한 그래프이다.
상기 도 2a 와 도 2b 를 비교할 때 채널 이온주입 에너지가 낮을수록 도핑층의 분포범위가 좁아지는 것을 알 수 있다. 이때, 상기 좁은 분포의 δ-도핑 ( Narrow δ-doping ) 은 소자의 접합 캐패시턴스 ( Junction Capacitance ) 및 접합 누설전류 ( Junction Leakage ) 를 감소시키므로 저전력 고효율의 반도체 소자를 형성할 수 있도록 한다.
도 3 은 본 발명의 방법으로 구현한 채널깊이 30 ㎚ 의 초저접합 에피채널 ( Ultra-Shallow Epi-Channel ) 이
저온 게이트산화막 ( Gate Oxidation ) 형성 공정 및 게이트 패턴 형성 ( Gate Patterning ) 공정 후
선택적 게이트 재산화 ( Selective Gate Re-Oxidation ), 소오스/드레인 ( Source/Drain ) 형성시의 열처리 공정 등과 같이 소자 제조를 위한 모든 후속 열처리 공정에 의한 도펀트 확산의 영향을 받은 후에도 SSR 도핑 프로파일이 유지됨을 보여주는 SIMS ( Secondary Ion Mass Spectrometry ) 실험자료로서,
본 발명에서 제시하는 방법으로 100 ㎚ n-MOSFET 소자가 요구하는 수퍼-스팁-리트로그레이드 델타 도프드 에피 채널 ( SSR δ-doped Epi-Channel )형성이 실제로 가능함을 보여주는 증거이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 4a 내지 도 4f 는 본 발명에 제1실시예에 따른 반도체소자의 트랜지스터 형성방법을 도시한 단면도로서, CMISFET를 예로 들어 형성한 것이다.
도 4a를 참조하면, 반도체기판(61)에 활성영역을 정의하는 소자분리막(63)을 형성한다. 이때, 상기 소자분리막(63)은 트렌치형으로 형성한 것이다.
그 다음, 상기 반도체기판(61) 상부에 제1감광막패턴(65)을 형성한다. 이때, 상기 제1감광막패턴(65)은 CMISFET 의 pMISFET 영역을 노출시키는 노광마스크, 즉 엔웰 노광마스크를 이용한 노광 및 현상공정으로 형성한 것이다.
그리고, 상기 제1감광막패턴(65)을 마스크로 하여 상기 반도체기판(61)에 엔형 불순물을 주입하여 엔웰(67)을 형성하고, 엔웰 필드-스톱 이온주입 공정을 실시한다.
그 다음, 상기 제1감광막패턴(65)을 마스크로 하여 상기 엔웰(67)의 반도체기판(61) 표면에 인(P)이나 비소(As)와 같은 엔형의 p-채널 형성용 이온을 각각 1 KeV ∼ 15 KeV 또는 3 KeV ∼ 30 KeV 의 에너지로 주입함으로써 상기 반도체기판(61) 표면으로부터 10 ∼ 50 ㎚ 깊이를 갖는 엔형 채널 도핑층(69)을 형성한다.
도 4b를 참조하면, 상기 제1감광막패턴(65)을 제거하고, 상기 반도체기판(61) 상부에 제2감광막패턴(71)을 형성한다. 이때, 상기 제2감광막패턴(71)은 CMISFET 의 nMISFET 영역을 노출시키는 노광마스크, 즉 피웰노광마스크를 이용한 노광 및 현상공정으로 형성한 것이다.
그리고, 상기 제2감광막패턴(71)을 마스크로 하여 상기 반도체기판(61)에 피형 불순물을 주입함으로써 피웰(73)을 형성하고, 피웰 필드-스톱 이온주입 공정을 실시한다.
그 다음, 상기 제2감광막패턴(71)을 마스크로 하여 상기 피웰(73)의 반도체기판(61) 표면에 100 eV ∼ 1.5 KeV 의 매우 낮은 이온주입 에너지로 붕소(B)와 같은 피형의 엔-채널 형성용 이온을 주입함으로써 상기 반도체기판(61) 표면으로부터 10 ∼ 50 ㎚ 깊이로 매우 얇은 피형 채널 도핑층(75)을 형성한다.
도 4c를 참조하면, 상기 제2감광막패턴(71)을 제거한다.
그리고, 상기 엔형 및 피형 채널 도핑층(69,75)을 형성하기 위한 이온주입 공정시 형성된 반도체기판(61)의 손상을 방지하기 위하여 고온 급속 열처리 ( Rapid Thermal Anneal, 이하에서 RTA 라 함 ) 공정을 실시하거나 고온 스파이크 급속 열처리 ( Spike Rapid Thermal Anneal, 이하 SRTA 라 함 ) 공정을 실시함으로써 pMISFET 과 nMISFET 지역 각각에 안정된 엔형 채널 도핑층(77) 및 안정된 피형 채널 도핑층(79)을 형성한다.
여기서, 상기 고온 급속 열처리 공정 및 고온 스파이크 열처리공정은, 결정 결함을 회복시키고 주입된 도펀트 이온들이 결정 내에서 인접한 실리콘 원자들과 안정한 결합을 형성하도록 하여 후속의 SEG공정 및 후속의 열공정시의 도펀트 확산을 최대한 억제하기 위해 실시한 것이다.
이때, 상기 급속 열처리공정은 900 ∼ 1000 ℃ 고온에서 실시하고, 스파이크급속 열처리 공정은 1000 ∼ 1100 ℃ 고온에서 실시한다.
도 4d를 참조하면, 상기 안정된 엔형 채널 도핑층(77) 및 안정된 피형 채널 도핑층(79)이 형성된 반도체기판(61) 상부의 자연산화막(도시안됨)을 제거하기 위하여 수소 표면처리공정을 실시한다.
그리고, 상기 안정된 엔형 채널 도핑층(77) 및 안정된 피형 채널 도핑층(79) 상부에 각각 넌-도핑 실리콘 에피층을 SEG 방법으로 각각 5 ∼ 30 ㎚ 두께만큼 성장시킴으로써 도펀트 손실 및 재분포가 최소화되어 pMISFET 과 nMISFET 각각에 대하여 저농도의 엔형 에피층(81)과 엔형 채널 도핑층(77), 저농도의 피형 에피층(83)과 피형 채널 도핑층(79)으로 구성된 SSR 델타-도핑층( δ-Doping Layer )을 갖는 에피 채널 구조를 형성한다.
이때, 상기 실리콘 에피층(81,83)은 각각 5 ∼ 30 ㎚ 두께로 성장된 것이며 하부의 채널 도핑층에 의하여 자동 도핑되어 저농도로 형성된 것이다.
도 4e를 참조하면, 상기 pMISFET 과 nMISFET 부분의 반도체기판(61) 상부에 각각 게이트절연막(85,87)을 형성한다.
이때, 상기 게이트절연막(85,87)은 하기와 같이 1 ∼ 4 의 네 가지 방법으로 형성하여 엔형과 피형 채널 도핑층(77,79)의 확산을 최소화함으로써 SSR 델타 도핑층이 유지되도록 실시한 것이다.
1. 상기 게이트 절연막은 650 ∼ 750 ℃ 온도의 스팀 ( steam ) 분위기 하에서 저온 열산화막을 성장시켜 형성한다.
2. 상기 게이트 절연막은 상기 저온 열산화막을 플라즈마 처리하여 표면 질화시킴으로써 저온 질화산화막으로 형성한다.
3. 상기 게이트 절연막은 300 ∼ 650 ℃ 온도에서 저온 증착하고 400 ∼ 700 ℃ 온도의 로 ( furnace )에서 어닐링하여 형성된 저온 고유전율막으로 형성한다.
또한, 상기 저온 고유전율막은 300 ∼ 650 ℃ 온도에서 저온 증착하고 600 ∼ 800 ℃ 온도에서 급속 열처리하여 형성할 수도 있다.
4. 상기 게이트절연막은 650 ∼ 750 ℃ 온도의 스팀 ( steam ) 분위기 하에서 성장시킨 저온 열산화막과, 300 ∼ 650 ℃ 온도에서 저온 증착하고 400 ∼ 700 ℃ 온도의 로 ( furnace )에서 어닐링하여 형성한 저온 고유전율막의 적층구조로 형성한다.
또한, 상기 게이트절연막은 650 ∼ 750 ℃ 온도의 스팀 ( steam ) 분위기 하에서 성장시킨 저온 열산화막과, 300 ∼ 650 ℃ 온도에서 저온 증착하고 600 ∼ 800 ℃ 온도에서 급속 열처리한 저온 고유전율막의 적층구조로 형성할 수도 있다.
도 4f를 참조하면, 상기 게이트절연막(85,87) 상부에 각각 게이트전극(89,91)을 패터닝하고 게이트 재산화공정을 실시한다.
이때, 상기 게이트 재산화 공정은 다음과 같은 1 ∼ 3 의 방법으로 실시한다.
1. 750 ∼ 950 ℃ 의 온도에서 급속 열산화 ( rapid-thermal oxidation, RTO ) 공정으로 실시한다.
2. 600 ∼ 1100 ℃ 의 온도에서 급속 스파이크 열산화 공정으로 실시한다.
3. 650 ∼ 800 ℃ 온도의 산화로 ( Oxidation Furnace ) 에서 열산화 (Thermal Oxidation ) 공정으로 실시한다.
그 다음, p-MISFET 과 n-MISFET 각각에 대하여 별도의 노광마스크를 이용하여 피형 및 엔형 불순물을 이온주입 함으로써 피형과 엔형의 소오스/드레인 확장 ( Source-Drain Extension 이하 SDE ) 영역(93,95)을 형성한다.
그리고, 상기 게이트전극(89,91) 측벽에 절연막 스페이서(97,99)를 형성하고 별도의 노광마스크를 이용하여 p-MISFET 과 n-MISFET 각각에 고농도의 피형 및 엔형 불순물을 이온주입 함으로써 고농도의 피형 및 엔형 불순물 영역인 소오스/드레인 접합영역(101,103)을 형성하고 후속 열공정을 실시하여 CMISFET 소자를 형성한다.
이때, 상기 CMISFET 의 채널 도핑층(77,79)은 숏채널효과 ( short channel effect ) 를 억제하는 펀치 스톱 도핑층의 역할을 수행한다.
상기 후속 열공정은 급속 열처리 공정, 급속 스파이크 열처리 공정 또는 로 ( furnace ) 에서 실시한다.
상기 후속 열처리를 급속 열처리로 수행할 경우 600 ∼ 1000 ℃ 의 온도에서 실시하고,
상기 후속 열처리를 급속 스파이크로 수행할 경우 600 ∼ 1100 ℃ 의 온도에서 실시하며,
상기 후속 열처리를 로(Furnace)에서 수행할 경우 300 ∼ 750 ℃ 의 온도에서 실시한다.
도 5 는 본 발명의 제2실시예에 따른 반도체소자의 트랜지스터 형성방법을도시한 단면도로서, CMOSFET 를 형성하는 경우를 도시한 것이다.
도 5 를 참조하면, 상기 도 4f 의 공정에서 피형과 엔형의 상기 SDE 영역(93,95) 하부에 각각 엔형과 피형의 할로 불순물, 즉 상기 피형과 엔형의 SDE 영역(93,95) 하부에 웰과 같은 형(type)의 불순물을 경사 주입하여 할로 영역(105,107)을 형성한다.
이때, 상기 할로 영역(105,107)은 트랜지스터의 숏채널 효과를 억제하고 소자의 전기적 특성을 향상시키는 역할을 한다.
아울러, 본 발명은 공지된 반도체소자 제조 방법에 의한 다양한 응용이 가능하며, 이와 같은 응용된 방법으로 반도체 소자를 제조하는 경우에 모두 적용할 수도 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 트랜지스터 형성방법은 다음과 같은 효과를 제공한다.
1. 채널도핑 지역에서 이온 주입에 의한 격자 손상을 회복시켜 에피 채널 구조 형성시 문제가 되는 채널 도펀트의 손실 및 재분포를 억제함으로써 실질적인 초박형 SSR 채널 구조를 구현할 수 있고, 이로써 100 ㎚ 이하의 채널 길이를 갖는 소자에서 불규칙한 도펀트 분포에 의한 문턱전압(Vt) 변화 ( Random Dopant Induced Vt Variation )를 억제함과 동시에 100 ㎚ 이하의 게이트 길이에서 숏채널 효과 ( short channel effect )를 억제할 수 있으므로 100 ㎚ 및 100 ㎚ 이하의 채널 길이를 갖는 소자의 수율을 향상시킬 수 있다.
2. 채널 표면 지역의 도펀트 농도를 채널 도핑층의 최대농도 대비 1/10 까지 낮출 수 있고, 그에 따른 표면 이동도 ( surface mobility ) 증가 및 구동 전류 특성의 향상을 기대할 수 있다.
3. 초박형 SSR 채널 구조를 실질적으로 구현하므로 저 문턱 전압 ( low threshold voltage )을 갖는 저 전압 소자 및 저 소비 전력 소자의 제조공정에 적용할 수 있다.

Claims (21)

  1. 소자분리막이 형성된 반도체기판 상에 제1도전형 웰용 노광마스크를 이용하여 제1도전형 불순물을 이온주입 함으로써 제1도전형 채널 도핑층을 형성하는 공정과,
    제2도전형 웰용 노광마스크를 이용하여 제2도전형 불순물을 이온주입 함으로써 제2도전형 채널 도핑층을 형성하는 공정과,
    상기 반도체기판을 고온 열처리하여 안정된 제1도전형 채널 도핑층과 안정된 제2도전형 채널 도핑층을 형성하는 공정과,
    전체표면상부를 수소 표면 처리하는 공정과,
    상기 안정된 제1도전형 채널 도핑층 및 안정된 제2도전형 채널 도핑층 상부에 각각 넌-도핑 실리콘 에피층을 선택적인 에피-성장방법으로 성장시켜 수퍼-스팁-리트로그레이드 델타-도핑층을 갖는 에피 채널 구조를 형성하는 공정과,
    상기 수퍼-스팁-리트로그레이드 SSR 델타-도핑층을 갖는 에피 채널 구조 상부에 게이트절연막 및 게이트 전극을 형성하는 공정과,
    상기 게이트 전극의 형성공정시 손상된 게이트 측면을 재산화시키는 게이트 재산화 공정과,
    후속공정으로 소오스/드레인 접합영역을 형성하고 저온에서 후속 열처리공정을 실시하여 트랜지스터를 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  2. 제 1 항에 있어서,
    상기 제1도전형 불순물의 이온주입공정은 비소(As) 이온을 3 KeV∼30 KeV 사이의 이온주입 에너지로 주입하거나 인(P) 이온을 1 KeV∼15 KeV 사이의 이온주입 에너지로 주입하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  3. 제 1 항에 있어서,
    상기 제1도전형 채널 도핑층은 상기 반도체기판의 표면으로부터 10 ∼ 50 ㎚ 깊이로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  4. 제 1 항에 있어서,
    상기 제2도전형 불순물의 이온주입공정은 붕소 이온을 100 eV ∼ 1.5 KeV 의 이온주입 에너지로 주입하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  5. 제 1 항에 있어서,
    상기 제2도전형 채널 도핑층은 상기 반도체기판의 표면으로부터 10 ∼ 50 ㎚ 깊이로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  6. 제 1 항에 있어서,
    상기 고온 열처리 공정은 900 ∼ 1000 ℃ 고온에서 급속 열처리공정으로 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  7. 제 1 항에 있어서,
    상기 고온 열처리 공정은 1000 ∼ 1100 ℃ 의 고온에서 스파이크 급속 열처리 공정으로 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  8. 제 1 항에 있어서,
    상기 넌-도핑 실리콘 에피층은 각각 5 ∼ 30 ㎚ 두께로 성장시키는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  9. 제 1 항에 있어서,
    상기 게이트 절연막은 650 ∼ 750 ℃ 온도의 스팀 ( steam ) 분위기 하에서 저온 열산화막을 성장시켜 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  10. 제 1 항에 있어서,
    상기 게이트절연막은 저온 열산화막을 형성하고 이를 플라즈마 처리하여 표면 질화시킴으로써 저온 질화산화막으로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  11. 제 1 항에 있어서,
    상기 게이트절연막은 저온 고유전율막으로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  12. 제 11 항에 있어서,
    상기 저온 고유전율막은 300 ∼ 650 ℃ 온도에서 저온 증착하고 400 ∼ 700 ℃ 온도의 로 ( furnace )에서 어닐링하여 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  13. 제 11 항에 있어서,
    상기 저온 고유전율막은 300 ∼ 650 ℃ 온도에서 저온 증착하고 600 ∼ 800 ℃ 온도에서 급속 열처리하여 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  14. 제 1 항에 있어서,
    상기 게이트절연막은 650 ∼ 750 ℃ 온도의 스팀 ( steam ) 분위기 하에서 성장시킨 저온 열산화막과, 300 ∼ 650 ℃ 온도에서 저온 증착하고 400 ∼ 700 ℃ 온도의 로 ( furnace )에서 어닐링하여 형성한 저온 고유전율막의 적층구조로 형성되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  15. 제 1 항에 있어서,
    상기 게이트절연막은 650 ∼ 750 ℃ 온도의 스팀 ( steam ) 분위기 하에서 성장시킨 저온 열산화막과, 300 ∼ 650 ℃ 온도에서 저온 증착하고 600 ∼ 800 ℃ 온도에서 급속 열처리한 저온 고유전율막의 적층구조로 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  16. 제 1 항에 있어서,
    상기 게이트 재산화 공정은 750 ∼ 950 ℃ 의 온도에서 급속 열산화 ( rapid-thermal oxidation, RTO ) 공정으로 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  17. 제 1 항에 있어서,
    상기 게이트 재산화 공정은 600 ∼ 1100 ℃ 의 온도에서 급속 스파이크 열산화 공정으로 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  18. 제 1 항에 있어서,
    상기 게이트 재산화 공정은 650 ∼ 800 ℃ 의 온도의 산화로 ( Oxidation Furnace ) 에서 열산화 ( Thermal Oxidation ) 공정으로 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  19. 제 1 항에 있어서,
    상기 후속 열처리공정은 600 ∼ 1000 ℃ 의 온도에서 급속 열처리 공정으로 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  20. 제 1 항에 있어서,
    상기 후속 열처리공정은 600 ∼ 1100 ℃ 의 온도에서 급속 스파이크 열처리 공정으로 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
  21. 제 1 항에 있어서,
    상기 후속 열처리공정은 300 ∼ 750 ℃ 온도의 로 ( Furnace ) 에서 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
KR10-2002-0027905A 2002-05-20 2002-05-20 반도체소자의 트랜지스터 형성방법 KR100414736B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0027905A KR100414736B1 (ko) 2002-05-20 2002-05-20 반도체소자의 트랜지스터 형성방법
JP2002377784A JP2003338561A (ja) 2002-05-20 2002-12-26 半導体素子のトランジスタ形成方法
US10/331,265 US6667200B2 (en) 2002-05-20 2002-12-30 Method for forming transistor of semiconductor device
CNB02160892XA CN1237592C (zh) 2002-05-20 2002-12-31 半导体器件中晶体管的形成方法
TW091138052A TWI247384B (en) 2002-05-20 2002-12-31 Method for forming transistor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027905A KR100414736B1 (ko) 2002-05-20 2002-05-20 반도체소자의 트랜지스터 형성방법

Publications (2)

Publication Number Publication Date
KR20030089968A KR20030089968A (ko) 2003-11-28
KR100414736B1 true KR100414736B1 (ko) 2004-01-13

Family

ID=29417445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0027905A KR100414736B1 (ko) 2002-05-20 2002-05-20 반도체소자의 트랜지스터 형성방법

Country Status (5)

Country Link
US (1) US6667200B2 (ko)
JP (1) JP2003338561A (ko)
KR (1) KR100414736B1 (ko)
CN (1) CN1237592C (ko)
TW (1) TWI247384B (ko)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597460B1 (ko) * 2003-12-31 2006-07-05 동부일렉트로닉스 주식회사 반도체 소자의 트랜지스터 및제조방법
US7002214B1 (en) * 2004-07-30 2006-02-21 International Business Machines Corporation Ultra-thin body super-steep retrograde well (SSRW) FET devices
US7192834B2 (en) * 2005-02-23 2007-03-20 Macronix International Co., Ltd LDMOS device and method of fabrication of LDMOS device
KR100677774B1 (ko) * 2005-06-30 2007-02-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7256464B2 (en) * 2005-08-29 2007-08-14 United Microelectronics Corp. Metal oxide semiconductor transistor and fabrication method thereof
JP2007073578A (ja) * 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100764439B1 (ko) * 2006-04-25 2007-10-05 주식회사 하이닉스반도체 반도체 소자의 형성 방법
WO2008005092A2 (en) * 2006-06-29 2008-01-10 Cree, Inc. Silicon carbide switching devices including p-type channels and methods of forming the same
KR100877673B1 (ko) * 2007-06-26 2009-01-08 주식회사 동부하이텍 반도체 소자 제조방법
KR100934789B1 (ko) * 2007-08-29 2009-12-31 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8617954B2 (en) * 2007-10-09 2013-12-31 Texas Instruments Incorporated Formation of nitrogen containing dielectric layers having an improved nitrogen distribution
US7855110B2 (en) * 2008-07-08 2010-12-21 International Business Machines Corporation Field effect transistor and method of fabricating same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) * 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
JP5630185B2 (ja) * 2010-09-30 2014-11-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
JP5578001B2 (ja) * 2010-09-30 2014-08-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
JP5856827B2 (ja) * 2010-12-09 2016-02-10 株式会社半導体エネルギー研究所 半導体装置
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
JP5772068B2 (ja) * 2011-03-04 2015-09-02 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US20160211346A1 (en) * 2011-05-11 2016-07-21 Mie Fujitsu Semiconductor Limited Epitaxial Channel Transistors and Die With Diffusion Doped Channels
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
CN102779753B (zh) * 2011-05-12 2015-05-06 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US9001564B2 (en) 2011-06-29 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for driving the same
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8994123B2 (en) 2011-08-22 2015-03-31 Gold Standard Simulations Ltd. Variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US9373684B2 (en) 2012-03-20 2016-06-21 Semiwise Limited Method of manufacturing variation resistant metal-oxide-semiconductor field effect transistor (MOSFET)
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
CN102694012B (zh) * 2012-06-11 2016-12-07 上海华虹宏力半导体制造有限公司 耗尽型mos晶体管
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US9190485B2 (en) 2012-07-28 2015-11-17 Gold Standard Simulations Ltd. Fluctuation resistant FDSOI transistor with implanted subchannel
US9263568B2 (en) 2012-07-28 2016-02-16 Semiwise Limited Fluctuation resistant low access resistance fully depleted SOI transistor with improved channel thickness control and reduced access resistance
US9269804B2 (en) 2012-07-28 2016-02-23 Semiwise Limited Gate recessed FDSOI transistor with sandwich of active and etch control layers
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9012276B2 (en) 2013-07-05 2015-04-21 Gold Standard Simulations Ltd. Variation resistant MOSFETs with superior epitaxial properties
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US11049939B2 (en) 2015-08-03 2021-06-29 Semiwise Limited Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation
US11373696B1 (en) 2021-02-19 2022-06-28 Nif/T, Llc FFT-dram
CN113066726B (zh) * 2021-03-19 2021-11-16 弘大芯源(深圳)半导体有限公司 一种场效应晶体管的实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214654B1 (en) * 1999-01-27 2001-04-10 Advanced Micro Devices, Inc. Method for forming super-steep retrograded channel (SSRC) for CMOS transistor using rapid laser annealing to reduce thermal budget
KR20020001355A (ko) * 2000-06-28 2002-01-09 박종섭 반도체 소자의 제조 방법
US6358806B1 (en) * 2001-06-29 2002-03-19 Lsi Logic Corporation Silicon carbide CMOS channel
US20020033511A1 (en) * 2000-09-15 2002-03-21 Babcock Jeffrey A. Advanced CMOS using super steep retrograde wells

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198625A (ja) * 1985-09-06 1986-09-03 Sony Corp 半導体装置の製法及びそれに使用する赤外線ランプ加熱装置
JP2551040B2 (ja) * 1987-10-23 1996-11-06 富士通株式会社 半導体装置の製造方法
JPH07161988A (ja) * 1993-12-08 1995-06-23 Hitachi Ltd 半導体装置の製造方法
JP2002009170A (ja) * 2000-06-22 2002-01-11 Asahi Kasei Microsystems Kk アナログ回路及びその製造方法
KR100398041B1 (ko) * 2000-06-30 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 에피 채널 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214654B1 (en) * 1999-01-27 2001-04-10 Advanced Micro Devices, Inc. Method for forming super-steep retrograded channel (SSRC) for CMOS transistor using rapid laser annealing to reduce thermal budget
KR20020001355A (ko) * 2000-06-28 2002-01-09 박종섭 반도체 소자의 제조 방법
US20020033511A1 (en) * 2000-09-15 2002-03-21 Babcock Jeffrey A. Advanced CMOS using super steep retrograde wells
US6358806B1 (en) * 2001-06-29 2002-03-19 Lsi Logic Corporation Silicon carbide CMOS channel

Also Published As

Publication number Publication date
JP2003338561A (ja) 2003-11-28
US6667200B2 (en) 2003-12-23
TW200307345A (en) 2003-12-01
US20030215992A1 (en) 2003-11-20
KR20030089968A (ko) 2003-11-28
TWI247384B (en) 2006-01-11
CN1459837A (zh) 2003-12-03
CN1237592C (zh) 2006-01-18

Similar Documents

Publication Publication Date Title
KR100414736B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100410574B1 (ko) 데카보렌 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
JPH08227992A (ja) Ｐｍｏｓｆｅｔ半導体デバイス
KR20040025958A (ko) 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
US8586440B2 (en) Methods for fabricating integrated circuits using non-oxidizing resist removal
KR100574172B1 (ko) 반도체 소자의 제조방법
KR100632068B1 (ko) 반도체 소자의 모스 트랜지스터 제조 방법
KR100580796B1 (ko) 반도체 소자의 제조 방법
US6887759B2 (en) LDD-type miniaturized MOS transistors
KR20030034956A (ko) 반도체 소자의 제조방법
KR100598303B1 (ko) 반도체 소자의 제조 방법
KR100561977B1 (ko) 반도체 소자 제조 방법
KR100598284B1 (ko) 반도체 소자 제조방법
KR100531105B1 (ko) 반도체 소자 제조방법
KR100334968B1 (ko) 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법
KR100223994B1 (ko) 고집적 엔형 전계효과 금속산화물반도체 구조 및 그 제조방법
KR100588785B1 (ko) 반도체 소자 제조 방법
KR100600253B1 (ko) 반도체 소자 제조 방법
KR100567030B1 (ko) 트랜지스터 제조 방법
KR100505618B1 (ko) 고성능 모스 트랜지스터 및 그 제조방법
KR100572212B1 (ko) 반도체 소자 제조 방법
KR100546812B1 (ko) 반도체 소자 제조방법
KR20050069576A (ko) 반도체 소자의 트랜지스터 제조방법
KR20020002879A (ko) 시모스(ｃｍｏｓ) 트랜지스터의 제조 방법
KR20000027641A (ko) P모스전계효과 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee