JP5856827B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5856827B2
JP5856827B2 JP2011268681A JP2011268681A JP5856827B2 JP 5856827 B2 JP5856827 B2 JP 5856827B2 JP 2011268681 A JP2011268681 A JP 2011268681A JP 2011268681 A JP2011268681 A JP 2011268681A JP 5856827 B2 JP5856827 B2 JP 5856827B2
Authority
JP
Japan
Prior art keywords
region
gate insulator
work function
thickness
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011268681A
Other languages
English (en)
Other versions
JP2012138575A5 (ja
JP2012138575A (ja
Inventor
山崎　舜平
舜平 山崎
宏充 郷戸
宏充 郷戸
竹村　保彦
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011268681A priority Critical patent/JP5856827B2/ja
Publication of JP2012138575A publication Critical patent/JP2012138575A/ja
Publication of JP2012138575A5 publication Critical patent/JP2012138575A5/ja
Application granted granted Critical
Publication of JP5856827B2 publication Critical patent/JP5856827B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体を用いたトランジスタ、ダイオード等の半導体装置に関する。
シリコン絶縁ゲート型電界効果トランジスタ（以下、トランジスタと言う）は集積回路等に広く用いられてきたが、回路の微細化とともにいくつかの問題点が表面化している。最大の問題点は短チャネル効果である。短チャネル効果とは、ｎチャネル型トランジスタであればしきい値が負の方向にシフト（しきい値が低下）し、また、サブスレショールド特性が悪化（サブスレショールド値が上昇）することである。
トランジスタは、ソースとチャネル領域、チャネル領域とドレインの間にｐｎ接合を形成することにより、オフ状態での絶縁性を保つ。チャネル長がｐｎ接合の厚さ（あるいはｐｎ接合内に形成される空乏層の厚さ）と同程度以下となるとｐｎ接合による絶縁性が十分でなくなるため上記のような問題が生じる。
短チャネル効果を抑制するためには、例えば、チャネル長をｋ分の１にするのであれば、チャネル領域のドナーあるいはアクセプタ等の不純物の濃度をｋ倍にし、ゲート絶縁物の厚さをｋ分の１にすることが必要とされる。
しかしながら、そのように不純物濃度が高く、またゲート絶縁物が薄くなると別の問題が生じる。まず、不純物濃度が高くなると、キャリアの移動度が低下し、電流駆動能力に支障が生じる。例えば、チャネル領域の不純物濃度が１×１０１５ｃｍ−３では、電子の移動度は１４００ｃｍ２／Ｖｓ以上であるが、１×１０１９ｃｍ−３以上となると電子の移動度は１００ｃｍ２／Ｖｓ程度にまで低下する。
また、チャネル領域が微細化するとチャネル領域に含まれる不純物の統計的ゆらぎ（非特許文献１参照）によるしきい値ばらつきが無視できなくなる。しきい値のばらつきは（不純物濃度×空乏層の厚さ÷チャネル面積）の平方根に比例することが知られており、短チャネル化によるチャネル面積の縮小と、不純物濃度の増加により飛躍的に増大する。
しきい値ばらつきは、ゲート絶縁物の誘電率に反比例し、物理的な厚さに比例するので、高誘電率で薄いゲート絶縁物を用いることで抑制できるが、高誘電率材料の採用やゲート絶縁物の薄膜化には限度がある。
例えば、ゲート絶縁物を薄くすると、ゲートとチャネル領域間のリーク電流が増大する。特にゲート絶縁物として酸化シリコンを用いる場合には、厚さが２ｎｍ以下となるとトンネル電流によるリーク電流が急増して、消費電力が急増する。
さらに、Ｎチャネル型トランジスタでは、不純物濃度の高いｎ型多結晶シリコンがゲートに用いられてきたが、ゲートに正の電位が与えられると、ゲート絶縁物の近傍（厚さ０．２ｎｍ乃至０．５ｎｍ）が空乏化して、実効的なゲート絶縁物の厚さが大きくなるという現象もある。これはゲート絶縁物の厚さが２ｎｍ以下となると大きな問題となる。
これらの問題点に関しては、それぞれ対症療法的な解決策が提案されているが、本質的な問題解決には至っていない。例えば、ゲート絶縁物の厚さに関しては、ゲート絶縁物として、酸化シリコンよりも誘電率の大きな材料（高誘電率材料）を用いられている。高誘電率材料を用いることにより、短チャネル効果に関しては、ゲート絶縁物を物理的に厚くしても、薄い酸化シリコンのゲート絶縁物と同等な効果を得ることができる。
しかしながら、シリコンの伝導帯下端と絶縁体の伝導帯下端とのエネルギー差を比較すると、酸化ハフニウムで１．５電子ボルト程度であり、その他の材料でも酸化シリコン（３．５電子ボルト）を凌ぐ材料はなく、一般に高誘電率材料は絶縁性の面で不利である（非特許文献２参照）。
また、図２（Ａ）に示すように、ソース２０２ａとドレイン２０２ｂ近傍に比較的不純物濃度の高い領域（ハロー（ｈａｌｏ）領域２０５ａおよび２０５ｂ）を形成し、チャネル領域の不純物濃度を低く保つ方法が提案されている（特許文献１参照）。しかし、チャネル長１００ｎｍ以下の短チャネルには有効な手段とは言えない。
例えば、チャネル長が５０ｎｍ以下の場合には、チャネル領域近傍のエクステンション領域２０３ａおよび２０３ｂからのキャリアの流出を抑止する必要がある。短チャネル化とともに、エクステンション領域２０３ａおよび２０３ｂの不純物濃度は高くなり、それにともなって、エクステンション領域２０３ａおよび２０３ｂからのキャリアの注入を防止するためにハロー領域２０５ａおよび２０５ｂの濃度も高くする必要が生じる。具体的には、チャネル長が５０ｎｍ以下の場合にはハロー領域２０５ａおよび２０５ｂの不純物濃度を５×１０１８ｃｍ−３以上とすることが求められる。
いうまでもなく、図２（Ａ）に示す構造では、ソースドレイン間を流れるキャリアはエクステンション領域２０３ａから不純物濃度の高いハロー領域２０５ａおよび２０５ｂを経由して、エクステンション領域２０３ｂに移動する。経路に不純物濃度が高い領域があると不純物散乱が大きいため移動度が低下する。
加えて、経路に不純物濃度が高い部分があるということは、上述のしきい値のばらつきを大きくすることでもある。さらに、エクステンション領域２０３ａおよび２０３ｂの外側にハロー領域２０５ａおよび２０５ｂを形成するため、ゲートに対し斜めからイオン注入をおこなう必要があるが、その際にゲート端周辺のゲート絶縁物に高速イオンによるダメージが生じ、トラップ準位が増加すると報告されている。
ハロー領域等を形成するためのｐ型不純物としてはホウ素が用いられることが多い。実際にはホウ素以外に実用的なｐ型不純物がないと言っても過言ではない。しかしながら、ホウ素はイオン半径が小さいために拡散しやすく、また、原子量が小さいためにイオン注入の際にかなり広い領域に分布するという性質がある。具体的には、ホウ素は、増速拡散特性（Ｔｒａｎｓｉｅｎｔ Ｅｎｈａｎｃｅｄ Ｄｉｆｆｕｓｉｏｎ）を示し、熱活性化の際に異常に拡散することが知られている。
上記のようなホウ素の特性から、ホウ素で急峻な濃度分布の不純物領域を得ることは極めて困難である。そのため、実際には、ハロー領域２０５ａおよび２０５ｂ以外のチャネル領域にも５×１０１８ｃｍ−３以上の濃度のホウ素を注入することとなる。
これに対し、ハロー領域を使用せずに不純物濃度を低減させ、かつ、短チャネル効果を抑制する方法として、図２（Ｂ）のように、シリコン・オン・インシュレータ（ＳＯＩ）構造において、埋め込み絶縁物３０７を極めて薄くし、その上に設けられるＳＯＩ層３０６の中に不純物濃度を極めて低くしたチャネル領域３０８を設け、埋め込み絶縁物３０７の下の半導体基板３０１よりバイアスを加えることにより、チャネル領域３０８を空乏化させる完全空乏化トランジスタが提案されている（特許文献２参照）。
このように基板３０１からのバイアスでチャネル領域を空乏化させるには、ＳＯＩ層３０６および埋め込み絶縁物３０７の厚さは、いずれも２０ｎｍ以下であることが求められるが、ＳＯＩ層３０６および埋め込み絶縁物３０７を薄膜化させることは技術的に非常に難しい。量産性の面からは、ＳＯＩ層の厚さは５０ｎｍ以上、埋め込み絶縁物の厚さは５０ｎｍ以上であることが好ましいが、そのような条件では図２（Ｂ）に記載されているトランジスタは十分に動作しない。
一方、ゲートの空乏化に対しては、図２（Ｃ）に示すように、ＳＯＩ構造のアキュムレーション型トランジスタにおいて、ゲート４０４にｐ型シリコンを用いる方法、あるいは、ゲート４０４とは反対側に、厚さ２０ｎｍ以下の埋め込み絶縁物４０７を介してｐ型シリコンの層あるいはｐ型シリコンの基板４０１を設ける方法が提案されている（特許文献３参照）。
しかし、この場合もｐ型不純物としてホウ素が用いられるため、上述のとおり、ホウ素を添加したシリコンをゲート４０４として用いると、特にゲート絶縁物の物理的な厚さが２ｎｍ以下の場合はゲート絶縁物を通過してチャネル領域４０８にまでホウ素が拡散し、トランジスタのしきい値のばらつきの要因となってしまう。また、ＳＯＩ基板にチャネル領域を介してホウ素をイオン注入法で注入すると、当然のことながら、相当量のホウ素がチャネル領域４０８に注入されるので、やはりしきい値のばらつきの要因となる。
また、この場合も、ＳＯＩ層４０６の厚さは、チャネル長よりも十分に小さいことが必要であり、具体的には２０ｎｍ以下であることが求められ、量産性の面で大きな障害である。
米国特許第５３６４８０７号 米国特許公開２００７／０２９０２６４号明細書 米国特許公開２００９／０２５０７５５号明細書
Ｋ．Ｔａｋｅｕｃｈｉ ｅｔ ａｌ．， "Ｃｈａｎｎｅｌ Ｅｎｇｉｎｅｅｒｉｎｇ ｆｏｒ ｔｈｅ Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｒａｎｄｏｍ−Ｖｏｌｔａｇｅ−Ｉｎｄｕｃｅｄ Ｔｈｒｅｓｈｏｌｄ Ｖｏｌｔａｇｅ Ｖａｒｉａｔｉｏｎ"， ｐ． ８４１， ＩＥＤＭ （１９９７）． Ｊｏｈｎ Ｒｏｂｅｒｔｓｏｎ， "Ｂａｎｄ ｏｆｆｓｅｔｓ ｏｆ ｗｉｄｅ−ｂａｎｄ−ｇａｐ ｏｘｉｄｅｓ ａｎｄ ｉｍｐｌｉｃａｔｉｏｎｓ ｆｏｒ ｆｕｔｕｒｅ ｅｌｅｃｔｒｏｎｉｃ ｄｅｖｉｃｅｓ" Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｂ， １８ ｐ． １７８５ （２０００）． Ｒ． Ｅ． Ｊｏｎｅｓ ｅｔ ａｌ． "Ｅｖｉｄｅｎｃｅ ｆｏｒ ｐ−Ｔｙｐｅ Ｄｏｐｉｎｇ ｏｆ ＩｎＮ"， Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ． ９６， ｐ． １２５５０５ （２００６）． Ｍ． Ｎａｋａｍｕｒａ ｅｔ ａｌ．， Ｎ． "Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃"、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．，Ｖｏｌ．９３， ｐ． ２９８−３１５ （１９９１）．
本発明では、微細化しても短チャネル効果を抑制でき、しきい値のばらつきも小さく、ゲートリーク電流も十分に抑制された新規の半導体装置（トランジスタ等）を提供することを課題とする。
また、本発明では、新規の半導体装置（特に、トランジスタ）を提供することを課題とする。また、新規の半導体装置の駆動方法（特に、トランジスタの駆動方法）を提供することを課題とする。さらに、新規の半導体装置の作製方法（特に、トランジスタの作製方法）を提供することを課題とする。
また、本発明では、性能の向上したあるいは消費電力が低減できる半導体装置（特に、トランジスタ）を提供することを課題とする。また、性能の向上したあるいは消費電力が低減できる半導体装置の駆動方法（特に、トランジスタの駆動方法）を提供することを課題とする。さらに、性能の向上したあるいは消費電力が低減できる半導体装置の作製方法（特に、トランジスタの作製方法）を提供することを課題とする。本発明では以上の課題の少なくとも１つを解決する。
以下、本発明の説明をおこなうが、本明細書では、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶとき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。したがって、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
また、以下において、チャネル領域とは、エクステンション領域間のチャネルが形成される付近の半導体領域のことを指す。したがって、１つのチャネル領域に複数の導電型あるいは濃度の不純物領域を含むこともある。また、チャネル領域が基板の一部である場合もある。また、チャネル長とはエクステンション領域間の距離をいう。
本発明の一態様は、チャネル領域と、チャネル領域上に設けられたゲート絶縁物と、ゲート絶縁物に接して設けられたインジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有するｎ型半導体を有する、しきい値が＋１．５ボルト以上であることを特徴とする半導体装置である。
本発明の一態様は、チャネル領域の不純物（ドナーおよびアクセプタ）の濃度Ｎｄ［ｎｍ−３］（ただし、Ｎｄ＜１×１０−３）と酸化シリコン換算のゲート絶縁物の厚さｔｏｘ［ｎｍ］（以下、単にゲート絶縁物の厚さ、ともいう）とチャネル長Ｌ［ｎｍ］の間に、Ｎｄ １／２×ｔｏｘ×Ｌ＜１［ｎｍ１／２］という関係があり、ゲート絶縁物に接して設けられたインジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有する高仕事関数のｎ型半導体とを有する半導体装置である。
なお、ここでは特に不純物濃度として、ｎｍ−３、という単位を用いている。１ｎｍ−３は１×１０２１ｃｍ−３である。また、この場合の不純物濃度は、エクステンション領域間の平均的な不純物濃度であり、例えば、図２（Ａ）に示されるトランジスタのようにエクステンション領域２０３ａと２０３ｂの間にハロー領域２０５ａと２０５ｂを有する場合には、そこに含まれている不純物数も考慮される。
なお、不純物濃度が１×１０１５ｃｍ−３以下であれば、不純物はｎ型不純物であってもｐ型不純物であってもよい。また、チャネル領域の表面２０ｎｍ以内あるいはエクステンション領域の深さまでの領域の不純物濃度を１×１０１８ｃｍ−３以下のｎ型としてもよい。
例えば、チャネル領域の不純物濃度が１×１０１５ｃｍ−３でチャネル長が５０ｎｍでゲート絶縁物の厚さが１０ｎｍのトランジスタであれば、上記の関係を満たす。また、チャネル領域の不純物濃度が１×１０１７ｃｍ−３でチャネル長が５０ｎｍでゲート絶縁物の厚さが１ｎｍのトランジスタであれば、上記の関係を満たす。
本発明の一態様は、不純物（ドナーおよびアクセプタ）の濃度Ｎｄ［ｎｍ−３］と酸化シリコン換算のゲート絶縁物の厚さｔｏｘ［ｎｍ］とチャネル長Ｌ［ｎｍ］の間に、Ｎｄ １／２×ｔｏｘ×Ｌ＜１［ｎｍ１／２］という関係があり、チャネル領域に接するエクステンション領域と、エクステンション領域とソースあるいはドレインのいずれか一に接するハロー領域と、ゲート絶縁物に接して設けられたインジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有する高仕事関数のｎ型半導体とを有する半導体装置である。
本発明の一態様は、チャネル長１００ｎｍ以下のチャネル領域と、チャネル領域に接する不純物濃度が１×１０１９ｃｍ−３以上の第１の導電型の第１不純物領域と、チャネル領域と第１不純物領域に接する不純物濃度が１×１０１８ｃｍ−３以上の第２の導電型の第２不純物領域と、ゲート絶縁物に接して設けられた仕事関数が５．０電子ボルト以上のｎ型半導体とを有する半導体装置である。
ここで、インジウム、錫あるいは亜鉛の少なくとも一方と窒素とを有する高仕事関数のｎ型半導体（以下、高仕事関数化合物半導体ともいう）に関しては、その仕事関数が５．０電子ボルト以上であることが必要で、５．５電子ボルト以上であることが望ましい。また、高仕事関数化合物半導体は、５原子％以上５０原子％以下の濃度の窒素を有する。また、高仕事関数化合物半導体は、５原子％以上６６．７原子％以下の濃度の亜鉛あるいは、５原子％以上５０原子％以下の濃度のインジウム、５原子％以上５７．１原子％以下の濃度の錫を有することが望ましい。
また、高仕事関数化合物半導体では、原子番号が２０以下の金属元素の濃度を１％以下、好ましくは０．０１％以下とするとよい。また、高仕事関数化合物半導体は、酸素や他の原子番号２１以上の金属元素を有していてもよい。また、高仕事関数化合物半導体は水素を０．０１原子％乃至１０原子％含有していてもよい。
なお、エクステンション領域は、浅いほどオフ特性が良好となるが、量産性および導電性を考慮すると過剰に浅くすることは好ましくない、エクステンション領域の深さは、ゲート絶縁物の厚さとの兼ね合いでもあるが、５ｎｍ乃至２０ｎｍとするとよい。なお、高仕事関数化合物半導体の厚さは５ｎｍ以上１００ｎｍ以下とするとよい。
また、好ましくは、高仕事関数化合物半導体は、ウルツ鉱型の結晶構造を有する単結晶もしくは多結晶体である。さらに多結晶体である場合も、チャネルを形成する面に対してｃ軸が概略垂直であることが好ましい。すなわち、高仕事関数化合物半導体を構成する結晶のうち９０％以上の結晶においてｃ軸がチャネルを形成する面に対してなす角度が８５°乃至９０°の範囲にあることが好ましい。
なお、高仕事関数化合物半導体はウルツ鉱型以外の六方晶の結晶構造を有してもよい。その場合にはｃ軸方向からは六角形の格子像を確認できることもある。また、高仕事関数化合物半導体は立方晶の結晶構造を有してもよい。
上述の高仕事関数化合物半導体の電子親和力は５．０電子ボルト以上である。そのため、真空準位から４電子ボルト乃至５電子ボルト下の準位（典型的には真空準位から４．９電子ボルト下の準位、非特許文献３参照）に形成される多くの欠陥準位がドナーとなり、特にドーピング処理を施さずとも、１×１０１９ｃｍ−３以上、好ましくは１×１０２０ｃｍ−３以上の電子濃度を有するｎ型の半導体となる。
高仕事関数化合物半導体の一例として化学式ＩｎＮとして知られる窒化インジウムがある。窒化インジウムはバンドギャップが０．７電子ボルト以下の半導体であるが、その電子親和力は５．６電子ボルトである。窒化インジウムはウルツ鉱型構造であることが知られている。
なお、インジウムの一部をガリウムあるいはアルミニウムで置き換えた窒化インジウムはバンドギャップが大きくなることが知られており、その程度は、置き換える比率や置き換える元素に依存する。同様に、仕事関数も置き換える比率や置き換える元素に応じて低下させることができる。
例えば、Ｉｎ０．９Ｇａ０．１Ｎという組成式で表される物質の電子親和力は約５．４電子ボルトとなる。一般にＩｎ１−ａＧａａＮという組成式で表される物質の電子親和力はおおよそ、（５．６−２ａ）［電子ボルト］（ただし、ａ≦０．３）となる。
他の例として化学式Ｚｎ３Ｎ２として知られる窒化亜鉛がある。窒化亜鉛についてはその物性値についての詳細は知られていないが、電子親和力は５．５電子ボルト程度であることが明らかとなった。窒化亜鉛は立方晶型構造であることが知られている。
このような高仕事関数化合物半導体の作製には、公知のスパッタリング法、真空蒸着法、イオンプレーティング法、ＭＢＥ（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）法、ＣＶＤ法（ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ＣＶＤ）法やＡＬＤ（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法）等を用いればよい。
例えば、窒化ガリウムインジウム（Ｉｎ１−ａＧａａＮ）をＭＯＣＶＤ法で作製するのであれば、原料ガスとして、トリメチルインジウム（（ＣＨ３）３Ｉｎ）とトリメチルガリウム（（ＣＨ３）３Ｇａ）とアンモニアを用い、基板温度は３５０℃乃至５５０℃とすればよい。
上記のように、高仕事関数化合物半導体の仕事関数は５．０電子ボルト以上であり、好ましくは５．３電子ボルト以上とできる。これはｐ型シリコン（仕事関数は５．１５電子ボルト）よりも大きいため、ゲート絶縁物に接して設けると、チャネル領域の電子状態に大きな影響を与える。
半導体のｐｎ接合においては、ｐ型領域とｎ型領域の境界部分に空乏層が形成される。両者の濃度がいずれも１×１０１９ｃｍ−３である場合には空乏層の厚さは１０ｎｍ以下であり、例えば、ｎ型領域をエクステンション領域、ｐ型領域をチャネル領域として使用する場合には、チャネル長５０ｎｍのトランジスタにおいても明確な境界が形成できる。
しかしながら、チャネル領域の不純物濃度は低いことが好ましいので、ｐ型領域の不純物濃度を低減させて、１×１０１７ｃｍ−３としたとすると、空乏層がｐ型領域の奥深くに拡大し、境界から１００ｎｍの部分にまで電子が注入され、電子濃度の高い領域が形成されてしまう。このような状態では、チャネル長５０ｎｍのトランジスタの両エクステンション領域間を電子が容易に移動できてしまう状態となり、オフ特性が十分でないトランジスタとなる。
従来のトランジスタではチャネル領域のｐ型不純物の濃度を１×１０１７ｃｍ−３、ゲート絶縁物の厚さを１ｎｍとした場合、チャネル長は数百ｎｍ必要であった。すなわち、Ｎｄ １／２×ｔｏｘ×Ｌ＞１［ｎｍ１／２］であった。あるいは、チャネル長を５０ｎｍとするには、ｐ型不純物の濃度を高めて、５×１０１８ｃｍ−３以上とする必要があったが、やはり、Ｎｄ １／２×ｔｏｘ×Ｌ＞１［ｎｍ１／２］となる。
ゲート絶縁物の厚さを、例えば０．５ｎｍすれば、上記の関係式は１より小さくなる。しかし、トンネル電流を考慮するとゲート絶縁物の物理的な厚さは２ｎｍ以上が望ましい。すなわち、現実的に使用可能な、チャネル領域の不純物濃度Ｎｄ、ゲート絶縁物の厚さｔｏｘ、チャネル長Ｌにおいて、上記の関係式が１より小さいトランジスタを得ることは図２（Ａ）に示すような従来の構造のものでは無理である。
ことに、ゲートにｎ型シリコンを用いるとチャネル表面に電子を誘起するので全く改善できない。一方、ゲートにｐ型シリコンを用いるとチャネル表面に正孔を誘起し、両エクステンション領域間の導通をある程度、制御することも可能となる。しかしながら、ｐ型シリコンにはホウ素が多量に含まれているため、それがゲート絶縁物を透過してチャネル領域に拡散する懸念がある。
一方、高仕事関数化合物半導体は上記したような大きな仕事関数を有するがゆえにより、チャネル表面に正孔を誘起する作用がより大きく、より深い領域にまでおよぶ。また、ホウ素その他の拡散性の高い元素（特に原子番号２０以下の金属元素）の濃度を低減できるので、チャネル領域にドナーあるいはアクセプタが拡散することが避けられる。
また、本発明の一態様では、ハロー領域間の距離をエクステンション領域間の距離よりも大きくできる。すなわち、ホウ素の注入される領域（ハロー領域）はチャネル領域の中央部からより離れた構造とできる。そのためチャネル領域のホウ素の濃度をより低減できる。
また、高仕事関数化合物半導体が上記のような大きな仕事関数を有するということは、ゲート絶縁物を厚くしても、エクステンション領域間の導通を十分に制御できるということである。典型的には、酸化シリコン換算で２ｎｍ以上、好ましくは５ｎｍ以上の厚さのゲート絶縁物とすることもできる。このような厚さのゲート絶縁物であれば、ゲートの空乏化を懸念する必要はない。
そもそも、そのようなゲートの空乏化は、半導体（ゲート）中にドナーが点在するために問題となる。すなわち、ゲートに正の電位が与えられたためにイオン化したドナーからゲート絶縁物までの距離の分だけ、実質的なゲート絶縁物の厚さが増加するのである。
特許文献３のように、ゲートにｐ型シリコンを用いれば、ゲートに正の電位が与えられると、正孔がゲート絶縁物との界面に出現するため、実質的なゲート絶縁物の厚さは変わらない。同様に、ドナーがゲート絶縁物との界面に集中していれば、ドナーがイオン化しても、実質的なゲート絶縁物の厚さが変動することはない。
この点、高仕事関数化合物半導体においては、特に欠陥準位によるドナーは界面付近に集中して分布している（非特許文献３参照）。したがって、ゲートに正の電位が与えられても、ほとんど空乏化の影響はない。すなわち、高仕事関数化合物半導体はｎ型半導体であるにも関らず、ｐ型シリコン以上の効果を得ることができる。
非特許文献３によれば欠陥準位は、真空準位から４．９電子ボルトほど下の辺りに集中している。したがって、このような欠陥準位がドナーとなるためには、電子親和力は４．９電子ボルト以上であることが必要条件であり、十分なキャリア濃度を得るためには、電子親和力は５．３電子ボルト以上であることが好ましい。高仕事関数化合物半導体はその条件を満たすものである。
なお、ゲート絶縁物を厚くするとオン電流が低下することが懸念される。一般にトランジスタのオン電流はゲート絶縁物の厚さに反比例することが知られている。しかしながら、本発明の一態様では、チャネル領域の不純物濃度を低くすることができるのでゲート絶縁物を厚くしてもオン電流は従来のものとほとんど変わらない。
なぜならば、オン電流は移動度にも比例し、本発明の一態様によると、移動度を高く保てるので、ゲート絶縁物が厚くなることによる減少分を打ち消すことができるためである。図２（Ａ）に示す従来のトランジスタでは、チャネル長５０ｎｍの場合、チャネル領域の不純物濃度は平均して、５×１０１８ｃｍ−３程度となる。すると、電子の移動度は１００ｃｍ２／Ｖｓ程度にまで低下する。
一方、本発明の一態様では、チャネル領域の不純物濃度を１×１０１７ｃｍ−３以下とすることができる。このとき、電子の移動度は８００ｃｍ２／Ｖｓ以上である。すなわち、従来のトランジスタの８倍以上である。本発明の一態様では、チャネル領域の不純物濃度をさらに低減して１×１０１５ｃｍ−３以下とすることもでき、このとき、電子の移動度は１４００ｃｍ２／Ｖｓ以上である。すなわち、従来のトランジスタの１４倍以上である。
そのため、本発明の一態様では、従来のトランジスタの８倍以上、さらには１４倍以上の厚さのゲート絶縁物を用いても、オン電流は従来のトランジスタと遜色ない。例えば、本発明の一態様で、チャネル領域の不純物濃度を１×１０１７ｃｍ−３以下とすると、従来のトランジスタの５倍の厚さのゲート絶縁物であっても、従来のトランジスタよりもオン電流が増加する。
本発明はゲート絶縁物として、高誘電率材料を用いることを妨げるものではなく、上記の議論は、ゲート絶縁物として、高誘電率材料を用いる場合にも適用できる。酸化シリコンの４倍の誘電率の材料を用いることによって、ゲート絶縁物の物理的な厚さを酸化シリコンの場合の４倍としてもよい。
また、本発明は、ゲート絶縁物の物理的な厚さを２ｎｍ以下とすることを妨げるものではない。ゲート絶縁物の物理的な厚さは、必要とするオン電流と、ゲート絶縁物を介するリーク電流との兼ね合いで決定すればよく、本発明の半導体装置のゲート絶縁物の物理的な厚さが１ｎｍ以下であってもよい。
なお、本発明のようにゲート絶縁物に密接して高仕事関数化合物半導体を設ける構造では、オフ状態の際に直下のチャネル領域は空乏化するため、仮にゲート絶縁物が２ｎｍ以下であってもチャネル領域とゲートの間は十分に絶縁できる。
さらに、上述のとおり、高仕事関数化合物半導体とゲート絶縁物とを接合した場合、高仕事関数化合物半導体のドナーは界面付近に集中して形成されるので、ゲートの空乏化の影響はほとんどなく、ゲート絶縁物の物理的な厚さを２ｎｍ以下としてもよい。
また、チャネル領域の不純物濃度を適度なｎ型とするとトランジスタのしきい値を下げることもできる。本発明の一態様のトランジスタのしきい値は、チャネル領域の導電性および不純物濃度に応じて変化し、チャネル領域の導電性がｐ型から真性、ｎ型となるにしたがって低下する。
例えば、チャネル領域が真性シリコンで、高仕事関数電極の仕事関数が５．６電子ボルトの場合には、しきい値は＋１．５ボルト以上とできる。高いしきい値が必要であれば、この組み合わせを用いることができる。また、チャネル領域に１×１０１８ｃｍ−３以下のｐ型あるいはｎ型の不純物をド−ピングすることにより、しきい値を変動させることができる。
なお、チャネル領域の不純物濃度を１×１０１８ｃｍ−３以下とすると、しきい値のばらつきが抑制できる。上述のとおり、しきい値のばらつきはチャネル領域の不純物濃度が低いほど抑制できるので、チャネル領域の不純物濃度を１×１０１７ｃｍ−３以下、好ましくは、チャネル領域の不純物濃度を１×１０１５ｃｍ−３以下とするとよい。
以上、本発明の効果を述べてきたが、これらの効果を得るために、図２（Ｂ）や図２（Ｃ）で要求された過剰に薄いＳＯＩ層や過剰に薄い埋め込み絶縁物は必要とされないが、もちろん、本発明とそれらを組み合わせてもよいことは言うまでもない。
本発明の半導体装置の例を示す図である。 従来の半導体装置の例を示す図である。 本発明の半導体装置の作製方法の例を説明する図である。 本発明の半導体装置のバンド状態の例を説明する図である。 本発明の半導体装置の作製方法の例を説明する図である。 ＣＰＵのブロック図。 電子機器を示す図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
図１（Ａ）に、本実施の形態の半導体装置の例を図示する。ここでは、トランジスタのチャネル方向の断面模式図を示す。トランジスタは単結晶半導体の基板１０１上に厚さ５ｎｍ以上１００ｎｍ以下の高仕事関数化合物半導体よりなる高仕事関数電極１０４を設け、基板１０１との間に適切な厚さのゲート絶縁物１０９を有する。
基板１０１はｐ型で、不純物濃度は１×１０１８ｃｍ−３以下、好ましくは、１×１０１７ｃｍ−３以下、より好ましくは、１×１０１５ｃｍ−３以下とする。なお、不純物濃度が１×１０１５ｃｍ−３以下の場合には、基板１０１としてｎ型の単結晶半導体を用いてもよい。
高仕事関数電極１０４の幅は、トランジスタのチャネル長を決定する上で重要な要素であるが、１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは２０ｎｍ以下とする。さらに、ゲート絶縁物の厚さは２ｎｍ乃至１０ｎｍとするとよい。
基板１０１には、ソース１０２ａ、ドレイン１０２ｂを形成する。また、ソース１０２ａの高仕事関数電極１０４側、およびドレイン１０２ｂの高仕事関数電極１０４側の表面付近には、それぞれエクステンション領域１０３ａおよび１０３ｂを設ける。ソース１０２ａ、ドレイン１０２ｂ、エクステンション領域１０３ａおよび１０３ｂはｎ型でそれらの不純物濃度は従来のトランジスタと同様にすればよい。
なお、エクステンション領域１０３ａと１０３ｂの間の距離はトランジスタのチャネル長となる。チャネル長はエクステンション領域１０３ａおよび１０３ｂの深さの２倍以上あることが好ましい。２倍未満であると、高仕事関数電極１０４による電子を排除する作用がエクステンション領域１０３ａおよび１０３ｂの底部にまでおよばず、オフ状態にこの部分を電子が流れることによりリーク電流が生じるためである。
また、ソース１０２ａ、ドレイン１０２ｂの少なくとも高仕事関数電極１０４側には、ｐ型のハロー領域１０５ａおよび１０５ｂを設ける。図１（Ａ）に示すようにソース１０２ａ、ドレイン１０２ｂは、エクステンション領域１０３ａ、１０３ｂ、ハロー領域１０５ａあるいは１０５ｂのいずれかで周囲を囲まれて、基板１０１およびそれと同じ不純物濃度を有する部分とは接しない構造としてもよい。
さらに、ハロー領域１０５ａおよび１０５ｂの不純物濃度は従来のトランジスタのハロー領域のものと同様にすればよい。例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の範囲で、ソース１０２ａ、ドレイン１０２ｂの不純物濃度と、チャネル長とを考慮して決定すればよい。
図１（Ａ）に示すトランジスタの中央部を拡大した様子を図１（Ｂ）に示す。図１（Ｂ）の線分ＡＢ、線分ＣＤ、線分ＥＦにおけるエネルギーバンドの状態の例を、それぞれ図４（Ａ）、図４（Ｂ）、図４（Ｃ）に示す。なお、ここでは、高仕事関数電極１０４、ソース１０２ａ、ドレイン１０２ｂの電位は等しいものとする。また、Ｅｆはフェルミ準位、Ｅｃが伝導帯下端、Ｅｖは価電子帯上端を意味する。
図４（Ａ）は高仕事関数電極１０４から、ゲート絶縁物１０９を経由して、基板１０１に向かう部分のエネルギーバンドの様子である。基板１０１は極めて不純物濃度が低いものとするが、点Ｂに近い部分では、ハロー領域１０５ａおよび１０５ｂの影響を受けてｐ型となる。
一方、ゲート絶縁物１０９の近傍ではエクステンション領域１０３ａ、１０３ｂの影響を受けてｎ型となるべきであるが、一方で、高仕事関数電極１０４の影響があるため、ほぼ真性となる。もし、高仕事関数電極１０４の代わりに、ゲート絶縁物１０９上にｎ型シリコンが設けられていた場合には、この部分はｎ型となるため、オフにおいてもこの部分を電子が流れ、リーク電流が大きなトランジスタとなる。
ここで注目すべきは、基板１０１のゲート絶縁物１０９の近くで、伝導帯下端が極小値（図４（Ａ）中にＸで示す部分）を示すことである。高仕事関数電極１０４に正の電位を与えると、伝導帯下端はフェルミ準位に接近し、ソースと同レベルとなるためチャネルが形成され電子が流れる。図４（Ａ）中のＸのような極小点があると、その部分に優先的に電子が集まる。
この部分はゲート絶縁物１０９からやや離れているので、ゲート絶縁物１０９と基板１０１との間の界面準位や界面にトラップされた電荷、ゲート絶縁物１０９自体にトラップされた電荷等の影響を受けることが少なく、それらによる散乱も少ないため高い移動度を得ることができる。
なお、極小点Ｘのエネルギー準位は、その部分のドナーあるいはアクセプタの濃度によって高下し、ドナー濃度が高いと低下し、アクセプタ濃度が高いと上昇する。したがって、ドナー濃度が高いとしきい値は低下し、アクセプタ濃度が高いとしきい値は上昇する。
図４（Ｂ）は、ソース１０２ａからエクステンション領域１０３ａ、基板１０１（と同じ不純物濃度を有する領域）、エクステンション領域１０３ｂ、ドレイン１０２ｂにかけての部分のエネルギーバンド図である。上述のとおり、中央部は高仕事関数電極１０４の影響でほぼ真性の状態となるため、ソース１０２ａとドレイン１０２ｂの間にエネルギー障壁が形成され、オフ状態ではソース１０２ａとドレイン１０２ｂ間の導通を遮断する。
図４（Ｃ）は、ソース１０２ａからハロー領域１０５ａ、基板１０１（と同じ不純物濃度を有する領域）、ハロー領域１０５ｂ、ドレイン１０２ｂにかけての部分のエネルギーバンド図である。ソース１０２ａとハロー領域１０５ａの間、およびドレイン１０２ｂとハロー領域１０５ｂの間には、ｐｎ接合が形成され、高いエネルギー障壁が形成されるためソース１０２ａとドレイン１０２ｂ間の導通を遮断する。また、この領域の中間部は、基板１０１と同程度の低い不純物濃度であるが、ハロー領域１０５ａおよび１０５ｂの影響を受けてｐ型を呈する。
図１（Ａ）に示すトランジスタの作製方法の例について図３を用いて簡単に説明する。なお、多くの工程は公知の半導体技術を用いればよいので詳細はそれらを参照できる。まず、ｐ型高抵抗単結晶シリコンの基板１０１の（１００）面上にゲート絶縁物１０９を形成する。ゲート絶縁物１０９としては、例えば、厚さ．０．５ｎｍ乃至２ｎｍの熱酸化によって得られる酸窒化シリコン膜と原子層堆積（ＡＬＤ）法によって得られる厚さ１ｎｍ乃至５ｎｍ酸化ハフニウムシリケート膜の積層膜（厚さ２ｎｍ乃至１０ｎｍ）を用いればよい。
その後、反応性スパッタリング法で酸窒化亜鉛もしくは酸窒化インジウム、酸窒化錫、酸窒化インジウム亜鉛、酸窒化インジウム亜鉛ガリウム（組成式はＩｎａＧａｂＺｎｃＯｄＮｅ、（０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、０≦ｄ≦１、０≦ｅ≦１））等の仕事関数の高い酸窒化物膜（以下、高仕事関数酸窒化物膜という）を成膜する。
例えば、酸窒化亜鉛を成膜するには、酸化亜鉛をターゲットにして、窒素濃度が５０％以上かつ酸素濃度が５％以下の雰囲気という条件を採用すればよい。同様に、酸窒化インジウム、酸窒化錫、酸窒化インジウム亜鉛、酸窒化インジウム亜鉛ガリウムを成膜するには、窒素濃度が５０％以上かつ酸素濃度が５％以下の雰囲気で、それぞれ、酸化インジウム、酸化錫、酸化インジウム亜鉛、酸化インジウム亜鉛ガリウムをターゲットとして用いればよい。
また、その際には、基板温度は１００℃乃至６００℃、好ましくは１５０℃乃至４５０℃とするとよい。また、成膜後、１００℃乃至６００℃、好ましくは１５０℃乃至４５０℃の非酸化性雰囲気で熱処理してもよい。
なお、スパッタリング法以外にも、ＡＬＤ法やＣＶＤ法（ＭＯＣＶＤ法等）を採用してもよい。特に、ゲート絶縁物１０９の厚さが５ｎｍ以下の場合には、基板へのダメージの少ないＡＬＤ法やＣＶＤ法を用いることが好ましい。
高仕事関数酸窒化物膜の厚さは５ｎｍ乃至１００ｎｍとすればよい。厚さ５ｎｍ未満では、仕事関数の影響が基板１０１表面に及ばず、また、厚さが１００ｎｍを超えると、高仕事関数酸窒化物膜の抵抗が大きくなり、回路の特性に好ましくない。上述のように、高仕事関数酸窒化物膜では界面近傍の欠陥準位がドナーとなるため、界面から遠い部分ではドナー濃度が低下し、導電性が著しく悪化する。導電性を維持するには、別にドナーをドーピングする必要がある。
酸化インジウム亜鉛ガリウムの例として、組成式ＩｎＧａＺｎＯ４で表されるものは、ＹｂＦｅ２Ｏ４構造と呼ばれる結晶構造を取ることが知られている（非特許文献４参照）。しかしながら、例えば、５原子％以上の窒素が添加されるとウルツ鉱型構造が安定相となり、それにともなって電子状態も劇的に変化する。また、ＹｂＦｅ２Ｏ４構造に比べるとウルツ鉱型構造は結晶化が容易であるため、比較的低温で結晶化する。
電子状態に関しては、例えば、バンドギャップはＹｂＦｅ２Ｏ４構造のものが３．２電子ボルト程度であるが、ウルツ鉱型構造のものでは２．２電子ボルト以下となり、また、電子親和力も、前者が４．３電子ボルト程度のものが、後者では５．５電子ボルト以上となる。電子親和力が４．９電子ボルト以上となるため、欠陥準位によりｎ型の導電性を呈することとなる。なお、水素はドナーとして機能するため、水素を添加することによってもキャリア濃度を高めることもできる。
なお、高仕事関数酸窒化物膜は、窒素や亜鉛、錫、インジウム以外に酸素を窒素の２乃至５倍含有していると、ゲート絶縁物との界面でのトラップ準位の発生を抑制する上で好ましい。また、高仕事関数酸窒化物膜は、水素を１原子％乃至１０原子％含有していると、界面の状況が改善され、かつ、キャリアが増加して導電率が向上するため好ましい。高仕事関数酸窒化物膜への水素の添加は成膜時以外に、ドーピング工程の終了後の水素化処理でもおこなえる。
なお、酸化インジウム亜鉛ガリウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）の代わりに、二元系金属酸化物である、Ｉｎ−Ｓｎ−Ｏ、Ｓｎ−Ｚｎ−Ｏ、Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｇａ−Ｏや、三元系金属酸化物であるＩｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ、Ｓｎ−Ｇａ−Ｚｎ−Ｏ、Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｓｎ−Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ、Ｉｎ−Ｔｉ−Ｚｎ−Ｏ、Ｉｎ−Ｚｒ−Ｚｎ−Ｏ、Ｉｎ−Ｌａ−Ｚｎ−Ｏ、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ、Ｉｎ−Ｌｕ−Ｚｎ−Ｏや、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ−Ｏ、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ−Ｏなどを用いてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏとは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物という意味である。
その後、導電性の高い金属膜や金属化合物膜を適切な厚さだけ形成する。金属膜としてはアルミニウム、チタン、タンタル、タングステン等やそれらを５０％以上有する合金を用いることができ、金属化合物膜としては、それらの窒化物膜を用いることができる。
そして、金属膜や金属化合物膜および高仕事関数酸窒化物膜を必要な形状に加工して、高仕事関数電極１０４および金属配線１１０よりなるゲートを形成する。さらに、これらを用いて、自己整合的にエクステンション領域１０３ａおよび１０３ｂを形成する（図３（Ａ）参照）。
次に、高仕事関数電極１０４および金属配線１１０よりなるゲートの側面に側壁１１１ａおよび１１１ｂを形成し、ホウ素イオン（水素化硼素イオン等も含む）を用いた斜めイオン注入法により、ハロー領域１０５ａおよび１０５ｂを形成する（図３（Ｂ）参照）。この際、ホウ素イオンはエクステンション領域１０３ａおよび１０３ｂの底面付近でもっとも濃度が高くなるように設定するとよい。
なお、ホウ素の優れた拡散性（特に上記の増速拡散特性）を考慮すれば、通常の垂直にイオンを注入する方法を用いても必要とするハロー領域１０５ａおよび１０５ｂを形成できる。垂直にイオンを注入すると、チャネル領域の中央部に注入されるホウ素の濃度をより低くできる。
また、エクステンション領域１０３ａおよび１０３ｂの周囲がハロー領域１０５ａおよび１０５ｂで覆われてしまわないようにすることも好ましい。エクステンション領域１０３ａおよび１０３ｂの周囲がハロー領域１０５ａおよび１０５ｂで覆われてしまう（例えば、図２（Ａ）で示される状態）と、キャリアがソースとドレイン間を通過する際、ハロー領域を通過する必要が生じるためである。
また、エクステンション領域１０３ａおよび１０３ｂとハロー領域１０５ａおよび１０５ｂの関係が上述のとおりであれば、ハロー領域１０５ａおよび１０５ｂを形成する際に、イオンがチャネル領域上のゲート絶縁物１０９を通過することもないので、ゲート絶縁物１０９にトラップ準位等が形成されることがなく、トランジスタの信頼性を高める上で好ましい。
その後、砒素イオン等のｎ型不純物を注入して、ソース１０２ａ、ドレイン１０２ｂを形成する（図３（Ｃ）参照）。この際、先にハロー領域１０５ａおよび１０５ｂを形成するために、ソース１０２ａ、ドレイン１０２ｂが形成される部分に注入されていたホウ素イオンは、このイオン注入によってその部分から追い出され、ハロー領域１０５ａおよび１０５ｂのうち、ソース１０２ａ、ドレイン１０２ｂとの境界に近い部分に高濃度のホウ素イオンが集積する。
以上の工程により、トランジスタの主要な構成物が形成される。その後は公知の半導体作製技術を用いて、シリサイド化、多層配線や電極の形成、水素化処理等をおこなえばよい。
（実施の形態２）
図１（Ｃ）に本実施の形態を示す。本実施の形態は絶縁表面上に作製された本発明の一態様のトランジスタである。単結晶半導体の基板１０１上に厚さ５０ｎｍ以上の埋め込み絶縁物１０７と、その上に厚さ５０ｎｍ以上のＳＯＩ層１０６を有するＳＯＩ基板にトランジスタを作製する。ＳＯＩ層１０６上に適切な厚さのゲート絶縁物１０９を形成し、さらに、これに接して、厚さ５ｎｍ以上１００ｎｍ以下の高仕事関数化合物半導体よりなる高仕事関数電極１０４を設ける。
ＳＯＩ層１０６には、ソース１０２ａ、ドレイン１０２ｂを形成する。また、ソース１０２ａの高仕事関数電極１０４側、およびドレイン１０２ｂの高仕事関数電極１０４側の表面付近には、それぞれエクステンション領域１０３ａおよび１０３ｂを設ける。ソース１０２ａ、ドレイン１０２ｂ、エクステンション領域１０３ａおよび１０３ｂはｎ型であり、それらの不純物濃度は従来のトランジスタと同様にすればよい。エクステンション領域１０３ａと１０３ｂの間の距離はエクステンション領域１０３ａおよび１０３ｂの深さの２倍以上あることが好ましい。
エクステンション領域１０３ａおよび１０３ｂと埋め込み絶縁物１０７の間には、ｐ型のハロー領域１０５ａおよび１０５ｂを設け、ソース１０２ａ、ドレイン１０２ｂが、エクステンション領域１０３ａ、１０３ｂ、ハロー領域１０５ａあるいは１０５ｂのいずれかで周囲を囲まれる構造とする。
なお、ハロー領域１０５ａおよび１０５ｂの不純物濃度は従来のトランジスタのハロー領域のものと同様にすればよい。例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の範囲で、ソース１０２ａ、ドレイン１０２ｂの不純物濃度と、チャネル長とを考慮して決定すればよい。
また、ＳＯＩ層にはチャネル領域ともなる低濃度不純物領域１０８を設ける。低濃度不純物領域１０８はｐ型で、その不純物濃度は１×１０１８ｃｍ−３以下、好ましくは、１×１０１７ｃｍ−３以下、より好ましくは、１×１０１５ｃｍ−３以下とする。不純物濃度が１×１０１５ｃｍ−３以下の場合には、低濃度不純物領域１０８はｎ型でもよい。
図１（Ｃ）に示されるように低濃度不純物領域１０８はエクステンション領域１０３ａ、１０３ｂ、ハロー領域１０５ａあるいは１０５ｂのいずれかで周囲を囲まれ、ソース１０２ａあるいはドレイン１０２ｂとは接しない構造である。ＳＯＩ構造を採用すると、ソース１０２ａとドレイン１０２ｂ間のパンチスルー電流を低減することができ、オン電流とオフ電流の比率を向上させることができる。
（実施の形態３）
図５を用いて本実施の形態を説明する。本実施の形態では、ＳＯＩ層に形成され、チャネル領域にｎ型の浅い不純物領域１１２を有するトランジスタの作製方法について説明する。上記に説明したようにチャネル領域の導電型や不純物濃度を変更することにより、トランジスタのしきい値を変化させることができる。なお、以下の作製工程の詳細に関しては実施の形態１あるいは公知の半導体作製技術を参照すればよい。
まず、基板１０１上に埋め込み絶縁物１０７、ＳＯＩ層１０６を有するＳＯＩ基板を用意する。埋め込み絶縁物１０７、ＳＯＩ層１０６の厚さに特に限定はないが、量産性を考慮すると、埋め込み絶縁物１０７は厚さ５０ｎｍ以上、ＳＯＩ層１０６は厚さ５０ｎｍ以上であることが好ましい。そして、ＳＯＩ層１０６の表面の厚さ５ｎｍ乃至２０ｎｍの部分に濃度１×１０１６ｃｍ−３乃至１×１０１８ｃｍ−３の砒素をドーピングし、ｎ型の浅い不純物領域１１２を形成する（図５（Ａ）参照）。
ｎ型の浅い不純物領域１１２の深さは、その後に形成するエクステンション領域１０３ａおよび１０３ｂより浅いことが好ましい。ｎ型の浅い不純物領域１１２の濃度は、目的とするしきい値に応じて決定すればよい。
その後、ゲート絶縁物１０９、高仕事関数電極１０４、金属配線１１０を形成し、これらを用いてエクステンション領域１０３ａおよび１０３ｂを形成する。さらに、側壁１１１ａおよび１１１ｂを形成してハロー領域１０５ａおよび１０５ｂを形成する（図５（Ｂ）参照）。
さらに、ソース１０２ａ、ドレイン１０２ｂを形成する（図５（Ｃ）参照）。以上の工程により、トランジスタの主要な構成物が形成される。その後は公知の半導体作製技術を用いて、シリサイド化、多層配線や電極の形成、水素化処理等をおこなえばよい。
本実施の形態では、チャネル領域の表面にｎ型の浅い不純物領域１１２が形成される。ゲートがｎ型のシリコンであれば、このような構造では、いわゆるノーマリーオンの特性となってしまう。しかしながら、本実施の形態ではゲートに高仕事関数電極１０４を用いるため、ｎ型の浅い不純物領域１１２は空乏化し、ノーマリーオフとなる。
また、オン状態では、図４（Ａ）にＸで示されるような極小点がゲート絶縁物１０９から離れた場所に生じ、電流は主としてこの部分を流れるため、ゲート絶縁物１０９と基板１０１との間の界面準位や界面にトラップされた電荷、ゲート絶縁物１０９自体にトラップされた電荷等の影響を受けることが少なく、それらによる散乱も少ないため高い移動度を得ることができる。
なお、本実施の形態のトランジスタのしきい値は図５（Ａ）の工程でドーピングされる砒素の濃度およびドーピングの深さに依存するが、＋０．３ボルト乃至＋１．１ボルトとできる。
（実施の形態４）
本実施の形態では、本発明の一態様に係る中央処理装置（ＣＰＵ）の構成について説明する。本実施の形態で説明するＣＰＵは実施の形態１乃至３で説明したトランジスタを用いた集積回路に作製される。
図６に、本実施の形態のＣＰＵの構成を示す。図６に示すＣＰＵは、基板５０１上に、演算回路（ＡＬＵ）５０２、ＡＬＵコントローラ５０３、インストラクションデコーダ５０４、割り込みコントローラ５０５、タイミングコントローラ５０６、レジスタ５０７、レジスタコントローラ５０８、バスインターフェース５０９、書き換え可能なＲＯＭ５１０、ＲＯＭインターフェース５１１を主に有している。ＲＯＭ５１０及びＲＯＭインターフェース５１１は、別チップに設けても良い。もちろん、図６に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース５０９を介してＣＰＵに入力された命令は、インストラクションデコーダ５０４に入力され、デコードされた後、ＡＬＵコントローラ５０３、割り込みコントローラ５０５、レジスタコントローラ５０８、タイミングコントローラ５０６に入力される。
ＡＬＵコントローラ５０３、割り込みコントローラ５０５、レジスタコントローラ５０８、タイミングコントローラ５０６は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ５０３は、ＡＬＵ５０２の動作を制御するための信号を生成する。また、割り込みコントローラ５０５は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ５０８は、レジスタ５０７のアドレスを生成し、ＣＰＵの状態に応じてレジスタ５０７の読み出しや書き込みを行なう。
またタイミングコントローラ５０６は、ＡＬＵ５０２、ＡＬＵコントローラ５０３、インストラクションデコーダ５０４、割り込みコントローラ５０５、レジスタコントローラ５０８の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ５０６は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、クロック信号を上記各種回路に供給する。
本実施の形態では、ＣＰＵを例に挙げて説明したが、本発明の半導体装置はＣＰＵに限定されず、ＤＳＰ、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本発明の一態様に係るトランジスタを用いることで、集積度の高い半導体集積回路、信頼性が高い電子機器、消費電力の低い電子機器を提供することが可能である。本発明の一態様に係るトランジスタは、表示装置、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。
その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラやデジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図７に示す。
図７（Ａ）は表示装置であり、筐体６０１、表示部６０２、支持台６０３等を有する。本発明の一態様に係るトランジスタは、表示装置の駆動を制御するための集積回路に用いることができる。集積回路に本発明の一態様に係るトランジスタを用いることで、信頼性が高い表示装置、消費電力の低い表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図７（Ｂ）は携帯型ゲーム機であり、筐体６１１、筐体６１２、表示部６１３、表示部６１４、マイクロホン６１５、スピーカー６１６、操作キー６１７、スタイラス６１８等を有する。本発明の一態様に係るトランジスタは、携帯型ゲーム機の駆動を制御するための集積回路に用いることができる。携帯型ゲーム機の駆動を制御するための集積回路に本発明の一態様に係るトランジスタを用いることで、信頼性が高い携帯型ゲーム機、消費電力の低い携帯型ゲーム機を提供することができる。なお、図７（Ｂ）に示した携帯型ゲーム機は、２つの表示部６１３と表示部６１４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図７（Ｃ）は携帯電話であり、筐体６２１、表示部６２２、音声入力部６２３、音声出力部６２４、操作キー６２５、受光部６２６等を有する。受光部６２６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係るトランジスタは、携帯電話の駆動を制御するための集積回路に用いることができる。携帯電話の駆動を制御するための集積回路に本発明の一態様に係るトランジスタを用いることで、信頼性が高い携帯電話、消費電力の低い携帯電話を提供することができる。
図７（Ｄ）は携帯情報端末であり、筐体６３１、表示部６３２、操作キー６３３等を有する。図７（Ｄ）に示す携帯情報端末は、無線通信用モデムが筐体６３１に内蔵されていても良い。本発明の一態様に係るトランジスタは、携帯情報端末の駆動を制御するための集積回路に用いることができる。携帯情報端末の駆動を制御するための集積回路に本発明の一態様に係るトランジスタを用いることで、信頼性が高い携帯情報端末、消費電力の低い携帯情報端末を提供することができる。
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
１０１ 基板
１０２ａ ソース
１０２ｂ ドレイン
１０３ａ エクステンション領域
１０３ｂ エクステンション領域
１０４ 高仕事関数電極
１０５ａ ハロー領域
１０５ｂ ハロー領域
１０６ ＳＯＩ層
１０７ 埋め込み絶縁物
１０８ 低濃度不純物領域
１０９ ゲート絶縁物
１１０ 金属配線
１１１ａ 側壁
１１１ｂ 側壁
１１２ ｎ型の浅い不純物領域
２０１ 基板
２０２ａ ソース
２０２ｂ ドレイン
２０３ａ エクステンション領域
２０３ｂ エクステンション領域
２０４ ゲート
２０５ａ ハロー領域
２０５ｂ ハロー領域
３０１ 基板
３０２ａ ソース
３０２ｂ ドレイン
３０３ａ エクステンション領域
３０３ｂ エクステンション領域
３０４ ゲート
３０６ ＳＯＩ層
３０７ 埋め込み絶縁物
３０８ チャネル領域
４０１ 基板
４０２ａ ソース
４０２ｂ ドレイン
４０４ ゲート
４０６ ＳＯＩ層
４０７ 埋め込み絶縁物
４０８ チャネル領域
５０１ 基板
５０２ ＡＬＵ
５０３ ＡＬＵコントローラ
５０４ インストラクションデコーダ
５０５ 割り込みコントローラ
５０６ タイミングコントローラ
５０７ レジスタ
５０８ レジスタコントローラ
５０９ バスインターフェース
５１０ ＲＯＭ
５１１ ＲＯＭインターフェース
６０１ 筐体
６０２ 表示部
６０３ 支持台
６１１ 筐体
６１２ 筐体
６１３ 表示部
６１４ 表示部
６１５ マイクロホン
６１６ スピーカー
６１７ 操作キー
６１８ スタイラス
６２１ 筐体
６２２ 表示部
６２３ 音声入力部
６２４ 音声出力部
６２５ 操作キー
６２６ 受光部
６３１ 筐体
６３２ 表示部
６３３ 操作キー

Claims (5)

  1. チャネル領域のドナーまたはアクセプタの濃度Ｎｄ［ｎｍ−３］（ただし、Ｎｄ＜１０−３）と酸化シリコン換算のゲート絶縁物の厚さｔｏｘ［ｎｍ］とチャネル長Ｌ［ｎｍ］の間に、Ｎｄ １／２×ｔｏｘ×Ｌ＜１［ｎｍ１／２］という関係があり、
    前記ゲート絶縁物に接して設けられたインジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有するｎ型半導体のゲート電極とを有し、
    前記ｎ型半導体は、仕事関数が５．０電子ボルト以上であることを特徴とする半導体装置。
  2. チャネル領域のドナーまたはアクセプタの濃度Ｎｄ［ｎｍ−３］と酸化シリコン換算のゲート絶縁物の厚さｔｏｘ［ｎｍ］とチャネル長Ｌ［ｎｍ］の間に、Ｎｄ １／２×ｔｏｘ×Ｌ＜１［ｎｍ１／２］という関係があり、
    チャネル領域に接するエクステンション領域と、
    前記エクステンション領域とソースあるいはドレインのいずれか一に接するハロー領域と、
    前記ゲート絶縁物に接して設けられたインジウム、錫あるいは亜鉛の少なくとも一つと窒素とを有するｎ型半導体のゲート電極とを有し、
    前記ｎ型半導体は、仕事関数が５．０電子ボルト以上であることを特徴とする半導体装置。
  3. 前記チャネル領域は厚さ５０ｎｍ以上のＳＯＩ層に設けられていることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記ＳＯＩ層は厚さ５０ｎｍ以上の埋め込み絶縁物上に設けられていることを特徴とする請求項３に記載の半導体装置。
  5. 前記ｎ型半導体のキャリア濃度が１×１０ ２０ ｃｍ −３ 以上であることを特徴とする請求項１乃至請求項４のいずれか一に記載の半導体装置。
JP2011268681A 2010-12-09 2011-12-08 半導体装置 Expired - Fee Related JP5856827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011268681A JP5856827B2 (ja) 2010-12-09 2011-12-08 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010274262 2010-12-09
JP2010274262 2010-12-09
JP2011268681A JP5856827B2 (ja) 2010-12-09 2011-12-08 半導体装置

Publications (3)

Publication Number Publication Date
JP2012138575A JP2012138575A (ja) 2012-07-19
JP2012138575A5 JP2012138575A5 (ja) 2014-10-30
JP5856827B2 true JP5856827B2 (ja) 2016-02-10

Family

ID=46198472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011268681A Expired - Fee Related JP5856827B2 (ja) 2010-12-09 2011-12-08 半導体装置

Country Status (2)

Country Link
US (1) US8957462B2 (ja)
JP (1) JP5856827B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575678B2 (en) 2011-01-13 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device with floating gate
US9001564B2 (en) 2011-06-29 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for driving the same
US9082861B2 (en) 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102223678B1 (ko) * 2014-07-25 2021-03-08 삼성디스플레이 주식회사 표시장치용 백플레인 및 그 제조 방법
CN104779167A (zh) * 2015-04-09 2015-07-15 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
WO2018045175A1 (en) * 2016-09-01 2018-03-08 Hrl Laboratories, Llc Normally-off gallium oxide based vertical transistors with p-type algan blocking layers
JP7200121B2 (ja) 2017-11-09 2023-01-06 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833870A (ja) * 1981-08-24 1983-02-28 Hitachi Ltd 半導体装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5245207A (en) * 1989-04-21 1993-09-14 Nobuo Mikoshiba Integrated circuit
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR960014718B1 (en) 1993-05-14 1996-10-19 Lg Semicon Co Ltd Method of manufacturing transistor
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3358544B2 (ja) * 1998-07-01 2002-12-24 日本電気株式会社 電界効果型トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003046086A (ja) * 2001-07-31 2003-02-14 Sony Corp 半導体装置及び半導体装置の製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100414736B1 (ko) * 2002-05-20 2004-01-13 주식회사 하이닉스반도체 반도체소자의 트랜지스터 형성방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2005346925A (ja) * 2002-06-06 2005-12-15 Fuji Electric Holdings Co Ltd 有機発光素子およびその製造方法
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20040110351A1 (en) * 2002-12-05 2004-06-10 International Business Machines Corporation Method and structure for reduction of junction capacitance in a semiconductor device and formation of a uniformly lowered threshold voltage device
JP2004247341A (ja) * 2003-02-10 2004-09-02 Renesas Technology Corp 半導体装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6906360B2 (en) * 2003-09-10 2005-06-14 International Business Machines Corporation Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
JP5128064B2 (ja) * 2005-06-17 2013-01-23 国立大学法人東北大学 半導体装置
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7655994B2 (en) * 2005-10-26 2010-02-02 International Business Machines Corporation Low threshold voltage semiconductor device with dual threshold voltage control means
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP2007165541A (ja) * 2005-12-13 2007-06-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7592213B2 (en) * 2005-12-29 2009-09-22 Intel Corporation Tensile strained NMOS transistor using group III-N source/drain regions
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2007335573A (ja) 2006-06-14 2007-12-27 Hitachi Ltd 半導体装置およびその製造方法
JP5329024B2 (ja) 2006-06-27 2013-10-30 国立大学法人東北大学 半導体装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
EP2084745A4 (en) * 2006-11-29 2012-10-24 Semiconductor Energy Lab DEVICE AND METHOD FOR THE PRODUCTION THEREOF
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8410543B2 (en) * 2007-02-01 2013-04-02 Renesas Electronics Corporation Semiconductor storage device and manufacturing method thereof
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009200211A (ja) * 2008-02-21 2009-09-03 Renesas Technology Corp 半導体装置およびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101700572B1 (ko) * 2010-10-20 2017-02-01 삼성전자주식회사 저농도 채널 불순물 영역을 갖는 반도체 소자
TWI565079B (zh) 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20120146109A1 (en) 2012-06-14
US8957462B2 (en) 2015-02-17
JP2012138575A (ja) 2012-07-19

Similar Documents

Publication Publication Date Title
JP5856827B2 (ja) 半導体装置
US9673302B2 (en) Conversion of strain-inducing buffer to electrical insulator
US9966440B2 (en) Tin doped III-V material contacts
US8106455B2 (en) Threshold voltage adjustment through gate dielectric stack modification
JP5745076B2 (ja) ＳｉＧｅチャネルを有するｐＦＥＴ接合プロフィールのための方法および構造体
US8080820B2 (en) Apparatus and methods for improving parallel conduction in a quantum well device
SG191003A1 (en) Contact resistance reduction employing germanium overlayer pre-contact metalization
TW201205811A (en) Advanced transistors with punch through suppression
US8575678B2 (en) Semiconductor memory device with floating gate
US20080272402A1 (en) JFET Device With Improved Off-State Leakage Current and Method of Fabrication
JP2014146647A (ja) 半導体装置
US6781163B2 (en) Heterojunction field effect transistor
WO2018094711A1 (zh) 隧穿场效应晶体管及其制作方法
JP6087058B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140910

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5856827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees