JPS5833870A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5833870A JPS5833870A JP56131521A JP13152181A JPS5833870A JP S5833870 A JPS5833870 A JP S5833870A JP 56131521 A JP56131521 A JP 56131521A JP 13152181 A JP13152181 A JP 13152181A JP S5833870 A JPS5833870 A JP S5833870A
- Authority
- JP
- Japan
- Prior art keywords
- type
- drain
- implanted
- substrate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 3
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 abstract description 8
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000002441 reversible effect Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁ゲート型電界効果トランジスタに係り、
特にソース・ドレイン間の耐圧向上、しきい電圧の制御
性向上等短チヤネル効果抑制に好適なトランジスタ構造
に関する。
特にソース・ドレイン間の耐圧向上、しきい電圧の制御
性向上等短チヤネル効果抑制に好適なトランジスタ構造
に関する。
従来のMIS%にMO8型トランジスタは、3i基板表
面に3z基板と同導電をの不純物をイオン打込みによっ
て形成していた。このトランジスタではしきい電圧vT
J!のゲート長依存性が太きく、又ソース・ドレイン間
の耐圧も低く、いわゆる短チヤネル効果が大きい。また
チャネル化の深い部分に同導電型の不純物を打込んだパ
ンチスルーストッパは、VTEのゲート長依存性は小さ
いが、ソース・ドレイン型の耐圧が低下する。
面に3z基板と同導電をの不純物をイオン打込みによっ
て形成していた。このトランジスタではしきい電圧vT
J!のゲート長依存性が太きく、又ソース・ドレイン間
の耐圧も低く、いわゆる短チヤネル効果が大きい。また
チャネル化の深い部分に同導電型の不純物を打込んだパ
ンチスルーストッパは、VTEのゲート長依存性は小さ
いが、ソース・ドレイン型の耐圧が低下する。
本発明はこれら従来型のMIS型トランジスタの短チヤ
ネル効果を抑制し、かつ耐圧を上昇する新しい構造のト
ランジスタを提供するものである。
ネル効果を抑制し、かつ耐圧を上昇する新しい構造のト
ランジスタを提供するものである。
MIS型トランジスタの短チヤネル効果は、チャネル下
の空乏層中の空間電荷をドレインの印加電圧VDによっ
てドレインから伸びる空乏層中にとり込むことによって
生じる。一般に3i表面側にはイオン打込み等によって
不純物濃度の高い層(これを表面型と称す。)が存在す
るので、ドレイン下端から長い空乏層が伸びる。したが
って、ドレイン下漏から伸びる空乏層を小さくするため
、ドレイン下端部の不純物濃度を基板のそれより高くす
ればよい。(これをパンチスルーストッパ型と称す、) これによって短チヤネル効果は抑制されるが、ドレイ/
近傍の不純物濃度が高くなることによって、逆の効果と
してドレイン接合の耐圧が低下しかつソース・ドレイン
間の耐圧も低下する。
の空乏層中の空間電荷をドレインの印加電圧VDによっ
てドレインから伸びる空乏層中にとり込むことによって
生じる。一般に3i表面側にはイオン打込み等によって
不純物濃度の高い層(これを表面型と称す。)が存在す
るので、ドレイン下端から長い空乏層が伸びる。したが
って、ドレイン下漏から伸びる空乏層を小さくするため
、ドレイン下端部の不純物濃度を基板のそれより高くす
ればよい。(これをパンチスルーストッパ型と称す、) これによって短チヤネル効果は抑制されるが、ドレイ/
近傍の不純物濃度が高くなることによって、逆の効果と
してドレイン接合の耐圧が低下しかつソース・ドレイン
間の耐圧も低下する。
この欠点を除去するためには、ドレイ/近傍の不純物濃
度勾配を緩傾斜としてドレイン端の電界を緩やかにすれ
ばよい。(これを緩傾斜型と呼ぶ)本発明はこれらのパ
ンチスルーストッパ型、緩傾斜型の構造を重ね合せて、
さらに、パンチスルーストッパのみでは7丁8制御が困
難であるので、St表面近傍に基板と逆導電型の不純物
を導入し、ソースから注入される電流としてのキャリヤ
を表面型よシは相対的に基板側を流すことによってキャ
リヤの移動度の向上とvya制御を達成した。
度勾配を緩傾斜としてドレイン端の電界を緩やかにすれ
ばよい。(これを緩傾斜型と呼ぶ)本発明はこれらのパ
ンチスルーストッパ型、緩傾斜型の構造を重ね合せて、
さらに、パンチスルーストッパのみでは7丁8制御が困
難であるので、St表面近傍に基板と逆導電型の不純物
を導入し、ソースから注入される電流としてのキャリヤ
を表面型よシは相対的に基板側を流すことによってキャ
リヤの移動度の向上とvya制御を達成した。
以下本発明の一実施例を第1図により説明する。
説明の便宜上nチャネルMO8)ランジスタを用いて説
明する。
明する。
p型B添加、10Ω−国のSi基板1上に通常乾燥酸素
酸化によって5〜1100n厚の所定のゲート酸化膜2
を形成する。通常はこの後、第2図(第1図のA−A断
面図jに示すように基板1の中にピークを待つように5
0〜300keVでBをイオン打込みする。その分布は
熱処理後11となる。150KeVでピークの深さは約
0.4μmである。基板の不純物濃度10はこの場合I
X 10’″crn−”であるから、p型層8となる
打込んだBllのピーク濃度は実質的に2X10”cr
IT−”以上あれば有効となり始める。
酸化によって5〜1100n厚の所定のゲート酸化膜2
を形成する。通常はこの後、第2図(第1図のA−A断
面図jに示すように基板1の中にピークを待つように5
0〜300keVでBをイオン打込みする。その分布は
熱処理後11となる。150KeVでピークの深さは約
0.4μmである。基板の不純物濃度10はこの場合I
X 10’″crn−”であるから、p型層8となる
打込んだBllのピーク濃度は実質的に2X10”cr
IT−”以上あれば有効となり始める。
その後基板と逆導電型のn型層9となるAsやPに代表
される不純物を第2図の分布12で示すようにイオン打
込みする。ゲート酸化膜厚や、イオン種によって異なる
が、通常30〜100KeVのエネルギーで打込む、打
込量1B11とその量分だけ相殺して所望のVTRを得
る必要があるので、単独にその量を設定できない。ここ
では、B11をAs6るいはPI3より先にイオン打込
みしたが、その後先はどちらでもよい。
される不純物を第2図の分布12で示すようにイオン打
込みする。ゲート酸化膜厚や、イオン種によって異なる
が、通常30〜100KeVのエネルギーで打込む、打
込量1B11とその量分だけ相殺して所望のVTRを得
る必要があるので、単独にその量を設定できない。ここ
では、B11をAs6るいはPI3より先にイオン打込
みしたが、その後先はどちらでもよい。
その後、各結晶SrやMO,W等に代表されるゲート3
を選択的に被潰し、全面にAl1eイオン打込みする。
を選択的に被潰し、全面にAl1eイオン打込みする。
その量は略I X 10”cm−”程駁である。
この人Bは第3図(第1図のB−B断面図)の13に示
すように急峻な分布をなし、一般にPなどに比較してソ
ース・ドレイン間耐圧は低いが、浅い接合でかつ抵抗の
低いn0層6を形成できるので好んで用いられる。しか
し、急峻な分布に起因する耐圧低下を抑制するため、本
発明では、さらにPをlXl0”〜5X10”程度打込
んでPの拡散層7を形成し、その分布を第3図の14の
ように実現する。PはAsよシ拡散が速いのでこのPの
分布14は通常1000C,30分程度の熱処理によっ
てAIの分布13の先端を追い越し、その追い越した部
分は第3図および第4図に示すように緩やかな傾斜とな
る。この緩傾斜の部分が電界強度緩和をもたらし、ソー
ス・ドレイン間耐圧と を向上する。第4図は第1図のC−覇断面図である。
すように急峻な分布をなし、一般にPなどに比較してソ
ース・ドレイン間耐圧は低いが、浅い接合でかつ抵抗の
低いn0層6を形成できるので好んで用いられる。しか
し、急峻な分布に起因する耐圧低下を抑制するため、本
発明では、さらにPをlXl0”〜5X10”程度打込
んでPの拡散層7を形成し、その分布を第3図の14の
ように実現する。PはAsよシ拡散が速いのでこのPの
分布14は通常1000C,30分程度の熱処理によっ
てAIの分布13の先端を追い越し、その追い越した部
分は第3図および第4図に示すように緩やかな傾斜とな
る。この緩傾斜の部分が電界強度緩和をもたらし、ソー
ス・ドレイン間耐圧と を向上する。第4図は第1図のC−覇断面図である。
緩傾斜のみを得るならソース・ドレイン6および7の部
分をすべてPで形成すればよいが、この場合にはたとえ
ばソース・ドレイン接合深さXjを0.3μmとすると
そのシート抵抗ρgは100Ω/口にも達する。Asで
x j = o、 aμmの接合を形成するとρSは2
.5Ω/口となシ、Asを用いた効果は極めて著しい。
分をすべてPで形成すればよいが、この場合にはたとえ
ばソース・ドレイン接合深さXjを0.3μmとすると
そのシート抵抗ρgは100Ω/口にも達する。Asで
x j = o、 aμmの接合を形成するとρSは2
.5Ω/口となシ、Asを用いた効果は極めて著しい。
Xjが小さくなればなる程ρSの比は開く傾向をもつ。
この後CVD PSGなどに代表される絶縁膜4を選択
的に被着し、At等のソース・ドレイ/6への接続電極
5を選択的に被着すれば、MO8)ランジスタが構成で
きる。また本発明の説明にはソース・ドレイン共存在す
る例を用いたが、第5図に示すように、第2ゲート電極
31が第2ゲート絶縁膜30上に被着され、ゲート3の
端部の一方にのみソース又はドレイン接合6がある場合
にも全く同様に本発明を適用できる。
的に被着し、At等のソース・ドレイ/6への接続電極
5を選択的に被着すれば、MO8)ランジスタが構成で
きる。また本発明の説明にはソース・ドレイン共存在す
る例を用いたが、第5図に示すように、第2ゲート電極
31が第2ゲート絶縁膜30上に被着され、ゲート3の
端部の一方にのみソース又はドレイン接合6がある場合
にも全く同様に本発明を適用できる。
以上説明した本発明の実施例では、酸化膜厚が35Ωm
%Xj=0.3μmの場合、BVoa−+a+aのゲー
ト長Lg依存性は第6図に示すようになった。
%Xj=0.3μmの場合、BVoa−+a+aのゲー
ト長Lg依存性は第6図に示すようになった。
特性20は従来の表面型でおり、特性21は本発明の構
造である。本発明の効果は著しい。
造である。本発明の効果は著しい。
またVtaのLg依存性、いわゆる短チヤネル効果は両
者の間に有意差はない。
者の間に有意差はない。
以上述べたごとく本発明を用いれば、短チヤネル効果を
悪化させることなくソース・ドレイン間耐圧を高めるこ
とができる。これは同時にチャネルホットエレクトロン
の減少にもなシ、DCストレス耐圧も向上する。換言す
れば、ソース・ドレイン間耐圧を同等とすればさらに短
チヤネル化が可能となり、トランジスタは著しく高性能
化する。
悪化させることなくソース・ドレイン間耐圧を高めるこ
とができる。これは同時にチャネルホットエレクトロン
の減少にもなシ、DCストレス耐圧も向上する。換言す
れば、ソース・ドレイン間耐圧を同等とすればさらに短
チヤネル化が可能となり、トランジスタは著しく高性能
化する。
また表面に打込んだ基板と反対導電型の不純物は、チャ
ネルの深さ方向(基板の内部に向う方向)の電界を緩和
し、実効的なキャリヤ移動度を上昇する働きをもつ。前
述の実施例では、約30%の向上が見られた。これもト
ランジスタの能力を高め、ソース・ドレイン間耐圧向上
と相乗して高性能化に有利である。
ネルの深さ方向(基板の内部に向う方向)の電界を緩和
し、実効的なキャリヤ移動度を上昇する働きをもつ。前
述の実施例では、約30%の向上が見られた。これもト
ランジスタの能力を高め、ソース・ドレイン間耐圧向上
と相乗して高性能化に有利である。
以上本発明の説明にはNチャネル型MO8)ランジスタ
を用いたが、Pチャネル型でも不純物を逆導電型にすれ
ば全く同様に実現しうる。ただし、Pチャネルではソー
ス・ドレイ/にB−?Ga。
を用いたが、Pチャネル型でも不純物を逆導電型にすれ
ば全く同様に実現しうる。ただし、Pチャネルではソー
ス・ドレイ/にB−?Ga。
A/、等を不純物として用いるので、これらの拡散が速
いことから実質的に緩傾斜となるので第1図に示すよう
なソース・ドレイン部に二重の異種の不純物を添加する
必要はない。
いことから実質的に緩傾斜となるので第1図に示すよう
なソース・ドレイン部に二重の異種の不純物を添加する
必要はない。
第1図は本発明の実施例を示す図、第2図〜第4図は第
1図における実施例の不純物濃度分布を示す図、第5図
は本発明の他の実施例を示す図、第6図はこの実施例の
特性の一部を示す図である。 1・・・3を基板、2・・・ゲート絶縁膜、3・・・ゲ
ート、4・・・絶縁膜、5・・・電極、6・・・ソース
・ドレイン、7・・・緩傾斜ソース・ドレイン部、8・
・・深い打込み部、9・・・表面打込み部、10・・・
基板不純物濃度分布、11・・・深い打込み不純物濃度
分布、12・・・表面打込み不純物濃度分布、13・・
・ソース・ドレイン不純物濃度分布、14・・・緩傾斜
ソース・ドレイン不純物濃度分布、20・・・表面型の
Bvos−sm+m−Lg特性、21−・・本発明構造
ノBVD8−ml a Lg特性、30・・・第2ゲ
ート絶縁膜、31・・・第2ゲ−第1図 第2図 礒fiIl 弄ユ方向 ′¥J3r5iU 茅4図
1図における実施例の不純物濃度分布を示す図、第5図
は本発明の他の実施例を示す図、第6図はこの実施例の
特性の一部を示す図である。 1・・・3を基板、2・・・ゲート絶縁膜、3・・・ゲ
ート、4・・・絶縁膜、5・・・電極、6・・・ソース
・ドレイン、7・・・緩傾斜ソース・ドレイン部、8・
・・深い打込み部、9・・・表面打込み部、10・・・
基板不純物濃度分布、11・・・深い打込み不純物濃度
分布、12・・・表面打込み不純物濃度分布、13・・
・ソース・ドレイン不純物濃度分布、14・・・緩傾斜
ソース・ドレイン不純物濃度分布、20・・・表面型の
Bvos−sm+m−Lg特性、21−・・本発明構造
ノBVD8−ml a Lg特性、30・・・第2ゲ
ート絶縁膜、31・・・第2ゲ−第1図 第2図 礒fiIl 弄ユ方向 ′¥J3r5iU 茅4図
Claims (1)
- 1、Si基板、ゲート絶縁膜、ゲートおよびソース、ド
レインの一方あるいはその両方で構成されるMIS型ト
ラ/ジスタにおいて、チャネルの深さ方向に3i表面側
から基板と反対導電型の不純物分布さらに深い部分に基
板と同導電型の不純物分布を持ち、さらに、ソース、ド
レインの一方あるいはその両方が緩傾斜不純物分布を持
ったMIS型トランジスタを有する半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56131521A JPS5833870A (ja) | 1981-08-24 | 1981-08-24 | 半導体装置 |
KR8203702A KR900004179B1 (ko) | 1981-08-24 | 1982-08-16 | 절연 게이트형 전계효과 트랜지스터 |
EP82304433A EP0073623B1 (en) | 1981-08-24 | 1982-08-23 | Insulated gate field effect transistor |
DE8282304433T DE3275684D1 (en) | 1981-08-24 | 1982-08-23 | Insulated gate field effect transistor |
CA000409942A CA1181532A (en) | 1981-08-24 | 1982-08-23 | Insulated gate field effect transistor |
US06/786,715 US4656492A (en) | 1981-08-24 | 1985-10-15 | Insulated gate field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56131521A JPS5833870A (ja) | 1981-08-24 | 1981-08-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5833870A true JPS5833870A (ja) | 1983-02-28 |
Family
ID=15059993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56131521A Pending JPS5833870A (ja) | 1981-08-24 | 1981-08-24 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4656492A (ja) |
EP (1) | EP0073623B1 (ja) |
JP (1) | JPS5833870A (ja) |
KR (1) | KR900004179B1 (ja) |
CA (1) | CA1181532A (ja) |
DE (1) | DE3275684D1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61237469A (ja) * | 1985-04-15 | 1986-10-22 | Hitachi Ltd | Mis型半導体装置及びその製造方法 |
JP2005167262A (ja) * | 1995-07-14 | 2005-06-23 | Seiko Instruments Inc | 半導体装置 |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0695563B2 (ja) * | 1985-02-01 | 1994-11-24 | 株式会社日立製作所 | 半導体装置 |
US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
US4697198A (en) * | 1984-08-22 | 1987-09-29 | Hitachi, Ltd. | MOSFET which reduces the short-channel effect |
JPS6153761A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体装置 |
US5257095A (en) * | 1985-12-04 | 1993-10-26 | Advanced Micro Devices, Inc. | Common geometry high voltage tolerant long channel and high speed short channel field effect transistors |
US5231474A (en) * | 1986-03-21 | 1993-07-27 | Advanced Power Technology, Inc. | Semiconductor device with doped electrical breakdown control region |
JPS62274767A (ja) * | 1986-05-23 | 1987-11-28 | Fujitsu Ltd | 高耐圧半導体装置及びその製造方法 |
US5036375A (en) * | 1986-07-23 | 1991-07-30 | Texas Instruments Incorporated | Floating-gate memory cell with tailored doping profile |
US4979005A (en) * | 1986-07-23 | 1990-12-18 | Texas Instruments Incorporated | Floating-gate memory cell with tailored doping profile |
US5156990A (en) * | 1986-07-23 | 1992-10-20 | Texas Instruments Incorporated | Floating-gate memory cell with tailored doping profile |
US5215936A (en) * | 1986-10-09 | 1993-06-01 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor device having a lightly-doped drain structure |
US4978628A (en) * | 1986-11-19 | 1990-12-18 | Teledyne Industries, Inc. | Drail-well/extension high voltage MOS transistor structure and method of fabrication |
US4801555A (en) * | 1987-01-14 | 1989-01-31 | Motorola, Inc. | Double-implant process for forming graded source/drain regions |
JPS6480070A (en) * | 1987-09-21 | 1989-03-24 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
JP2666403B2 (ja) * | 1988-01-06 | 1997-10-22 | セイコーエプソン株式会社 | Mis型半導体装置の製造方法 |
US4923824A (en) * | 1988-04-27 | 1990-05-08 | Vtc Incorporated | Simplified method of fabricating lightly doped drain insulated gate field effect transistors |
JP2508818B2 (ja) * | 1988-10-03 | 1996-06-19 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP2513023B2 (ja) * | 1988-10-24 | 1996-07-03 | 三菱電機株式会社 | 電界効果型半導体装置およびその製造方法 |
EP0463067B1 (en) * | 1989-03-02 | 1996-06-05 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor |
US4990974A (en) * | 1989-03-02 | 1991-02-05 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor |
TW399774U (en) | 1989-07-03 | 2000-07-21 | Gen Electric | FET, IGBT and MCT structures to enhance operating characteristics |
JPH0824162B2 (ja) * | 1989-07-10 | 1996-03-06 | 日本電装株式会社 | 半導体装置およびその製造方法 |
KR940004449B1 (ko) * | 1990-03-02 | 1994-05-25 | 가부시키가이샤 도시바 | 반도체장치 |
US5084743A (en) * | 1990-03-15 | 1992-01-28 | North Carolina State University At Raleigh | High current, high voltage breakdown field effect transistor |
US5180681A (en) * | 1990-03-15 | 1993-01-19 | North Carolina State University | Method of making high current, high voltage breakdown field effect transistor |
US5369295A (en) * | 1992-01-28 | 1994-11-29 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor with reduced gate and diffusion capacitance |
US5440160A (en) * | 1992-01-28 | 1995-08-08 | Thunderbird Technologies, Inc. | High saturation current, low leakage current fermi threshold field effect transistor |
US5525822A (en) * | 1991-01-28 | 1996-06-11 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor including doping gradient regions |
US5171700A (en) * | 1991-04-01 | 1992-12-15 | Sgs-Thomson Microelectronics, Inc. | Field effect transistor structure and method |
US5244823A (en) * | 1991-05-21 | 1993-09-14 | Sharp Kabushiki Kaisha | Process for fabricating a semiconductor device |
US5166765A (en) * | 1991-08-26 | 1992-11-24 | At&T Bell Laboratories | Insulated gate field-effect transistor with pulse-shaped doping |
US5814869A (en) * | 1992-01-28 | 1998-09-29 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors |
US5543654A (en) * | 1992-01-28 | 1996-08-06 | Thunderbird Technologies, Inc. | Contoured-tub fermi-threshold field effect transistor and method of forming same |
US5786620A (en) * | 1992-01-28 | 1998-07-28 | Thunderbird Technologies, Inc. | Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same |
US5367186A (en) * | 1992-01-28 | 1994-11-22 | Thunderbird Technologies, Inc. | Bounded tub fermi threshold field effect transistor |
US5352914A (en) * | 1992-08-03 | 1994-10-04 | Hughes Aircraft Company | Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor |
US5536959A (en) * | 1994-09-09 | 1996-07-16 | Mcnc | Self-aligned charge screen (SACS) field effect transistors and methods |
JPH08172187A (ja) * | 1994-12-16 | 1996-07-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5698884A (en) * | 1996-02-07 | 1997-12-16 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same |
JPH10256394A (ja) | 1997-03-12 | 1998-09-25 | Internatl Business Mach Corp <Ibm> | 半導体構造体およびデバイス |
US6015991A (en) * | 1997-03-12 | 2000-01-18 | International Business Machines Corporation | Asymmetrical field effect transistor |
JP3763750B2 (ja) * | 2001-04-10 | 2006-04-05 | Ykk株式会社 | スライドファスナー仕上げ装置 |
JP2010245366A (ja) * | 2009-04-08 | 2010-10-28 | Fujifilm Corp | 電子素子及びその製造方法、並びに表示装置 |
JP5856827B2 (ja) * | 2010-12-09 | 2016-02-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9001564B2 (en) | 2011-06-29 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method for driving the same |
US9048118B2 (en) * | 2012-02-13 | 2015-06-02 | Maxpower Semiconductor Inc. | Lateral transistors with low-voltage-drop shunt to body diode |
US10319836B1 (en) * | 2017-12-20 | 2019-06-11 | International Business Machines Corporation | Effective junction formation in vertical transistor structures by engineered bottom source/drain epitaxy |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3631312A (en) * | 1969-05-15 | 1971-12-28 | Nat Semiconductor Corp | High-voltage mos transistor method and apparatus |
JPS51147268A (en) * | 1975-06-13 | 1976-12-17 | Hitachi Ltd | Manufacturing process of depression type field effect semiconductor de vice by ion-implantation |
US4028717A (en) * | 1975-09-22 | 1977-06-07 | Ibm Corporation | Field effect transistor having improved threshold stability |
US4017888A (en) * | 1975-12-31 | 1977-04-12 | International Business Machines Corporation | Non-volatile metal nitride oxide semiconductor device |
GB1569897A (en) * | 1975-12-31 | 1980-06-25 | Ibm | Field effect transistor |
US4078947A (en) * | 1976-08-05 | 1978-03-14 | International Business Machines Corporation | Method for forming a narrow channel length MOS field effect transistor |
JPS5384571A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Insulating gate type field effect transistor and its manufacture |
DE2729656A1 (de) * | 1977-06-30 | 1979-01-11 | Siemens Ag | Feldeffekttransistor mit extrem kurzer kanallaenge |
US4276095A (en) * | 1977-08-31 | 1981-06-30 | International Business Machines Corporation | Method of making a MOSFET device with reduced sensitivity of threshold voltage to source to substrate voltage variations |
DE2911726C2 (de) * | 1978-03-27 | 1985-08-01 | Ncr Corp., Dayton, Ohio | Verfahren zur Herstellung eines Feldeffekttransistors |
US4212683A (en) * | 1978-03-27 | 1980-07-15 | Ncr Corporation | Method for making narrow channel FET |
US4242691A (en) * | 1978-09-18 | 1980-12-30 | Mitsubishi Denki Kabushiki Kaisha | MOS Semiconductor device |
-
1981
- 1981-08-24 JP JP56131521A patent/JPS5833870A/ja active Pending
-
1982
- 1982-08-16 KR KR8203702A patent/KR900004179B1/ko active
- 1982-08-23 DE DE8282304433T patent/DE3275684D1/de not_active Expired
- 1982-08-23 EP EP82304433A patent/EP0073623B1/en not_active Expired
- 1982-08-23 CA CA000409942A patent/CA1181532A/en not_active Expired
-
1985
- 1985-10-15 US US06/786,715 patent/US4656492A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61237469A (ja) * | 1985-04-15 | 1986-10-22 | Hitachi Ltd | Mis型半導体装置及びその製造方法 |
JP2005167262A (ja) * | 1995-07-14 | 2005-06-23 | Seiko Instruments Inc | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US4656492A (en) | 1987-04-07 |
EP0073623A3 (en) | 1983-11-23 |
KR840001392A (ko) | 1984-04-30 |
EP0073623B1 (en) | 1987-03-11 |
DE3275684D1 (en) | 1987-04-16 |
EP0073623A2 (en) | 1983-03-09 |
KR900004179B1 (ko) | 1990-06-18 |
CA1181532A (en) | 1985-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5833870A (ja) | 半導体装置 | |
US5998848A (en) | Depleted poly-silicon edged MOSFET structure and method | |
JPS62217666A (ja) | Misトランジスタ | |
JP2001308321A (ja) | 半導体装置とその製造方法 | |
JPH0730107A (ja) | 高耐圧トランジスタ及びその製造方法 | |
JPH1187704A (ja) | 半導体装置およびその製造方法 | |
JPH0456473B2 (ja) | ||
JP3144385B2 (ja) | 半導体装置とその製造方法 | |
JPS61255069A (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
JP3397999B2 (ja) | 半導体装置の製造方法 | |
JP3344078B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
JPS60128668A (ja) | 半導体装置の製造方法 | |
JPH04346272A (ja) | 半導体装置及びその製造方法 | |
JP3271972B2 (ja) | フェルミしきい値電界効果トランジスタ | |
JPH06105715B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3213560B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000260983A (ja) | 半導体装置およびその製造方法 | |
JPH06283713A (ja) | 半導体装置及びその製造方法 | |
JPH11204783A (ja) | 半導体装置およびその製造方法 | |
JPS60154569A (ja) | Mis型電界効果トランジスタ | |
JPH02207535A (ja) | 半導体装置 | |
JPH11224945A (ja) | 半導体装置 | |
JP2000164860A (ja) | 半導体装置とその製造方法 | |
JPH0766964B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
JPH0196962A (ja) | 縦型mosトランジスタおよびその製造方法 |