JP2666403B2 - Ｍｉｓ型半導体装置の製造方法 - Google Patents
Ｍｉｓ型半導体装置の製造方法Info
- Publication number
- JP2666403B2 JP2666403B2 JP63211638A JP21163888A JP2666403B2 JP 2666403 B2 JP2666403 B2 JP 2666403B2 JP 63211638 A JP63211638 A JP 63211638A JP 21163888 A JP21163888 A JP 21163888A JP 2666403 B2 JP2666403 B2 JP 2666403B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- value
- region
- swing
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/082—Ion implantation FETs/COMs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はチャネルドープを有するMIS（Metal Insul
ator Semiconductor）型半導体装置の製造方法に関する
ものである。
ator Semiconductor）型半導体装置の製造方法に関する
ものである。
一般にチャネルドープを有するMIS型半導体装置にお
いて、しきい値電圧は基板の不純物濃度に対するチャネ
ルドープイオン注入量により制御されている。すなわ
ち、MISトランジスタのチャネル領域に不純物イオンを
選択的に注入し、しきい値電圧を制御を行うチャネルド
ープは、低濃度ドーピングの制御性のよさを生かしたも
のである。この場合、しきい値電圧は、使用する電源電
圧により、またその下限値は静止時リーク電流などの制
約により決定されている。しかしながらこの場合、しい
き値電圧を決定するチャネルドープイオン注入は、静止
時リーク電流に大きな影響を与えるスウィングについて
考慮し、決定されているわけでなく、ただ単にしきい値
電圧の合わせ込みによりのみ決められている。上記スウ
ィングとはサブスレッショルド領域でドレイン電流を一
桁変化させるのに必要なゲート電圧変化量のことを指す
ものである。
いて、しきい値電圧は基板の不純物濃度に対するチャネ
ルドープイオン注入量により制御されている。すなわ
ち、MISトランジスタのチャネル領域に不純物イオンを
選択的に注入し、しきい値電圧を制御を行うチャネルド
ープは、低濃度ドーピングの制御性のよさを生かしたも
のである。この場合、しきい値電圧は、使用する電源電
圧により、またその下限値は静止時リーク電流などの制
約により決定されている。しかしながらこの場合、しい
き値電圧を決定するチャネルドープイオン注入は、静止
時リーク電流に大きな影響を与えるスウィングについて
考慮し、決定されているわけでなく、ただ単にしきい値
電圧の合わせ込みによりのみ決められている。上記スウ
ィングとはサブスレッショルド領域でドレイン電流を一
桁変化させるのに必要なゲート電圧変化量のことを指す
ものである。
なお、上記スウィング並びにゲート電圧が0Vの時のド
レイン電流すなわちカットオフ電流については、“Phys
ics of semiconductor devices"Sze.S.M著、John Wiley
Interscience刊、（1981）に詳説されている。
レイン電流すなわちカットオフ電流については、“Phys
ics of semiconductor devices"Sze.S.M著、John Wiley
Interscience刊、（1981）に詳説されている。
しかしながら、上記のような従来の製造方法のよう
に、単にしいき値電圧の合わせ込みのみを考慮して、ス
ウィングを考慮せずにチャネルドープイオン注入量を決
定した場合にはスウィングが大きな値となり、カットオ
フ電流が増加し静止時リーク電流が極端に増加する。こ
の傾向は短チャネルMIS型トランジスタ程顕著である。
に、単にしいき値電圧の合わせ込みのみを考慮して、ス
ウィングを考慮せずにチャネルドープイオン注入量を決
定した場合にはスウィングが大きな値となり、カットオ
フ電流が増加し静止時リーク電流が極端に増加する。こ
の傾向は短チャネルMIS型トランジスタ程顕著である。
上記の問題点に加えて、最近では、ICへの高集積、高
機能化への要求とともに、低消費電力化の要求が厳しく
なってきており、カットオフ電流の低減による静止時リ
ーク電流の低減は極めて重要なテーマとなっている。
機能化への要求とともに、低消費電力化の要求が厳しく
なってきており、カットオフ電流の低減による静止時リ
ーク電流の低減は極めて重要なテーマとなっている。
この発明は上記の問題点を解決するためになされたも
ので、その目的とするところはスウィングを考慮して、
カットオフ電流の増加による静止時リーク電流の増加を
小さく抑制したチャネルドープイオン注入量を有するMI
S型半導体装置の製造方法を提供するものである。
ので、その目的とするところはスウィングを考慮して、
カットオフ電流の増加による静止時リーク電流の増加を
小さく抑制したチャネルドープイオン注入量を有するMI
S型半導体装置の製造方法を提供するものである。
本発明のMIS型半導体装置の製造方法は、半導体領域
上方に設置されたゲート電極と、前記半導体領域中に互
いに離間して設置されたソース領域及びドレイン領域
と、前記ソース領域とドレイン領域との間の前記半導体
領域中に設置されるチャネル部とを有するMIS型半導体
装置の製造方法において、あらかじめ、前記半導体領域
の濃度と前記チャネル部へのチャネルドープイオン注入
量とをパラメータとして、サブスレッショルド領域にお
けるゲート電圧−ドレイン電流特性直線の勾配の逆数で
あるスウィング値を算出し、所望のしきい値電圧を有す
る前記MIS型半導体装置を得るために、前記算出された
スウィング値から、前記MIS型半導体装置が作り込まれ
る前記半導体領域の濃度に応じて、前記スウィング値が
所定の値となる前記チャネル部へのチャネルドープイオ
ン注入量を選択し、前記選択されたチャネルドープイオ
ン注入量を前記半導体領域に導入することにより前記チ
ャネル部を形成することを特徴とする。
上方に設置されたゲート電極と、前記半導体領域中に互
いに離間して設置されたソース領域及びドレイン領域
と、前記ソース領域とドレイン領域との間の前記半導体
領域中に設置されるチャネル部とを有するMIS型半導体
装置の製造方法において、あらかじめ、前記半導体領域
の濃度と前記チャネル部へのチャネルドープイオン注入
量とをパラメータとして、サブスレッショルド領域にお
けるゲート電圧−ドレイン電流特性直線の勾配の逆数で
あるスウィング値を算出し、所望のしきい値電圧を有す
る前記MIS型半導体装置を得るために、前記算出された
スウィング値から、前記MIS型半導体装置が作り込まれ
る前記半導体領域の濃度に応じて、前記スウィング値が
所定の値となる前記チャネル部へのチャネルドープイオ
ン注入量を選択し、前記選択されたチャネルドープイオ
ン注入量を前記半導体領域に導入することにより前記チ
ャネル部を形成することを特徴とする。
また、前記チャネルドープイオン注入量は、前記所定
のスウィング値がその最小値を含む最小値の＋15％以内
となるように選択されることを特徴とする。
のスウィング値がその最小値を含む最小値の＋15％以内
となるように選択されることを特徴とする。
また、前記チャネルドープイオン注入量は、前記所定
のスウィング値が最小値となるように選択されることを
特徴とする。
のスウィング値が最小値となるように選択されることを
特徴とする。
また、前記チャネルドープイオン注入量は、前記所定
のスウィング値が100mv/decadeより小さくなるように選
択されることを特徴とする。
のスウィング値が100mv/decadeより小さくなるように選
択されることを特徴とする。
また、前記半導体領域がｎ型半導体領域であり、前記
ゲート電極がｐ型ポリシリコンであり、前記チャネル部
へ注入されるイオンはｐ型であることを特徴とする。
ゲート電極がｐ型ポリシリコンであり、前記チャネル部
へ注入されるイオンはｐ型であることを特徴とする。
この発明の一実施例を第１の導電型のｐ型Si基板に形
成された第２の導電型の不純物を有するｎウエルに対
し、ボロンすなわちｎウエルとは異極型の第１の不純物
がドープされたチャネルドープを有するp+多結晶Siゲー
トｐチャネルMIS型トランジスタを例として、この発明
の方法に適用した2,3の特性図を用いて説明する。
成された第２の導電型の不純物を有するｎウエルに対
し、ボロンすなわちｎウエルとは異極型の第１の不純物
がドープされたチャネルドープを有するp+多結晶Siゲー
トｐチャネルMIS型トランジスタを例として、この発明
の方法に適用した2,3の特性図を用いて説明する。
第２図は、チャネルドープイオン注入工程において、
加速エネルギーを一定として注入量を１の注入せずから
５の2.5×1012cm-2まで変化させた場合の、ｎウエルの
深さ方向の不純物濃度プロファイルのシミュレーション
結果である。第２図において、横軸はｎウエル深さであ
り、縦軸はｎウエル不純物濃度である。
加速エネルギーを一定として注入量を１の注入せずから
５の2.5×1012cm-2まで変化させた場合の、ｎウエルの
深さ方向の不純物濃度プロファイルのシミュレーション
結果である。第２図において、横軸はｎウエル深さであ
り、縦軸はｎウエル不純物濃度である。
第２図より明らかなように異極型不純物のチャネルド
ープの場合、イオン注入量の増加に伴い、イオン注入時
の不純物分布のピーク位置を中心として、ｎウエルの不
純物濃度が徐々に減少しくぼみA,Bが形成される。そし
てある一定イオン注入量において、ボロンつまりｐ型の
ピークがｎウエル内に現われ、このピークC,Dは注入量
の増加に伴い大きくなり、いわゆるバリッドチャネル構
造となる。
ープの場合、イオン注入量の増加に伴い、イオン注入時
の不純物分布のピーク位置を中心として、ｎウエルの不
純物濃度が徐々に減少しくぼみA,Bが形成される。そし
てある一定イオン注入量において、ボロンつまりｐ型の
ピークがｎウエル内に現われ、このピークC,Dは注入量
の増加に伴い大きくなり、いわゆるバリッドチャネル構
造となる。
第１図は、第２図に示したシミュレーションに用いた
MISトランジスタのチャネルドープイオン注入量に対応
するしきい値電圧とスウィング（点線）の関係の実測デ
ータを示す線図である。第１図において、ボロンのチャ
ネルドープイオン注入量を横軸とし、縦軸にしきい値電
圧（左）とスウィングの値（右）を示している。
MISトランジスタのチャネルドープイオン注入量に対応
するしきい値電圧とスウィング（点線）の関係の実測デ
ータを示す線図である。第１図において、ボロンのチャ
ネルドープイオン注入量を横軸とし、縦軸にしきい値電
圧（左）とスウィングの値（右）を示している。
第１図から明らかなようにチャネルドープイオン注入
量の増加に対して、しきい値電圧は単調に増加するのに
対し、スウィングは注入量の増加とともに減少し、ある
一定の注入量にて極小（第１図のＥ点）となり、それ以
上の注入量に対しては増加傾向を示す。
量の増加に対して、しきい値電圧は単調に増加するのに
対し、スウィングは注入量の増加とともに減少し、ある
一定の注入量にて極小（第１図のＥ点）となり、それ以
上の注入量に対しては増加傾向を示す。
第１図と第２図の比較より、第２図におけるｎウエル
不純物濃度のくぼみが最大となるチャネルドープイオン
注入量（7.5×1011cm-2）の近辺において、最もスウィ
ングの値が小さくなっていることがわかる。
不純物濃度のくぼみが最大となるチャネルドープイオン
注入量（7.5×1011cm-2）の近辺において、最もスウィ
ングの値が小さくなっていることがわかる。
ここで、第３図にスウィング値を算出するために測定
したゲート電圧に対するドレイン電流特性線図を示す。
横軸はサブスレッショルド領域におけるゲート電圧、縦
軸はドレイン電流の対数を示す。第３図は第１図の結果
とは直接１対１に対応してはいないものでるが、スウィ
ング値とカットオフ電流の関係を示すものであり、しき
い値電圧（VTH）−0.5VのｐチャネルMISトランジスタに
ついて求めた結果である。すなわち、第３図における1,
2,3の曲線は、ｎウエルのイオン注入量とチャネルドー
プイオン注入量の組合せにより、VTHがすべて−0.5Vで
あるが異なるスウィング値を示すｐチャネルトランジス
タの３列に対応するものである。
したゲート電圧に対するドレイン電流特性線図を示す。
横軸はサブスレッショルド領域におけるゲート電圧、縦
軸はドレイン電流の対数を示す。第３図は第１図の結果
とは直接１対１に対応してはいないものでるが、スウィ
ング値とカットオフ電流の関係を示すものであり、しき
い値電圧（VTH）−0.5VのｐチャネルMISトランジスタに
ついて求めた結果である。すなわち、第３図における1,
2,3の曲線は、ｎウエルのイオン注入量とチャネルドー
プイオン注入量の組合せにより、VTHがすべて−0.5Vで
あるが異なるスウィング値を示すｐチャネルトランジス
タの３列に対応するものである。
なお、第３図において、実線は実測値であるが、たと
えば曲線１についてみれば、点Ｎの領域は測定装置の限
定限界によって飽和した部分である。点線は曲線１の点
Ｌと点Ｍを結ぶ直接部分をゲート電圧VG＝０の領域まで
外挿して直線近似したものである。曲線2,3についても
同様にして近似直線が求められる。
えば曲線１についてみれば、点Ｎの領域は測定装置の限
定限界によって飽和した部分である。点線は曲線１の点
Ｌと点Ｍを結ぶ直接部分をゲート電圧VG＝０の領域まで
外挿して直線近似したものである。曲線2,3についても
同様にして近似直線が求められる。
スウィング値はこれらの近似直線の勾配を求めて、そ
の逆数として決定されたものであり、1,2,3の曲線はス
ウィング値がそれぞれ100,90,80mV/decadeの特性を有す
るトランジスタの３例に対応するものである。
の逆数として決定されたものであり、1,2,3の曲線はス
ウィング値がそれぞれ100,90,80mV/decadeの特性を有す
るトランジスタの３例に対応するものである。
第３図から、例えばしきい値が−0.5Vの場合にスウィ
ングが小さい方が○印で示したカットオフ電流が低減で
きることがわかる。
ングが小さい方が○印で示したカットオフ電流が低減で
きることがわかる。
つぎに、具体的に第１図に対応させたスウィング値と
カットオフ電流の関係を第４図のゲート電圧−ドレイン
電流の特性線図によって説明する。図において、横軸は
ゲート電圧、縦軸はドレイン電流の対数である。また、
実線は実測値、点線は近似直線である。
カットオフ電流の関係を第４図のゲート電圧−ドレイン
電流の特性線図によって説明する。図において、横軸は
ゲート電圧、縦軸はドレイン電流の対数である。また、
実線は実測値、点線は近似直線である。
第４図の各特性曲線、、は第１図のそれぞれチ
ャネルドープイオン量０（）、８×1011cm-2（）、
1.4×1012cm-2（）の場合の特性曲線であり、スウィ
ング値としきい値電圧VTHがそれぞれ105、−0.8V、85、
−0.5V、88、−0.2Vに対応している。なお、スウィング
値の算出法は第３図で説明したものと同様に、近似直線
の勾配の逆数から求めたものである。また、しきい値電
圧はドレイン電流（ID＝10-7A）の対数が−７のときの
ゲート電圧の値であり、例えば、曲線では、−0.8Vと
なっている。
ャネルドープイオン量０（）、８×1011cm-2（）、
1.4×1012cm-2（）の場合の特性曲線であり、スウィ
ング値としきい値電圧VTHがそれぞれ105、−0.8V、85、
−0.5V、88、−0.2Vに対応している。なお、スウィング
値の算出法は第３図で説明したものと同様に、近似直線
の勾配の逆数から求めたものである。また、しきい値電
圧はドレイン電流（ID＝10-7A）の対数が−７のときの
ゲート電圧の値であり、例えば、曲線では、−0.8Vと
なっている。
第４図に示したように、ステップ１からステップ２へ
のように、チャネルドープイオン量の増加とともにしき
い値電圧VTHが−0.8Vから−0.2Vまで減少してゆくと、
特性直線は→へと右から左へシフトしてゆくため、
カットオフ電流は確実に増大することになり、カットオ
フ電流の低減に対してはVTHの絶対値を大きくするのが
最も効果があることになる。しかしながら、VTHはいろ
いろの制約から必ずしも絶対値でを大きくできないの
で、第４図の場合はVTHを−0.5Vの場合においてスウィ
ング値を小さくするチャネルドープイオン量の選定によ
りカットオフ電流を小さくできる最適条件が選られるこ
とが、この発明の製造方法の特徴とするものである。つ
まり、ここで仮に−0.5VのVTHを得ようとする場合に
は、ウエルの不純物濃度（ウエルのない場合は基板濃
度）とチャネルドープイオン量の組合せによりいろいろ
の作り込みが考えられるが、スウィング値が最小に近い
チャネルドープイオン量を選定することにより、カット
オフ電流の低減が可能となるものである。
のように、チャネルドープイオン量の増加とともにしき
い値電圧VTHが−0.8Vから−0.2Vまで減少してゆくと、
特性直線は→へと右から左へシフトしてゆくため、
カットオフ電流は確実に増大することになり、カットオ
フ電流の低減に対してはVTHの絶対値を大きくするのが
最も効果があることになる。しかしながら、VTHはいろ
いろの制約から必ずしも絶対値でを大きくできないの
で、第４図の場合はVTHを−0.5Vの場合においてスウィ
ング値を小さくするチャネルドープイオン量の選定によ
りカットオフ電流を小さくできる最適条件が選られるこ
とが、この発明の製造方法の特徴とするものである。つ
まり、ここで仮に−0.5VのVTHを得ようとする場合に
は、ウエルの不純物濃度（ウエルのない場合は基板濃
度）とチャネルドープイオン量の組合せによりいろいろ
の作り込みが考えられるが、スウィング値が最小に近い
チャネルドープイオン量を選定することにより、カット
オフ電流の低減が可能となるものである。
第５図は時計用ICのトランジスタを例にとってカット
オフ電流と消費電流の関係を示す線図であり、本発明を
説明するためのものである。そして、横軸にゲート電圧
0Vのときのドレイン電流すなわちカットオフ電流の対
数、縦軸は静止時消費電流の対数を示す。各測定点はし
きい値電圧VTHが−0.3V〜−0.7Vの間のトランジスタに
ついて５種類のVTHの異なるICを対象としたものであ
り、カットオフ電流と消費電流とはある一定の関係で対
応することがわかる。つまり、スウィング値が小さく抑
えられれば、カットオフ電流の増加を最小限に抑える事
が可能なり、かつその結果として第５図に示したように
静止時リーク電流の低減による低消費電力化がはかられ
る。
オフ電流と消費電流の関係を示す線図であり、本発明を
説明するためのものである。そして、横軸にゲート電圧
0Vのときのドレイン電流すなわちカットオフ電流の対
数、縦軸は静止時消費電流の対数を示す。各測定点はし
きい値電圧VTHが−0.3V〜−0.7Vの間のトランジスタに
ついて５種類のVTHの異なるICを対象としたものであ
り、カットオフ電流と消費電流とはある一定の関係で対
応することがわかる。つまり、スウィング値が小さく抑
えられれば、カットオフ電流の増加を最小限に抑える事
が可能なり、かつその結果として第５図に示したように
静止時リーク電流の低減による低消費電力化がはかられ
る。
先程から、ある所望のしきい値電圧におけるスウィン
グ値は、なるべく小さい方が良いと説明してきた。ここ
で、さらにスウィング値としての好ましい範囲を規定す
るための説明を行う。
グ値は、なるべく小さい方が良いと説明してきた。ここ
で、さらにスウィング値としての好ましい範囲を規定す
るための説明を行う。
まず、第５図に示した時計用ICのトランジスタにおい
て、通常は静止時消費電流が10-8（Ａ）以下のものを一
般的に良品としている。この時のカットオフ電流の対数
は−12.4〜−12.5ぐらいである。よって、第５図に示し
た時計用ICでは、カットオフ電流の対数は−12.4〜−1
2.5ぐらいよりも小さいことが好ましいと言える。
て、通常は静止時消費電流が10-8（Ａ）以下のものを一
般的に良品としている。この時のカットオフ電流の対数
は−12.4〜−12.5ぐらいである。よって、第５図に示し
た時計用ICでは、カットオフ電流の対数は−12.4〜−1
2.5ぐらいよりも小さいことが好ましいと言える。
そして、第３図においてデータをとったトランジスタ
は、第５図に示したトランジスタと特性が良く似ている
ものを使用している。
は、第５図に示したトランジスタと特性が良く似ている
ものを使用している。
そこで、第３図のしきい値電圧が−0.5Vでスウィング
値がそれぞれ異なるＰチャネルトランジスタのうち、カ
ットオフ電流の対数が−12.4〜−12.5より小さいＰチャ
ネルトランジスタのスウィング値は、だいたい98〜95mv
/decadeより小さい値をとることがわかる。
値がそれぞれ異なるＰチャネルトランジスタのうち、カ
ットオフ電流の対数が−12.4〜−12.5より小さいＰチャ
ネルトランジスタのスウィング値は、だいたい98〜95mv
/decadeより小さい値をとることがわかる。
また、他の特性を持つトランジスタを同様にして調査
して最適なスウィング値を算出すると、やはり100弱以
下が消費電力を少なくするうえで良いという結果が得ら
れた。言い換えると、九十数mv/decade以下が良いとい
う結果が得られた。
して最適なスウィング値を算出すると、やはり100弱以
下が消費電力を少なくするうえで良いという結果が得ら
れた。言い換えると、九十数mv/decade以下が良いとい
う結果が得られた。
したがって、以上より言えることはスウィング値を極
力小とするトランジスタは、スウィング値のみを考えた
場合は最も消費電力の少ないものとなる。そして、一般
的にはスウィングが極力小となっていなくても九十数mv
/decade以下または100mv/decade弱以下であることが好
ましいということが言える。
力小とするトランジスタは、スウィング値のみを考えた
場合は最も消費電力の少ないものとなる。そして、一般
的にはスウィングが極力小となっていなくても九十数mv
/decade以下または100mv/decade弱以下であることが好
ましいということが言える。
例えば、上記のことを第１図に適用して考えてみる
と、スウィング値はその最小値を含む約15％オーバー以
内の値をとることが好ましいと言える。
と、スウィング値はその最小値を含む約15％オーバー以
内の値をとることが好ましいと言える。
なお本実施例は、ｎウエルを有するｐチャネルMIS型
トランジスタを例として説明したがウエルを有しないMI
S型トランジスタであってもよく、さらにｎチャネルMIS
型トランジスタについてもまったく同様に適用する事が
可能である。また本実施例は、ゲート電極としてP+ポリ
シリコンを例として説明したが、ゲート電極材料として
はn+ポリシリコン、ポリシリコンと後述の高融点金属と
の積層構造であるポリサイド、後述の高融点金属のシリ
サイド、Ti、Ｗ、Ta、Mo、Nb、Pt等の高融点金属、アル
ミニウム、アルミニウムとSiまたはCuとを合金化したア
ルミニウム合金等についてもまったく同様に適用する事
ができる。また、チャネルドープに用いるイオン種につ
いてもIII A族並びにV A族の元素であれば同様に適用で
きる。
トランジスタを例として説明したがウエルを有しないMI
S型トランジスタであってもよく、さらにｎチャネルMIS
型トランジスタについてもまったく同様に適用する事が
可能である。また本実施例は、ゲート電極としてP+ポリ
シリコンを例として説明したが、ゲート電極材料として
はn+ポリシリコン、ポリシリコンと後述の高融点金属と
の積層構造であるポリサイド、後述の高融点金属のシリ
サイド、Ti、Ｗ、Ta、Mo、Nb、Pt等の高融点金属、アル
ミニウム、アルミニウムとSiまたはCuとを合金化したア
ルミニウム合金等についてもまったく同様に適用する事
ができる。また、チャネルドープに用いるイオン種につ
いてもIII A族並びにV A族の元素であれば同様に適用で
きる。
以上述べたように本発明のMIS型半導体装置の製造方
法によれば、あらかじめ、MIS型半導体装置が作り込ま
れる半導体領域の濃度とチャネルドープイオン注入量と
をパラメータとしてスウィング値を算出しておくことに
より、所望のしきい値電圧を有するMIS型半導体装置を
得る際に、半導体領域の濃度に応じて所定の値を有する
スウィング値となるようにチャネルドープイオン注入量
が選択できる。さらに、スウィング値が90数mv/decade
以下または100mv/decade弱以下の値、あるいは最小値を
含む最小値の15％オーバー以内の値となるチャネルドー
プイオン注入量を選択してイオン注入することにより、
カットオフ電流の増加を最小限に抑えることが可能とな
るため、静止時リーク電流の低減による低消費電力化が
可能となる。
法によれば、あらかじめ、MIS型半導体装置が作り込ま
れる半導体領域の濃度とチャネルドープイオン注入量と
をパラメータとしてスウィング値を算出しておくことに
より、所望のしきい値電圧を有するMIS型半導体装置を
得る際に、半導体領域の濃度に応じて所定の値を有する
スウィング値となるようにチャネルドープイオン注入量
が選択できる。さらに、スウィング値が90数mv/decade
以下または100mv/decade弱以下の値、あるいは最小値を
含む最小値の15％オーバー以内の値となるチャネルドー
プイオン注入量を選択してイオン注入することにより、
カットオフ電流の増加を最小限に抑えることが可能とな
るため、静止時リーク電流の低減による低消費電力化が
可能となる。
第１図は、本発明の実施例によるチャネルドープイオン
注入量としきい値電圧及びスウィング特性の関係を示す
線図、第２図はチャネルドープイオン注入量を変化させ
た場合のｎウエル深さとｎウエル不純物濃度の関係を示
す線図、第３図はこの発明の方法によるMISトランジス
タのスウィング値とカットオフ電流の関係を示す特性線
図、第４図は第１図に対応するスウィング値とカットオ
フ電流の関係を示すゲート電圧−ドレイン電流の特性線
図、第５図はこの発明を説明するためのMISトランジス
タのカットオフ電流と静止時消費電流との関係線図であ
る。
注入量としきい値電圧及びスウィング特性の関係を示す
線図、第２図はチャネルドープイオン注入量を変化させ
た場合のｎウエル深さとｎウエル不純物濃度の関係を示
す線図、第３図はこの発明の方法によるMISトランジス
タのスウィング値とカットオフ電流の関係を示す特性線
図、第４図は第１図に対応するスウィング値とカットオ
フ電流の関係を示すゲート電圧−ドレイン電流の特性線
図、第５図はこの発明を説明するためのMISトランジス
タのカットオフ電流と静止時消費電流との関係線図であ
る。
Claims (5)
- 【請求項１】半導体領域上方に設置されたゲート電極
と、前記半導体領域中に互いに離間して設置されたソー
ス領域及びドレイン領域と、前記ソース領域とドレイン
領域との間の前記半導体領域中に設置されるチャネル部
とを有するMIS型半導体装置の製造方法において、 あらかじめ、前記半導体領域の濃度と前記チャネル部へ
のチャネルドープイオン注入量とをパラメータとして、
サブスレッショルド領域におけるゲート電圧−ドレイン
電流特性直線の勾配の逆数であるスウィング値を算出
し、 所望のしきい値電圧を有する前記MIS型半導体装置を得
るために、前記算出されたスウィング値から、前記MIS
型半導体装置が作り込まれる前記半導体領域の濃度に応
じて、前記スウィング値が所定の値となる前記チャネル
部へのチャネルドープイオン注入量を選択し、 前記選択されたチャネルドープイオン注入量を前記半導
体領域に導入することにより前記チャネル部を形成する
ことを特徴とするMIS型半導体装置の製造方法。 - 【請求項２】前記チャネルドープイオン注入量は、前記
所定のスウィング値がその最小値を含む最小値の＋15％
以内となるように選択されることを特徴とする請求項１
記載のMIS型半導体装置の製造方法。 - 【請求項３】前記チャネルドープイオン注入量は、前記
所定のスウィング値が最小値となるように選択されるこ
とを特徴とする請求項１記載のMIS型半導体装置の製造
方法。 - 【請求項４】前記チャネルドープイオン注入量は、前記
所定のスウィング値が100mv/decadeより小さくなるよう
に選択されることを特徴とする請求項１記載のMIS型半
導体装置の製造方法。 - 【請求項５】前記半導体領域がｎ型半導体領域であり、
前記ゲート電極がｐ型ポリシリコンであり、前記チャネ
ル部へ注入されるイオンはｐ型であることを特徴とする
請求項１記載のMIS型半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211638A JP2666403B2 (ja) | 1988-01-06 | 1988-08-26 | Ｍｉｓ型半導体装置の製造方法 |
| NL8803143A NL191868C (nl) | 1988-01-06 | 1988-12-22 | Werkwijze voor het vervaardigen van een MIS-FET |
| KR1019880017621A KR930008533B1 (ko) | 1988-01-06 | 1988-12-28 | 반도체장치의 제조방법 |
| US07/292,757 US5270235A (en) | 1988-01-06 | 1989-01-03 | Semiconductor device fabrication |
| DE3943738A DE3943738C2 (de) | 1988-01-06 | 1989-01-04 | Verfahren zur Herstellung eines MIS-Transistors |
| DE3900147A DE3900147C2 (de) | 1988-01-06 | 1989-01-04 | Verfahren zur Herstellung eines MIS Transistors |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30588 | 1988-01-06 | ||
| JP63-305 | 1988-01-06 | ||
| JP63211638A JP2666403B2 (ja) | 1988-01-06 | 1988-08-26 | Ｍｉｓ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02367A JPH02367A (ja) | 1990-01-05 |
| JP2666403B2 true JP2666403B2 (ja) | 1997-10-22 |
Family
ID=26333260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63211638A Expired - Fee Related JP2666403B2 (ja) | 1988-01-06 | 1988-08-26 | Ｍｉｓ型半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5270235A (ja) |
| JP (1) | JP2666403B2 (ja) |
| KR (1) | KR930008533B1 (ja) |
| DE (2) | DE3900147C2 (ja) |
| NL (1) | NL191868C (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5407849A (en) * | 1992-06-23 | 1995-04-18 | Imp, Inc. | CMOS process and circuit including zero threshold transistors |
| US5427964A (en) * | 1994-04-04 | 1995-06-27 | Motorola, Inc. | Insulated gate field effect transistor and method for fabricating |
| US5482878A (en) * | 1994-04-04 | 1996-01-09 | Motorola, Inc. | Method for fabricating insulated gate field effect transistor having subthreshold swing |
| US5441906A (en) * | 1994-04-04 | 1995-08-15 | Motorola, Inc. | Insulated gate field effect transistor having a partial channel and method for fabricating |
| US5457060A (en) * | 1994-06-20 | 1995-10-10 | Winbond Electronics Corporation | Process for manufactuirng MOSFET having relatively shallow junction of doped region |
| US5559050A (en) * | 1994-06-30 | 1996-09-24 | International Business Machines Corporation | P-MOSFETS with enhanced anomalous narrow channel effect |
| FR2794898B1 (fr) | 1999-06-11 | 2001-09-14 | France Telecom | Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3895966A (en) * | 1969-09-30 | 1975-07-22 | Sprague Electric Co | Method of making insulated gate field effect transistor with controlled threshold voltage |
| US4112455A (en) * | 1977-01-27 | 1978-09-05 | The United States Of America As Represented By The Secretary Of The Navy | Field-effect transistor with extended linear logarithmic transconductance |
| JPS568879A (en) * | 1979-07-03 | 1981-01-29 | Nec Corp | Insulating gate field effect transistor |
| JPS5833870A (ja) * | 1981-08-24 | 1983-02-28 | Hitachi Ltd | 半導体装置 |
| US4514893A (en) * | 1983-04-29 | 1985-05-07 | At&T Bell Laboratories | Fabrication of FETs |
| JPS62105464A (ja) * | 1985-11-01 | 1987-05-15 | Hitachi Ltd | 半導体装置の製造方法 |
-
1988
- 1988-08-26 JP JP63211638A patent/JP2666403B2/ja not_active Expired - Fee Related
- 1988-12-22 NL NL8803143A patent/NL191868C/xx not_active IP Right Cessation
- 1988-12-28 KR KR1019880017621A patent/KR930008533B1/ko not_active IP Right Cessation
-
1989
- 1989-01-03 US US07/292,757 patent/US5270235A/en not_active Expired - Lifetime
- 1989-01-04 DE DE3900147A patent/DE3900147C2/de not_active Expired - Fee Related
- 1989-01-04 DE DE3943738A patent/DE3943738C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| NL191868B (nl) | 1996-05-01 |
| KR890012395A (ko) | 1989-08-26 |
| JPH02367A (ja) | 1990-01-05 |
| KR930008533B1 (ko) | 1993-09-09 |
| DE3943738C2 (de) | 1995-12-07 |
| DE3900147C2 (de) | 1996-02-08 |
| NL191868C (nl) | 1996-09-03 |
| NL8803143A (nl) | 1989-08-01 |
| US5270235A (en) | 1993-12-14 |
| DE3900147A1 (de) | 1989-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7089515B2 (en) | Threshold voltage roll-off compensation using back-gated MOSFET devices for system high-performance and low standby power | |
| US7586155B2 (en) | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors | |
| US7898297B2 (en) | Method and apparatus for dynamic threshold voltage control of MOS transistors in dynamic logic circuits | |
| US20150340460A1 (en) | Advanced transistors with threshold voltage set dopant structures | |
| JP2615009B2 (ja) | 電界効果トランジスタ電流源 | |
| US6552401B1 (en) | Use of gate electrode workfunction to improve DRAM refresh | |
| US5877531A (en) | MIS type semiconductor device and method for manufacturing same | |
| US5134447A (en) | Neutral impurities to increase lifetime of operation of semiconductor devices | |
| JP2662095B2 (ja) | 低減化したゲートおよび拡散キャパシタンスをもつフェルミしきい電圧電界効果トランジスタ | |
| Stolk et al. | CMOS device optimization for mixed-signal technologies | |
| KR0174335B1 (ko) | 기판의 감도를 감소시키기 위해 이온 주입에 의해 카운터도핑을 한 mos 채널 소자 | |
| JP2666403B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| US5661059A (en) | Boron penetration to suppress short channel effect in P-channel device | |
| EP0657929B1 (en) | Method of fabricating MOSFETS with improved short channel effects | |
| US20040102013A1 (en) | Codoping of source drains using carbon or fluorine ion implants to improve polysilicon depletion | |
| JPH03225875A (ja) | Ｅｅｐｒｏｍメモリ・セルを持つ電気的装置に設けられたプログラミング電圧を制限し安定化させるコンポーネントの製造方法 | |
| JP6095927B2 (ja) | 半導体集積回路装置 | |
| JPH0158669B2 (ja) | ||
| JP2000124333A (ja) | 半導体記憶装置およびその製造方法 | |
| US11527536B2 (en) | Semiconductor structure with gate electrode doping | |
| US20010005613A1 (en) | Semiconductor device and method of fabricating the same | |
| EP1138073A1 (en) | Integrated circuit | |
| DE10213545B4 (de) | Verfahren zum Herstellen eines SOI-Feldeffekttransistors und SOI-Feldeffekttransistor | |
| CN112234065B (zh) | 一种单电子记忆胞及其制造方法 | |
| JP2541941B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |