DE3900147A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE3900147A1
DE3900147A1 DE3900147A DE3900147A DE3900147A1 DE 3900147 A1 DE3900147 A1 DE 3900147A1 DE 3900147 A DE3900147 A DE 3900147A DE 3900147 A DE3900147 A DE 3900147A DE 3900147 A1 DE3900147 A1 DE 3900147A1
Authority
DE
Germany
Prior art keywords
zone
ions
value
channel
swing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3900147A
Other languages
English (en)
Other versions
DE3900147C2 (de
Inventor
Mitsuaki Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to DE3943738A priority Critical patent/DE3943738C2/de
Publication of DE3900147A1 publication Critical patent/DE3900147A1/de
Application granted granted Critical
Publication of DE3900147C2 publication Critical patent/DE3900147C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung und speziell ein Verfahren zur Her­ stellung einer sogenannten MIS (Metall-Isolator-Semiconduc­ tor (= Halbleiter)) Vorrichtung mit Kanaldotierung.
Bei MIS Vorrichtungen mit Kanaldotierung wird die Schwel­ lenspannung im allgemeinen über die Menge der zur Kanaldo­ tierung implantierten Ionen in bezug auf die Störstellen­ dichte des Substrats gesteuert. Das heißt, die Kanaldotie­ rung zur Steuerung der Schwellenspannung durch selektives Implantieren von Störstellenionen in die Kanalzone eines MIS Transistors macht in bester Weise Gebrauch von der guten Steuerungsfähigkeit einer Dotierung mit niedriger Dichte. Dabei wird die Schwellenspannung nach Maßgabe der Speisespannung bestimmt, und der untere Grenzwert der Schwellenspannung wird nach Maßgabe des Ruhestromverbrauchs festgelegt. Dagegen wird bei der Menge der zur Einstellung der Schwellenspannung in den Kanal implantierten Störstel­ lenionen ausschließlich die Schwellenspannung, nicht aber der sogenannte Swing berücksichtigt, der einen großen Ein­ fluß auf den Ruhestromverbrauch ausübt. Unter "Swing" ver­ steht man die Änderung der Schwellenspannung, die erforder­ lich ist, um den Wert des Drainstroms im Subschwellenspan­ nungsbereich um eine Größenordnung zu ändern. Der Swing und der Drainstrom, der fließt, wenn die Gatespannung 0 V ist, das heißt der Sperrstrom, sind im einzelnen in der Druck­ schrift "Physics of Semiconductor Devices" von Sze.S.M., herausgegeben von John Wiley Interscience (1981) erläutert.
Wenn die Menge der zur Kanaldotierung implantierten Ionen ausschließlich im Hinblick auf die Schwellenspannung ohne Berücksichtigung des Swings bestimmt wird, wie dies bei herkömmlichen Herstellungsverfahren der Fall ist, dann nimmt der Swing einen großen Wert an und der Sperrstrom nimmt zu, wodurch der Ruhestromverbrauch extrem ansteigt. Diese Tendenz ist besonders ausgeprägt bei einem MIS Tran­ sistor mit einem kurzen Kanal.
Da ein geringer Stromverbrauch immer wichtiger wird und die Nachfrage nach ICs hoher Integration und hoher Kapazität immer mehr zunimmt, ist die Verminderung des Ruhestromver­ brauchs durch Reduzierung des Sperrstroms zu einem sehr wichtigen Ziel geworden.
Aufgabe der Erfindung ist es, die beschriebenen Probleme des Standes der Technik zu beseitigen und ein Verfahren zur Herstellung einer MIS Vorrichtung zu schaffen, bei dem es möglich ist, die Menge der zur Kanaldotierung implantierten Ionen unter Berücksichtigung des Swings so zu bestimmen, daß der Anstieg des Ruhestromverbrauchs aufgrund eines er­ höhten Sperrstroms auf einen geringen Wert reguliert wird.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren ge­ mäß Patentanspruch 1 gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Un­ teransprüchen gekennzeichnet.
Mit der Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, das für die Herstellung einer MIS Vorrichtung mit Kanaldotierung in einer ersten Zone zwischen einer Sourcezone und einer Drainzone verwen­ det werden kann und die folgenden Schritte aufweist: Man ermittelt die Verteilungskennlinie der Störstellen­ dichte in bezug auf die Tiefe der ersten Zone für eine sich ändernde Menge von zur Kanaldotierung implantierten Ionen, man ermittelt den Wert des Swings, indem man beispielsweise das Ergebnis einer Simulation des Drainstroms im Subschwel­ lenspannungsbereich auf der Grundlage dieser Verteilungs­ kennlinie berechnet oder beispielsweise das Ergebnis der Beobachtung von der Gatespannungs-Drainstromkennlinie auf der Basis der Verteilungskennlinie berechnet und man implantiert Ionen in die Kanalzone mit einer Dosis, die nach Maßgabe der Störstellendichte der ersten Zone so aus­ gewählt wird, daß der Swing ein Minimum oder einen mög­ lichst geringen Wert annimmt.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend an­ hand der Zeichnungen im einzelnen erläutert. Es zeigen:
Fig. 1 in einer grafischen Darstellung den Zusammenhang zwischen der Menge der zur Kanaldotierung implantierten Ionen, der Schwellenspannung und der Swing-Kennlinie bei der Ausführungs­ form der Erfindung,
Fig. 2 in einer grafischen Darstellung den Zusammenhang zwischen der Tiefe und der Störstellendichte der n-Wanne für verschiedene Mengen von zur Kanaldo­ tierung implantierten Ionen,
Fig. 3 Kennlinien, die den Zusammenhang zwischen dem Swingwert und dem Sperr­ strom eines nach dem erfindungsgemäßen Verfahren hergestellten MIS Transistors wiedergeben,
Fig. 4 Kennlinien von Gatespannung und Drainstrom, die den Zusammenhang zwischen dem Swingwert und dem Sperrstrom entsprechend Fig. 1 wiedergeben, und
Fig. 5 eine grafische Darstellung des Zusammenhangs zwischen dem Sperr­ strom und dem Ruhestromverbrauch eines MIS Transistors zur Er­ läuterung der Erfindung.
Ein Ausführungsbeispiel der Erfindung soll unter Bezugnahme auf einige Kennlinien beschrieben werden. Als Beispiel dient ein MIS Transistor mit einem p-Kanal und einem Gate aus p+ polykristallinem Si. Der MIS Transistor hat eine Ka­ naldotierungsstruktur, bei der der Kanal mit Bor dotiert ist, das heißt mit Störstellen des ersten Leitungstyps, die heteropolar sind, in bezug auf eine n-Wanne mit Störstellen des zweiten Leitungstyps auf einem p-Siliziumsubstrat des ersten Leitungstyps.
Fig. 2 zeigt das Ergebnis der Simulation des Profils der Störstellendichte in Richtung der Tiefe der n-Wanne, die man erhält, wenn man die Menge der zur Kanaldotierung im­ plantierten Ionen von (1) 0 bis (5) 2,5×1012 cm-2 vari­ iert, während die Beschleunigungsenergie bei der Implantie rung konstant bleibt. In Fig. 2 ist auf der Abszisse die Tiefe der n-Wanne und auf der Ordinate die Störstellen­ dichte der n-Wanne aufgetragen.
Wie aus Fig. 2 hervorgeht, nimmt die Störstellendichte der n-Wanne in der Mitte, wo die Spitzen (A, B) der Störstel­ lenverteilung bei der Implantation auftreten, allmählich ab, wenn die Menge der implantierten Ionen gesteigert wird. Als Folge davon werden die Vertiefungen A und B gebildet. Wenn eine bestimmte Ionenmenge implantiert wird, treten die Spitzen von Bor, das heißt dem p-leitenden Dotierstoff, in der n-Wanne auf, und diese Spitzen C und D werden mit zu­ nehmender Menge der implantierten Ionen höher, was zur Aus­ bildung der sogenannten vergrabenen Kanalanordnung führt.
Fig. 1 zeigt die Meßdaten des Zusammenhangs zwischen der Schwellenspannung und dem Wert des Swings (gestrichelt ge­ zeichnet), die sich für die Mengen von für die Kanaldotie­ rung implantierten Ionen bei dem MIS Transistor ergeben, die für die Simulation von Fig. 2 benutzt wurden. In Fig. 1 ist auf der Abszisse die Menge der zur Kanaldotierung im­ plantierten Ionen und auf der Ordinate die Schwellenspan­ nung (links) und der Swingwert (rechts) aufgetragen.
Wie aus Fig. 1 hervorgeht, nimmt die Schwellenspannung mo­ noton mit der Zunahme der implantierten Ionenmenge zu, wäh­ rend der Swingwert mit zunehmender Ionenmenge bis zu einem Minimum bei einer bestimmten Menge implantierter Ionen ab­ nimmt und danach mit weiterer Zunahme der implantierten Ionenmenge wieder zunimmt.
Ein Vergleich der Fig. 1 und 2 zeigt, daß der Swing den niedrigsten Wert in der Nähe des tiefsten Einbruchs der Störstellendichte der n-Wanne, die in Fig. 2 gezeigt ist, annimmt, wo Ionen mit einer Dosis von 7,5×1011 cm-2 im­ plantiert werden.
Fig. 3 ist eine Kennlinie des Drainstroms über der Gate­ spannung, die zur Errechnung des Swingwerts gemessen wurde. Auf der Abszisse ist die Gatespannung im Subschwellenspan­ nungsbereich und auf der Ordinate der Logarithmus des Drainstroms aufgetragen. Fig. 3 steht nicht direkt im 1:1 Verhältnis mit den Ergebnissen von Fig. 1, sondern zeigt den Zusammenhang zwischen dem Swingwert und dem Sperrstrom eines p-Kanal MIS Transistors mit einer Schwellenspannung (V TH) von -0,5 V. Die Kurven 1, 2 und 3 in Fig. 3 entspre­ chen je einem von drei p-Kanal Transistoren mit einer Schwellenspannung von Vth=-0,5 V aber unterschiedlichen Swingwerten, abhängig von der Kombination der Menge von in die n-Wanne implantierten Ionen und der Menge der zur Ka­ naldotierung implantierten Ionen.
In Fig. 3 zeigen die ausgezogenen Linien Meßwerte. Unter Bezug auf die Kurve 1 zum Beispiel stellt der Bereich des Punkts N eine durch die Grenzen der verwendeten Meßappara­ tur bedingte Sättigung dar. Die gestrichelte Linie wurde durch Extrapolation des geraden Linienabschnitts, der die Punkte L und M in der Kurve 1 verbindet, in die Zone von V G =0 erhalten und nähert die Ergebnisse durch eine gerade Linie an. In ähnlicher Weise sind die gestrichelten Linien der Kurven 2 und 3 entsprechend erhaltene geradlinige Nähe­ rungen.
Der Swingwert ist der Kehrwert des Gradienten der geraden Näherungslinien. Die Kurven 1, 2 und 3 entsprechen Transi­ storen mit Swingwerten von 100, 90 bzw. 80 mV/Dekade.
Aus Fig. 3 geht klar hervor, daß, wenn die Schwellenspan­ nung beispielsweise -0,5 V ist, der Sperrstrom, der durch die Marke o gekennzeichnet ist, umso mehr reduziert werden kann, je geringer der Swingwert ist.
Die Beziehung zwischen dem Swingwert und dem Sperrstrom, die Fig. 1 entspricht, soll nun unter Bezug auf die Kennli­ nie von Gatespannung und Drainstrom in Fig. 4 erläutert werden. In Fig. 4 ist auf der Abszisse die Gatespannung und auf der Ordinate der Logarithmus des Drainstroms aufgetra­ gen. Die ausgezogenen Linien zeigen die Meßwerte, und die gestrichelten Linien sind Näherungsgeraden.
Die Kurven 1, 2 und 3 in Fig. 4 erhält man, wenn die Menge der Kanaldotierungsionen in Fig. 1 0,8×1011 cm-2 bzw. 1,4 ×1012 cm-2 ist. Die Swingwerte und die Schwellenspannungen V TH entsprechen 105 und -0,8 V, 85 und -0,5 V bzw. 88 und -0,2 V. Die Swingwerte sind aus dem Kehrwert des Gradienten der Näherungsgeraden in gleicher Weise wie in Fig. 3 be­ rechnet. Die Schwellenspannung ist die Gatespannung, bei der der Logarithmus des Drainstroms (I D =10-7 A) -7 ist, das heißt beispielsweise, daß die Schwellenspannung für die Kurve 1 -0,8 V ist.
Wie Fig. 4 zeigt, verschieben sich, wenn die Schwellenspan­ nung V TH von -0,8 V zu -0,2 V mit einer Zunahme der Menge der Kanaldotierungsionen verringert wird, die Kennlinien von rechts nach links, das heißt von 1 nach 3, so daß der Sperrstrom positiv ansteigt. Daher ist eine Erhöhung des Absolutwerts der Schwellenspannung V TH sehr wirkungsvoll für die Reduzierung des Sperrstroms. Es ist jedoch aufgrund verschiedener Beschränkungen nicht immer möglich, die Schwellenspannung V TH zu erhöhen. In Fig. 4 ergeben sich erfindungsgemäß optimale Bedingungen für die Verringerung des Sperrstroms, wenn die Schwellenspannung V TH=-0,5 V beträgt, durch Wahl einer Menge von Kanaldotierungsionen, die den Swingwert verringern. Zur Erzielung einer Schwel­ lenspannung von beispielweise -0,5 V werden verschiedene Kombinationen von Störstellendichte in der Wanne (wenn keine Wanne vorhanden ist, im Substrat) und der Menge von Kanaldotierungsionen berücksichtigt. Unter diesen Kombina­ tionen ermöglicht die Auswahl der Menge von Kanaldotie­ rungsionen, bei der der Swingwert nahezu auf ein Minimum reduziert wird, die Reduktion des Sperrstroms.
Fig. 5 zeigt den Zusammenhang zwischen dem Sperrstrom und dem Ruhestromverbrauch eines Transistors eines ICs für Uh­ ren und soll der Erläuterung der Erfindung dienen. Auf der Abszisse in Fig. 5 ist der Logarithmus des Drainstroms für eine Gatespannung von 0 V, also der Sperrstrom aufgetragen, während auf der Ordinate der Logarithmus des Ruhestromver­ brauchs aufgetragen ist. Es wurden der Sperrstrom und der Ruhestromverbrauch von fünf IC Transistoren mit verschie­ denen Schwellenspannungen V TH von -0,3 bis -0,7 V gemessen. Aus Fig. 5 geht hervor, daß der Sperrstrom und der Ru­ hestromverbrauch in konstantem Verhältnis zueinander ste­ hen. Wenn also der Swing auf einen niedrigen Wert begrenzt wird, ist es möglich, die Erhöhung des Sperrstroms auf die kleinste Grenze zu beschränken und damit den Ruhestrom zu verringern, was den Stromverbrauch insgesamt senkt.
Wie oben beschrieben, ist der Swingwert bei einer vorgege­ benen Schwellenspannung vorzugsweise so gering wie möglich. Der günstige Bereich des Swingwerts soll nachfolgend kon­ kreter eingegrenzt werden.
Bei den Transistoren für ICs für Uhren, entsprechend den in Fig. 5, betrachtet man allgemein solche als gut, deren Ru­ hestrom nicht mehr als 10-8 A beträgt. Der Logarithmus des Sperrstroms liegt dann bei etwa -12,4 bis -12,5. Der Loga­ rithmus des Sperrstroms in den ICs für Uhren gemäß Fig. 5 sollte daher vorzugsweise kleiner als etwa -12,4 bis -12,5 sein. Die Transistoren, die zur Ermittlung der Daten für Fig. 3 benutzt wurden, hatten ähnliche Kennlinien wie die Transistoren gemäß Fig. 5.
Aus Fig. 3 geht hervor, daß unter den p-Kanal Transistoren mit einer Schwellenspannung von VTH=-0,5 V aber verschie­ denen Swingwerten, die Transistoren, deren Logarithmus des Sperrstroms kleiner als -12,4 bis -12,5 ist, einen Swing­ wert von weniger als etwa 98 bis 95 mV/Dekade haben.
Als Ergebnis der Untersuchung von Transistoren mit anderen Kennlinien zur Errechnung von deren optimalem Swingwert er­ gab sich, daß ein Swingwert etwas unterhalb von 100 mV/De­ kade oder weniger günstig für die Verminderung des Ruhe­ stromverbrauchs ist. Besonders günstig erweist sich ein Swingwert von nicht mehr als 90 und einigen mV/Dekade.
Transistoren mit dem minimalen Swingwert oder einer Annähe­ rung an diesen führen zum geringsten Ruhestromverbrauch. Allgemein gilt, daß selbst wenn der Swingwert nicht der mi­ nimalste ist, er vorzugsweise nicht mehr als 90 und einige mV/Dekade oder etwas weniger als 100 mV/Dekade oder weniger sein sollte.
Durch Anwenden der auf obige Weise erzielten Ergebnisse auf Fig. 1 kann man sagen, daß der Swingwert vorzugsweise in einem Bereich vom Minimum bis zu 15% über dem Minimum reicht.
Bei der beschriebenen Ausführungsform wurde von einem p-Ka­ nal MIS Transistor mit einer n-Wanne als Beispiel ausgegan­ gen. Die vorliegende Erfindung ist aber in gleicher Weise auch anwendbar auf MIS Transistoren ohne Wanne und n-Kanal MIS Transistoren. Obwohl bei der Ausführungsform p+ leiten­ des Polysilizium als Gateelektrode verwendet wurde, können dafür auch n+ leitendes Polysilizium, Polyzide mit einer Schichtstruktur aus Polysilizium und einem Silizid eines noch beschriebenen feuerfesten Metalls, Silizide jenes feu­ erfesten Metalls, das feuerfeste Metall wie Ti, W, Ta, Mo, Nb und Pt, Aluminium, eine Aluminiumlegierung aus Aluminium mit Si oder Cu verwendet werden. Beschrieben wurde Bor als Kanaldotierstoff, jedoch Elemente der Gruppen IIIA und VA können ebenso verwendet werden.
Wie voranstehend beschrieben, erlaubt das erfindungsgemäße Verfahren zur Herstellung einer Halbleitervorrichtung des MIS Typs mit einer Kanaldotierungsstruktur den Anstieg des Drainstroms der bei einer Gatespannung von 0 V fließt, also des Sperrstroms, dadurch auf ein Minium zu beschränken, daß die Menge der zur Kanaldotierung implantierten Ionen so ge­ steuert wird, daß die Änderung der Gatespannung, die erfor­ derlich ist, um den Wert des Drainstroms im Subschwellen­ spannungsbereich um eine Größenordnung zu ändern, der Swingwert also, 90 und einige mV/Dekade oder etwas unter­ halb von 100 mV/Dekade oder weniger ist oder im Bereich des Minimums bis zu einem Überschuß von 15% über dem Minimum liegt.

Claims (6)

1. Verfahren zur Herstellung einer Halbleitervorrich­ tung mit einer ersten, ein Halbleitersubstrat oder eine Wanne mit Störstellen eines ersten Leitungstyps darstellen­ den ersten Zone, Source und Drainzone mit Störstellen des zweiten, dem ersten entgegengesetzten Leitungstyps, die in der ersten Zone mit einem Abstand zwischen Sourcezone und Drainzone ausgebildet sind, und einer Gateelektrode, die über der ersten Zone zwischen der Sourcezone und der Drain­ zone ausgebildet ist, wobei die Halbleitervorrichtung eine Kanaldotierungsstruktur zur Einführung von Störstellen in die erste Zone zwischen der Sourcezone und der Drainzone aufweist, gekennzeichnet durch folgende Schritte:
ermitteln der Verteilungskennlinie der Störstellen­ dichte in der ersten Zone über die Tiefe der ersten Zone mit der Menge der zur Kanaldotierung, die die Kanaldotie­ rungsstruktur bildet, implantierten Ionen als Parameter,
ermitteln der Änderung der Gatespannung (nachfolgend als Swingwert bezeichnet), die erforderlich ist, um den Wert des Drainstroms im Subschwellenspannungsbereich der Gatespannung-Drainstrom-Kennlinie um eine Größenordnung zu ändern, auf der Basis der im ersten Schritt erhaltenen Ver­ teilungskennlinie, und
Implantieren von Ionen in den Kanal mit einer Dosis, die nach Maßgabe der Störstellendichte in der ersten Zone so ausgewählt wird, daß der Swingwert einen möglichst ge­ ringen Wert annimmt, wodurch ein MIS Transistor mit der Ka­ naldotierungsstruktur erhalten wird.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Menge der zur Kanaldotierung im­ plantierten Ionen so ausgewählt wird, daß der Swingwert ein Minimum annimmt.
3. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Menge der implantierten Kanaldo­ tierungsionen so ausgewählt wird, daß der Swingwert im Be­ reich des Minimums bis zu einem Überschuß von etwa 15% über dem Minimum liegt.
4. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Menge der implantierten Kanaldo­ tierungsionen so ausgewählt wird, daß der Swingwert 90 und einige mV/Dekade oder etwas weniger als 100 mV/Dekade oder weniger beträgt.
5. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Gateelektrode aus Polysilizium des zweiten Leitungstyps besteht.
6. Verfahren nach einem der Ansprüche 1 bis 5, da­ durch gekennzeichnet, daß die Kanaldotie­ rungsionen vom zweiten Leitungstyp sind.
DE3900147A 1988-01-06 1989-01-04 Verfahren zur Herstellung eines MIS Transistors Expired - Fee Related DE3900147C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3943738A DE3943738C2 (de) 1988-01-06 1989-01-04 Verfahren zur Herstellung eines MIS-Transistors

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30588 1988-01-06
JP63211638A JP2666403B2 (ja) 1988-01-06 1988-08-26 Ｍｉｓ型半導体装置の製造方法
DE3943738A DE3943738C2 (de) 1988-01-06 1989-01-04 Verfahren zur Herstellung eines MIS-Transistors

Publications (2)

Publication Number Publication Date
DE3900147A1 true DE3900147A1 (de) 1989-07-20
DE3900147C2 DE3900147C2 (de) 1996-02-08

Family

ID=26333260

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3900147A Expired - Fee Related DE3900147C2 (de) 1988-01-06 1989-01-04 Verfahren zur Herstellung eines MIS Transistors
DE3943738A Expired - Fee Related DE3943738C2 (de) 1988-01-06 1989-01-04 Verfahren zur Herstellung eines MIS-Transistors

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE3943738A Expired - Fee Related DE3943738C2 (de) 1988-01-06 1989-01-04 Verfahren zur Herstellung eines MIS-Transistors

Country Status (5)

Country Link
US (1) US5270235A (de)
JP (1) JP2666403B2 (de)
KR (1) KR930008533B1 (de)
DE (2) DE3900147C2 (de)
NL (1) NL191868C (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407849A (en) * 1992-06-23 1995-04-18 Imp, Inc. CMOS process and circuit including zero threshold transistors
US5441906A (en) * 1994-04-04 1995-08-15 Motorola, Inc. Insulated gate field effect transistor having a partial channel and method for fabricating
US5427964A (en) * 1994-04-04 1995-06-27 Motorola, Inc. Insulated gate field effect transistor and method for fabricating
US5482878A (en) * 1994-04-04 1996-01-09 Motorola, Inc. Method for fabricating insulated gate field effect transistor having subthreshold swing
US5457060A (en) * 1994-06-20 1995-10-10 Winbond Electronics Corporation Process for manufactuirng MOSFET having relatively shallow junction of doped region
US5559050A (en) * 1994-06-30 1996-09-24 International Business Machines Corporation P-MOSFETS with enhanced anomalous narrow channel effect
FR2794898B1 (fr) 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2047777A1 (de) * 1969-09-30 1971-04-15 Sprague Electric Co Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112455A (en) * 1977-01-27 1978-09-05 The United States Of America As Represented By The Secretary Of The Navy Field-effect transistor with extended linear logarithmic transconductance
JPS568879A (en) * 1979-07-03 1981-01-29 Nec Corp Insulating gate field effect transistor
JPS5833870A (ja) * 1981-08-24 1983-02-28 Hitachi Ltd 半導体装置
US4514893A (en) * 1983-04-29 1985-05-07 At&T Bell Laboratories Fabrication of FETs
JPS62105464A (ja) * 1985-11-01 1987-05-15 Hitachi Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2047777A1 (de) * 1969-09-30 1971-04-15 Sprague Electric Co Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: IBM J. Res. Develop., Jan. 1975, S. 50-59 *

Also Published As

Publication number Publication date
JPH02367A (ja) 1990-01-05
NL191868C (nl) 1996-09-03
US5270235A (en) 1993-12-14
KR890012395A (ko) 1989-08-26
JP2666403B2 (ja) 1997-10-22
DE3943738C2 (de) 1995-12-07
NL8803143A (nl) 1989-08-01
NL191868B (nl) 1996-05-01
DE3900147C2 (de) 1996-02-08
KR930008533B1 (ko) 1993-09-09

Similar Documents

Publication Publication Date Title
DE4112072C2 (de) MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung
DE4241457B4 (de) P-leitendes floatendes Gate aus Poly-Silizium zur Verwendung bei einem Halbleiterbautransistorelement und daraus hergestelltes Flash-E2PROM
DE69005129T2 (de) Verfahren zur Herstellung von integrierten Schaltungen mit EPROM-Speicher-Transistoren und logischen Transistoren.
DE3704609C2 (de)
DE2934582C2 (de) Verfahren zum Herstellen eines nichtflüchtigen Speichers
DE10360874A1 (de) Feldeffekttransistor mit Heteroschichtstruktur sowie zugehöriges Herstellungsverfahren
DE2655998C2 (de) Isolierschicht-Feldeffekttransistor mit zusammengesetztem Kanal und Verfahren zu seiner Herstellung
EP0024311A2 (de) Verfahren zum Herstellen eines hochintegrierten Festwertspeichers
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE102007054064A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE4420052C2 (de) Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen
DE2916426A1 (de) Halbleiteranordnung
DE3228574A1 (de) Referenzspannungsgenerator
DE3879323T2 (de) Dünnschicht-MOS-Transistor mit zwei Gate-Elektroden, die gegenüber der halbleitenden Schicht liegen.
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013215378B4 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE69031751T2 (de) Integrierte Halbleiterschaltung mit einem intrinsischen MOS-Transistor zum Erzeugen einer Referenzspannung
DE3900147C2 (de) Verfahren zur Herstellung eines MIS Transistors
DE4321590B4 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3300690A1 (de) Mos-schaltung mit fester verzoegerung
DE2729657A1 (de) Feldeffekttransistor mit extrem kurzer kanallaenge
DE10056872C1 (de) Implantationsüberwachung unter Anwendung mehrerer Implantations- und Temperschritte
DE69305421T2 (de) Halbleiterschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 29/784

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3943738

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3943738

8128 New person/name/address of the agent

Representative=s name: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFEL

AH Division in

Ref country code: DE

Ref document number: 3943738

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 3943738

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee