DE1808928A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE1808928A1
DE1808928A1 DE19681808928 DE1808928A DE1808928A1 DE 1808928 A1 DE1808928 A1 DE 1808928A1 DE 19681808928 DE19681808928 DE 19681808928 DE 1808928 A DE1808928 A DE 1808928A DE 1808928 A1 DE1808928 A1 DE 1808928A1
Authority
DE
Germany
Prior art keywords
semiconductor
region
layer
polycrystalline
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681808928
Other languages
English (en)
Other versions
DE1808928C2 (de
Inventor
Isamu Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1808928A1 publication Critical patent/DE1808928A1/de
Application granted granted Critical
Publication of DE1808928C2 publication Critical patent/DE1808928C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thyristors (AREA)

Description

PATENTANWÄLTE DIPL.INC. H, LEINWEBER dipl-ing. H. ZIMMERMANN MORdMR 2, Rosental 7, z.Aufg.
T.l.-Adr. T.l.fon
d*n 14. November 1968
Unter Zeichen
Z/WeAo -NO-.68-GB29
SONY CORPORATION (SONY KABUSHIKIKAISHA), Tokyo /Japan Halbleiterbauelement und Verfahren zu dessen Herstellung
Die Erfindung bezieht sich auf ein Halbleiterbauelement, insbesondere mit stellenweise eingeformtem polykristallinem Bereich, und auf ein Verfahren zu dessen Herstellung.
Es wurden bereits zahlreiche Versuche unternommen, um bei Halbleiterbauelementen den Widerstandswert eines Elektrodenbereichs zu verringern. Eines dieser Verfahren besteht darin, die Störstoffkonzentration des Elektrodenbereichs zu erhöhen und dadurch seinen spezifischen Widerstand zu verringern. Bei einem herkömmlichen Diffusionsverfahren ist jedoch zum Bilden des Bereichs hoher Störstoffkonzentration eine lange Wärmebehandlung nötig, wodurch andere Übergangszonen diffundieren und somit die Kennlinien des fertiggestellten Halbleiterbauelements beeinträchtigt werden. Weiterhin ist es schwierig, gleichzeitig Störstoff diffus ionen unterschiedlicher Tiefe zu bewirken.
-2-909830/0835
Gemäß der Erfindung wird ein Polykristallbereich verwendet, dessen Störstoff-Diffusionsgeschwindigkeit viel höher ist als bei einem Einkristallbereich und bei dem große Störstof mengen injizierbar sind, so daß innerhalb kurzer Zeit eine tiefe Störstoff-Diffusion und dadurch ein Bereich mit gleichmäßig niedrigem spezifischem Widerstand erzielt wird und folglich die oben beschriebenen Nachteile beseitigt sind.
Ein Ziel der Erfindung ist ein Halbleiterbauelement, dessen Elektrodenbereich einen niedrigen Widerstand hat.
Ein anderes Ziel der Erfindung ist ein Verfahren zum Herstellen eines tiefen Störstoff-Diffusionsbereichs innerhalb kurzer Zeit.
Ferner soll gemäß der Erfindung ein Verfahren zum gleict zeitigen Herstellen einer Vielzahl Störstoffbereiche unterschiec lieber Tiefe erreicht werden.
Die Erfindung ist weiterhin darauf gerichtet, einen Feldeffekttransistor mit geringem Torwiderstandswert zu schaffen, und zwar wird angestrebt, daß bei diesem Feldeffekttran-' sistor die Quelle und Senke hauptsächlich aus Polykristallbereichen bestehen^ zwischen denen ein niedriger Ohm5scher Widerstand .liegt, und der einwandfreie Hochfrequenz-Kennlinien hat.
Ein weiteres Ziel dar Erfindung ist ein Transistor mit niedrigem Bas iswiderstandswert„
Weitere Vorteile, Einzelheiten und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung. Auf der Zeichnung ist die Erfindung beispielsweise dargestellt, und zwar zeigen
9098-30/083S
Fig. IA bis 1G im stark vergrößerten Maßstab und schematisch Querschnitte durch einen erfindungsgemäßen Übergangs Feldeffekttransistor in verschiedenen Stufen seiner Herstellung,
Fig. 2A bis 2F Querschnitte entsprechend Fig. 1 bei Herstellung mit Hilfe eines anderen Verfahrens gemäß der Erfindung,
Fig. 3A bis 3E Querschnitte durch einen G-renz-Feldeffekttransistor in verschiedenen Stufen seiner Herstellung mittels eines erfindungsgemäßen Verfahrens,
Fig. 4A bis 4C Querschnitte durch einen sogenannten graftbase-Transistor in verschiedenen Stufen seiner Herstellung und
Fig. 5 einen Querschnitt durch eine erfindungsgemäß hergestellte Diode.
Fig. 1 zeigt beispielsweise ein Verfahren zur Herstellung eines Übergangs-Feldeffekttransistors.
Ein Einkristall-Halbleiterträger 1, beispielsweise p-leitendes Silicium, wird zumindest an einer Oberfläche 1a spiegelglatt und sauber ausgebildet (Fig. 1A).
Die Oberfläche 1a des Siliciumträgers 1 wird mit einer Einkristallhalbleiterschicht beschichtet, beispielsweise mit η-leitendem Silicium 2,'das also die entgegengesetzte Leitfähigkeit hat wie der Siliciumträger 1. Dadurch entsteht ein pn-Übergang j- (Fig. 1B).
Anschließend werden zum Bilden von Polykristallhalbleiterbereichen auf die Oberfläche 2a der Einkristallhalbleiter-
90 9 830/083 5
schicht 2 an denjenigen Stellen Kristallkeime oder -kerne 3D, 3G und 3S aufgebracht, an denen letzten Endes die Senke, das Tor und die Quelle zu liegen kommen (Fig. IC). Die Kristallkeime oder -kerne 3D, 3G- und 3S können aus einem Material mit einer anderen Gitterkonstante als die Einkristallhalbleiterschicht 2 oder aus einem nichtkristallinen Material bestehen und die Kristallkeime können durch Aufrauhen oder Einritken der Oberfläche 2a der Einkristallhalbleiterschicht 2 an bestimmten Stellen gebildet werden, um dadurch das Gitter.in der Halbleiterschicht 2 zu zerstören. In diesem Fall bestehen die Kristallkeime oder -kerne beispielsweise aus einer aufgedampften Siliciumschicht, die die Störstellen nicht abdeckt, oder ' sie sind durch Einritzen der Einkristallschicht zum Zerstören des Gitters gebildet.
Anschließend wird eine Halbleiterschicht 4 der gleichen Leitfähigkeit wie die Einkristallhalbleiterschicht 2 oder eine Halbleiterschicht 4 mit hohem Widerstandswert, beispielsweise eine im wesentlichen eigenleitende Siliciumschicht, durch Dampfablagerungsverfahren, auf die Halbleiterschicht 2 aufgebracht (Fig. 1D). Die Halbleiterschicht 4 besteht aus PoIykristallhalbleiterbereichen 4D, 4G und 4S, die sich auf den Kristallkeiaea 3D, 3G und 3S aufgebaut haben, sowie einem Einkristallhalbleiterbereich 41, der sich unmittelbar auf der Oberfläche 2a der Halbleiterechicht 2 an denjenigen Bereichen aufgebaut hat, an denen keine Kristallkeime 3D, 3G und 3S gebildet worden sind. Selbst wenn die Halbleiterschicht 4 durch Dampfablagern eines eigenleitenden Halbleiters aufgebracht ist, wird der η-leitende Störstoff der darunter befindlichen Halbleiterschicht 2 durch die Wärme beim Ablagern der Halbleiterschicht 4 in diese eindiffundiert.
909830/0835 "5"
Nach dem Formen der Halbleiterschicht 4 wird eine Oxidschicht 5, beispielsweise eine Siliciumoxidschicht, die einen Störstoff abdeckt, auf eine Oberfläche 4a der Halbleiterschicht 4 durch Wärmezersetzung, Aufdampfen oder Oxidieren der Oberfläche 4a bei Wärme abgelagert. Die Siliciumoxidschicht wird stellenweise durch Photoätzen od.dgl. entfernt und man erhält darin über dem Polykristallhalbleiterbereich 4G ein Fenster 5G-. Ein Störstoff der gleichen Leitfähigkeit wie der Halbleiterträger 1, d.h. ein p-leitender Störstoff, wird durch das Fenster 5G in den Polykristallhalbleiterabschnitt/eindiffundiert (Fig. 1E). Da die Diffusionsgeschwindigkeit des Störstoffes im Polykristallhalbleiterbereich aufgrund der Korngrenzdiffusion außerordentlich hoch ist, wird der Störstoff nicht nur in den Polykristallhalbleiterbereich 4G, sondern auch in den daran angrenzenden Bereich eindiffundiert und man erhält einen p-leitenden Bereich 6G- hoher Störstoff konzentration und niedrigen spezifischen Widerstand*. Wenn der unterhalb des PoIykristallhalbleiterbereichs 4G liegende Kristallkeim 3G- beispielsweise aus nichtkristallinem Silicium besteht, das den Störstoff nicht abdeckt, wird der Störstoff in die Halbleiterschichi 2 eindiffundiert. Selbst wenn der Kristallkeim 3G aus einem Material wie Siliciumoxid, das den Abdeckungseffekt hat, durch Aufdampfen, thermisches Zersetzen oder durch Oxidieren der Oberfläche der Schicht 2 bei Wärme gebildet wird, wird der Störstoff in die Halbleiterschicht 2 durch deren Umfangsbereich eindiffundiert, so daß sich der Bereich 6G- bis in die Halbleitersßhicht 2 erstrecken kann. Durch den Bereich 6G; bildet sich ein pn-Übergang j ρ 1^ zwischen den Übergängen j λ und j-2 entsteht in der Halbleiterschicht 2 ein Kanal C. Der Übergang jp bildet sich in der Einkristallhalbleiterschicht 2 und
909830/0835 ~6~
im Einkristallbereich 4f der Halbleiterschicht4 und hat folglich einwandfreie Eigenschaften.
Anschließend an die oder gleichzeitig mit der Störst off diffus ion zum Erzielen des Bereichs 6G wird eine Oxidschicht 5 entsprechend der als Abdeckung verwendeten Schicht auf die Oberfläche 4a der Halbleiterschicht 4 derart aufgebracht, daß das Fenster 5G verschlossen und dann die Oxidschicht 5 stellenweise z.B. durch Photoätzen entfernt wird. Man.erhält Fenster 5D und 5S oberhalb der Polykristallhalbleiterbereiche 4D und 4S. Durch diese Fenster 5D und 5S wird Störstoff der gleichen Leitfähigkeit wie die Halbleiterschichten 2 und 4, also ein n-leitender Störstoff, in die Polykristal bereiche 4D und 4S eindiffundiert und man erhält eine hohe Stör Stoffkonzentration und Bereiche 6D und 6S niedrigen spezifischen Widerstands, die jeweils die Polykristallhalbleiterbereiche 4D und 4S und die sie umgebenden Abschnitte einschliessen.Auch in diesem Fall reicht der in die Polykristallabschnit te 4D und 4S eindiffundierte Störstoff bis zur Halbleiterschicht 2 und folglich sind die Bereiche 6D und 6S jeweils gleichlaufend mit der Halbleiterschicht 2.
In diesem Beispiel werden die Störstoffe vorzugsweise von der Oberfläche 4a aus in die Polykristallbereiche 4G, 4S und 4D und deren sie umgebenden Bereiche diffundiert, wobei Form, Größe und Anordnung der Fenster 5G, 5S und 5D der Diffusionsabdeckungen zum Bilden der Bereiche 6G, 6S und 6D hoher Störstoffkonzentration entsprechend gewählt werden.
Schließlich werden auf die Bereiche 6DS 6G und 6S mit geringer spezifischer Leitfähigkeit in Ohm'sches! Kontakt stehen de Elektroden 7D, 7G und 7S abgelagert, die als Senke, Tor bzw Quelle dienen. Man erhält auf diese Weise einen Übergangs-
909830/083S ~7"
Feldeffekttransistor gemäß Fig. 1G. Wenn die Elektroden 7D, 7Gr und YS auch auf den jeweiligen Bereichen 6D1 6G- und 6S vorgesehen sind, können sie dennoch vorzugsweise an Bereichen angeordnet werden, die die Polykristallhalbleiterbereiche 4D1 4G und 4S umgebenden Schichten hoher Störstoffkonzentration einschließen.
Bei dem Übergangs-Feldeffekttransistor mit dem beschriebenen Aufbau reichen die Bereiche 6D und 6S niedrigen spezifischen Widerstands an den Bereichen der Senke 7D und der Quelle TS bis hinunter in die Nähe des Kanals C, so daß die in Reihe geschalteten Widerstände von Senke und Quelle weitgehend vermindert werden können. Da der Torbereich aus dem Bereich 6G hoher Störstoffkonzentration besteht, kann sein Widerstandswert verringert werden. Der auf diese Weise erhaltene Übergangs-Feld effekttransistor hat ausgezeichnete Hochfrequenzkennlinien.
Weiterhin wurde festgestellt, daß der spezifische Wider stand des Polykristallhalbleiterbereichs bis auf 1/10 des Wertes eines durch Eindiffundieren eines Störstoffs unter den gleichen Bedingungen erhaltenen Einkristallhalbleiterbereichs verringert werden kann.
Im vorstehenden Beispiel sind die Polykristallhalbleiterbereiche 4D, 4& und 4S und die Bereiche 6D, 6G und 6S hoher Störstoffkonzentration jeweils im Bereich der Senkendes Tors und der Quelle vorgesehen und stellen Bereiche niedrigen spezifischen Widerstands dar.
Selbstverständlich kann ein derartiger Polykristallhalbleiterbereich mit niedrigem spezifischem Widerstand nur
-8-909830/0835
im Senken- oder im Quellenbereich gebildet sein.
Der Torbereich besteht im vorstehenden Beispiel aus
dem Polykristallbereich 4G. Da die Geschwindigkeit der Störstoff diffusion im Einkristallbereich bedeutend geringer ist als im Polykristallbereich, findet die Störstoffdiffusion zum Bilden des Torbereichs in Abwärtsrichtung zum Boden des PoIykristallbereichs 4G mit großer Geschwindigkeit statt, die jedoch jenseits des Bereichs 4G sehr abnimmt. Folglich ist die Tiefe des Torbereichs und dementsprechend die Dicke des Kanals durch die Dicke des Kanals durch die Tiefe des Bereichs 4G genau bestimmbar, also auch die Dicke der Halbleiterschicht 2.
Zwar besteht der. Torbereich 16G aus dem Bereich 6G, der vom Polykristallbereich 4G gebildet ist, er kann jedoch auch durch Diffusion entsprechend Fig. 2 hergestellt sein.
Bei diesem Verfahren wird ein p-leitender Einkristall-Siliciumträger 11 gemäß Fig. 2A verwendet, der zumindest an einer Oberfläche 11a spiegelglatt und sauber ausgebildet ist.
Anschließend werden Kristallkeime oder Kerne 13D und 13S entsprechend den Keimen bzw. Kernen 3D und 3S im vorstehenden Beispiel auf die Oberfläche 11a des Trägers 11 an denjenigen Stellen gebildet, an denen der Senken- bzw. der Quellenbereich des fertigen Übergangs-Feldeffekttransistors zu liegen kommt (Fig. 2B). . ,
Nun wird durch Dampfablagerung.auf die Oberfläche 11a des Trägers 11 mit den Kristallkeimen 13D und 13G ein n-leitender Halbleiter,.beispielsweise eine Siliciumschicht 12 entgegengesetzter Leitfähigkeit wie der Träger 11 aufgebracht und man erhält einen pn-Ubergang j * (Fig. 2G).
909830/0835 ~9~
Auf gleiche Weise wie in Fig. 1 besteht die Siliciumschicht 12 aus Polykristallhalbleiterbereichen 12D und 12S, die sich an den Kristallkeimen 13D und 13S gebildet haben, sowie einem Einkristallhalbleiterbereich 12' unmittelbar an der Oberfläche 11A des Trägers 11 an demjenigen Bereich, an dem keine Kristallkeime 13D und 13S vorhanden sind.
Anschließend wird die Oberfläche 12a der Siliciumschicht 12 mit einer Schicht 15 beschichtet, die - ebenso wie die Schicht 5 - den Störstoff abdeckt; diese Schicht 15 wird stellenweise durch Photoätzen od.dgl. entfernt, so daß Fenster 15D und 15S oberhalb der Polykristallhalbleiterbereiehe 12D und 12S entstehen. Anschürend wird durch die Fenster 15D und 15S ein Störstoff der gleichen Leitfähigkeit wie die Siliciumschicht 12, also ein η-leitender Störstoff, in die Polykristall halbleiterbereiche 12D und 12S eindiffundiert. Man erhält dabei η-leitende Schichten 16D und 16S hoher Störstoffkonzentration, die die Polykristallhalbleiterbereiehe 12D und 12S sowie deren sie umgebende Bereiche einschließen (Fig. 2D).
Anschließend an das oder gleichzeitig mit dem Bilden der Bereiche 16D und 16S wird eine Schicht entsprechend der als Störstoffdiffusionsabdeckung dienenden Schicht 15 auf die Oberfläche 12a der Siliciumschicht 12 abgelagert und stellenweise durch Photoätzen entfernt; man erhält dadurch ein Fenster 15G- oberhalb der Stelle, in der der Torbereich zu liegen kommen soll. Durch das Fenster 15G diffundiert man einen Störstoff der gleichen Leitfähigkeit wie der Träger 11, d.h. einen p-leitenden Störstoff, in die Siliciumschicht 12 ein und erhält in der Siliciumschicht 12 einen p-leitenden Bereich, d.h.
-10-909830/0835
einen Torbereich 16G (Fig. 2E). Auf diese Weise ist zwischen dem Übergang j. und dem Übergang 2o ein Kanal C gebildet, der zwischen dem Torbereich 16G und der Siliciumschicht 12 liegt.
Nach Erzielen des Torbereichs 16G werden an den Senken-, Tor- und Quellenbereichen 16D, 16G bzw. 16S die Senke 17D, das Tor 1*7G und die Quelle 17S geformt und man erhält einen Übergangs- bzw. Sperrschicht-Feldeffekttransistor 18 gemäß Fig. 2F. Wie im vorstehenden Beispiel, schließen auch hier vorzugsweise die Bereiche 16D und 16S hoher Störstoffkonzentration 'Und niedrigen spezifischen Widerstandes die Polykristallhalbleiterbereiche 12D und 12S und deren sie umgebende Bereiche hoher Störstoffkonzentration ein und die Senke 17D und die Quelle 17S sind jeweils über den gesamten Bereich gebildet, der die freiliegenden Oberflächen der PoIykristallbereiche 12D und 12S und deren sie umgebende Bereiche enthält.
Der Übergangs-Feldeffekttransistor 18 hat die gleichen Vorteile wie der vorstehend beschriebene, so daß die in Reihe geschalteten Widerstände von Senke und Quelle verringert werden können, weil die Bereiche 16D und 16G hoher Störstoffkonzentration in den Bereichen der Senke und des Tors 17D bzw. 17G liegen.
Im Vorstehenden ist die Erfindung anhand eines n-leitenden Tunnelübergang-Feldeffekttransistors beschrieben. Die gleichen Ergebnisse werden aber auch/bei Anwendung der Erfindung auf einen p-leitenden Tunnel-Feldeffekttransistor erzielt.
-11-909830/0835
In1111T'1 '", ι IE1'»11
« twiifrn·!, γ vff
Fig. 3 zeigt ein weiteres Beispiel, bei dem die Erfindung auf die Herstellung eines neuartigen Feldeffekttransist mit Grenz-Kennlinien angewandt ist.
Auf einen p-leitenden Silicium-Halbleiterträger 31 wird durch Dampfablagern zum Besiimmen der Breite eines Kanals eine η-leitende Siliciumschicht/aufgebracht. Die n-leitende Siliciumschicht 32 kann auch durch eine durch Diffusion erhaltene, versenkte Schicht ersetzt sein. Auf den aus dem Halbleiterträger 31 und der Siliciumschicht 32 bestehenden Halbleiterträger 33 wird beispielsweise ein aus Silicium bestehender Kristallkeim 34 aufgedampft (Fig. 3A).
Anschließend wird auf die gesamte den Kristallkeim enthaltende Oberfläche des Halbleiterträgers 33 mittels Dampfablagern eine η-leitende Schicht 35 aufgebracht (Fig. 3B). Die Schicht 35 umfaßt eine dampfabgelagerte Polykristailschicht und eine dampfabgelagerte Einkristallschicht 37. Die Schicht 35 wird mit einem Siliciumoxidfilm 38 beschichtet, der anschließend zum Erzielen von Fenstern 39 und 39' stellenweise wieder entfernt wird (Fig. 3C). Durch die Fenster 39 und 39' wird p-leitender Störstoff eindiffundiert und man erhält Torbereiche 40 und 40' hoher Störstoffkonzentration (Fig. 3D). Fig. 3E ist eine perspektivische Ansicht des erhaltenen Aufbaus.
Wie aus Fig. 3E ersichtlich, umgeben die Torbereiche 40 und 40' des längs der Linien L geschnittenen Grenz-Feldeffekttransistors elektrisch die Senke D und die Quelle S ist von der Senke D durch Kanäle 42 und 42' unterschiedlicher Tiefe isoliert. Aus diesem Grunde ist die Pinch-Spannung des Kanals
-12-909 8 30/0835
42 hoch und die des Kanals 42' niedrig und die AbsGhaltkennlinien des Elementes vereinigen die Kennlinien beider Kanäle in sich, so daß das Element große Abschaltkennlinien, d.h. Grenz-Kennlinien hat.
Im dargestellten Beispiel .besteht der Tqrbereich 40 einer der vier Seiten aus der auf dem Halbleiterträger 3.3 dampfabgelagerten Polykristailschicht 36 und einem Diffusionsbereich 41, der sich in einem Teil der die Polykristallschicht 36 umgebenden dampfabgelagerten Einkristailsehicht bei. Eindiffundieren des p-leitenden Störstoffs aufgrund.der Diffusionsgeschwindigkeit des Bereichs hoher Störstoffkonzentration in der Polykristallschicht 36 bildet. Die Torbereiche 40! der anderen drei Seiten (von denen in der Figur nur zwei dargestellt sind) sind durch Diffundieren auf bekannte Weise gebildet.
Auf diese Weise können Übergänge unterschiedlicher Diffusionstiefen innerhalb sehr kurzer.Zeit hergestellt werden und die Leitfähigkeit des von der Oberfläche des Elements bis hinuter zu dem tief im Hälbleiterbereich liegenden Übergang ist sehr groß, so daß der Widerstand dieses Bereichs klein ist. Folglich ist der Grenz-Feldeffekttransistor aufgrund des niedrigen Widerstandes der Torbereiche besonders bei hohen Frequenzen vorteilhaft. Darüber hinaus ist der tiefliegende Torbereich innerhalb sehr kurzer Zeit durch Diffusion herstellbar, so daß der p-leitende Störstoff aus dem p-leitenden Halbleiterträger nicht in die bei der Diffusion die Breite des Kanals bestimmende , η-leitende, dampfabgelagerte Schicht diffundiert und gleichförmige Kennlinien erzielbar sind.
-13-909830/0835
In der nachstehenden Beschreibung ist -a*f ein weiteres Durchführungsbeispiel der Erfindung bei der Herstellung eines sogenannten graft-base-Transistors beschrieben.
Auf einen p-leitenden Siliciumträger 31 hoher Störstoffkonzentration,, der den Kollektorbereich bildet, wird durch Dampfablagern eine p-leitende Siliciumschicht 32 aufgebracht. Man erhält einen Halbleiterträger 33, auf den Kristallkeime 34 ringförmig aufgebracht werden. In diesem Fall besteht der Kristallkeim 34 vorteilhafterweise aus Siliciumoxid, das als Störstoffdiffusionsabdeckung dient. Dadurch wird die n-leitende Störstoffkonzentration des Kristallkeims 34 auf der Seite des Halbleiterträgers 33 auf ein Mindestmaß verringert. Anschließend wird auf die gesamte Oberfläche des Halbleiterträgers 33 durch Dampfablagern eine p-leitende Schicht 35 aufgebracht, die den Kristallkeim 34 einschließt (Fig. 4A). Die Schicht 35 umfaßt eine ringförmige, dampfabgelagerte Folykrista schicht 36 und eine dampfabgelagerte Einkristallschicht 37. Anschließend wird ein Siliciumoxidfilm 38 auf die Schicht 35 aufgebracht und stellenweise wieder entfernt. Man erhält ein Fenster 39, das die ringförmige Polykristailschicht 36 umgibt und das offene Ende des Fensters 39 kann oberhalb der Polykristallschicht 37 liegen. Durch das Fenster 39 wird η-leitender Störstoff eindiffundiert und man erhält einen Basisbereich 40 gemäß Fig. 4B. Da der η-leitende Störstoff mit hoher Diffusionsgeschwindigkeit in die Polykristallschicht 36 eindiffundiert wird wird in diesem Fall deren Störstoffkonzentration sehr hoch und ihre Leitfähigkeit dementsprechend groß. Nach Fertigstellen des Basisbereichs 40 wird ein dabei gebildeter Oxidfilm 41 stellenweise wieder entfernt und man erhält ein Fenster 44, durch das
909830/0835 ~14~
zum Bilden eines Emitterbereiches 43 ein p-leitender Störstoff eindiffundiert wird (Fig. 4C). Mit diesem Verfahren kann die Störstoffkonzentration in der dampfabgelagerten Polykristallschicht 36 innerhalb sehr kurzer Zeit stark erhöht werden, so daß zur Herstellung eine wesentlich kürzere Zeit benötigt wird als bei den bekannten Diffusionsverfahren zum Bilden eines Bereichs hoher Konzentration und hoher Leitfähigkeit. Polglich diffundiert beim Bilden des Basis- und des Emitterbereichs 40 bzw. 43 der Störstoff im Halbleiterträger 33 nicht in die dampfabgelagerte Schicht 35, so daß der Kollektorübergang einer weit höheren Spannung standhalten kann.
Fig. 5 zeigt einen Querschnitt durch eine erfindungsgemäß hergestellte Diode, bei der die den Teilen in Fig. 4 entsprechenden Teile gleiche Bezugszeichen tragen. Bei dieser Diode sind«Elektroden 46 und 47 in Ohm1sehen Anschluß gebracht. Mit Hilfe eines solchen Aufbaus kann der Reihenwiderstand der Diode verringert werden.
-15-909830/0835

Claims (6)

Patentansprüche :
1. Halbleiterelement mit einem ersten Halbleiterbereich einer bestimmten Leitfähigkeit und einem an diesen angrenzenden zweiten, durch Dampfablagerung erhaltenen Bereich, dadurch gekennzeichnet, daß der zweite Bereich aus mindestens einem Polykristallbereich mit niedrigem Widerstandswert und einem Einkristallbereich gleicher Leitfähigkeit wie der erste Bereich besteht, und daß zum Bilden eines p-n-Übergangs der Polykristallbereich die entgegengesetzte Leitfähigkeit wie der erste Halbleiterbereich hat.
2. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß im zweiten Halbleiterbereich ein dritter Halbleiterbereich gebildet ist.
3. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß zum Erzielen eines pn-Übergangs zwischen dem dritten und dem zweiten Halbleiterbereich der dritte Halbleiterbereich die gleiche Leitfähigkeit wie der erste Halbleiterbereich hat.
4. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, daß im zweiten Halbleiterbereich ein weiterer Polykristallbereich gebildet ist, der die entgegengesetzte Leitfähigkeit hat wie der erste Halbleiterbereich.
5. Halbleiterelement nach Anspruch 4, dadurch gekennzeichnet, daß der dritte Halbleiterbereich ein Polykristallbereich ist und die gleiche Leitfähigkeit hat wie der erste Halbleiterbereich, und daß zwischen dem dritten und dem zweiten Halbleiterbereich ein pn-übergang gebildet ist.
909830/0835 -^
6. Verfahren zum Herstellen eines Halbleiterelementes nach einem der Ansprüche 1 bis 5, gekennzeichnet durch folgende Verfahrensschritte: Aufbringen auf einen Träger einer gegebenen Leitfähigkeit mittels Dampfablagern einer Schicht bestehend aus mindestens einem Polykristallbereich und mindestens einem Einkristallbereich und mit entgegengesetzter Leitfähigkeit wie der Träger, Eindiffundieren eines Störstoffs entgegengesetzter Leitfähigkeit wie der Träger in den Polykristallbereich zum Verringern des spezifischen Widerstandes des Polykristallbereichs und Bilden eines Bereichs gleicher Leitfähigkeit wie der erste Halbleiterbereich im Einkristallbereich.
909830/0835
Leerseite
DE1808928A 1967-11-14 1968-11-14 Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen Expired DE1808928C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7315567 1967-11-14
JP8205567 1967-12-21

Publications (2)

Publication Number Publication Date
DE1808928A1 true DE1808928A1 (de) 1969-07-24
DE1808928C2 DE1808928C2 (de) 1983-07-28

Family

ID=26414311

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1808928A Expired DE1808928C2 (de) 1967-11-14 1968-11-14 Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen

Country Status (10)

Country Link
US (1) US3681668A (de)
AT (1) AT300039B (de)
BE (1) BE723824A (de)
CH (1) CH499203A (de)
DE (1) DE1808928C2 (de)
FR (1) FR1601561A (de)
GB (1) GB1253064A (de)
NL (1) NL163372C (de)
NO (1) NO123437B (de)
SE (1) SE354545B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621346A (en) * 1970-01-28 1971-11-16 Ibm Process for forming semiconductor devices with polycrystalline diffusion pathways and devices formed thereby
US3703420A (en) * 1970-03-03 1972-11-21 Ibm Lateral transistor structure and process for forming the same
US3990093A (en) * 1973-10-30 1976-11-02 General Electric Company Deep buried layers for semiconductor devices
JPS51132779A (en) * 1975-05-14 1976-11-18 Hitachi Ltd Production method of vertical-junction type field-effect transistor
JPS57176772A (en) * 1981-04-23 1982-10-30 Fujitsu Ltd Semiconductor device and manufacture thereof
GB2132017B (en) * 1982-12-16 1986-12-03 Secr Defence Semiconductor device array
US4833095A (en) * 1985-02-19 1989-05-23 Eaton Corporation Method for buried channel field effect transistor for microwave and millimeter frequencies utilizing ion implantation
US4837175A (en) * 1983-02-15 1989-06-06 Eaton Corporation Making a buried channel FET with lateral growth over amorphous region
US4601096A (en) * 1983-02-15 1986-07-22 Eaton Corporation Method for fabricating buried channel field effect transistor for microwave and millimeter frequencies utilizing molecular beam epitaxy
WO1985003597A1 (en) * 1984-02-03 1985-08-15 Advanced Micro Devices, Inc. A bipolar transistor with active elements formed in slots
US4724220A (en) * 1985-02-19 1988-02-09 Eaton Corporation Method for fabricating buried channel field-effect transistor for microwave and millimeter frequencies
US4935789A (en) * 1985-02-19 1990-06-19 Eaton Corporation Buried channel FET with lateral growth over amorphous region
US4683485A (en) * 1985-12-27 1987-07-28 Harris Corporation Technique for increasing gate-drain breakdown voltage of ion-implanted JFET
JPH0671073B2 (ja) * 1989-08-29 1994-09-07 株式会社東芝 半導体装置及びその製造方法
JP2775503B2 (ja) * 1990-03-13 1998-07-16 三菱電機株式会社 接合ゲート型電界効果トランジスタの製造方法
US5637518A (en) * 1995-10-16 1997-06-10 Micron Technology, Inc. Method of making a field effect transistor having an elevated source and an elevated drain
JP4610865B2 (ja) * 2003-05-30 2011-01-12 パナソニック株式会社 半導体装置及びその製造方法
US20080265936A1 (en) * 2007-04-27 2008-10-30 Dsm Solutions, Inc. Integrated circuit switching device, structure and method of manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
In Betracht gezogenes älteres Patent: DE-PS 16 14 423 *

Also Published As

Publication number Publication date
SE354545B (de) 1973-03-12
DE1808928C2 (de) 1983-07-28
GB1253064A (de) 1971-11-10
NO123437B (de) 1971-11-15
NL6816092A (de) 1969-05-19
NL163372C (nl) 1980-08-15
US3681668A (en) 1972-08-01
AT300039B (de) 1972-07-10
NL163372B (nl) 1980-03-17
FR1601561A (de) 1970-08-31
BE723824A (de) 1969-04-16
CH499203A (de) 1970-11-15

Similar Documents

Publication Publication Date Title
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE4112072C2 (de) MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2160427C3 (de)
DE2242026A1 (de) Mis-feldeffekttransistor
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1965799C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1076275B (de) Halbleiteranordnung mit mindestens einem flaechenhaften pn-UEbergang
DE2060333B2 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem feldeffekttransistor mit isolierter gateelektrode
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2926334C2 (de)
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE2059072B2 (de) Halbleiterbauelement
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3940388A1 (de) Vertikal-feldeffekttransistor
DE2953394C2 (de)
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2460682A1 (de) Halbleitervorrichtung
DE3133759A1 (de) Feldeffekttransistor
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente

Legal Events

Date Code Title Description
8125 Change of the main classification

Ipc: H01L 29/04

D2 Grant after examination
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee