DE1965799C3 - Verfahren zur Herstellung eines Halbleiterbauelementes - Google Patents
Verfahren zur Herstellung eines HalbleiterbauelementesInfo
- Publication number
- DE1965799C3 DE1965799C3 DE1965799A DE1965799A DE1965799C3 DE 1965799 C3 DE1965799 C3 DE 1965799C3 DE 1965799 A DE1965799 A DE 1965799A DE 1965799 A DE1965799 A DE 1965799A DE 1965799 C3 DE1965799 C3 DE 1965799C3
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor body
- protective layer
- metal
- electrode layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 238000000034 method Methods 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims description 154
- 229910052751 metal Inorganic materials 0.000 claims description 81
- 239000002184 metal Substances 0.000 claims description 81
- 239000011241 protective layer Substances 0.000 claims description 42
- 150000002500 ions Chemical class 0.000 claims description 27
- 238000002513 implantation Methods 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 23
- 230000005669 field effect Effects 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000010849 ion bombardment Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 230000035515 penetration Effects 0.000 claims description 2
- 239000003550 marker Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem auf einen Teil
einer Oberfläche eines Halbieiterkörpers eine Metallschicht
angebracht wird, die den Halbleiterkörper kontaktiert und die bei einer anschließenden Implantation
von Ionen eines Dotierungselementes in den Halbleiterkörper, die der Veränderung seiner elektrischen
Eigenschaften dient, auf der Halbleiterkörperoberfläche verbleibt und nach dem lonenbeschuß zur
Ausbildung von Elektroden und/oder elektrischen
Verbindungen verwendet wird.
Ein solches Verfahren ist bekannt aus der Zeitschrift »Electronics« Vol. 41 (1968) Nr. 23, S. 53-S.56.
Unter Dotierungselementen sind in dieser Anmeldung nicht nur Elemente zu verstehen, die den
Leitungstyp (p oder n) bestimmen, sondern auch Elemente, die andere elektrische Eigenschaften bestimmen,
wie z. B. Gold, das eine Änderung der Lebensdauer von Minoritätsladungsträgern herbeiführt, usw.
In der genannten Veröffentlichung ist die Bildung mindestens der benachbarten, einander am nächsten
liegenden Enden der Source- und Draingebiete und somit die Definition des zwischenliegenden stromführenden
Kanalgebietes durch Implantation von Ionen eines Dotierungslements vom anderen Leitungstyp in
einen Halbleiterkörper vom einen Leitungstyp beschrieben, wobei eine zuvor angebrachte, als isolierte
Gateelektrode dienende Metallschicht während der Implantation als Maske verwendet wird. Bei diesem
Verfahren werden die äußeren Teile der Source- und Draingebiete in einem ersten Schritt durch Diffusion
oder Ionenimplantation gebildet. Dann werden in einer Isolierschicht auf der Oberfläche des Halbleiterkörpers
öffnungen angebracht, in denen Metallschichten angebracht werden, die als Source- und Drainelektroden
dienen, vvährend eine als Gateelektrode dienende Metallschicht auf der Isolierschicht zwischen den
äußeren Teilen der Source- und Draingebiete angebracht wird, ohne daß sie diese Gebiete überlappt.
Anschließend erfolgt die Ionenimplantation vorzugsweise durch die Teile der Isolierschicht hin, die nicht von
den als Maske dienenden Elektrodenmetallschichten bedeckt sind. Durch diesen Implantationsschritt werden
die Source- und Draingebiete in Richtung aufeinander hin erweitert und wird zwischen diesen Gebieten ein
stromführendes Kanalgebiet definiert, dessen Länge praktisch der seitlichen Abmessung der darauf liegenden
als isolierte Gateelektrode dienenden Metallschicht entspricht. Dieses Verfahren wird als »Autoregistrierungsverfahren«
bezeichnet und sein wesentlicher Vorteil besteht in der Anbringung eines Feldeffekttransistors
mit isolierter Gateelektrode, der eine sehr niedrige Gate-Drainkapazität aufweist, weil die Überlappung
zwischen der Gateelektrode und dem Draingebiet in Bezug auf eine Feldeffekttransistorstruktur mit
isolieiier Gateelektrode, in dem die Source- und Draingebiete lediglich durch Diffusionstechniken gebildet
werden, besonders niedrig ist Auch können durch dieses Verfahren Kanalgebiete mit genau bestimmten
Abmessungen und geringer Länge erhalten werden.
ίο Ein sich bei dem obenerwähnten Autoregistrierungsverfahren
ergebendes Problem bezieht sich auf die unerwünschte Einwirkung einer elektrischen Ladung
auf die Elektrodenmetallschichten während der Implantation. In diesem Zusammenhang ist es besonders
wichtig, daß sich nicht in erheblichem Maße Ladung auf der Gateelektrodenmetallschicht auibaut, weil dadurch
ein Durchschlag der Isolierschicht zwischen der Gateelektrodenmetallschicht und dem unterliegenden
Teil des Halbleiterkörpers herbeigeführt werden kann.
Um diese Aufladung zu verhindern, ist es möglich, die Source, Drain- und Gateelektrodenmetallschichten nur
teilweise vor der Implantation zu definieren, d. h. daß diese Schichten aus einer gemeinsamen Metallschicht
gebildet werden, die durch einen Photomaskierungs- und Ätzschritt definiert wird, wobei ein Teil frei
gelassen wird, der die gesonderten Metallschichtteüe miteinander verbindet. Während der Ionenimplantation
können die gesonderten Metallschichten somit auf dem gleichen Potential wie ein Substratteil des Halbleiterkörpers,
z. B. auf Erdpotential, gehalten werden, dadurch, daß der Außenteil der gemeinsamen Metallschicht
und der Substratteil an einen Erdungspunkt auf dem Ionenbeschleuniger gelegt werden. Nach Ionenimplantation
wird ein weiterer Photomaskierungs- und
Ätzschritt durchgeführt, wodurch schließlich die gemeinsame
Metallschicht definiert wird und die Source-, Drain- und Gateelektrodenmetallschichtteile von dem
äußeren Verbindungsteil getrennt werden.
Dieses Verfahren zur Verhinderung von Aufladung der Elektroden eignet sich zur Anwendung bei Feldeffekttransistorstrukturen mit isolierter Gateelektrode, die eine einfache Elektrodengeometrie aufweisen, aber dann ist woh! ein weiterer Photomaskierungs- und Ätzschritt nach der Ionenimplantation erforderlich.
Dieses Verfahren zur Verhinderung von Aufladung der Elektroden eignet sich zur Anwendung bei Feldeffekttransistorstrukturen mit isolierter Gateelektrode, die eine einfache Elektrodengeometrie aufweisen, aber dann ist woh! ein weiterer Photomaskierungs- und Ätzschritt nach der Ionenimplantation erforderlich.
Auch kann für komplexere Feldeffekttransistorstrukturen mit isolierter Gateelektrode das beschriebene
Verfahren zur Verhinderung von Aufladung der Elektroden nicht immer verwendet werden. Dies gilt
namentlich für gewisse Feldeffekttransistoren mit doppelter Gateelektrode, die sogenannten Feldeffekttransistoren
mit isolierter Gateelektrode vom Tetrodentyp.
Ein Feldeffekttransistor mit isolierter Gateelektrode vom Tetrodentyp, wie er z. B. in der GB-PS 10 37 850
beschrieben wurde, enthält ein Zwischengebiet vom anderen Leitungstyp im Halbleiterkörper vom einen
Leitungstyp, welches Zwischengebiet zwischen den Source- und Draingebieten vom anderen Leitungstyp
liegt. Eine erste isolierte Gateelektrode, die als Eingang dient, gehört zu dem stromführenden Kanalgebiet
zwischen dem Sourcegebiet und dem Zwischengebiet, während eine zweite isolierte Gateelektrode, die als
Abschirmung dient, zu einem stromführenden Kanalgebiet zwischen dem Zwischengebiet und dem Draingebiet
gehört. Dieses Bauelement kann eine verhältnismäßig niedrige Rückkopplungskapazität aufweisen. Das
beschriebene Autoregistrierungsverfahren kann bei der Herstellung derartiger Feldeffekttransistoren mit iso-
lierter Steuerelektrode vom Tetrodentyp angewandt werden. Das letztere Verfahren zur Verhinderung von
Aufladung der Elektroden eignet sich aber weniger gut zur Anwendung bei der Herstellung einer derartigen
Struktur, weil die Verbindungsteile der zusammengesetzten Metallschicht einschließlich der Source-, Drain-
und Gateelektrodenteile als Maskierung gegen Implantation in die unterliegenden Teile des Halbleiterkörpers
wirken und sich diese Verbindungsteile infolge der komplexeren Gateelektrodenstruktur über Oberflächenteilen
des Körpers befinden können, in die Ionen implantiert werden sollen.
Aus »Solid State Electronics« Vol. 7 (1964), Nr. 6, S. 487 ist weiter die Verwendung einer Molybdänsclucht
als Maskierung gegen Ionenbeschuß in einer Glimmentladung bekannt Dabei befinden sich aber während des
Ionenbeschusses keine Elektroden auf dem Halbleiterkörper.
Der Erfindung liegt nun die Aufgabe zugrunde, die Aufladung von auf dem Halbleiterkörper befindlichen
Metallschichtteilen während des Ionenbeschusses zu vermeiden.
Diese Aufgabe wird bei dem eingangs genannten Verfahren erfindungsgemäß dadurch gelöst, daß vor
dem Ionenbeschuß sowohl auf die Oberfläche von Fensterbereichen des Halbleiterkörpers, durch die
hindurch implantiert werden soll, als auch auf oder unter die Metallschicht eine zusammenhängende, aus einem
elektrisch leitenden Material bestehende Schutzschicht angebracht wird, deren Dicke und Zusammensetzung
derart gewählt wird, daß die Ionen durch die Schutzschicht hindurch in den Halbleiterkörper eindringen
können, daß während der Ionenimplantation die Schutzschicht und ein Substratteil des Halbleiterkörpers
auf einem Potential gehalten werden, das eine Aufladung der Metallschicht verhindert, und daß nach
der Ionenimplantation die freiliegenden Teile der Schutzschicht so entfernt werden, daß praktisch kein
weiteres Material abgetragen wird.
Durch dieses Verfahren läßt sich auf verhältnismäßig einfache Weise verhindern, daß die erwähnte Metallschicht
während der Ionenimplantation aufgeladen wird, weil die Schutzschicht, die sicherstellen muß, daß
die erwähnte Metallschicht auf einem gleichen Potential gehalten wird, leicht durch Verbindung mit einem
Erdungspunkt auf dem Ionenbeschleuniger an ein geeignetes Potential, z. B. Erdpotential, gelegt werden
kann. Ferner können durch dieses Verfahren vor der Ionenimplantation verhältnismäßig komplexe Elektrodenschichtstrukturen
auf der Oberfläche gebildet werden, wobei es nicht mehr erforderlich ist, daß ein
weiterer Schritt zum Definieren der Metallelektrodenschichten nach der Implantation durchgeführt wird.
Normalerweise wird der Substratteil eines Halbleiterkörpers
dadurch auf Erdpotential gehalten, daß er mit einem Erdungspunkt auf dem Ionenbeschleuniger
verbunden wird.
Die erwähnte Metallschicht kann als auf der Halbleiteroberfläche liegende Metallelektrodenschichten
und/oder als auf einer Isolierschicht auf der
Halbleiteroberfläche liegende Metallelektrodenschichten ausgebildet sein. Die angebrachte Schutzschicht halt
die erwähnten Elektrodenschichten während der Ionenimplantation auf einem praktisch konstanten
Poiential. Die Abmessungen jeder Metallelektrodenschicht können praktisch völlig vor der Anbringung der
Schutzschicht und der dann erfolgenden Ionenimplantation hergestellt werden.
Durch die Entfernung der Schutzschicht nach der Ionenimplantation werden die erwähnten Metallelektrodenschichten
wieder freigelegt. Im Vergleich zu dem oben beschriebenen Verfahren zur Verhinderung von
Aufladung der Metallelektrodenschichten, bei dem die erwähnten Schichten nur teilweise vor der Implantation
definiert werden, hat das dieses Verfahren also den Vorteil, daß ein weiterer Photomaskierungsschritt nach
der Implantation nicht erforderlich ist. ίο Die Metallelektrodenschichten können in einer
derartigen Zusammensetzung und Dicke aufgebracht werden,, daß die Ionen praktisch nicht durch diese als
Maskierung während der Ionenimplantation wirkenden Schichten hindurchdringen.
Die Isolierschicht kann mit einer derartigen Zusammensetzung und Dicke angebracht werden, daß Ionen,
die durch die darauf liegende Schutzschicht dringen, auch durch die Isolierschicht hindurch in den Halbleiterkörper
eindringen.
Nach einer weiteren Ausbildung der Erfindung werden bei einem Halbleiterbauelement, das ein
Feldeffekttransistor mit isolierter Steuerelektrode ist, die auf der Halbleiterkörperoberfläche liegenden
Metallelektrodenschichten als Source- und Drainelektroden und die auf der Isolierschicht liegenden
Metallelektrodenschichten als mindestens eine gegen den Halbleiterkörper isolierte Gateelektrode ausgebildet,
und durch die Implantation von Ionen eines Dotierungselements vom anderen Leitungstyp in den
Halbleiterkörper vom einen Leitungstyp die Enden der Source- und Draingebiete vom anderen Leitungstyp
gebildet, wodurch mindestens ein Kanalgebiet zwischen diesen Gebieten definiert wird, dessen Länge praktisch
der seitlichen Abmessung der daraufliegenden Gateelektrode entspricht.
Dieses Verfahren läßt sich somit vorteilhaft bei Autoregistrierungsverfahren zur Herstellung von Feldeffekttransistoren
mit isolierter Gateelektrode verwenden.
Eine weitere Ausbildung der Erfindung ist dadurch gekennzeichnet, daß eine erste und eine zweite
Gateelektrodenmetallschicht auf die Isolierschicht aufgebracht wird, daß durch die Implantation in den
Halbleiterkörper vom einen Leitungstyp als Bereiche vom anderen Leitungstyp mindestens die benachbarten
Enden des Sourcegebietes und eines Zwischengebietes sowie mindestens die benachbarten Enden des Zwischengebietes
und des Draingebietes gebildet werden, wodurch ein erstes Kanalgebiet definiert wird, dessen
Länge praktisch der seitlichen Abmessung der darauf liegenden ersten isolierten Gateelektrode entspricht,
und auch ein zweites Kanalgebiet definiert wird, dessen Länge praktisch der seitlichen Abmessung der darauf
liegenden zweiten isolierten Gateelektrode entspricht Vorzugsweise wird das Zwischengebiet praktisch
völlig durch Implantation gebildet
Bei den erwähnten Verfahren durch das ein Feldeffekttransistor mit isolierter Gateelektrode hergestellt
wird, können von dem Kanalgebiet entfernte Teile der Source- und Draingebiete durch einen Diffusionsschritt vor der Anbringung der Metallelektrodenschichten
gebildet werden und die Ionenimplantation des Dotierungselements vom anderen Leitungstyp derart
durchgeführt werden, daß sich diese Source- und Draingebietsteüe in dem Halbleiterkörper in Richtung
aufeinander hin erweitern.
Der elektrische Kontakt zwischen der Schutzschicht und einem Substratteil des Halbleiterkörpers kann übei
eine Metallklemme hergestellt werden. Auch kann vorteilhaft die Halbleiteroberfläche wenigstens teilweise
mit einer Isolierschicht überzogen werden, vor der Anbringung der Schutzschicht in der Isolierschicht eine
öffnung gebildet werden, durch die ein Substratteil des Halbleiterkörpers freigelegt wird, und die Schutzschicht
auch in der öffnung angebracht werden. Die öffnung in
der Isolierschicht kann als Gitter ausgebildet werden, wodurch eine Anzahl von Halbleiteroberflächenteilen
erhalten werden, die je ein einzelnes Schaltungselement oder eine Anzahl miteinander verbundener Schaltungselemente
enthalten.
Als Schutzschicht kann eine Metallschicht angebracht werden. Für die Schutzschicht und die Metallelektrodcnschichten
kann das gleiche Metall verwendet werden, wobei für die Schutzschicht eine erheblich
geringere Dicke als für die Metallelektrodenschichten gewählt wird und die Schutzschicht nach der Ionenimplantation
durch Ätzen entfernt wird. Der Halbleiterkörper kann aus Silicium bestehen und die Schutzschicht
und die Metallelektrodenschichten können aus Aluminium hergestellt werden.
Die Schutzschicht kann vorteilhaft aus Titan und die Metallelektrodenschichten aus einem anderen Metall
hergestellt werden. Bei einer weiteren Ausbildung des Verfahrens besteht der Halbleiterkörper aus Silicium
und die Metallelektrodenschichten werden aus einer ersten Schicht aus Molybdän und einer zweiten, darauf
liegenden Schicht aus Gold, hergestellt.
Einige Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden
näher beschrieben. Es zeigt
F i g. 1 schematisch eine Draufsicht auf einen Teil einer Halblciterplatte, in der eine Anzahl von
Feldeffekttransistoren mit isolierter Gateelektrode vom Tetrodentyp gebildet sind;
F i g. 2 schematisch einen Querschnitt durch einen Teil der Halbleiterplatte nach F i g. 1 längs der Linie
H-Il der Fig. 1;
F i g. 3—5 ähnliche Querschnitte durch denselben Teil
der Halbleiterplatte in verschiedenen Stufen der Herstellung des Transistors.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet. Dies trifft insbesondere für die Abmessungen
in der Dickenrichtung zu. Entsprechende Teile sind mit den gleichen Bezugsziffern bezeichnet
Die Halbleiterplatte nach den Fi g. 1 und 2 hat einen
Durchmesser von etwa 2,5 cm und enthält einen p+- Substratteil 1 aus einkristallinem Silicium mit einem
spezifischen Widerstand von Ο,ΟΙΩ cm und einer Dicke
von etwa 200 μπι. Auf dem Substratteil 1 befinden sich
eine p-leitende epitaktische Schicht 2 mit einem spezifischen Widerstand von 10Ωαη und einer Dicke
von etwa 10 μπι. Auf der Oberfläche 3 der epitaktischen
p-leitenden Schicht liegt eine thermisch angewachsene Siliciumoxydschicht 4 mit einer Dicke von etwa 0,1 μΐη.
Eine Anzahl, etwa tausend, Feldeffekttransistoren mit isolierter Gateelektrode vom Tetrodentyp befinden sich
in der epitaktischen Schicht 2 und enthalten je ein kleines η+-Sourcegebiet 5, 6, ein n+-Draingebiet 7, 8
und ein η-leitendes Zwischengebiet 9. Eine Sourceelektrodenmetalischicht 11 bildet einen ohmschen Kontakt
mit einem Oberflächenteil des Teiles 5 des Sourcegebietes, erstreckt sich weiter über die Siliciumoxydschicht 4
und endet auf der Siliciumschicht in einer Kontaktfläche mit vergrößerter Oberfläche, die in Fig. 1 mit 5
bezeichnet ist Eine Drainelektrodenmetallschicht 12 bildet einen ohmschen Kontakt mit einem Oberflächenteil des Teiles 7 des Draingebietes, erstreckt sich weite
über die Siliciumoxydschicht 4 und endet auf de Siliciumoxydschicht 4 in einer in F i g. 1 mit /
bezeichneten Kontaktfläche mit vergrößerter Oberflä , ehe. Eine erste Gateelektrodenmetallschicht 14 befinde
sich auf der Siliciumoxydschicht 4 zwischen dei benachbarten Enden des Teiles 6 des Sourcegebicte
und dem Zwischengebiet 9, erstreckt sich weiter übe die Siliciumoxydschicht 4 und endet in einer in Fig.
ίο mit <7| bezeichneten Kontaktfläche mit vergrößerte
Oberfläche. Eine zweite Gateelektrode 15 liegt au einem Teil der Siliciumoxydschicht 4 zwischen dei
benachbarten Enden des Teiles 8 des Draingebietes un< dem Zwischengebiet 9, erstreckt sich weiter über dii
Siliciumoxydschicht4und endet in einer in Fig. 1 mit G
bezeichneten Kontaktfläche mit vergrößerter Oberflä ehe.
Das Sourcegebiet 5,6 enthält einen diffundierten, mi
Phosphor dotierten Sourcegebietteil 5, wobei de pn-übergang zwischen dem Sourcegebietteil 5 und de
epitaktischen Schicht 2 sich in der epitaktischen Schich bis zu einer Höchsttiefe von etwa 2 μτη von de
Oberfläche her erstreckt. Das Sourcegebiet enthäl ferner einen mit Ionen implantierten Sourcegebietteil (
mit einer implantierten Phosphorkonzentration, wöbe der pn-übergang zwischen dem Sourcegebietteil 6 unc
der epitaktischen Schicht 2 sich in der epitaktischci Schicht 2 bis zu einer Höchsttiefe von etwa 0,5 μηι vot
der Oberfläche 3 her erstreckt. Auf ähnliche Weis« enthält das Draingebiet 7, 8 einen diffundierter
Draingebietteil 7 mit einer Phosphordotierung, wöbe der pn-Übergang zwischen dem Draingebietteil 7 unc
der epitaktischen Schicht 2 sich in der epitaktischei Schicht 2 bis zu einer Höchsttiefe von etwa 2 μπι vor
der Oberfläche 3 her erstreckt. Das Draingebiet enthäl ferner einen mit Ionen implantierten Draingebietteil !
mit einer dotierten Phosphorkonzentration, wobei dei pn-Übergang zwischen dem Draingebietteil 8 und dei
epitaktischen Schicht 2 sich in der epitaktischen Schich 2 bis zu einer Höchsttiefe von etwa 0,5 μιη von dei
Oberfläche 3 her erstreckt
Das η-leitende Zwischengebiet 9 enthält ein« implantierte Phosphorkonzentration, wobei der pn
Übergang zwischen dem Zwischengebiet 9 und dei epitaktischen Schicht 2 sich bis zu einer Höchsttiefe vor
etwa 0,5 μίτι von der Oberfläche 3 her erstreckt
Zwischen den benachbarten Enden des Sourcegebiete; 5,6 und dem Zwischengebiet 9, d. h. zwischen den Ender
des mit Ionen implantierten Sourcegebietteils 6 und den·
mit Ionen implantierten Zwischengebiet 9 befindet sich ein stromführendes Kanalgebiet 16, das an di«
Oberfläche 3 grenzt und eine Dicke aufweist, dit praktisch gleich der entsprechenden seitlichen Abmessung
der darauf liegenden Gateelektrode 14, und zwai etwa gleich 3 μιη ist Zwischen den benachbarten Ender
des Draingebietes 7,8 und dem Zwischengebiet 9, d. h zwischen den benachbarten Enden des mit loner
implantierten Draingebietteils 8 und dem mit Ioner implantierten Zwischengebiet 9, befindet sich eir
stromführendes Kanalgebiet 17, das an die Oberfläche 3
grenzt und eine Länge aufweist die praktisch gleich dei entsprechenden seitlichen Abmessung der daraul
liegenden Gateelektrode 15, d. h. etwa gleich 3 μιη, ist
Der seitliche Abstand zwischen den Gateelektroder 14 und 15 in dem in F i g. 2 gezeigten Teil beträgt etwa
4 μπι, was praktisch der Länge des n-leitenden
Zwischengebietes 9 in dem in Fig.2 gezeigten Teil
nahezu entspricht Der Abstand zwischen benachbarter
Rändern der Sourceelektrodenmetallschicht 11 und der
ersten Gateelektrodenmetallschicht 14 ist etwa 5 μηι.
Auf entsprechende Weise ist der Abstand zwischen benachbarten Rändern der Drainelektrodenmetallschicht
12 und der zweiten Gateelektrodenmetallschicht ί 115 gleichfalls etwa 5 μπι.
Die Elektrodenmetallschichten II, 12, 14 und 15 bestellen alle aus Aluminium mit einer Dicke von etwa
1 μιτι. Die Oberflächenkonzentration des Phosphors in
dem Sourcegebietteil 5 und in dem diffundierten Draingebietteil 7 ist etwa 1020 Atome/cm3. Der Flächenwiderstand
des mit Ionen implantierten Sourcegebietteils 6 und des mit Ionen implantierten Draingebietteils
8 beträgt etwa 250Ω.
Einzelne Feldeffekttransistorbausteine mit isolierter Gateelektrode vom Tetrodentyp werden aus der Platte
durch eine öffnung in der Siliciumoxydschicht 4 in Form eines Gitters 18 (siehe Fig. 1) gebildet, durch die die
Oberfläche 3 der p-leitenden epitaktischen Schicht 2 freigelegt wird. Dann wird die Platte längs der auf der
Oberfläche 3 im Gitter 18 angebrachten Kratzbahnen gebrochen, so daß eine Anzahl einzelner Feldeffekttransistorbausteine
erhalten werden, die dadurch weiter verarbeitet werden können, daß sie auf einem Träger
angebracht werden.
Die Herstellung des Bauelements nach den F i g. 1 und
2 wird nachstehend an Hand der F i g. 3—5 beschrieben.
Es wird von einem ρ+ -Substratteil 1 ausgegangen, auf dem eine ΙΟμιτι dicke p-leitende epitaktische Schicht 2
angebracht ist, wobei der Substratteil 1 und die epitaktische Schicht 2 die bereits erwähnten Dotierungen
aufweisen. Auf die Oberfläche 3 der epitaktischen Schicht 2 wird thermisch eine Siliciumoxydschicht mit
einer Dicke von etwa 0,5 μιη aufgewachsen. In der Schicht 21 werden zwei öffnungen angebracht, und in
die freigelegten Oberflächenteile wird Phosphor hineindiffundiert, wodurch der Sourcegebietteil 5 und der
Draingebietteil 7 gebildet werden. Während der Diffusion wird eine phosphorhaltige Siliciumoxydschicht
22 auf den freigelegten Teilen gebildet, während die Schicht 2! auch etwas verdickt wird. F i g. 3 zeigt den
Halbleiterkörper nach diesem Phosphordiffusionsschritt.
Die Siliciumoxydschicht 21,22 wird dann durch Ätzen
entfernt, wonach eine neue Siliciumoxydschicht 4 mit einer Dicke von etwa 0,1 μπι thermisch auf. die
Oberfläche 3 aufgewachsen wird. In der eben aufgewachsenen Siliciumoxydschicht 4 werden öffnungen
angebracht, so daß Oberflächenteile des Sourcegebietteiles 5 und des Draingebietteiles 7 freigelegt werden.
Die beschriebene Gitteröffnung 18 wird auch in dieser Stufe gebildet. Eine Aluminiumschicht mit einer Dicke
von etwa 1,0 μπι wird anschließend auf der ganzen
Oberfläche niedergeschlagen. Durch einen Photomaskierungs- und Ätzschritt werden Teile der Aluminiumschicht
entfernt, so daß die Sourceelektrodenschicht 11 mit der Kontaktfläche 5, die Drainelektrodenschicht 12
mit der Kontaktfläche D, die erste Gateelektrode 14 mit der Kontaktfiäche C\ und die zweite Gateelektrode 15
mit der Kontaktfiäche Gi verbleiben. Der Querschnitt
nach Fig.4 zeigt den Halbleiterkörper nach diesen
Bearbeitungen.
Eine Schutzschicht 23 aus Aluminium mit einer Dicke von weniger als 0,1 μιη wird dann auf der Oberfläche
der Metallelektrodenschichten U, 12,14 und 15, in der
Gitteröffnung 18 und auf den nicht mit den Metallelektrodenschichten überzogenen Teilen der Siliciumoxydschicht
4 niedergeschlagen.
Der Siliciumkörper wird dann in einen lonenimplantationsapparat geseitzt. Die Implantation von Phosphorionen
erfolgt durch die dünne Schutzschicht 23 aus Aluminium und durch die Teile der Siliciumoxydschicht
4 hindurch, die von der Schutzschicht 23, aber nicht von den Metallelektrodenschichten 11,12,14 und 15 bedeckt
sind, wobei die Metallelektrodenschichten als Maske dienen und verhindern, daß Ionen in die darunterliegenden
Teile des Siliciumkörpers eindringen. Während der Implantation ist der Substratteil 1 des Halbleiterkörpers
mit einem Erdungspunkt auf dem lonenbeschleuniger verbunden. Dieser Punkt wird vorzugsweise geerdet.
Die Metallelektrodenschichten 11,12,14 und 15 bleiben
während der Ionenimplantation alle auf Erdpotential, weil die Schutzschicht 23 aus Aluminium alle Metallelektrodenschichten
miteinander und ferner mit dem Substralteil 1 über dasjenige Aluminium in der
Gitteröffnung 18 verbindet, das mit der epitaktischen Schicht 2 in Kontakt ist. Auf diese Weise wird eine
Aufladung der Metallelektrodenschichten 11,12,14 und
15 während der Implantation verhindert, und die Eigenschaften der Siliciumoxydschicht 4, insbesondere
derjenigen Teile, auf denen die Gateelektroden 14 und 15 liegen, gehen während der Implantation nicht
verloren.
Statt eine Gitteröffnung 18 vorzusehen und darin Aluminium anzubringen, kann der Kontakt zwischen
der Schutzschicht 23 und dem Substratteil 1 mittels einer Metallklemme hergestellt werden.
Die Implantationsenergie der Phosphorionen beträgt 100 KeV, die Dosis 1016 Ionen/cm2. Der Siliciumkörper
ist derart orientiert, daß die Oberfläche 3, die in der 11 !-Richtung orientiert ist, 8° von der Normale zu der
Richtung des lonenbiindels abweicht. Nach Entfernung
aus dem lonenimplantationsapparat wird der Siliciumkörper während 30 Minuten in einer Stickstoffatmosphäre
auf etwa 500° C erhitzt.
Nach der Implantation und der Wärmebehandlung ist die in Fig.5 gezeigte Struktur erhalten. Die Implantation
ist ein Autotegistrierungsschritt, durch den der Sourcegebietteil 7, der Draingebietteil 8 und der
Zwischengebietteil 9 gebildet werden. Die stromführende Kanalgebiete 16 und 17 werden auf diese Weise
definiert und diese Gebiete haben infolge der äußerst geringen seitlichen Streuung der Ionen eine Länge, die
praktisch den seitlichen Abmessungen der Gateelektrodenschichten 14 bzw. 15 entspricht Ferner trägt die
Anbringung der dünnen Schutzschicht aus Aluminium auch zum Erhalten einer Kanallänge bei, die praktisch
der seitlichen Abmessung der Gateelektrode entspricht.
Dann wird die dünne Schutzschicht aus Aluminium durch eine leichte Ätzbehandlung entfernt, wobei
nahezu nichts von den Metallelektrodenschichten 11,
12, 14 und 15 entfernt wird. Dadurch wird die Struktur
nach den F i g. 1 und 2 erhalten. Anschließend werden Kratzbahnen in der Gitteröffnung 18 angebracht,
wonach die Platte längs der erwähnten Kratzbahnen gebrochen wird und die gesonderten Feldeffekttransistoren
mit isolierter Steuerelektrode vom Tetrodentyp fertiggestellt und in einer geeigneten Umhüllung
untergebracht werden.
Bei einem anderen Ausführungsbeispiel, bei dem der Kalbleiterkörper aus Silicium besteht, besteht die
Schutzschicht aus Titan und wird vor der Anbringung der Metallelektrodenschichten angebracht Die Metallelektrodenschichten
können in diesem Falle aus einer Platin/Goldstruktur bestehen, d.h. daß sie aus einer
ersten Platinschicht auf der Titanschicht und einer
zweiten Goldschicht auf der Platinschicht bestehen. Dieses Verfahren bei dem die Schutzschicht vor dem
\nbringen der Metallelektrodenschichten angebracht ,vird, läßt sich auf verhältnismäßig einfache Weise
iurchführen. Die Platin/Goldschichten werden vor der
Implantation in die Form der Elektroden gebracht. Die Implantation findet durch die freigelegten Teile der
ritanschicht hindurch statt. Dann werden die freigelegen Teile der Titanschicht entfernt.
Statt Feldeffekttransistoren mit isolierter Gateelektrode vom Tetrodentyp können auch andere Typen von
Feldeffekttransistoren mit isolierter Gateelektrode, insbesondere Transistoren mit komplexer Elektrodengeometrie,
hergestellt werden. Ferner können statt Feldeffekttransistoren mit isolierter Gateelektrode
auch andere Bauelemente z. B. bipolare Transistoren und integrierte Halbleiterschaltungen, hergestellt werden.
Hierzu 3 Blatt Zeichnungen
Claims (17)
1. Verfahren zur Herstellung eines Halbleiterbauelementes, bei dem auf einen Teil einer
Oberfläche eines Halbleiterkörpers eine Metallschicht angebracht wird, die den Halbleiterkörper
kontaktiert und die bei einer anschließenden Implantation von Ionen eines Dotierungselementes
in den Halbleiterkörper, die der Veränderung seiner elektrischen Eigenschaften dient, auf der Halbleiterkörperoberfläche
verbleibt und nach dem Ionenbeschuß zur Ausbildung von Elektroden und/oder elektrischen Verbindungen verwendet wird, dadurch
gekennzeichnet, daß vor dem IonenbeschuB sowohl auf die Oberfläche von Fensterbereichen
des Halbleiterkörpers, durch die hindurch implantiert werden soll, als auch auf oder unter die
Metallschicht (11,12,14,15) eine zusammenhängende,
aus einem elektrisch leitenden Material bestehende Schutzschicht (23) angebracht wird, deren
Dicke und Zusammensetzung derart gewählt wird, daß die Ionen durch die Schutzschicht hindurch in
den Halbleiterkörper eindringen können, daß während der Ionenimplantation die Schutzschicht
(23) und ein Substratteil des Halbleiterkörpers auf einem Potential gehalten werden, das eine Aufladung
der Metallschicht (11, 12, 14, 15) verhindert, und daß nach der Ionenimplantation die freiliegenden
Teile der Schutzschicht (23) so entfernt werden, daß praktisch kein weiteres Material abgetragen
wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschicht als auf der Halbleiteroberfläche
liegende Metallelektrodenschichten (11, 12) und/oder als auf einer Isolierschicht (4) auf
der Halbleiteroberfläche liegende Metallelektrodenschichten (14,15) ausgebildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Abmessungen jeder Metallelektrodenschicht
(11, 12, 14, 15) vor der Anbringung der Schutzschicht (23) und der anschließenden Ionenimplantation
hergestellt werden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Metalielektrodenschichten
(11,12,14,15) in einer derartigen Zusammensetzung
und Dicke aufgebracht werden, daß die Ionen praktisch nicht durch diese als Markierung während
der Ionenimplantation wirkenden Schichten hindurchdringen.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die isolierschicht (4) mit einer
derartigen Zusammensetzung und Dicke angebracht wird, daß die Ionen, die durch die darauf liegende
Schutzschicht (23) dringen, auch durch die Isolierschicht (4) hindurch in den Halbleiterkörper (2)
eindringen.
6. Verfahren nach Anspruch 4 oder 5, bei dem das Halbleiterbauelement ein Feldeffekttransistor mit
isolierter Gateelektrode ist, dadurch gekennzeichnet, daß die auf der Halbleiterkörperoberfläche
liegenden Metalielektrodenschichten als Source- und Drainelektroden (II, 12) und die auf der
Isolierschicht (4) liegenden Metallelektroder.schichten als mindestens eine gegen den Halbleiterkörper
isolierte Gateelektrode (14, 15) ausgebildet werden, daß durch die Implantation von Ionen eines
Dotierungselements vom anderen Leitungstyp in den Halbleiterkörper vorn einen Leitungstyp die
Enden der Source- und Draingebiete vom anderen Leitungstyp gebildet werden, wodurch mindestens
ein Kanalgebiet zwischen diesen Gebieten definiert wird, dessen Länge praktisch der seitlichen Abmessung
der darauf liegenden Gateelektrode entspricht
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß eine erste und eine zweite Gateelektrodenmetallschicht (14, 15) auf die Isolierschicht
aufgebracht wird, daß durch die Implantation in den Halbleiterkörper vom einen Leitungstyp als Bereiche
von anderen Leitungstyp mindestens die benachbarten Enden des Sourcegebietes (6) und
eines Zwischengebietes (9) sowie mindestens die benachbarten Enden des Zwischengebietes (9) und
der Draingebiete (8) gebildet werden, wodurch ein erstes Kanalgebiet (16) denniert wird, dessen Länge
praktisch der seitlichen Abmessung der darauf liegenden ersten isolierten Gateelektrode (14)
entspricht, und auch ein zweites Kanalgebiet (17) definiert wird, dessen Länge praktisch der seitlichen
Abmessung der darauf liegenden zweiten isolierten Gateelektrods (15) entspricht.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Zwischengebiet (9) völlig durch
Implatation gebildet wird.
9. Verfahren nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß von dem Kanalgebiet
(16,17) entfernte Teile der Source- und Draingebiete (5, 7) durch einen Diffusionsschritt vor der
Anbringung der Metalielektrodenschichten (11, 12, 14,15) gebildet werden, und daß die Ionenimplantation
des Dotierungselements vom anderen Leitungstyp derart durchgeführt wird, daß sich diese Source-
und Draingebietteile in dem Halbleiterkörper in Richtung aufeinander hin erweitern.
10. Verfahren nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß ein elektrischer Kontakt
zwischen der Schutzschicht und einem Substratteil des Halbleiterkörpers über eine Metallklemme
hergestellt wird.
11. Verfahren nach einem der Ansprüche 2 bis 9,
dadurch gekennzeichnet, daß die Halbleiteroberfläche wenigstens teilweise mit einer Isolierschicht
überzogen wird, daß vor der Anbringung der Schutzschicht in der Isolierschicht eine öffnung
gebildet wird, durch die ein Substratteil des Halbleiterkörpers freigelegt wird, und daß die
Schutzschicht auch in der Öffnung angebracht wird.
12. Verfahren nach Anspruch 11, dadurch
gekennzeichnet, daß die öffnung in der Isolierschicht als Gitter ausgebildet wird, wodurch eine
Anzahl von Halbleiteroberflächenteilen erhalten werden, die je ein einzelnes Schaltungselement oder
eine Anzahl miteinander verbundener Schaltungselemente enthalten.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß als Schutzsschicht eine
Metallschicht angebracht wird.
14. Verfahren nach einem der Ansprüche 2 bis 13,
dadurch gekennzeichnet, daß für die Schutzschicht (23) und die Metalielektrodenschichten (U, 12, 14,
15) das gleiche Metall verwendet wird, wobei für die Schutzschicht eine erheblich geringere Dicke als für
die Metalielektrodenschichten gewählt wird und die Schutzschicht (23) nach der Ionenimplantation durch
Ätzen entfernt wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der Halbleiterkörper aus
Silicium besteht und daß die Schutzschicht (23) und die Metallelektrodenschichten (11, 12, 14, 15) aus
Aluminium hergestellt werden.
16. Verfahren nach einem der Ansprik-he 2 bis 13,
dadurch gekennzeichnet, daß die Schutzschicht aus Titan und die Metallelektrodenschichten aus einem
anderen Metall hergestellt werden.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß der Halbleiterkörper aus
Silicium besteht und daß die Metallelektrodenschichten aus einer ersten Schicht aus Molybdän und
einer zweiten, darauf liegenden Schicht aus Gold hergestellt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB61953/68A GB1244225A (en) | 1968-12-31 | 1968-12-31 | Improvements in and relating to methods of manufacturing semiconductor devices |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1965799A1 DE1965799A1 (de) | 1970-07-23 |
DE1965799B2 DE1965799B2 (de) | 1977-09-29 |
DE1965799C3 true DE1965799C3 (de) | 1978-06-01 |
Family
ID=10487686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1965799A Expired DE1965799C3 (de) | 1968-12-31 | 1969-12-30 | Verfahren zur Herstellung eines Halbleiterbauelementes |
Country Status (14)
Country | Link |
---|---|
US (1) | US3650019A (de) |
JP (1) | JPS4816034B1 (de) |
AT (1) | AT311420B (de) |
BE (1) | BE743829A (de) |
BR (1) | BR6915650D0 (de) |
CH (1) | CH514935A (de) |
DE (1) | DE1965799C3 (de) |
DK (1) | DK125220B (de) |
ES (1) | ES374906A1 (de) |
FR (1) | FR2027452B1 (de) |
GB (1) | GB1244225A (de) |
NL (1) | NL6919463A (de) |
SE (1) | SE347392B (de) |
ZA (1) | ZA698728B (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE759057A (de) * | 1969-11-19 | 1971-05-17 | Philips Nv | |
GB1289740A (de) * | 1969-12-24 | 1972-09-20 | ||
FR2129992B1 (de) * | 1971-03-25 | 1974-06-21 | Lecrosnier Daniel | |
US3874937A (en) * | 1973-10-31 | 1975-04-01 | Gen Instrument Corp | Method for manufacturing metal oxide semiconductor integrated circuit of reduced size |
FR2289051A1 (fr) * | 1974-10-22 | 1976-05-21 | Ibm | Dispositifs a semi-conducteur du genre transistors a effet de champ et a porte isolee et circuits de protection cotre les surtensions |
US3912546A (en) * | 1974-12-06 | 1975-10-14 | Hughes Aircraft Co | Enhancement mode, Schottky-barrier gate gallium arsenide field effect transistor |
US3930893A (en) * | 1975-03-03 | 1976-01-06 | Honeywell Information Systems, Inc. | Conductivity connected charge-coupled device fabrication process |
US4061506A (en) * | 1975-05-01 | 1977-12-06 | Texas Instruments Incorporated | Correcting doping defects |
US4011105A (en) * | 1975-09-15 | 1977-03-08 | Mos Technology, Inc. | Field inversion control for n-channel device integrated circuits |
JPS53128281A (en) * | 1977-04-15 | 1978-11-09 | Hitachi Ltd | Insulated gate field effect type semiconductor device for large power |
US4142199A (en) * | 1977-06-24 | 1979-02-27 | International Business Machines Corporation | Bucket brigade device and process |
US4171229A (en) * | 1977-06-24 | 1979-10-16 | International Business Machines Corporation | Improved process to form bucket brigade device |
US4224733A (en) * | 1977-10-11 | 1980-09-30 | Fujitsu Limited | Ion implantation method |
US5191396B1 (en) * | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
US4280271A (en) * | 1979-10-11 | 1981-07-28 | Texas Instruments Incorporated | Three level interconnect process for manufacture of integrated circuit devices |
JPH0834297B2 (ja) * | 1988-12-28 | 1996-03-29 | 三菱電機株式会社 | 半導体装置 |
AU657930B2 (en) * | 1991-01-30 | 1995-03-30 | Canon Kabushiki Kaisha | Nozzle structures for bubblejet print devices |
US5869371A (en) * | 1995-06-07 | 1999-02-09 | Stmicroelectronics, Inc. | Structure and process for reducing the on-resistance of mos-gated power devices |
JP6356516B2 (ja) * | 2014-07-22 | 2018-07-11 | 東芝メモリ株式会社 | プラズマ処理装置およびプラズマ処理方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3328210A (en) * | 1964-10-26 | 1967-06-27 | North American Aviation Inc | Method of treating semiconductor device by ionic bombardment |
NL6604962A (de) * | 1966-04-14 | 1967-10-16 | ||
GB1233545A (de) * | 1967-08-18 | 1971-05-26 | ||
US3470609A (en) * | 1967-08-18 | 1969-10-07 | Conductron Corp | Method of producing a control system |
US3558366A (en) * | 1968-09-17 | 1971-01-26 | Bell Telephone Labor Inc | Metal shielding for ion implanted semiconductor device |
-
1968
- 1968-12-31 GB GB61953/68A patent/GB1244225A/en not_active Expired
-
1969
- 1969-12-15 ZA ZA698728A patent/ZA698728B/xx unknown
- 1969-12-23 DK DK683869AA patent/DK125220B/da unknown
- 1969-12-24 ES ES374906A patent/ES374906A1/es not_active Expired
- 1969-12-25 NL NL6919463A patent/NL6919463A/xx unknown
- 1969-12-29 US US888543A patent/US3650019A/en not_active Expired - Lifetime
- 1969-12-29 CH CH1934069A patent/CH514935A/de not_active IP Right Cessation
- 1969-12-29 SE SE17986/69A patent/SE347392B/xx unknown
- 1969-12-29 JP JP44105411A patent/JPS4816034B1/ja active Pending
- 1969-12-29 BR BR215650/69A patent/BR6915650D0/pt unknown
- 1969-12-29 BE BE743829D patent/BE743829A/xx unknown
- 1969-12-30 FR FR6945393A patent/FR2027452B1/fr not_active Expired
- 1969-12-30 AT AT1211869A patent/AT311420B/de not_active IP Right Cessation
- 1969-12-30 DE DE1965799A patent/DE1965799C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1965799A1 (de) | 1970-07-23 |
JPS4816034B1 (de) | 1973-05-18 |
ZA698728B (en) | 1971-07-28 |
AT311420B (de) | 1973-11-12 |
SE347392B (de) | 1972-07-31 |
DE1965799B2 (de) | 1977-09-29 |
BE743829A (de) | 1970-06-29 |
US3650019A (en) | 1972-03-21 |
BR6915650D0 (pt) | 1973-01-02 |
GB1244225A (en) | 1971-08-25 |
FR2027452A1 (de) | 1970-09-25 |
NL6919463A (de) | 1970-07-02 |
CH514935A (de) | 1971-10-31 |
FR2027452B1 (de) | 1974-02-01 |
ES374906A1 (es) | 1972-03-16 |
DK125220B (da) | 1973-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1965799C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE2060333C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode | |
DE1913052C2 (de) | Halbleitervorrichtung | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE3012363C2 (de) | Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen | |
DE2821975C2 (de) | Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung | |
DE2160427C3 (de) | ||
DE19704996A1 (de) | Verfahren zur Herstellung von IGBT-Bauteilen | |
DE2547828B2 (de) | Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor | |
DE2253702A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung | |
DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2611338B2 (de) | Feldeffekttransistor mit sehr kurzer Kanallänge | |
DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2926334C2 (de) | ||
DE112018007354T5 (de) | Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe | |
DE1964979C3 (de) | Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung | |
DE1808928A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
DE2621165A1 (de) | Verfahren zum herstellen eines metallkontaktes | |
DE2541651C2 (de) | Verfahren zur Herstellung einer Ladungsübertragungsanordnung | |
DE2500235C2 (de) | Ein-PN-Übergang-Planartransistor | |
DE2912535C2 (de) | Verfahren zur Herstellung eines MIS-Feldeffekt-Transistors mit einstellbarer, extrem kurzer Kanallänge | |
DE19801313C2 (de) | FET mit Source-Substratanschluß |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EHJ | Ceased/non-payment of the annual fee |