DE2253702A1 - Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung

Info

Publication number
DE2253702A1
DE2253702A1 DE2253702A DE2253702A DE2253702A1 DE 2253702 A1 DE2253702 A1 DE 2253702A1 DE 2253702 A DE2253702 A DE 2253702A DE 2253702 A DE2253702 A DE 2253702A DE 2253702 A1 DE2253702 A1 DE 2253702A1
Authority
DE
Germany
Prior art keywords
layer
insulating layer
semiconductor
mentioned
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2253702A
Other languages
English (en)
Other versions
DE2253702B2 (de
DE2253702C3 (de
Inventor
Roelof Herman Willem Salters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2253702A1 publication Critical patent/DE2253702A1/de
Publication of DE2253702B2 publication Critical patent/DE2253702B2/de
Application granted granted Critical
Publication of DE2253702C3 publication Critical patent/DE2253702C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

FIIN. 6001.
GÜNTHER M. DAVID
Fc'■..-.·■ .::-. -r Va / ¥JM.
Anmelder: N. V. K,\l\rt ÜLOdU.vlPENFABRIEKEN
Akte: P H N b C 0 1
Anmeldung vom« ■"?/) ι A /Q 1 >
Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung.
Die Erfindung bezieht sich auf ein Verfahren
zur Herstellung einer Halbleiteranordnung, bei dem auf einem Teil einer Oberfläche eines Halbleiterkörpers eine leitende Schicht angebracht wird, die durch eine Isolierschicht von dem erwähnten Oberflächenteil getrennt ist, wonach in wenigstens einen Teil der nicht von der leitenden Schicht und der erwähnten Isolierschicht bedeckten Oberfläche ein Dotierungs- ' stoff eingeführt wird zur Bildung mindestens einer Oberflächenzone mit von denen des angrenzenden Halbleitermaterials verschiedenen Leitungseigenschaften, welche Oberflächenzone mit einer Isolierschicht überzogen wird, in der ein Kontaktfenster angebracht wird.
309821/0706
PHN. 6001. -Z-
Weiterhin bezieht sich die Erfindung auf eine
Halbleiteranordnung, die durch ein solches Verfahren hergestellt ist.
Ein Verfahren der obenbeschriebenen Art ist
z.B. aus "I.E.E.E. Spectrum", Heft 6, Oktober I969, S. 28 - 35, bekannt. Darin wird die Herstellung eines Feldeffekttransistors mit einer isolierten "Gate"-Elektrode beschrieben, wobei eine η-leitende Siliciumscheibe mit einer dicken Oxydschicht versehen wird, die einen nichtoxydierten Oberflächenteil umgibt. Dann wird dieser Oberflächenteil mit einer dünneren Oxydschicht versehen, auf der eine Siliciumnitridschicht und eine Schicht aus polykristallinem Silicium angebracht werden. Nachdem durch Ätzen aus dem dünnen Oxyd, dem Siliciumnitrid und dem polykristallinen Silicium die "Gate"-Elektrodenstruktur erhalten ist, werden in der frei gelegten Siliciumober— fläche die "Source"- und "Drain"-Zonen durch Eindiffusion von Bor gebildet, wobei die "Gate"-Elektrode und die dicke Oxydschicht als Maskierung verwendet werden, wonach auf dem Ganzen eine weitere Oxydschicht angebracht wird, in der anschliessend durch Maskierung und Ätzung Kontaktfenster für die "Source"- und "Drain"-Zonen angebracht werden.
Auf die beschriebene Weise kann eine sehr
geringe Überlappung der "Source"- und "Drain"-Zonen mit der "Gate"-Elektrode erzielt werden, weil zum Anbringen der "Source"- und "Drain"-Zonen keine Diffusionsmaske erforderlich ist. Durch das Fehlen dieses Maskierungsschrittes ist das beschriebene bekannte Verfahren nicht nur technologisch
309821/0706
. 6001.
besonders einfach, sondern werden auch wichtige schalttechnische Vorteile erhalten, insbesondere eine sehr geringe Rückkopplungskapazität zwischen der "Drain"-Zone und der "Gate"-Elektrode. .
Ein wichtiges Problem bilden jedoch sowohl
bei dem obenbeschriebenen Verfahren als auch bei üblicheren Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter "Gate"-Elektrode die für die Anbringung der "Source"· und "Drain"-Kontaktfenster in bezug auf die "Gate"-Elektrode(n) benötigten Ausrichttoleranzen. Diese Kontaktfenster müssen mit Hilfe einer genauen Maske hergestellt werden, die mit einer geringen Toleranz in bezug auf die "Gate"-Elektrode ausgerichtet werden muss, welche Toleranz nur einige Mikrons beträgt, während in diesem Falle ausserdem dafür gesorgt werden muss, dass an der Oberfläche die pn-Ubergänge zwischen den "Source"- und "Drain"—Zonen und dem angrenzenden Halbleitermaterial nicht innerhalb der Kontaktfenster liegen, sondern nach wie vor mit einer passivierenden Schicht überzogen sind.
Ein derartiges Ausrichtproblem beim Anbringen
von Kontaktfenstern kann naturgemäss, ausser bei der Herstellung eines Feldeffekttransistors mit isolierter "Gate"-Elektrode, bei der Herstellung jeder beliebigen Halbleiterstruktur auftreten, bei der die Lage eines derartigen Kontaktfensters in bezug auf die vorerwähnte leitende Schicht und in bezug auf die Grenzen der sogenannten Oberflächenzone(η) mit geringer Toleranz bestimmt werden soll, um möglichst günstige bauliche und elektrische Eigenschaften zu erhalten.
309821/0706
. 6001.
Die Erfindung bezweckt u.a., ein Verfahren zu
schaffen, bei dem die obenbeschriebenen, den bekannten Verfahren anhaftenden Ausrichtprobleme vermieden oder wenigstens in erheblichem Masse verringert werden.
Die Erfindung bezweckt ausserdem, ein Verfahren zu schaffen, bei dem es möglich ist, einen Feldeffekttransistor mit isolierter "Gate"-Elektrode sehr gedrängter Struktur zu erhalten, wobei die Überlappung zwischen der "Gate"-Elektrode und den "Source"- und "Drain"-Zonen, und im Falle eines Feldeffekttransistors mit mehr als einer "Gate"-Elektrode, ausserdem zwischen zwei "Gate"—Elektroden und der zwischenliegenden "Insel", auf ein Mindestmass herabgesetzt ist.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass dadurch, dass die leitende Schicht an ihrer Oberfläche chemisch in ein elektrisch isolierendes Material umgewandelt wird, wobei das Material des Halbleiterkörpers nicht angegriffen wird, eine Struktur erhalten werden kann, in der die erwähnten Kontaktfenster durch Anwendung einer groben Maske und eines Ausrichtschrittes mit sehr grosser Toleranz (und unter Umständen sogar ohne Anwendung eines Maskierungsschrittes) angebracht werden können.
Daher ist ein Verfahren der in der Einleitung
genannten Art nach der Erfindung dadurch gekennzeichnet, dass ein Halbleiterkörper an einer Oberfläche wenigstens teilweise mit einer ersten elektrisch isolierenden Schicht überzogen wird; dass auf wenigstens einem Teil dieser ersten Isolierschicht mindestens eine leitende Schicht angebracht
309821/0706
PHN. 6001.
wird, die durch die erste Isolierschicht von der Halbleiteroberfläche getrennt ist; dass diese leitende Schicht an ihrer Oberfläche teilweise in eine zweite, elektrisch isolierende Schicht durch chemische Umwandlung umgewandelt wird, wobei das erwähnte Halbleitermaterial praktisch nicht angegriffen wird; dass in wenigstens einen Teil der nicht unter der erwähnten zweiten elektrisch isolierenden Schicht liegenden Halbleiteroberfläche zur Bildung der erwähnten Oberflächenzone der Dotierungsstoff eingeführt wird, und dass wenigstens die Oberflächenzone mit einer weiteren Isolierschicht überzogen wird, in der durch Ätzung ein Kontaktfenster auf dieser Oberflächenzone gebildet wird, das wenigstens teilweise von der ersten Isolierschicht begrenzt wird, wobei die erste und die zweite Isolierschicht höchstens nur teilweise durch diesen Ätzvorgang entfernt werden.
Bei dem Verfahren nach der Erfindung ist während der Anbringung des Kontaktfansters eine auf der leitenden Schicht angebrachte Isolierschicht vorhanden, die ziemlich dick sein kann. Dadurch kann das gewünschte Kontaktfenster auf einfache Veise, z.B. durch Ätzen, mit Hilfe einer groben Maske, ohne enge Ausrichttoleranzen erhalten werden, wobei die auf der leitenden Schicht vorhandene Isolierschicht wenigstens teilweise beibehalten wird.
Eine besonders wichtige Ausführungsform ist
nach der Erfindung dadurch gekennzeichnet, dass in der genannten Oberfläche ausserdem örtlich durch chemische Umwandlung des Halbleitermaterials ein wenigstens teilweise in den Halb-
309821/0708
PHN. 6001. - 6 -
leiterkörper versenktes Muster aus elektrisch isolierendem Material angebracht wird, das höchstens nur teilweise durch den erwähnten Ätzvorgang entfernt wird und das Kontaktfenster wenigstens teilweise begrenzt. Vorzugsweise wird dabei das gebildete Kontaktfenster völlig von dem versenkten isolierenden Muster und von der ersten Isolierschicht begrenzt. Da das versenkte isolierende Muster ebenfalls derart dick ist, dass es höchstens nur über einen Teil seiner Dicke durch den Ätz — Vorgang entfernt wird, kann das Kontaktfenster z.B. in diesem Falle erwünschtenfalls völlig ohne Anwendung einer Maske erhalten werden.
Die chemische Umwandlung der Oberfläche der
Halbleiterschicht kann z.B. durch Reaktion mit einem Medium stattfinden, das wenigstens bei der Temperatur dieser Umwandlung praktisch nicht mit dem Material des Halbleiterkörpers reagiert, obgleich die frei gelegten Teile der erwähnten ersten Isolierschicht dabei grundsätzlich wohl angegriffen werden dürften.
Vorteilhaft ist jedoch das Verfahren nach der
Erfindung dadurch gekennzeichnet, dass die erste Isolierschicht eine Maskierungsschicht ist, die verhindert, dass das untenliegende Halbleitermaterial durch die chemische Umwandlung der leitenden Schicht angegriffen wird, und dass die leitende Schicht auf einem Teil dieser Maskierungsschicht angebracht wird.
Das versenkte isolierende Muster und die erste und die zweite Isolierschicht können erwünschtenfalls zugleich
309821/0706
. 6001.
als Maskierung beim Dotieren der erwähnten Oberflächenzonen verwendet werden.
Die erwähnten chemischen Umwandlungen zum
Anbringen des versenkten Musters und zur oberflächlichen Umwandlung der leitenden Schicht können voneinander verschieden sein und z.B. dadurch erzielt werden, dass auf thermischem, elektrolytischem oder anderem Wege, z.B. durch Reaktion mit dazu geeigneten Gasen oder Flüssigkeiten, isolierende. Verbindungen hergestellt werden. Im Zusammenhang mit den grossen technologischen Vorteilen werden jedoch in den meisten Fällen mindestens eine, und vorzugsweise beide der genannten Umwandlungen durch einen Oxydationsvorgang erhalten.
Das Dotieren der erwähnten Oberflächenzone(n)
kann durch Diffusion oder auf andere Weise, z.B, durch Ionenimplantation, erfolgen. Insbesondere im letzteren Falle kann die erste Isolierschicht auf dem zu dotierenden Oberflächengebiet nach wie vor vorhanden sein, vorausgesetzt, dass die Energie der zu implantierenden Ionen genügend gross ist, um durch diese Schicht hindurchzudringen. Meistens ist es jedoch empfehlenswert, insbesondere wenn die Dotierung, durch Diffusion erfolgt, dass vor der Einführung des Dotierungsstoffes wenigstens die auf der zu dotierenden Oberfläche liegenden Teile der ersten Isolierschicht entfernt werden.
Ein versenktes Oxydmuster kann durch bekannte Techniken (siehe z.B. "Philips Research Reports", Heft 23, April 1970, S-. 118 - 132) dadurch angebracht werden, dass e η Teil der Halbleiteroberfläche mit einer gegen Oxydation
1 -
PIIN. 600 1 . - 8 -
maskierenden Schicht überzogen wird, wonach der unüberzogene Teil der Halbleiteroberfläche, erwünschtenfalls nach einer Ätzbehandlung, einer thermischen Oxydationsbehandlung zur Bildung eines versenkten Oxydmusters unterworfen wird, das einen mit einer gegen Oxydation maskierenden Schicht überzogenen Oberflächenteil einschliesst. Die leitende Schicht könnte dabei z.B. direkt auf dieser (als erste Isolierschicht dienenden) Maskierungsschicht angebracht werden.
Im allgemeinen ist es jedoch bei Anwendung eines derartigen versenkten Musters zu bevorzugen, dass nach der Bildung des versenkten isolierenden Musters die dabei verwendete Maskierungsschicht entfernt wird, wonach die erste Isolierschicht auf dem versenkten Muster sowie auf den übrigen Teilen der Halbleiteroberfläche angebracht wird, Dabei kann diese neue angebrachte, erste Isolierschicht eine andere Zusammensetzung als die für die Anbringung des versenkten Musters verwendete Maskierungsschicht aufweisen, was z.B. bei der Herstellung eines Feldeffekttransistors mit isolierter "Gate"-Elektrode den grossen Vorteil bietet, dass die erste Isolierschicht, die die "Gate"-Elektrode von der Halbleiteroberfläche trennt, in bezug auf Zusammensetzung und Dicke völlig an die gewünschten elektrischen Eigenschaften des zu bildenden Transistors angepasst werden kann, unabhängig von der für die Bildung des versenkten isolierenden Musters gewählten Maskierungsschicht, die z.B. in bezug auf Atzbeständigkeit, abhängig von den verwendeten Materialien, vielleicht anderen Anforderungen als die erwähnte, danach angebrachte Isolierschicht entsprechen muss.
309821/0706
PHN, 6001.
Es sei bemerkt, dass die erwähnten Maskierungsbzw. Isolierschichten keine homogene, aus einem einzigen Material bestehende Schichten zu sein brauchen, sondern erwünschtenfalls aus zwei oder mehreren aufeinander liegenden Schichten aus verschiedenen Materialien aufgebaut sein können.
Als Halbleitermaterial kann grundsätzlich jedes Halbleitermaterial verwendet werden, das ein geeignetes versenktes Muster, z.B. ein Oxydmuster, bilden kann, wie Silicium, Siliciumcarbid oder andere elementare Halbleiter, oder erwünscht enfalIs Halbleiterverbindungen. Als leitende Schicht kann ebenfalls grundsätzlich jede Schicht verwendet werden, die durch chemische Umwandlung, z.B. .durch Oxydation, eine für das hier beschriebene Verfahren geeignete zweite Isolierschicht bilden kann, z.B. Aluminium oder Zirkon. Im Zusammenhang mit u.a. den damit einhergehenden grossen technologischen Vorteilen bei der Herstellung ist jedoch eine sehr besondere Ausführungsform der Erfindung dadurch gekennzeichnet, dass ein Halbleiterkörper aus Silicium verwendet wird; dass eine gegen Oxydation maskierende Schicht angebracht wird, die wenigstens zum Teil aus einer Schicht aus Siliciumnitrid besteht, und dass eine leitende Schicht aus polykristallinem Silicium angebracht wird.
Der einzuführende Dotierungsstöff dient zur
Änderung der Leitungseigenschaften des Halbleitermaterials, z.B. zur Erhöhung der Leitfähigkeit. So können in einer dünnen η-leitenden Siliciumschicht stärker dotierte n-leitende Oberflächenzonen, z.B. als "Source"- und "Drain"-Zonen eines
309821/0706
. 6θΟ1. - 10 -
Dünnschicht-"deep-depletion"-FeldeffekttransistorS, gebildet werden. Der Dotierungsstoff kann aber auch andere Leitungseigenschaften, z.B. die Lebensdauer von MinoritMtsladungs— trägern, durch die Bildung von Rekorabinationszentern bestimmen. Nach einer besonderen Ausführungsform enthält der Körper jedoch ein an die Oberfläche grenzendes Gebiet von einem ersten Leitfähigkeitstyp und wird in dieses Gebiet ein den zweiten Leitfähigkeitstyp bestimmender Dotierungsstoff eingeführt zur Bildung mindestens einer Oberflächenzone vom zweiten Leitfähigkeitstyp. Diese bildet nämlich mit dem angrenzenden Gebiet vom ersten Leitfähigkeitstyp einen pn-übergang, der durch Anwendung des erfindungsgemässen Verfahrens einerseits an der Oberfläche auf befriedigende Weise passiviert ist und andererseits eine minimale pn-Ubergangskapazität aufweist, was insbesondere für Anordnungen zum Hochfrequenzbetrieb von Bedeutung ist. Dadurch, dass nämlich nach der Erfindung das Kontaktfenster auf dieser Zone selbstregistrierend in bezug auf die leitende Schicht angebracht wird, kann die Oberfläche der Zone - und somit des erwähnten pn-Ubergangs - minimal gehalten werden.
Besonders vorteilhaft wird dabei die Erfindung
zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter "Gate"-Elektrode verwendet, derart, dass die leitende Schicht oder die leitenden Schichten die "Gate"-Elektrode(n) des Feldeffekttransistors bildet oder bilden, und dass die "Source"- und "Drain"-Zonen und eine etwa zwischen zwei "Gate"-Elektroden liegende Insel des Feld-
309821 /0700
PHN. 6OO1. -11-
effekttran.sist.ors durch die Oberflächenzonen vom zweiten Leitfähigkeitstyp gebildet werden.
Oft wird vorteilhaft vor der chemischen Umwandlung der leitenden Schicht in dieser Schicht ein Dotierungsstoff angebracht. So wird bei der Herstellung eines Feldeffekttransistors mit einer oder mehreren isolierten "Gate"-Elektroden aus polykristallinem Silicium in die polykristalline Siliciumschicht vorteilhaft ein Donator- oder Akzeptormaterial eingeführt zum Erhalten eines genügend niedrigen "Gate"-Elektrodenwiderstandes (was von besonderer Bedeutung ist, wenn das "Gate"-Elektrodenmaterial zugleich als Zwischenverbindung dient, z.B. in einer integrierten Schaltung). Auch wird eine derartige Dotierung oft zum Erhalten eines Sollwertes für die Schwellwertspannung verwendet. Diese Dotierung kann durch Diffusion, durch Ionenimplantation oder auf andere Weise erfolgen und kann sowohl vor als auch nach der Ätzung des gewünschten Musters aus dem "Gate"-Elektrodenmaterial durchgeführt werden.
Eine weitere bevorzugte Ausführungsform ist
dadurch gekennzeichnet, dass eine Oberflächenzone vom zweiten Leitfähigkeitstyp derart weit in den Halbleiterkörper hineindiffundiert wird, dass die Schnittlinie des pn-Ubergangs mit dem Gebiet vom ersten Leitfähigkeitstyp mit der Oberfläche praktisch mit der Projektion des Randes der leitenden Schicht auf die Oberfläche zusammenfällt. Dies kann vorteilhaft dadurch erfolgen, dass die auf der Oberfläche liegende erste solierschicht an der Oberfläche vor der Diffusion derart
309821/0706
ΓΗΝ. 6θΟ1.
- 12 -
weit abgeätzt wird, dass ein Diffusionsfenster erhalten wird, dessen Rand - parallel zu der Oberfläche gerechnet - in einem Abstand von der leitenden Schicht liegt, der praktisch der lateralen Diffusion entspricht, die bei der Bildung der genannten Oberflächenzone auftritt. Dadurch kann z»B. ein Feldeffekttransistor erhalten werden, dessen "Gate"-Elektrode sich bis zu den "Source"- und/oder "Drain"-Zonen erstreckt, aber diese praktisch nicht überlappt.
Die Erfindung bezieht sich weiterhin auf eine
durch das beschriebene erfindungsgemässe Verfahren hergestellte Halbleiteranordnung.
Einige Ausführungsformen der Erfindung sind
in der Zeichnung dargestellt und werden im folgenden näher
beschrieben. Es zeigen:
Fig. 1 schematisch eine Draufsicht auf einen
Teil einer durch das erfindungsgemässe Verfahren hergestellten Halbleiteranordnung,
Fig. 2 schematisch einen Querschnitt durch die Anordnung nach Fig. 1 längs der Linie U-II1,
Figuren 3 — 11 schematisch Querschnitte durch
die Anordnung nach den Figuren 1 und 2 «in aufeinanderfolgenden Herstellungsstufen,
Fig. 12 ein Detail der Fig. 10 bei Anwendung einer bestimmten Abwandlung des erfindungsgemässen Verfahrens,
Fig. 13 schematisch einen Querschnitt durch
eine andere Halbleiteranordnung, die durch das erfindungsgemässe Verfahren hergestellt ist, und
3 09821/0706
PIIN. 6001 . - 13 -
Figuren 14 - 17 schematisch Querschnitte durch
eine andere Halbleiteranordnung nach der Erfindung in aufeinanderfolgenden Herstellungsstufen.
Die Figuren sind schematisch und nicht mass-
s täbl ich gezeichnet... Ent sprechende Teile sind ist. allgemeinen mit dengleichen Bezugsziffern bezeichnet. Insbesondere ist die Form des versenkten Oxydmusters nur schematisch angedeutet.
Fig. 1 zeigt schematisch eine Draufsicht auf und Fig. 2 schematisch einen Querschnitt längs der Linie II-II durch einen Teil einer Halbleiteranordnung, die durch das erfindungsgemässe. Verfahren hergestellt ist. Der gezeigte Teil der Anordnung enthält einen Feldeffekttransistor mit zwei isolierten: "Gate"-Elek.troden 9 und 10, von denen, ausser den beiden "Gate"-Elektroden, sowohl die "Source"- und "Drain!1-Zonen (12,13) als auch die zwischenliegende Insel I^ mit elektrischen Anschlüssen versehen sind» Derartige Tetrodenfeldeffekttransistoren, die als eine Kombination zweier Transistoren mit je einer "Gate"-Elektrode zu betrachten sind, werden u.a. vi elfach in sogenannten Invert er s chaltungen verwende t.
Nach der Erfindung wird die Anordnung auf folgende Weise hergestellt. (Siehe Figuren 3 - 1 1 ) V Es wird (siehe Fig. 3) von einem Halbleiterkörper 1 mit einem Gebiet 2 aus z.B. p-leitendem Silicium mit einem spezifischen Widerstand von 1X2.. cm ausgegangen, in dem an einer Oberfläche durch in der Halbleitertechnik allgemein übliche örtliche thermische Oxydation unter Verwendung einer örtlich gegen Oxydation maskierenden Schicht ein wenigstens teilweise in das Silicium
309821/0706
PPN. 6OO1.
-Mi-
versenktes, 2 ,um dickes isolierendes Muster 3 aus Siliciumoxyd gebildet wird (die erste chemische Umwandlung), das ein Oberflächengebiet k des Körpers einschliesst und begrenzt. Für alle Einzelheiten in bezug auf die Anbringung eines derartigen versenkten Musters, auf die Anbringung der dabei verwendeten gegen Oxydation maskierenden Schichten und auf die Ätzung dieser Schichten sei auf "Philips Research Reports", Heft 25, April 1970, S. 118 - 132 verwiesen; darin sind alle für den Fachmann wichtige Einzelheiten beschrieben.
Nach der Anbringung des Oxydmusters 3 werden
die dazu verwendeten, gegen Oxydation maskierenden Schichten entfernt, wobei die Struktur nach Fig. 3 erhalten wird.
Auf der ganzen Oberfläche wird dann eine neue,
gegen Oxydation maskierende Schicht, die erste Isolierschicht, angebracht. Diese neue maskierende Schicht ist in diesem Beispiel aus einer 0,1 ,um dicken Schicht 6 aus Siliciumoxyd und einer darauf liegenden 0,1 ,um dicken Schicht 7 aus Siliciumnitrid aufgebaut. Die Schicht 6 wird durch thermische Oxydation und die Schicht 7 durch Ablagerung aus einer NH„ und SiH. enthaltenden Atmosphäre angebracht, wie in der zuletzt genannten Veröffentlichung beschrieben ist. Die Schichten 6 und 7 sind der Einfachheit halber mit überall der gleichen Dicke dargestellt, obgleich die Schicht 6 nur auf der SiIiciumoberflache k eine Dicke von 0,1 /um erreicht, während dagegen die bereits vorhandenen Oxydteile 3 durch diese weitere thermische Oxydation praktisch nicht dicker werden.
Dabei ist die Struktur nach Fig. k erhalten,
309821/0706
PPN. 6001.
- 15 -
wobei also das versenkte Muster 3 ein völlig mit einer Maskierungsschicht (6,7) überzogenes Oberflächengebiet h begrenzt.
Dann wird auf der Schicht (6,7) eine 1 /um
dicke Schicht 8 aus polykristallinem Silicium angebracht (siehe Fig. 5)» dadurch, dass eine gasförmige SiIiciumverbindung chemisch zersetzt wird, wonach diese Schicht 8 zum Erhalten eines genügend niedrigen spezifischen Widerstandes mit
20 z.B. Phosphoratomen bis zu einer Konzentration von etwa 10 Atomen/cm3 z.B. durch Diffusion dotiert wird. Auch die dabei angewandten Techniken sind dem Fachmann allgemein bekannt und sind u.a. in dem vorerwähnten Artikel in "I.E.E.E. Spectrum", Heft 6, Oktober 1969, S. 28-35 beschrieben.
Aus der Schicht 8 werden anschliessend durch
Anwendung eines u.a. bei der Herstellung monolithischer integrierter Schaltungen allgemein üblichen photolithographischen Ätzvorgangs die "Gate"—Elektroden 9 und 10 und etwaige Zwischenverbindungen erhalten (siehe Fig. 6).
Nachdem auf obenbeschriebene Weise auf einem
Teil des Oberflächengebietes h eine leitende Schicht (9»10) angebracht ist, werden nach der Erfindung diese Schichten 9 und 10 durch thermische Oxydation (die zweite chemische Umwandlung) bei etwa 1OOO°C 2 Stunden lang in feuchtem Sauerstoff an ihrer Oberfläche in eine z.B. 1 /um dicke Oxydschicht 11 umgewandelt (die zweite Isolierschicht). Dabei werden die "Gate"-Elektrodenschichten 9 und 10 dünner (etwa 0.5 )um), ; was in den Figuren der Deutlichkeit halber nicht angegeben ist. Die übrigen Teile der Siliciumoberflache sind dabei nach
309621/0706
PIiN. 600 1. - 16 -
wie vor mit der Maskierungsschicht (6,7) überzogen, die gegen diese thermische Oxydation maskiert.
In der so erhaltenen in Fig. 7 gezeigten Struktur werden nun durch Ätzen diejenigen Teile der Schichten 6 und 7» die sich nicht unterhalb der oxydierten polykristallinen Siliciumschichtteile befinden, entfernt, wobei die Struktur, nach Fig. 8 erhalten wird. Dabei wird nur ein geringer Teil der verhältnismässig dicken Oxydschichten 3 und 11 entfernt.
Danach wird in die unüberzogenen Teile der
Silxcxumoberflache zur Bildung der η-leitenden "Source"- und "Drain"-Zonen 12 bzw. 13 und der zwischen den "Gate"-Elektroden liegenden Insel 14 während einer derart langen Zeit Phosphor eindiffundiert, dass infolge der lateralen Diffusion unter den Rändern der Schicht (6,7) die gebildeten pn-Uber- gänge 15fi6 und I7 zwischen diesen Oberflächenzonen und dem p-leitenden Gebiet 2 die Oberfläche k längs Linien schneiden, die praktisch mit der Projektion des Randes der "Gate"-Elektroden 9 und 10 auf die Oberfläche zusammenfallen, so dass praktisch keine Überlappung zwischen den Zonen 12^,13 und Ik und den "Gate"-Elektroden 9 und 10 auftritt (siehe Fig. 9). Die dazu benötigte Diffusionsdauer und -Tiefe kann von dem Fachmann in Abhängigkeit von dem nach der Ätzung erhaltenen seitlichen Abstand zwischen dem Rand der "Gate"—Elektroden und dem Rand der darunter liegenden Schicht 6 durch Versuche ermittelt und in einem Standardverfahren verarbeitet werden. Während dieser Diffusion bildet sich auf der Siliciumober-
309821/0706
PHN. 6001.
fläche eine dünne Schicht 18 aus Phosphorsilikatglas (siehe Fig, 9).
Nun werden auf den Oberflächenzonen 12, 13 und
1^ Kontaktfenster angebracht. Dies erfolgt nach der Erfindung auf sehr einfache Weise dadurch, dass eine Photoresist-Maske angebracht wird, die eine öffnunf aufweist, die viel- grosser als die zu bildenden Kontaktfenster sein darf* wobei der-Umfang dieser Maske in Fig. 1 und 10 sehematisch mit M bezeichnet ist* Dies kann mit Hilfe einer groben Maske ohne enge Ausrichttoleranzen stattfinden; Wenn die Glasschicht 18 von der ganzen Oberfläche der Zonen 12, 13 und Ik entfernt wird, kann diese Photoresist-Maske sogar, völlig weggelassen werden, vorausgesetzt» dass durch den darauf folgenden■itzvorgang keine Siliciumteile an anderen Stellen, an denen dies unerwünscht wäre, frei gelegt werden können. Im vorliegenden Beispiel wird die Schicht 18 durch Ätzen über nur einen Teil der Zonen 12, 13 und 1^- entfernt (sie^e Fig» 1), wobei die Kontaktfenster 19»2ö und 21 gebildet werden, die teilweise von dem-Muster 3 und der Schicht (6,7) begrenzt werden.- Die Maske M definiert die Grenzteile 22, 23 und 2k der Kontaktfenster (Fig. 1).
Während dieses Atzvorgangs werden die Oxydschichtteile 3 und 11, die verhältnismässig dick sind, nur über einen geringen Teil ihrer Dicke entfernt. Während dieser kurzen Ätzbehandlung wird auch ein geringer Teil der dünnen Oxydschicht 6 entfernt, wobei aber der Rand der pn-Ubergänge 15» 16 und 17 nach wie vor mit der Schicht 6 bedeckt ist.
Dann werden mittels einer weiteren, ebenfalls
309821 /070B
PHN. 6001.
- 18 -
nicht kritischen Maske Kontaktfenster 2h und 25 in der dicken Oxydschicht 11 angebracht, wonach durch allgemein übliche Aufdampfverfahren und photolithographische Ätztechniken Aluminiumschichten 26 und 27 zur Kontaktieren der "Source"— und "Drain"-Zonen 12 und 13» 28 zur Kontaktierung der Insel ]k und 2k und 25 zur Kontaktierung der "Gate"-Elektroden 9 und 10 angebracht werden, wobei die Struktur nach den Figuren 1 und 2 erhalten ist.
Durch das verwendete Verfahren ist die erhaltene Struktur sehr kompakt und tritt zwischen den "Gate"-Elektroden 9 und 10 und den Zonen 12, 13 und Ib nahezu keine Überlappung auf, was unerwünschte Kapazitäten zwischen diesen Zonen und den "Gate"-Elektroden auf ein Mindestmass herabsetzt, In der erhaltenen Struktur ist z.B. die Abmessung a (siehe Fig. 2) gleich 30 /um, während die in diesem Beispiel einander gleichen Abstände b je 6 ,um betragen. Bei Anwendung bekannter Techniken kommen mindestens noch viermal die Ausrichttoleranz und die Maskierungsungenauigkeit bei der Herstellung der Kontaktfenster hinzu.
In einem Verfahren der obenbeschriebenen Art können viele Abwandlungen verwendet werden. So kann, nach dem Erhalten der Struktur nach Fig. 7» bevor die Schichten 6 und 7 teilweise entfernt werden, die Oberfläche statt einer Diffusion (oder in Kombination mit einer Diffusion) einem Ionenbeschuss unterworfen werden, wobei Ionen eines den Leitfähigkeitstyp der Oberflächenzonen 12, 13 und I^ bestimmenden Dotierungsstoffes durch die Schichten 6 und 7 hindurch in das
309821/0706
PIiN. ÖÜO1. - 19 -
Gebiet, 2 implantiert werden, unter Verwendung des Musters 3 und der Schichten 11 als Maske, wonach die Schichten 6 und zur Bildung der Kontaktfenster durch Atzung von wenigstens einem Teil der Zonen 12, 13 und 14 unter Maskierung durch u.a. das Muster 3 und die Schichten 11 (Fig. 8) entfernt werden. Bei Anwendung dieser Ionenimplantation kann jedoch die Schicht (6,7) auch vor der Implantation von diesen Teilen entfernt werden.
Beim beschriebenen Beispiel ist nach dem Erhalten der Struktur nach Fig. 3 eine neue Maskierungsschicht (6,7) angebracht. Unter Umständen könnte stattdessen aber auch die bereits während der Anbringung des versenkten Musters 3 auf dem Oberflächengebiet k vorhandene Maskierungsschicht verwendet werden, wenigstens wenn diese als Dielektrikum zwischen "Gate"-Elektrode und Halbleiteroberfläche die gewünschten elektrischen Eigenschaften aufweist.
Das Halbleitermaterial kann weiter ein anderes Material als Silicium sein, während das Muster 3 nicht notwendigerweise aus einem Oxyd, sondern z.B. auch aus einem Nitrid oder einer anderen isolierenden chemischen Verbindung dieses Halbleitermaterials bestehen kann, die durch eine chemische Reaktion mit einem dazu geeigneten Stoff und bei einer geeigneten Temperatur aus dem Halbleitermaterial erhalten wird. Auch kann die leitende Schicht 8, aus der in diesem Beispiel "Gate"-Elektroden 9 und 10 gebildet werden, statt aus polykristallinem Silicium aus einem anderen leitenden M terial , z.B. Aluminium oder Zirkon, hergestellt sein, wobei
309821/0706
PI1N. 6001. - 20 -
die Isolierschicht 11 durch oberflächliche Oxydation gebildet wird und aus Aluminium- oder Zirkonoxyd besteht, Auch andere isolierende Verbindungen als Oxyde kommen für die Schicht 11 in Betracht. Ferner ist es nicht notwendig, dass die Schicht 8 zunächst auf der ganzen Oberfläche angebracht wird, weil in gewissen Fällen die leitende Schicht, z.B. durch Aufdampfen über eine Maske, direkt in dem gewünschten Muster angebracht werden kann.
Weiter kann bei der Herstellung des obenbeschriebenen Feldeffekttransistors das polykristalline Silicium einer oder der beiden "Gate"-Elektroden statt mit einem Donator mit einem Akzeptor dotiert werden zum Erhalten der gewünschten elektrischen Effekte in bezug auf z.B. die Schwellwertspannung, d.h. die "Gate"-Elektrodenspannung, bei der der Kanalteil des Feldeffekttransistors unterhalb der betreffenden "Gate"-Elektrode zu leiten beginnt.
Wenn "Source"— und "Drain"—Zonen und gegebenenfalls Inseln mit einer erheblich geringeren Dicke als die Isolierschicht 11 verlangt werden und dennoch praktisch keine Überlappung zwischen diesen Zonen und der (den) "Gate"-Elektrode(n) auftreten soll, kann die Atzung zum Erhalten der Struktur nach Fig. 8 solange fortgesetzt werden, bis ein Teil der Oxydschicht 6 unterhalb der Schicht 11 derart weit entfernt ist, dass die untiefe Diffusion zur Bildung der genannten Zonen durch seitliche Diffusion unterhalb der Schicht 6 dennoch genau unterhalb des Randes der "Gate"-Elektroden füllt. (Siehe Detai1 skizze in Fig. 12).
■3 09821/070«
PHN. 0001. - 21 -
Das Verfahren nach der Erfindung kann zur
Herstellung von Feldeffekttransistoren mit einer ganz anderen Geometrie, mit einer oder mehreren isolierten "Gate"-Elektroden, verwendet werden, wobei z.B. die "Source"-Zone die "Drain"-Zone völlig umgibt.
Das Gebiet 2 kann durch eine epitaktische
Schicht gebildet werden, die z.B. auf einem Substrat vom entgegengesetzten Leitfähigkeitstyp angebracht ist, (Siehe Fig. 3) in der schematisch einen Querschnitt durch einen "deepdepletion"-Feldeffekttransistor mit isolierter "Gate"-Elektrode 3k und hochdotierten "Source"- und "Drain"-Zonen 32,33 gezeigt ist, welche Zonen in einer epitaktischen Schicht 31 vom gleichen Lei.tfähigkeitstyp angebracht sind, die auf einem Substrat
30 vom entgegengesetzten Leitfähigkeitstyp liegt. Die "Source"- und "Drain"-Zonen 32 und 33> sowie das versenkte Muster 3 können dabei über die ganze Dicke (gegebenenfalls bis in das Substrat 30) oder über nur einen Teil der Dicke der Schicht
31 angebracht sein. Auch kann erwünschtenfalls, wie bekannt, die Oberseite des versenkten Isoliermusters praktisch mit der Halbleiteroberfläche zusammenfallen (siehe Fig. 13)» indem vor' der Örtlichen Oxydation ein Teil des an der Stelle des anzubringenden Musters vorhandenen Halbleitermaterials weggeätzt wird.
Von sehr grosser Bedeutung ist das Verfahren nach der Erfindung bei der Herstellung von Strukturen, in denen in einem Halbleiterkörper ein Feldeffekttransistor mit isoLierter "Gate"-ELektrode innerhalb eines von einem ver-
'UH)H? 1 /070G ' ' -
PHN. OOO1.
- 22 -
senkten tsoliermuster begrenzten Gebietes ("pocket") von einem ersten Lei t fähigkei ts typ angebracht Ist, tlas mit dem angrenzenden Teil fies Körpers einen pn-übergang bildet. Derartige Strukturen werden vorteilhaft zur Bildung von sowohl n—Kanal— als auch p-Kanal-Feldeffekttrans istoren in ein und derselben monolithischen integrierten Schaltung verwendet und werden u.a. in der belgischen Patentschrift 7^2285 beschrieben.
In den Figuren \h - 17 ist ein Beispiel einer
solchen Anordnung dargestellt. Es wird von einem n—leitenden Substrat h\ ausgegangen, in dem durch örtliche Oxydation, wie in den vorangehenden Beispielen beschrieben ist, ein versenktes Oxydmuster 3 angebracht wird, wonach unter örtlicher Maskierung zur Bildung des p-leitenden Gebietes ("pocket") k2, z.B. durch Diffusion oder durch Ionenimplantation, Bor eingeführt wird (siehe Fig. ]k). Dann werden auf der ganzen Oberfläche nacheinander eine dünne "Gate"-Oxydschicht 6, eine dünne Siliciumnitridschicht 7 und eine Schicht 8 aus polykristallinem Silicium durch in den vorhergehenden Beispielen angegebene übliche Techniken angebracht (siehe Fig. 15)· Das polykristalline SiLicium 8 wird nun in dem gewünschten Muster geätzt zur Bildung von "Gate"-Elektroden und etwaigen Zwischenverbindungen, wonach diese Schicht z.B. durch Diffusion oder auf andere Weise mit Donatoren oder Akzeptoren dotiert wird. Diese Dotierung kann auch erfoLgen, bevor die Schicht 8 in tlem gewünschten Muster geätzt wird. Die so erhaltenen Teile der Schicht 8 werden dann durch Oxydation teilweise in eine Oxydschicht II umgewandelt, wodurch, tue
:U1 0821/070 6
PHN. 6OO1. - 23 -
Struktur nach Fig. 1 Ci erhalten ist.
Anschliessend wird das Nitrid 7 und auch das
Oxyd 6 an denjenigen Stellen weggeätzt, an denen die folgenden Dotierungen stattfinden müssen. So kann z.B. das Oxyd 6 zunächst nur oberhalb des zu bildenden n-Kanal-Feldeffekttransistors weggeätzt werden, wonach Diffusion (oder Implantation) der n-leitenden Zonen 43 und 44 erfolgt, während danach das Oxyd 6 oberhalb des p-Kanal-Transistors entfernt wird, wonach, z.B. durch eine Bordiffusion mit einer derartigen Konzentration, dass die Zonen 43 und 44 nicht umdotiert werden, die p-leitenden "Source"- und "Drain"-Zonen 45 bzw. 46 angebracht werden. Diese Reilienordnung kann unter Umständen auch umgekehrt werden, während auch eine zusätzliche Maskierungsschicht angebracht werden kann, mit deren Hilfe abwechselnd das Gebiet des n-Kanal-Transistors und des p-Kanal-Transistors gegen Dotierung maskiert wird. Die verwendeten Masken können eine grosse Toleranz aufweisen. Die Transistoren werden dann über die Met allscliichten 47, 48, 49 und 50 kontaktiert.
Ein wichtiger Vorteil wird im obenstehenden
Fall dadurch erhalten, dass von den beiden Transistoren alle Kontakt 1öcher für "Source"- und "Drain"-Zonen selbstregistrierend durch das versenkte Oxyd 3 und die Oxydschicht 11 definiert sind. Nur die Kontaktierung der "Gate"-Elektroden 8 durch die tlicke Oxydschicht 11 hindurch erfordert eine zusätzliche Maske, es sei denn, dass die Oxydation der Schicht 8 örtlich (z.B. durch eine Nitridschicht) verhindert wird, in woldiom Falle sowohl die "Source"- und "Drain"-Kontak1-
PHN. 6001. - 24 -
löcher als auch die "Gate"-Kontaktlöcher selbstregistrierend in einem einzigen Ätzschritt gebildet werden können. Die Oberfläche der "Source"- und "Drain"-Zonen kann in dieser äusserst kompakten Struktur gleich wie z.B. die Kapazität der "Drain"-Zone, sehr klein gehalten werden, während die Miller—Kapazitäten zwischen "Drain"-Zone und "Gate"-Elektrode durch die minimale Überlappung gleichfalls, w:Le oben bereits beschrieben wurde, sehr klein sind.
Schliesslich sei bemerkt, dass auch andere
Halbleiterstrukturen als Feldeffekttransistoren mit isolierter "Gate"-Elektrode, die der in der Einleitung gegebenen Definition entsprechen, ebenfalls vorteilhaft durch das erfindungsgemässe Verfahren hergestellt werden können, und dass in den beschriebenen Beispielen unter Umständen nicht alle, sondern nur ein Teil der anzubringenden Kontaktfenster durch Anwendung des Verfahrens nach der Erfindung erhalten werden können, während die übrigen Kontaktfenster auf andere Weise gebildet werden.
Es versteht sich, dass auf der Halbleiterscheibe ausser den in den Beispielen gezeigten Halbleiterschaltungselementen noch andere Elemente, z.B. Bipolartransistoren, gegebenenfalls gleichzeitig gebildet werden können. Diese Elemente können mit den in den Figuren gezeigten Teilen z.B. über Metallschichten oder Schichten aus dotiertem polykristallinem Silicium elektrisch verbunden sein. Auch ist es einleuchtend, dass die jeweils in einem Beispiel verwendeten Leitfähigkeitstypen (gleichzeitig) durch die entgegengesetzten Leitfähigkeitstypen ersetzt werden können.
309821/0706

Claims (14)

  1. PHN. 6001. - 25 PATENTANSPRÜCHE .
    /ϊ ,) Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einem Teil einer Oberfläche eines Halbleiterkörpers eine leitende Schicht angebracht wird, die durch eine Isolierschicht von dem erwähnten Oberflächenteil getrennt ist, wonach in wenigstens einen Teil der nicht von der leitenden Schicht und der erwähnten Isolierschicht bedeckten Oberfläche als Dotierungsstoff eingeführt wird zur Bildung mindestens einer Oberflächenzone mit von denen des angrenzenden Halblextermaterials verschiedenen Leitungseigenschaften, welche Oberflächenzone mit einer Isolierschicht überzogen wird, in der ein Kontaktfenster angebracht wird, dadurch gekennzeichnet, dass ein Halbleiterkörper an einer Oberfläche wenigstens teilweise mit einer ersten elektrisch isolierenden Schicht überzogen wird; dass auf wenigstens einem Teil dieser ersten Isolierschicht mindestens eine leitende Schicht- angebracht wird, die durch die erste Isolierschicht von der Halbleiteroberfläche getrennt ist; dass diese leitende Schicht an ihrer Oberfläche teilweise in eine zweite elektrisch isolierende Schicht durch eine chemische Umwandlung umgewandelt wird, wobei das erwähnte Halbleitermaterial praktisch nicht angegriffen wird; dass in wenigstens einen Teil der nicht unter der erwähnten zweiten elektrisch isolierenden Schicht liegenden Halbleiteroberfläche zur Bildung der genannten Oberflächenzone der Dotierungsstoff eingeführt wird, und dass wenigstens die Oberflächenzone mit einer weiteren Isolierschicht überzogen wird, in der durch Ätzung ein Kontaktfenster
    309821/0706
    PHN. 600 1. - 26 -
    auf dieser Oberflächenzone gebildet wird, das wenigstens teilweise von der ersten Isolierschicht begrenzt wird, wobei die erwähnte erste und die erwähnte zweite Isolierschicht höchstens nur teilweise durch diesen Ätzvorgang entfernt werden,
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in der erwähnten Oberfläche ausserdem örtlich durch chemische Umwandlung des Halbleitermaterials ein wenigstens teilweise in den Halbleiterkörper versenktes Muster aus elektrisch isolierendem Material angebracht wird, das höchstens nur teilweise durch den genannten Ätzvorgang entfernt wird und das Kontaktfenster wenigstens teilweise begrenzt.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass durch den Ätzvorgang ein Kontaktfenster gebildet wird, das völlig von dem versenkten Isoliermuster und von der ersten Isolierschicht begrenzt wird.
  4. h. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die erste Isolierschicht eine Maskierungsschicht ist, die verhindert, dass das untenliegende Halbleitermaterial durch die chemische Umwandlung der leitenden Schicht angegriffen wird, und dass die leitende Schicht auf einem Teil dieser Maskierungsschicht angebracht wird.
  5. 5. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mindestens eine der genannten chemischen Umwandlungen durch einen Oxydationsvorgang erhalten wird.
  6. 6. Verfahren nach einem oder mehreren der voran-
    309821/0706
    PHN. 6001. - 27 -
    gehenden Ansprüche, dadurch gekennzeichnet, dass vor der Einführung des Dotierungsstoffes wenigstens die auf der zu dotierenden Oberfläche liegenden Teile der ersten Isolierschicht entfernt werden.
  7. 7· Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass nach der Bildung des versenkten Isoliermusters die dabei verwendete Maskierungsschicht entfernt wird, wonach die erste Isolierschicht sowohl auf dem versenkten Muster als auch auf den übrigen Teilen der Halbleiteroberfläche angebracht wird.
  8. 8. Verfahren nach Anspruch 5> dadurch gekennzeichnet, dass ein Halbleiterkörper aus Silicium verwendet wird; dass eine gegen Oxydation maskierende Schicht angebracht wird, die wenigstens teilweise aus einer Siliciumnitridschicht besteht, und dass eine leitende Schicht aus polykristallinem Silicium angebracht wird. · .
  9. 9. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörper ein an die Oberfläche grenzendes Gebiet von einem ersten Leitfähigkeitstyp enthält, und dass in dieses Gebiet der Dotierungsstoff eingeführt wird zur Bildung einer oder mehrerer Oberflächenzonen vom zweiten Leitfähigkeitstyp.
  10. 10. Verfahren nach Anspruch 9 zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter "Gate"-Elektrode, dadurch gekennzeichnet, dass die leitende(n) Schicht(en) die "Gate"-Elektrode(n) des Feldeffekttransistors bildet (bilden), und dass
    309821/(1706 '
    ΡΗΐλ . 6θΟ 1 .
    - 28 -
    die "Source"- und "Drain"—Zonen und eine etwa zwischen zwei "Gate"-Elektroden liegende Insel des Feldeffekttransistors durch die Oberflächenzonen vom zweiten Leitfähigkeitstyp gebildet werden.
  11. 11. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass, bevor die leitende Schicht an der Oberfläche chemisch umgewandelt wird, in diese Schicht ein Dotierungsstoff eingeführt wird.
  12. 12. Verfahren nach Anspruch 9 j dadurch gekennzeichnet, dass eine Oberflächenzone vom zweiten Leitfähigkeitstyp derart weit in den Halbleiterkörper hineindiffundiert wird, dass die Schnittlinie ihres pn-Ubergangs mit dem Gebiet vom ersten Leitfähigkeitstyp mit der Oberfläche praktisch mit der Projektion des Randes der leitenden Schicht auf die Oberfläche zusammenfällt.
  13. 13· Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der erwähnte Feldeffekttransistor in einem von dem versenkten Isoliermuster begrenzten Gebiet vom ersten Leitfähigkeitstyp angebracht wird, das mit dem angrenzenden Teil des Körpers vom zweiten Leitfähigkeitstyp einen pn-Ubergang bildet, und dass in diesem angrenzenden Teil auf gleiche Weise ein zweiter Feldeffekttransistor einer zu dem ersten Transistor komplementären Struktur gebildet wird, wobei die Kontaktfenster für die "Source"- und "Drain"-Zonen der beiden Transistoren alle von dem versenkten Isoliermuster und der zweiten Isolierschicht begrenzt und in einem einzigen Ätzschritt angebracht werden.
    3 09821/0706
    PHN. 6OO1« - 29 -
  14. 14. Halbleiteranordnung, die durch das Verfahren
    nach einem oder mehreren der vorangehenden Ansprüche hergestellt ist.
    309821/0706
    e e r s e i t e
DE2253702A 1971-11-20 1972-11-02 Verfahren zur Herstellung eines Halbleiterbauelementes Expired DE2253702C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7116013.A NL161305C (nl) 1971-11-20 1971-11-20 Werkwijze voor het vervaardigen van een halfgeleiderin- richting.

Publications (3)

Publication Number Publication Date
DE2253702A1 true DE2253702A1 (de) 1973-05-24
DE2253702B2 DE2253702B2 (de) 1979-07-12
DE2253702C3 DE2253702C3 (de) 1980-03-06

Family

ID=19814524

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2253702A Expired DE2253702C3 (de) 1971-11-20 1972-11-02 Verfahren zur Herstellung eines Halbleiterbauelementes

Country Status (11)

Country Link
US (1) US3849216A (de)
JP (1) JPS5122348B2 (de)
AU (1) AU474400B2 (de)
CA (1) CA970076A (de)
CH (1) CH554073A (de)
DE (1) DE2253702C3 (de)
ES (1) ES408758A1 (de)
FR (1) FR2160534B1 (de)
GB (1) GB1408180A (de)
IT (1) IT982456B (de)
NL (1) NL161305C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2502235A1 (de) * 1974-02-08 1975-08-14 Fairchild Camera Instr Co Ladungskopplungs-halbleiteranordnung

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4911079A (de) * 1972-05-26 1974-01-31
JPS5550395B2 (de) * 1972-07-08 1980-12-17
JPS5087784A (de) * 1973-12-08 1975-07-15
US3979765A (en) * 1974-03-07 1976-09-07 Signetics Corporation Silicon gate MOS device and method
JPS5928992B2 (ja) * 1975-02-14 1984-07-17 日本電信電話株式会社 Ｍｏｓトランジスタおよびその製造方法
JPS5222481A (en) * 1975-08-14 1977-02-19 Oki Electric Ind Co Ltd Method of manufacturing semiconductor device
JPS52124635A (en) * 1976-04-12 1977-10-19 Kishirou Igarashi Lift for carrying
JPS5342567A (en) * 1976-09-30 1978-04-18 Oki Electric Ind Co Ltd Semiconductor device and its production
US4402002A (en) * 1978-04-06 1983-08-30 Harris Corporation Radiation hardened-self aligned CMOS and method of fabrication
US4313768A (en) * 1978-04-06 1982-02-02 Harris Corporation Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate
US4506437A (en) * 1978-05-26 1985-03-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4455737A (en) * 1978-05-26 1984-06-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
JPS5548972A (en) * 1979-10-08 1980-04-08 Hitachi Ltd Insulation gate type electric field effective transistor
US4476479A (en) * 1980-03-31 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device with operating voltage coupling region
AT387474B (de) * 1980-12-23 1989-01-25 Philips Nv Verfahren zur herstellung einer halbleitervorrichtung
NL187328C (nl) * 1980-12-23 1991-08-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
CA1197926A (en) * 1981-12-16 1985-12-10 William D. Ryden Zero drain overlap and self-aligned contacts and contact methods for mod devices
US4486943A (en) * 1981-12-16 1984-12-11 Inmos Corporation Zero drain overlap and self aligned contact method for MOS devices
US4686000A (en) * 1985-04-02 1987-08-11 Heath Barbara A Self-aligned contact process
US4826781A (en) * 1986-03-04 1989-05-02 Seiko Epson Corporation Semiconductor device and method of preparation
US4748103A (en) * 1986-03-21 1988-05-31 Advanced Power Technology Mask-surrogate semiconductor process employing dopant protective region
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
EP0549055A3 (en) * 1991-12-23 1996-10-23 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device provided with a field effect transistor, and such a semiconductor device
US6344663B1 (en) * 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
JP3431647B2 (ja) 1992-10-30 2003-07-28 株式会社半導体エネルギー研究所 半導体装置とその作製方法およびメモリ装置の作製方法およびレーザードーピング処理方法
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
US6437416B1 (en) * 1996-04-12 2002-08-20 Cree Microwave, Inc. Semiconductor structure having a planar junction termination with high breakdown voltage and low parasitic capacitance
JPH09312391A (ja) * 1996-05-22 1997-12-02 Toshiba Corp 半導体装置およびその製造方法
US20080099796A1 (en) * 2006-11-01 2008-05-01 Vora Madhukar B Device with patterned semiconductor electrode structure and method of manufacture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1535286A (fr) * 1966-09-26 1968-08-02 Gen Micro Electronics Transistor semi-conducteur à oxyde métallique à effet de champ et son procédé de fabrication
US3544399A (en) * 1966-10-26 1970-12-01 Hughes Aircraft Co Insulated gate field-effect transistor (igfet) with semiconductor gate electrode
US3475234A (en) * 1967-03-27 1969-10-28 Bell Telephone Labor Inc Method for making mis structures
NL152707B (nl) * 1967-06-08 1977-03-15 Philips Nv Halfgeleiderinrichting bevattende een veldeffecttransistor van het type met geisoleerde poortelektrode en werkwijze ter vervaardiging daarvan.
US3616380A (en) * 1968-11-22 1971-10-26 Bell Telephone Labor Inc Barrier layer devices and methods for their manufacture
US3576478A (en) * 1969-07-22 1971-04-27 Philco Ford Corp Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode
NL164424C (nl) * 1970-06-04 1980-12-15 Philips Nv Werkwijze voor het vervaardigen van een veldeffect- transistor met een geisoleerde stuurelektrode, waarbij een door een tegen oxydatie maskerende laag vrijgelaten deel van het oppervlak van een siliciumlichaam aan een oxydatiebehandeling wordt onderworpen ter verkrijging van een althans gedeeltelijk in het siliciumlichaam verzonken siliciumoxydelaag.
US3673471A (en) * 1970-10-08 1972-06-27 Fairchild Camera Instr Co Doped semiconductor electrodes for mos type devices
US3699646A (en) * 1970-12-28 1972-10-24 Intel Corp Integrated circuit structure and method for making integrated circuit structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2502235A1 (de) * 1974-02-08 1975-08-14 Fairchild Camera Instr Co Ladungskopplungs-halbleiteranordnung

Also Published As

Publication number Publication date
JPS5122348B2 (de) 1976-07-09
CH554073A (de) 1974-09-13
FR2160534B1 (de) 1976-01-30
NL161305C (nl) 1980-01-15
JPS4863680A (de) 1973-09-04
DE2253702B2 (de) 1979-07-12
NL7116013A (de) 1973-05-22
CA970076A (en) 1975-06-24
NL161305B (nl) 1979-08-15
AU4887672A (en) 1974-05-16
US3849216A (en) 1974-11-19
AU474400B2 (en) 1976-07-22
GB1408180A (en) 1975-10-01
DE2253702C3 (de) 1980-03-06
IT982456B (it) 1974-10-21
FR2160534A1 (de) 1973-06-29
ES408758A1 (es) 1976-04-16

Similar Documents

Publication Publication Date Title
DE2253702A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3019850C2 (de)
DE2352762C2 (de) Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3011982C2 (de)
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2700873A1 (de) Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE4041050A1 (de) Integrierter schaltkreis
DE3779802T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2927227C2 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3015101C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee