DE2512373A1 - Sperrschicht-oberflaechen-feldeffekt- transistor - Google Patents
Sperrschicht-oberflaechen-feldeffekt- transistorInfo
- Publication number
- DE2512373A1 DE2512373A1 DE19752512373 DE2512373A DE2512373A1 DE 2512373 A1 DE2512373 A1 DE 2512373A1 DE 19752512373 DE19752512373 DE 19752512373 DE 2512373 A DE2512373 A DE 2512373A DE 2512373 A1 DE2512373 A1 DE 2512373A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- channel
- transistor
- thickness
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims description 6
- 230000004888 barrier function Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 239000003607 modifier Substances 0.000 claims description 5
- 238000012986 modification Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002674 ointment Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
- H01L29/78657—SOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
Description
Dipl.-lng. H. Sauerland · Di"\-lng. R. König - Dipl.-lng. K. Bergen
Patentanwälte ■ 4odo Düsseldorf 3O · CecilienaIIee 7S · Telefon 43373a
20. März 1975 29 866 B
RCA Corporation, 30 Rockefeller Plaza,
New York, Ν.Ύ. 10020 (V.St.A.)
"Sperrschicht-Oberflächen-Feldeffekt-Transistor"
Die Erfindung betrifft integrierte Halbleiterschaltungen,
bei denen dünne, schichtartige Körper oder Inseln aus Halbleitermaterial auf isolierenden Substraten angeordnet
sind»
Integrierte Hochleistungsschaltungen mit geringem Rauschen sind bisher in Siliziuminseln hergestellt worden, die
epitaktisch auf isolierenden Substraten, wie Saphir, gebildet wurden. Diese Schaltungen enthalten gewöhnlich
in getrennten Inseln auf dem Substrat gebildete Komplementär-Transistoren mit p- und n-Kanale Wenn diese
Transistoren als Steigerungs- oder Anreicherungs-Typ zur Anwendung kommen, wie dies in den meisten Digital-Schaltungen
der Fall ist, werden für die p- und n-Kanal-Transistoren
getrennte Inseln benötigt, die ursprünglich n- bzw«, p-leitend sind. Eine bekannte Möglichkeit,
eine derartige Struktur herzustellen besteht darin, eine erste Siliziumschicht eines Leitfähigkeitstyps
aufzuwachsen, Teile der Schicht wegzuätzen, wodurch Inseln eines Leitfähigkeitstyps entstehen, dann eine
zweite Siliziumschicht des entgegengesetzten Leitfähigkeitstyps in den Zwischenräumen zwischen den ersten
Inseln aufzuwachsen und diese zweite Schicht so zu ätzen, daß andere Inseln entstehen,,
509845/0702
Es sind auch Bauteile bekannt, bei denen Komplementär-Verhalten
mit Siliziuminseln nur eines Leitfähigkeitstyps erreicht wird, wodurch Herstellungsschritte eingespart
und eine verbesserte Ausbeute erzielt wird,, In diesen Bauteilen braucht ein Transistor eines Komplementärpaares
Source- und Drain-Bereiche eines den Inseln (wie sie anfänglich gebildet wurden), entgegengesetzten
Leitfähigkeitstyps und arbeitet als echter
Anreicherungstyp. Der andere Transistor enthält Source- und Drain-Bereiche des den Inseln (wie sie ursprünglich
gebildet wurden) gleichen Leitfähigkeitstyps und arbeitet in der sogenannten lrTief-Sperrschichtu-¥eise (deepdepletion).
Die anfängliche Dotierstoff-Konzentration und die Dicke des Halbleitermaterials, das Material
der Gate-Elektrode (doh. seine Arbeitsfunktion), und die Schaltungsbedingungen, d.ho die während des Schaltungsbetriebes
verwendeten Spannungshöhen, werden so gewählt, daß der Kanal dieses Transistors durch die
ganze Dicke des Halbleitermaterials verarmt werden kann, um die "Aus"-Bedingung des Bauteils herzustellen» Die
Verwendung dieser Bauteile ist dadurch erschwert worden, daß eine äußerst genaue Kontrolle der Dicke des
Halbleitermaterials und seines Dotierniveaus erforderlich geworden ist, um Bauteile mit einer solchen Ausbeute
zu erzeugen, daß in der Praxis die Herstellung ökonomisch wird.
Aufgabe der vorliegenden Erfindung ist es, hier einen Ausweg zu schaffen, insbesondere einen Weg zur Herstellung
derartiger Bauteile vorzuschlagen, deren Herstellung ohne Einbuße an Leistung und Qualität wesentlich
vereinfacht ist. Diese Aufgabe wird ausgehend von einem Halbleiterbauteil, bestehend aus einem isolierenden
Substrat, auf dem sich ein schichtförmiger
5 09845/0702
Körper aus Halbleitermaterial befindet, in dem Teile eines Oberflächen-Feldeffekt-Transistors liegen, zu
denen mit Abstand voneinander angeordnete Bereiche relativ hoher Leitfähigkeit gehören, wobei das Material des Körpers zwischen den genannten,Bereichen
denselben Leitfähigkeitstyp wie diese Bereiche besitzt gelöst durch einen ersten Kanalteil zunächst
der Oberfläche des Körpers mit relativ hoher Leitfähigkeit,
jedoch geringer als die der Bereiche, und mit einer bestimmten Dicke, die geringer als die des Körpers
und somit der Bereiche ist, und durch einen zweiten Kanalteil unterhalb des ersten Teils mit gegenüber
dem ersten Teil geringerer Leitfähigkeit«,
Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels wird die Erfindung näher erläutert«, Es zeigen:
Fig. 1 einen Teil eines schematischen Querschnitts durch ein integriertes Komplementär-Bauteil gemäß dem
Stand der Technik;
Fig. 2 einen der Fig. 1 ähnlichen Querschnitt eines erfindungsgemäßen
Bauteils; und
Fig. 3 und 4 Herstellungsstufen des erfindungsgemäßen
Verfahrens anhand von Teilquerschnitten0
Wie bereits erwähnt sind Halbleiterbauteile bekannt,
bei denen komplementäre η-Kanal- und p-Kanal-Oberflächen-Feldeffekt-Transistoren
in Halbleiterinseln hergestellt sind. Dies sind Bauteile, bei denen einer der Transistoren
als Anreicherungstyp und der andere Transistor als
sogenannter Verarmungstyp arbeitet. Ein typischer Aufbau eines derartigen Bauteils ist in Fig. 1 dargestellt
und mit der Bezugsziffer 10 bezeichnete
!5 09845/0702
Das Bauteil 10 besitzt ein Substrat 12 aus irgendeinem geeigneten monokristallinem isolierenden Material, vorzugsweise
ein Material wie einkristalliner Saphir, Chrom-dotiertes Galliumarsenid oder Spinell» Auf einer
Oberfläche 14 des Substrats kann eine Schicht aus einkristallinem Halbleitermaterial aufgewachsen werden.
Auf der Oberfläche 14 des Substrats 12 befinden sich zwei Transistoren 16 und 18. Der Transistor 16 weist
einen Halbleiterkörper 20 auf, der sich epitaktisch auf dem Substrat 12 befindet. Ähnlich weist der Transistor
18 einen Halbleiterkörper 22 epitaktisch auf dem Substrat 12 auf. Die Körper 20 und 22 besitzen anfänglich denselben
Leitfähigkeitstyp und denselben Grad an Leitfähigkeit β Im vorliegenden Fall sind die Körper 20 und 22
n-leitendo
Der Transistor 16 besitzt weiterhin mit Abstand voneinander
angeordnete Source- und Drain-Bereiche 24 und 26, im vorliegenden Fall p+-leitend, die im Körper 20 angeordnet
sind und zwischen sich einen Kanal 28 für Ladungsträger einschließen. Der Halbleiterkörper 20 ist
mit einer Isolierschicht 30 bedeckt, die vorzugsweise eine für einen Gate-Isolator geeignete Dicke und Zusammensetzung
besitzt. Eine Source-Elektrode 32 erstreckt
sich durch eine Öffnung 34 in der Oxidschicht 30 bis zum Kontakt mit dem Source-Bereich 24. Eine
Drain-Elektrode 36 erstreckt sich durch eine Öffnung
38 in der 0-xid-I so Ii er schicht 30 bis zum Kontakt mit
dem Drain-Bereich 26. Eine Gate-Elektrode 40 beispielsweise aus p+-leitendem polykristallinem Silizium
liegt auf der Schicht 30 über dem Kanal 28.
Der Transistor 18 besitzt mit Abstand voneinander angeordnete Source- und Drain-Bereiche 42 und 44, die
zwischen sich einen Kanal 46 für Ladungsträger ein-
509845/0702
schließen. Im vorliegenden Beispiel sind Source- und
Drain-Bereiche 42 und 44 n+-leitend„ Eine Isolierschicht
48, die der Isolierschicht 30 entspricht, bedeckt den Halbleiterkörper 22.
Eine Source-Elektrode 50 erstreckt sich durch eine Öffnung 52 in der Schicht 48 bis zum Kontakt mit dem
Source-Bereich 42 des Transistors 18. Im beschriebenen Beispiel erstreckt sich die Drain-Elektrode 36
des Transistors 16 auch durch eine Öffnung 54 in der
Schicht 48 bis zum Kontakt mit dem Drain-Bereich 44 des Transistors 18. Eine Gate-Elektrode 56 liegt auf
der Isolierschicht 48 oberhalb des Kanals 46„
Gemäß Figo 1 sind die beiden Transistoren 16 und 18
durch die schematisch dargestellten Verbindungen zu den zuvor beschriebenen verschiedenen Elektroden als ein
Inverter miteinander verbunden. Dazu gehört ein Anschluß 58, beschriftet mit Vrj, der mit der Source-Elektrode
32 des Transistors 16 verbunden ist« Ein Anschluß 60, beschriftet mit V^, ist mit der Source-Elektrode
50 des Transistors 18 verbunden. Die Indizes H und L lollen relativ hohe positive bzw. relativ
niedrige negative Spannungen bezeichnen. Ein Eingangs-Anschluß 62, gekennzeichnet mit V™, ist über einen
Leiter 64 mit beiden Gate-Elektroden 40 und 56 verbundene Ein Ausgangs-Anschluß 66, VQUT, ist mit der
Drain-Elektrode 36 verbundene Die Schaltung als Inverter
ist nur zur Illustration dargestellt, denn es ist selbstverständlich, daß andere Schaltungskombinationen
von zwei oder mehreren Komplementär-Transistoren vorgenommen werden können.
Die Arbeitsweise des Bauteils 10 als ein Inverter ist
509845/0702
folgende: Relativ hohe und relativ niedrige Speisespannungen werden an den Anschlüssen 58 "bzw. 60 angelegt.
Eine relativ hohe oder niedrige Spannung, d.h. eine Sprungfunktion, kann dann am Eingangs-Anschluß
angelegt werden. Wenn sich der Eingang 62 auf dem relativ hohen Spannungsniveau V11 befindet, ist der Transistor
16 ausgeschaltet, während der Transistor 18 eingeschaltet isto Der Transistor 18 ist in diesem Fall
wegen der relativ hohen Spannung an seiner Gate-Elektrode 56 eingeschaltet, er ist nicht verarmt und eine
Ohmtsche-Leitung besteht zxvischen seinen Source- und
Drain-Bereichen» Andererseits führt eine niedrige
Spannung zur Verarmung des Leitungskanals 46 des Transistors 18 und schaltet somit diesen Transistor aus,
wenn der Kanal über die Dicke des Körpers 22 völlig verarmt ist„ Mit einer hohen Spannung am Eingangs-Anschluß
62 ist der Ausgangs-Anschluß 66 effektiv mit dem Anschluß 60 gekuppelt und die Ausgangs-Leistung
ist niedrig.
Sofern eine relativ niedrige Spannung am Eingangs-Anschluß 62 anliegt, wird der Transistor 16 bis zur
"Einw-Bedingung angereichert, während der Transistor
18 bis zur "Aus"-Bedingung verarmt. In diesem Fall ist der Ausgangs-Anschluß 66 effektiv mit dem Anschluß
58 gekuppelt, so daß die Ausgangs-Leistung der Schaltung hoch ist. Auf diese Weise wird die Eingangsspannung umgekehrt (inverterf unktion), wie dies durch
die Spannungsniveau-Symbole neben den Bezeichnungen anSed-eutet i
Die Betriebsweise des Transistors 18 wird durch verschiedene Faktoren bestimmt. Folgende Gleichung
drückt das Verhältnis der Schwellenspannung des Transistors 18 zu diesen Faktoren aus:
509845/0702
(1)
OX S
Darin bedeuten:
VTH : die Schwellenspannung des Transistors 18;
VGSC: die Differenz der Austrittsarbeit zwischen
dem Material der Gate-Elektrode 56 und dem Material des Körpers 22;
t : die Dicke der Isolierschicht 48;
E die Dielektrizitätskonstante der Isolierox :
schicht 48;
q : die Ladung eines Elektrons;
q : die Ladung eines Elektrons;
N : die ruhende Konzentration an Leitfähigkeitsmodifizierer im Ladungsträgerkanal 46;
t : die Dicke des Körpers 22; und
E : die Dielektrizitätskonstante des Körpers 22e
Diese Gleichung "berücksichtigt nicht den Einfluß von
Oberflächenzuständen auf die Schwellenspannung. Wie allgemein "bekannt ist, können Oberflächenzustände (Q )
ss
die Schwellenspannung eines η-leitenden Bauteils des
5X
TT
Verarmungstyps um einen dem Ausdruck ox ss pro-
ox
portionalen Betrag reduzieren«, Wenn Q recht klein ge-
halten werden kann, wie dies in der Praxis möglich ist, kann dieser Faktor vernachlässigt werden. Die angegebene
Gleichung geht auch davon aus, daß der Halbleiterkörper 22 gleichförmig dotiert ist, wie dies auch bisher
der Fall gewesen ist. Eine Betrachtung dieser Gleichung zeigt, daß die Schwellenspannung in hohem
509845/0702
Maße von der Dicke des Halbleitermaterials und der Konzentration von darin enthaltenen Dotierstoffen
abhängig ist.
In Fig. 2 ist ein erfindungsgemäßes Bauteil dargestellt,
das insgesamt mit 70 bezeichnet ist„ Das Bauteil 70 besteht
aus einem Substrat 72 - ähnlich dem Substrat 12 des Bauteils 10 - auf dessen einer Oberfläche 74 zwei
Transistoren 76 und 78 vorgesehen sind. Der Transistor 76 arbeitet als Anreicherungstyp wie der Transistor
Er weist einen schichtförmigen Körper 80 aus Halbleitermaterial
auf, in dem mit Abstand voneinander zwei p+- Bereiche 82 und 84 vorgesehen sind, die sich vorzugsweise
durch die gesamte Dicke des Körpers 80 erstrecken und zwischen sich einen Ladungsträgerkanal 86 einschließen.
Der Kanal 86 besteht aus zwei Teilen 87 und 88. Der Kanalteil 88 ist relativ gering leitend, nahezu intrinsic;
der Teil 87 ist im vorliegenden Beispiel relativ hoch n-leitend.
Ein Isolierüberzug 90 bedeckt den Halbleiterkörper 80.
Eine Source-Elektrode 92 erstreckt sich durch eine Öffnung 93 im Überzug 90 bis zum Kontakt mit dem Source-Bereich
82 des Transistors 76. Eine Drain-Elektrode 94 erstreckt sich durch eine Öffnung 95 bis zum Kontakt
mit dem Drain-Bereich 84 des Transistors 76. Eine Gate-Elektrode 96 liegt auf dem Überzug 90 über dem
Kanalbereich 86. Die Zweiteiligkeit des Kanalbereichs stellt keine Vorteile für den p-Kanal-Transistor des
vorliegenden Ausführungsbeispiels dar, ist vielmehr zur Erleichterung der Herstellung vorgesehen, wie sich aus
der nachfolgenden Beschreibung ergeben wird.
Der n-Transistor 78 ist im vorliegenden Beispiel ein Bauteil des Verarmungstyps, wie der Transistor 18. Der
509845/0702
Transistor 78 weist einen schichtförmigen Körper 98 aus Halbleitermaterial auf, in dem mit Abstand voneinander
hochdotierte Bereiche 99 und 100 vorgesehen sind, die sich vorzugsweise durch die ganze Dicke des Körpers 98
erstrecken und zwischen sich einen Ladungsträgerkanal
102 einschließen. Der Kanal 102 ist in zwei Teile 103
bzw. 104 unterteilt, die in diesem Ausführungsbeispiel die gleiche Dicke und das gleiche Dotierprofil besitzen
wie die Kanalteile 87 und 88. Die Leitfähigkeit im Teil
103 ist geringer als die der Bereiche 99 und 100. Im Kanal 102 können weitere Teile vorgesehen sein, jedoch
sind im hier beschriebenen Ausführungsbeispiel nur zwei gezeigt, wobei der Teil 104 sich vom Teil 103 bis zum
Substrat 62 erstreckt. Ein Isolierüberzug 109 bedeckt den Halbleiterkörper 98. Eine Source-Elektrode 105 erstreckt sich durch eine Öffnung 106 im Überzug 109 bis
zum Kontakt mit dem Bereich 100 des Transistors 78, Die Drain—Elektrode 94 kann sich, wie im vorliegenden Beispiel,
ebenfalls durch eine Öffnung 107 im Überzug 109 bis zum Kontakt mit dem Bereich 99 des Transistors 78
erstrecken« Eine Gate-Elektrode 108, die wie die Gate-Elektrode 56 des Transistors 18 aus p+-leitendem polykristallinem
Silizium bestehen kann, befindet sich auf dem Überzug 109 über dem Ladungsträgerkanal 102.
Die oberen Kanalteile 87 und 103 der beiden Kanäle 86 bzw. 102 sind relativ hoch dotiert, während die unteren
Kanalteile 88 und 104 nur sehr leicht dotiert sind. Bei einem bekannten Bauteil, wie es in Fig. 1 dargestellt
ist, würden die gleichmäßig dotierten Kanalbereiche 28 und 46 gewöhnlich bis zu einem Niveau
von ungefähr 2 χ 10 ^ Atome/cnr dotiert sein. Bei
dem erfindungsgemäßen Bauteil 70 können die oberen Kanalteile 87 und 103 der Kanalbereiche 86 und 1q2
509845/0702
eine Dotierstoffkonzentration von ungefähr demselben Wert oder sogar größer, vorzugsweise Ms zu ungefähr
1 χ 10 Atome/cnr haben. Die unteren Kanalteile 88
und 104 der Kanalbereiche 86 bzwo 102 enthalten vorzugsweise
Leitfähigkeitsmodifizierer in einer Menge von ungefähr 10 D Atome/cm . Die Dicke der oberen Teile
87 und 103 sollte so gesteuert bzw, gewählt werden, daß sie zwischen ungefähr 3000 %. und ungefähr 6000 %.
liegt. Wie sich aus der nachfolgenden Beschreibung ergeben wird, ist die Gesamtdicke der Körper 80 und
98 im Bauteil 70 nicht kritisch und kann irgendwo zwischen ungefähr 4000 2. und ungefähr 12000 A* liegen» Es
sei darauf hingewiesen, daß unter Umständen die unteren Teile 88 und 104 sehr dünn sein können. Transistoren,
die in dünnen Epitaxialschichten mit einem "tieferen" Dotierungsprofil hergestellt sind, sind nicht so
gut wie Transistoren mit "flacheren« Dotierungsprofilen, so daß die Teile 88 und 104 vorzugsweise vorgesehen
sein sollten, auch wenn sie nur dünn sind.
Wie bereits erwähnt, beträgt die Konzentration an Leitfähigkeitsmodifizierern
in den unteren Teilen 88 und 104 der Kanalbereiche 86 bzw. 102 ungefähr 10 * Atome/cm <
Die zum Verarmen derartigen Materials erforderliche Gate-Spannung ist verglichen mit der Spannung, die notwendig
ist, um einen Bereich entsprechender Dicke mit
15 "5 Modifizierern auf einem 2 χ 10 Atome/cm -Niveau zu
verarmen, unbedeutend; es kann gezeigt werden, daß diese Verarmungsspannung nahezu zwei Größenordnungen
geringer ist. Es ist daher zulässig, den unteren Teil 104 als Faktor beim Spannungsbedarf zu vernachlässigen.
Infolge dessen kann die Gleichung für die Schwellenspannung beim Transistor 78 folgendermaßen lauten:
509845/0702
N
103
ox ^ " —s
wobei Vr111, VGSC, tQX, EQX, q. und Eg dieselbe Bedeutung
wie in der zuvor angegebenen Gleichung (1) haben; N^Q,
ist die Dotierkonzentration im Bereich 103 und ^03
ist die Dicke des Bereichs 103, Diese Gleichung ist unabhängig von der Gesamtdicke des Körpers 98. Bei der
Herstellung des Bauteils 70 kann daher mit verbesserter Ausbeute gerechnet werden, weil bisher die Kontrolle
der Dicke von auf einem isolierenden Substrat aufgebrachtem epitaktischem Material sowie der Dotierkonzentration
ein Problem dargestellt hat«, Dies führte zu unannehmbaren statistischen Unterschieden in der Schwellenspannung·
Die Erfindung führt dazu, daß die Schwellenspannung nur noch von der Dicke und Konzentration des oberen Teils
103 des Transistors 78 abhängt, und es wird aus der folgenden Beschreibung deutlich werden, daß diese Faktoren
sehr genau kontrolliert und gesteuert werden können, indem das Ionenimplantationsverfahren zur Herstellung
des Teils 103 eingesetzt wird«,
In den Fig. 3 und 4 sind einige Schritte zur Herstellung des erfindungsgemäßen Bauteils dargestellt. Bei der Herstellung
wird vorzugsweise von einem Plättchen oder Substrat 72 ausgegangen, das aus einem Material, wie
Saphir besteht, das das epitaktische Aufwachsen von Silizium unterstützt bzw. beschleunigt. Eine Oberfläche
74 des Substrats 72 ist parallel zu den kristallografischen (1TO2)-Ebenen im Saphir orientiert, und eine
Schicht 110 aus völligem Intrinsic-Silizium des n-Typs wird darauf aufgewachsen. Die Oberflächenorientierung
des Saphirs führt dazu, daß das Silizium in der Richtung der ^l00^-Achse wächst, so daß die obere Ober-
509845/0702
fläche 111 der Schicht 110 parallel zu den kristallografisehen
(100)-Ebenen verläuft. Die Bedingungen während des Aufwachsens sollten so eingestellt werden, daß
das Silizium auf ein Niveau von ungefähr 1O-^ Atome/cm
dotiert wirde Derartiges epitaktisches Aufwachsen ist grundsätzlich bekannt und kann mittels thermischer Zersetzung
von Silan (SiH,) durchgeführt werden. Es kann gegebenenfalls eine geringe Menge Phosphin (PH,) der
umgebenden Atmosphäre während des Auf Wachsens zugegeben werden, um sicherzustellen, daß das Silizium
η-leitend ist.
Als nächstes wird eine dünne Siliziumdioxidschicht auf der Oberfläche 111 der Siliziumschicht 110 gebildet.
Die Schicht 112 kann beispielsweise eine Siliziumdioxidschicht sein, die durch Erhitzen des Substrats
72 und der darauf befindlichen Schicht 110 auf eine Temperatur von ungefähr 8750C für eine Zeit von
ungefähr 15 Minuten, und zwar in einer oxydierenden Atmosphäre, die Dampf und einen geringen Anteil an gasförmigem
HCl enthält, gebildet wird» Dies führt zu einer sauberen Siliziumdioxidschicht mit einer Dicke von ungefähr
250 Ä.
Das Plättchen mit dem in Fig. 3 dargestellten Aufbau wird sodann einer konventionellen Ionenimplantation
ausgesetzt, wodurch eine Zone 114 aus stärker leitendem
Material an der Oberseite der Schicht 110 nahe der Oberfläche 111 gebildet wird„ Das Plättchen wird dabei
mit beschleunigten Ionen beschossen, wie dies durch die Pfeile 115 angedeutet ist. Die zum Einlagern erforderliche
Energie kann über einen weiten Bereich variieren; ihre Festlegung richtet sich nach dem
speziellen Dotierungsprofil, das für die Zone 114
509845/0702
gewünscht ist. Energieen zwischen ungefähr 50 Kev und
ungefähr 200 Kev können je nach Wunsch eingesetzt werdeno
Bei einem erfindungsgemäß hergestellten Ausführungsbeispiel wurde eine Implantationsenergie von 150 Kev angewandt;
auch eine Energie von 70 Kev führte zum gewünschten Erfolge
Der andere für die Implantation erforderliche Parameter ist die Dosierung«, Auch hier kann variiert werden, und
11 die Dosierung kann irgendwo zwischen ungefähr 1x10
Atome/cm und ungefähr 5 x 10 Atome/cm liegen. Bei dem im vorigen Absatz erwähnten speziellen Beispiel,
bei dem die Energie 150 Kev betrug, führte eine Dosie-
11 /2
rung von 1,4 χ 10 Atome/cm zu guten Ergebnissen hinsichtlich der Erzielung der gewünschten Dotierkon-
rung von 1,4 χ 10 Atome/cm zu guten Ergebnissen hinsichtlich der Erzielung der gewünschten Dotierkon-
15 /3 zentration im 2 χ 10 J Atome/cm -Niveau, und zwar ohne
bemerkenswerten Schaden für das Silizium. Eine ähnliche Dosierrate wurde bei der Implantation mit 70 Kev angewandt.
Nachdem die Zone 114 in der Schicht 110 in der zuvor beschriebenen Weise hergestellt ist, können bekannte
Verfahren angewandt werden, um die Transistoren 76 und 78 des fertigen Bauteils 70 zu bilden. Obgleich
die vorstehende Beschreibung sich auf die Herstellung eines Transistors 78 des n-Verarmungstyps in einem
komplementären integrierten Bauteil beschränkt hat, sei darauf hingewiesen, daß im Rahmen der Erfindung
auch Transistoren des p-Typs herstellbar sind, wobei dann statt einer η-Epitaxialschicht eine solche des
P-Typs verwendet wird. Es muß jedoch dafür Sorge getragen
werden, daß ein Gate-Material ausgesucht wird, das mit dem p-Silizium verträglich ist, und zwar wegen
der Kritikalität der Differenz der Austrittsarbeit Vq.sc
509845/0702
zwischen dem Gate-Material und dem Silizium in den angegebenen Gleichungen. Für Yerarmungsbauteile des
p-Typs können als Gate-Materialien Aluminium oder n+- dotiertes polykristallines Silizium verwendet werden.
Verarmungsbauteile des η-Typs können mit verschiedenen Gate-Materialien hergestellt werden, zu denen beispielsweise
polykristallines ρ —Silizium gehörte
509845/0702
Claims (1)
- 251237*RCA Corporation, 30 Rockefeller Plaza,New York, N.Ye 10020 (V.St.A.)Patentansprüche;1. tflalbleiterbauteil, bestehend aus einem isolierendenSubstrat, auf dem sich ein schichtförmiger Körper aus Halbleitermaterial befindet, in dem Teile eines Oberflächen-Feldeffekt-Transistors liegen, zu denen mit Abstand voneinander angeordnete Bereiche relativ hoher Leitfähigkeit gehören, wobei das Material des Körpers zwischen den genannten Bereichen denselben Leitfähigkeitstyp wie diese Bereiche besitzt, gekennzeichnet durch einen ersten Kanalteil (103) zunächst der Oberfläche des Körpers (98) mit relativ hoher Leitfähigkeit, jedoch geringer als die der Bereiche (99, 100), und mit einer bestimmten Dicke, die geringer als die des Körpers (98) und somit der Bereiche (99» 100) ist, und durch einen zweiten Kanalteil (104) unterhalb des ersten Teils (103) mit gegenüber dem ersten Teil (103) geringerer Leitfähigkeit«,2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet , daß sich der zweite Kanalteil (104) vom ersten Kanalteil (103) bis zum Substrat (72) erstreckt.3ο Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß das Halbleitermaterial monokristallines Silizium ist.509845/0702Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet , daß der Körper (98) eine Dicke von ungefähr ein Mikrometer besitzt, daß sich die Bereiche (99, 100) durch die Dicke des Körpers (98) erstrecken, wobei der erste Teil (103) Leitfähigkeitsmodifizierer in großem Umfang in einer Dichte von ungefähr 10 Atome/cm-3 enthält, während der zweite Teil (104) zumindest über einen großen Teil seinesΛ-Z -ZVolumens eine Modifizierdichte von ungefähr 10 D Atome/cm besitzt.5. Verfahren zum Herstellen eines Halbleiterbauteils gemäß einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß eine auf einem isolierenden Saphirsubstrat vorgesehene Epitaxialschicht aus halbleitendem Silizium zunächst gleichförmig über ihr Volumen auf eine Dichte von ungefähr 101·5 Atome/cm3 dotiert wird, daß Leitfähigkeitsmodifizierer in einen Teil der Siliziumschicht nahe der Oberfläche bis zu einer maximalen Tiefe, und zwar geringer als die Dicke der Schicht, und bis zu einer Konzentration von ungefähr 10 Atome/cm implantiert werden, und daß in dieser Schicht in an sich bekannter Weise ein Oberflächen-Feldeffekt-Transistor hergestellt wird0509845/0702
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PH7719509A PH12343A (en) | 1975-03-21 | 1977-03-01 | Novel substituted thionophosphonic acid dialkyl esters and their use as insecticides |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/462,494 US3958266A (en) | 1974-04-19 | 1974-04-19 | Deep depletion insulated gate field effect transistors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2512373A1 true DE2512373A1 (de) | 1975-11-06 |
DE2512373B2 DE2512373B2 (de) | 1978-08-10 |
Family
ID=23836618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2512373A Withdrawn DE2512373B2 (de) | 1974-04-19 | 1975-03-21 | Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone |
Country Status (14)
Country | Link |
---|---|
US (1) | US3958266A (de) |
JP (1) | JPS5436033B2 (de) |
BE (1) | BE827147A (de) |
BR (1) | BR7501870A (de) |
CA (1) | CA1024266A (de) |
CH (1) | CH592963A5 (de) |
DE (1) | DE2512373B2 (de) |
FR (1) | FR2268361B1 (de) |
GB (1) | GB1465244A (de) |
IN (1) | IN144098B (de) |
IT (1) | IT1034492B (de) |
NL (1) | NL7503726A (de) |
SE (1) | SE402035B (de) |
SU (1) | SU679168A3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862237A (en) * | 1983-01-10 | 1989-08-29 | Seiko Epson Corporation | Solid state image sensor |
Families Citing this family (88)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5179371A (de) * | 1974-12-18 | 1976-07-10 | Suwa Seikosha Kk | |
JPS51135373A (en) * | 1975-05-20 | 1976-11-24 | Agency Of Ind Science & Technol | Semiconductor device |
JPS605069B2 (ja) * | 1976-05-28 | 1985-02-08 | 工業技術院長 | Sos半導体装置 |
US4096509A (en) * | 1976-07-22 | 1978-06-20 | The United States Of America As Represented By The Secretary Of The Air Force | MNOS memory transistor having a redeposited silicon nitride gate dielectric |
US4097314A (en) * | 1976-12-30 | 1978-06-27 | Rca Corp. | Method of making a sapphire gate transistor |
US4091527A (en) * | 1977-03-07 | 1978-05-30 | Rca Corporation | Method for adjusting the leakage current of silicon-on-sapphire insulated gate field effect transistors |
US4070211A (en) * | 1977-04-04 | 1978-01-24 | The United States Of America As Represented By The Secretary Of The Navy | Technique for threshold control over edges of devices on silicon-on-sapphire |
US4104087A (en) * | 1977-04-07 | 1978-08-01 | The United States Of America As Represented By The Secretary Of The Air Force | Method for fabricating MNOS memory circuits |
JPS5433679A (en) * | 1977-08-22 | 1979-03-12 | Agency Of Ind Science & Technol | Semiconductor intergrated circuit on insulation substrate |
US4183033A (en) * | 1978-03-13 | 1980-01-08 | National Research Development Corporation | Field effect transistors |
US4196443A (en) * | 1978-08-25 | 1980-04-01 | Rca Corporation | Buried contact configuration for CMOS/SOS integrated circuits |
US5191396B1 (en) * | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
JPS55160457A (en) * | 1979-03-30 | 1980-12-13 | Toshiba Corp | Semiconductor device |
US5130767C1 (en) * | 1979-05-14 | 2001-08-14 | Int Rectifier Corp | Plural polygon source pattern for mosfet |
DE3028718C2 (de) * | 1979-07-31 | 1982-08-19 | Sharp K.K., Osaka | Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung |
IT1131790B (it) * | 1979-08-20 | 1986-06-25 | Rca Corp | Complesso universale di collegamento interno per circuiti integrati cmos/sos ad alta densita' |
US4253162A (en) * | 1979-08-28 | 1981-02-24 | Rca Corporation | Blocked source node field-effect circuitry |
US4276688A (en) * | 1980-01-21 | 1981-07-07 | Rca Corporation | Method for forming buried contact complementary MOS devices |
GB2140617B (en) * | 1980-03-03 | 1985-06-19 | Raytheon Co | Methods of forming a field effect transistor |
US4523368A (en) * | 1980-03-03 | 1985-06-18 | Raytheon Company | Semiconductor devices and manufacturing methods |
US4336550A (en) * | 1980-03-20 | 1982-06-22 | Rca Corporation | CMOS Device with silicided sources and drains and method |
US4277884A (en) * | 1980-08-04 | 1981-07-14 | Rca Corporation | Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands |
US4418470A (en) * | 1981-10-21 | 1983-12-06 | General Electric Company | Method for fabricating silicon-on-sapphire monolithic microwave integrated circuits |
FR2524714B1 (fr) * | 1982-04-01 | 1986-05-02 | Suwa Seikosha Kk | Transistor a couche mince |
JPS58186961A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 半導体装置 |
JPS59201460A (ja) * | 1983-04-30 | 1984-11-15 | Sharp Corp | Cmos△fet集積回路の製造方法 |
US5111260A (en) * | 1983-06-17 | 1992-05-05 | Texax Instruments Incorporated | Polysilicon FETs |
US4575746A (en) * | 1983-11-28 | 1986-03-11 | Rca Corporation | Crossunders for high density SOS integrated circuits |
SE461490B (sv) * | 1987-08-24 | 1990-02-19 | Asea Ab | Mos-transistor utbildad paa ett isolerande underlag |
GB2233822A (en) * | 1989-07-12 | 1991-01-16 | Philips Electronic Associated | A thin film field effect transistor |
RU2130668C1 (ru) * | 1994-09-30 | 1999-05-20 | Акционерное общество закрытого типа "VL" | Полевой транзистор типа металл - диэлектрик-полупроводник |
US5869371A (en) * | 1995-06-07 | 1999-02-09 | Stmicroelectronics, Inc. | Structure and process for reducing the on-resistance of mos-gated power devices |
US5614433A (en) * | 1995-12-18 | 1997-03-25 | International Business Machines Corporation | Method of fabricating low leakage SOI integrated circuits |
US20070040222A1 (en) * | 2005-06-15 | 2007-02-22 | Benjamin Van Camp | Method and apparatus for improved ESD performance |
JP5128064B2 (ja) | 2005-06-17 | 2013-01-23 | 国立大学法人東北大学 | 半導体装置 |
US8273617B2 (en) * | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
US8377783B2 (en) | 2010-09-30 | 2013-02-19 | Suvolta, Inc. | Method for reducing punch-through in a transistor device |
US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
WO2013022753A2 (en) | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Semiconductor devices having fin structures and fabrication methods thereof |
US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
WO2014071049A2 (en) | 2012-10-31 | 2014-05-08 | Suvolta, Inc. | Dram-type device with low variation transistor peripheral circuits, and related methods |
US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
US8994415B1 (en) | 2013-03-01 | 2015-03-31 | Suvolta, Inc. | Multiple VDD clock buffer |
US8988153B1 (en) | 2013-03-09 | 2015-03-24 | Suvolta, Inc. | Ring oscillator with NMOS or PMOS variation insensitivity |
US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
US9112495B1 (en) | 2013-03-15 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit device body bias circuits and methods |
US9449967B1 (en) | 2013-03-15 | 2016-09-20 | Fujitsu Semiconductor Limited | Transistor array structure |
US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
US8976575B1 (en) | 2013-08-29 | 2015-03-10 | Suvolta, Inc. | SRAM performance monitor |
US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1261723A (en) * | 1968-03-11 | 1972-01-26 | Associated Semiconductor Mft | Improvements in and relating to semiconductor devices |
US3789504A (en) * | 1971-10-12 | 1974-02-05 | Gte Laboratories Inc | Method of manufacturing an n-channel mos field-effect transistor |
-
1974
- 1974-04-19 US US05/462,494 patent/US3958266A/en not_active Expired - Lifetime
-
1975
- 1975-03-11 IN IN466/CAL/75A patent/IN144098B/en unknown
- 1975-03-14 SE SE7502893A patent/SE402035B/xx unknown
- 1975-03-18 CA CA222,386A patent/CA1024266A/en not_active Expired
- 1975-03-20 GB GB1170175A patent/GB1465244A/en not_active Expired
- 1975-03-21 IT IT21526/75A patent/IT1034492B/it active
- 1975-03-21 DE DE2512373A patent/DE2512373B2/de not_active Withdrawn
- 1975-03-24 FR FR7509161A patent/FR2268361B1/fr not_active Expired
- 1975-03-25 BE BE154734A patent/BE827147A/xx unknown
- 1975-03-26 CH CH389875A patent/CH592963A5/xx not_active IP Right Cessation
- 1975-03-27 NL NL7503726A patent/NL7503726A/xx not_active Application Discontinuation
- 1975-03-27 JP JP3773775A patent/JPS5436033B2/ja not_active Expired
- 1975-03-31 BR BR2384/75A patent/BR7501870A/pt unknown
- 1975-04-18 SU SU752129165A patent/SU679168A3/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862237A (en) * | 1983-01-10 | 1989-08-29 | Seiko Epson Corporation | Solid state image sensor |
Also Published As
Publication number | Publication date |
---|---|
CH592963A5 (de) | 1977-11-15 |
FR2268361A1 (de) | 1975-11-14 |
DE2512373B2 (de) | 1978-08-10 |
JPS50137688A (de) | 1975-10-31 |
AU7947975A (en) | 1976-09-30 |
FR2268361B1 (de) | 1979-03-16 |
JPS5436033B2 (de) | 1979-11-07 |
US3958266A (en) | 1976-05-18 |
NL7503726A (nl) | 1975-10-21 |
BE827147A (fr) | 1975-07-16 |
GB1465244A (en) | 1977-02-23 |
SE7502893L (sv) | 1975-10-20 |
CA1024266A (en) | 1978-01-10 |
SU679168A3 (ru) | 1979-08-05 |
SE402035B (sv) | 1978-06-12 |
IT1034492B (it) | 1979-09-10 |
BR7501870A (pt) | 1976-03-09 |
IN144098B (de) | 1978-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2512373A1 (de) | Sperrschicht-oberflaechen-feldeffekt- transistor | |
DE19822763B4 (de) | Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung | |
DE2455730C3 (de) | Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell | |
DE10066412B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE3500528C2 (de) | Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren | |
DE2524263C2 (de) | Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate | |
DE2734694A1 (de) | Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung | |
DE2047777A1 (de) | Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung | |
DE19809554A1 (de) | Siliziumkarbidhalbleitervorrichtung | |
DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
DE2326751A1 (de) | Halbleiter-speichervorrichtung und feldeffekttransistor, der fuer die verwendung in dieser vorrichtung geeignet ist | |
DE2253702A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung | |
DE2429705A1 (de) | Halbleiteranordnung | |
DE2441432B2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE3530773A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE2160427B2 (de) | Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE102009031314B4 (de) | Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben | |
DE3440674A1 (de) | Feldeffekt-transistor | |
DE3324332A1 (de) | Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat | |
DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
DE19818518C2 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE112005001048B4 (de) | Halbleitervorrichtung mit einer Abstandsschicht, die mit langsamer diffundierenden Atomen dotiert ist als das Substrat, Verfahren zur Herstellung einer solchen Halbleitervorrichtung, Metalloxid-Halbleiter und Halbleiterstruktur | |
DE102018217628B4 (de) | Halbleiterbauelement und Halbleiterscheibe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHN | Withdrawal |