DE2524263C2 - Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate - Google Patents

Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate

Info

Publication number
DE2524263C2
DE2524263C2 DE2524263A DE2524263A DE2524263C2 DE 2524263 C2 DE2524263 C2 DE 2524263C2 DE 2524263 A DE2524263 A DE 2524263A DE 2524263 A DE2524263 A DE 2524263A DE 2524263 C2 DE2524263 C2 DE 2524263C2
Authority
DE
Germany
Prior art keywords
conductivity type
impurity
source
drain regions
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2524263A
Other languages
English (en)
Other versions
DE2524263A1 (de
Inventor
Daniel Ching San Jose Calif. Hu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE2524263A1 publication Critical patent/DE2524263A1/de
Application granted granted Critical
Publication of DE2524263C2 publication Critical patent/DE2524263C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung gemäß dem Oberbegriff des Anspruchs 1.
Komplementäre Feldeffekt-Schaltungsanordnungen enthalten η-Kanal- und p-Kanal-Feldeffekt-Transistoren — im folgenden auch als Elemente bezeichnet —, welche so gekoppelt sind, daß die Source oder der Drain eines Elements mit der Source bzw. dem Drain des anderen Elements verbunden sind. Dabei befindet sich eines der Elemente im Betriebszustand, während das andere abgeschaltet ist. Wenn die Arbeitsbedingungen der Schaltung verlangen, daß das arbeitende- Element abschaltet, dann wird dasjenige Element, welches vorher abgeschaltet war, in den Betriebszustand versetzt, und zwar aufgrund der Verbindung der Sources und/oder der Drains beider Elemente. Dieses technische Konzept wurde erstmalig von Wanlass in der US-PS 33 56 858 beschrieben. Der besondere Vorteil ist, daß keine zusätzliche Leistung erforderlich ist, um die Elemente zu schalten. Das Schalten ist eine der Arbeitsweise der Schaltung innewohnende Eigenschaft.
Die normalerweise verwendeten komplementären Feldeffektelemente werden als Leiter-Isolator-Halbleiter-Strukturen hergestellt, wobei Verbindungen zwisehen bestimmten Sources oder Drains der n-Kanal- und p-Kanal-Elemente vorhanden sind. Die Leiter können aus Metall oder leitfähigem polykristallinen Silizium bestehen. Der überwiegend verwendete Isolator ist Siliziumdioxid, und als Halbleitersubstrat wird überwiegend Einkristallsilizium verwendet. Komplementäre Metall-Oxid-Halbleiter-Strukturen (CMOS) werden auf einem Substrat mit η-Leitung, im folgenden auch mit n-Leitfähigkeit bezeichnet, und nicht auf einem Substrat
mil p-Leitung, im folgenden auch mit p-Leitfähigkeit bezeichnet, hergestellt, weil es bei Strukturen dieser Art leichter ist, die geforderten Schwellcnspanrningen für die komplementären n-Kanal-Klcmente und p-Kanai-Elemenlc zu erhalten. Den p-Potentialtopf, welcher für das n-Kanal-Komplement erforderlich ist, erhält man durch Eindiffundieren eines leicht dotierten p-Gebietes in das η-Substrat. Bei einigen Anordnungen werden alle n-Kanal-Elemente in einem gemeinsamen p-Topf hergestellt, und p-Kanal-Elemente werden in dem n-Substrat so ausgebildet, daß ein großer Teil des gesamten Bereiches von Zwischenverbindungen zwischen den n-Kanal- und den p-Kanal-£lementen eingenommen wird. Wenn einzelne p-Töpfe bei den n-Kanal-Elementen vorhanden sind, wird die Isolation der p-Kanal-Feldeffekt-Transistoren in manchen Fällen durch stark dotierte Kanal-Stop-Gebiete gebildet. Diese Kanal-Stop-Gebiete beanspruchen einen großen Teil des Oberflächenbereichs des Halbleiterplättchens, sie beeinträchtigen die Arbeitsgeschwindigkeit und begrenzen den Spannungsbereich. In neuerer Zeit ist polykristallines Silizium anstelle von Metall für die Gate-Elektroden der Elemente verwendet worden, aber obwohl geringe Verbesserungen hinsichtlich der Ausgieichsvorgänge erreicht wurden, konnte man keine nennenswerte Herabsetzung des beanspruchten Flächenbereichs erzielen. Auch ist zu beachten, daß das übliche Dotierungsmittel, nämlich Bor, welches in das polykristalline Silizium eingebaut wird, um es leitfähig zu machen und einen niedrigen Schwellenwert zu erhalten, die Eigenschaft hat, daß es durch das Gateoxid bei Anwesenheit von Wasserstoff hindurchdiffundieren und die Eigenschaften des Elements verschlechtern kann. Hinzu kommt, daß bei herkömmlichen CMOS-Elementen eine Störstoffwanderung sowohl durch das Gate- als auch durch das Feldoxid erfolgt, und dies führt zu einer Verschlechterung der Betriebseigenschaften. Schließlich werden durch die Anwesenheit unkontrollierter Beträge fester Oberflächenzustandsladungen, welche im Regelfall durch nichtstöchiometrische Zusammensetzung des S1O2 bedingt sind, die Betriebseigenschaften der Elemente ebenfalls beeinträchtigt.
Ein wesentliches Erfordernis bei der Herstellung von komplementären p-Kanal- und n-Kanal-Elememen in dem gleichen Halbleiter-Substrat ist die jeweilige Abgrenzung der Source/Drain-Gebiete der betreffenden Elemente und die Einführung geeigneter Störstoffe in diese Gebiete. Dieses Erfordernis begrenzt die Ausbringung, da die Kompliziertheit des Verfahrens der erreichbaren Ausbringung entspricht. Es ist daher erwünscht, die Source/Drain-Gebiete von sowohl p-Kanal- als auch n-Kanal-Elementen bei Anwendung der gleichen Verfahrensschritte auszubilden.
In der Transistortechnik ist es bekannt, daß eine Ver größerung der Breite des Raumladungsgebiets, welches einen Halbleiterübergang umgibt, einer Erhöhung der Lawinendurchbruchspannung des Übergangs entspricht. Eine Vergrößerung der Breite des Raumladungsgebiets kann erreichi werden durch Herabsetzen der Hintergrundkonzentra'ion des Substrats, in dem der Übergang gebildet ist, oder durch Herabsetzen der allgemeinen Stärke der Dotierung des diffundierten Gebiets oder wenigstens der Steigung des Dotierungsprofils dieses Gebiets in der Nähe des Übergangs. Bei Feldeffekt-Elementen kann ein Durchbruch durch den Übergang des Drain und des Ge?amtsubstrats unter hoher Belastung auftreten. Bei CMOS-Anordnungen, bei denen das n-Kanal-Element in einem implantierten p-Topf ausgebildet ist, könnte ein Durchbruch durch den n-Drain/p-Topf-Übergang erfolgen.
Durch die DE-OS 22 18 b&Q ist es bekanntgeworden, eine komplementäre Feldeffekt-Trnnsistoranordniing mit isolisrtem Gate und mit n-Kanal und p-Kanal-Elementen in dem gleichen Halbleitersubstrat dadurch herzustellen, daß ein Topf eines ersten Leitfähigkeitstyps in einem Substrat eines zweiten, entgegengesetzten Leitfähigkeitstyps ausgebildet wird; innerhalb des Topfes wird ein Isolierschicht-Feldeffekttransistor mit einem ersten Kanal-Leitfähigkeitstyp ausgebildet.
Im Zusammenhang mit dem in dieser Schrift beschriebenen Verfahren ist jedoch von Bedeutung, daß das Source/Drain-Gebiet des p-Kanal-Feldeffekttransistors in einer ersten Reihe von Verfahrensschritten hergestellt wird, während das Source-Drain-Gebiet des n-Kanal-Feldeffekttransistors in einer anderen Reihe von Verfahrensschritten hergestellt wird. Das bedeutet, daß zwei getrennte Verfahrensschritte der Maskierung erforderlich sind, die aus einer größeren Zahl einzelner Teilschritte bestehen, also unter anderem dem Aufbringen einer gleichmäßigen Schicht aus Fotolack, selektivem Belichten des Fotolacks durch Strahlung einer geeigneten Wellenlänge. Entwickeln des Fotolacks zur Darstellung des gewünschten Musters, Ausführung ei nes aktiven Verfahrens-Teilschritts, beispielsweise Diffusion oder Ausbildung von Metallkontakten, und Entfernen des Fotolacks.
Nun ist die Ausbeute und somit die Wirtschaftlichkeit, aber auch das erzeugte Produkt, eines Verfahrens zum Herstellen integrierter Halbleiterschaltungsanordnungen abhängig von der Zahl der Bearbeitungsschritte, die zur Herstellung erforderlich sind. Je größer die Zahl der Verfahrensschritte ist, um so ungünstiger ist das Verfahren sowohl hinsichtlich der Qualität der erzeugten Produkte als auch der Höhe der Ausbeute, der Kosten usw. Der Erfolg eines Verfahrens zur Herstellung von integrierten Halbleiterschaltungsanordnungen ist von vielen Faktoren abhängig, aber einer der wesentlichsten dieser Faktoren ist die Ausbringung einwandfrei arbeitender integrierter Schaltungen. Es wäre daher ein wesentlicher Vorteil, über ein Verfahren zu verfugen, das durch die Eliminierung eines Maskierungsschrittes und damit der großen Zahl entsprechender Teil-Verfahrensschritte, die ein Maskierungsschritt erfordert, eine höhere Ausbringung ermöglicht.
Aufgabe der Erfindung ist es daher, bei einem Verfahren gemäß dem Oberbegriff des Anspruchs 1 die Zahl der erforderlichen Teilschritte der Herstellung zu reduzieren, und zugleich soll am fertigen Bauelement zwischen dem Halbleitermaterial des Topfes und der Drain-Zone des in dem Topf angeordneten Feldeffekttransistors eine hohe Spannung angelegt werden können, bevor es zum Durchbruch des zwischen der Drain-Zone und dem Topf liegenden pn-Überganges kommt.
Die der Erfindung zugrundeliegende Aufgabe wird gelöst durch die Merkmale im kennzeichnenden Teil des Anspruchs 1 im Zusammenwirken mit den Merkmalen des Oberbegriffs. Die Unteransprüche beziehen sich auf Verbesserungen und weitere Ausbildungen des Verfahrens nach dem Anspruch 1.
Aus der US-PS 36 31 312 ist es bekannt, daß ein Konzentrationsprofil mit linearem Gradienten in dem Drain-Gebiet ein Verarmungsgebiet erzeugt, das sich weiter in das Drain-Gebiet hinein erstreckt, als es der Fall wäre, wenn höher dotierte Drain-Gebiete verwendet würden, und aus der DE-AS 11 04 07O ist bei einem Verfahren zur Herstellung einer eine eigenleitende oder
nahezu eigenleitende Zone aufweisenden Halbleitertriode das Prinzip der Rückdotierung bekannt.
Die Erfindung bietet gegenüber dem bekannten Stand der Technik den Vorteil, daß ein verstärktes Raumladungsgebiet an dem p-Topf-Übergang zur Verfugung steht, so daß die Durchbruchsspannung des Übergangs verbessert wird, und ein weiterer wesentlicher Vorteil ist, daß dieses Ergebnis nicht durch Erhöhung der Zahl der Verfahrensschritte erreicht wird, und es wird auch nicht erreicht mit der gleichen Zahl der Verfahrensschritte, sondern mit einer wesentlichen Reduzierung der Zahl der Teilschritte, so daß die Ausbeute mit allen damit zusammenhängenden Vorteilen verbessert wird.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher beschrieben.
Fig. 1 zeigt einen Zwischen-Verfahrensschritt nach selektiver Ausbildung einer Schicht 12 aus Siliziumdioxid auf einem n-Substrat 10, selektivem Ausbilden eines Gebiets 14 aus Oxidmaskenmaterial und Einbringen eines Feldimplantats in Gebiete 17a, 17cund 17e.
F i g. 2 zeigt den Gegenstand nach F i g. 1 nach Aufwachsen eines isoplanaren Isolieroxids 20, Entfernen des Oxidmaskenmaterials 14 und der Schicht aus Siliziumdioxid 12, Aufbringen einer Fotoresistschicht 21 und Einbringen von p-Topf-Doppelionenimplantat 23c/.
F i g. 3 zeigt den Gegenstand der F i g. 2 nach thermischem Eintreiben des p-Topf-lmplantats zur Ausbildung von p-Topf 23c/und des Feldimplantats zur Ausbildung ausgedehnter Feldimplantatgebiete 17a, 17c und 17e, thermischem Aufwachsen des Gateoxids 30 und Aufbringen einer polykristallinen Siliziumschicht 31.
F i g. 4 zeigt den Gegenstand der F i g. 3 nach Begrenzen der Gateelektroden aus polykristallinem Silizium, allgemeinem Voraufbringen von ρ+ -Störstoffen in die Source/Drain-Gebiete der p-Kanal- und -n-Kanal-Elemente. und Wiederoxidieren der freigelegten Oberflächen des Substrats durch thermisches Aufwachsen.
F i g. 5 zeigt den Gegenstand der F i g. 4 nach Entfernen der thermisch aufgewachsenen Reoxidationsschicht auf dem freigelegten Substrat des n-Kanal-Elements durch einen Verfahrensschritt der Maskierung, und Voraufbringen von η +-Störstoffen in die Source/Drain-Gebiete des n-Kanal-EIements.
F i g. 6 zeigt den Gegenstand der F i g. 5 nach Aufbringen zusätzlichen Isoliermaterials, Phosphorgetterung und Source/Drain-Eintreiben sowie Öffnen elektrischer Kontaktfenster.
F i g. 7 zeigt den Gegenstand der F i g. 6 nach Anbringen nnrl Begrenzen leitfähiger Verbindungen zum Verbinden eines p^-Source/Drain-Gebiets des p-Kanal-Elements mit einem n + -Source/Drain-Gebiet des n-Kanal-Elements und zum Anbringen äußerer elektrischer Anschlüsse.
F i g. 8 ist eine graphische Darstellung, welche die Störstoffkonzentration als Funktion der Tiefe in einem idealisierten n*-Source/Drain-Gebiet in einem n-Kanal-Element zeigt
F i g. 9 zeigt die Anordnung von Raumladungsgebieten am np-Übergang der F i g. 8.
In F i g. 1 ist ein Substrat 10 dargestellt, das bei der zu beschreibenden bevorzugten Ausführungsform aus Silizium vom n-Leitfähigkeitstyp besteht Bei Verwendung eines Substrats vom n-Leitfähigkeitstyp und einem entsprechenden p-Topf sind die Schwellenspannungen der beiden komplementären Elemente enger einander angepaßt als es bei Elementen in einem Substrat mit p-Leitfähigkeit und entsprechendem η-Topf der Fall wäre, wenn man den kompensierenden Effekt einer p-Topf-Implantation berücksichtigt. In einem p-Substrat mit n-Topf ausgebildete komplementäre Elemente könnten angepaßte Schwellenspannungen haben, wenn ein zusätzlicher Störstoff unterhalb des Gates des p-Kanal-Elements eingebracht wurde. Unter dieser Voraussetzung bezieht sich die vorliesende Beschreibung in einem η-Substrat mit zugehörigem p-Topf ausgebildeter komplementärer Feldeffektelemente auch auf in einem
ιό p-Substrat mit zugeordnetem η-Topf ausgebildete komplementäre Feldeffektelemente bei entsprechender Substitution analoger Verfahrensschritte.
Auf die Oberfläche des Substrats 10 wird eine Schicht aus Maskenmaterial 14 aufgebracht. Dieses Material dient zum Maskieren der aktiven Element-Gebiete beim Aufwachsen von Isoliergebieten. Es hat sich als vorteilhaft erwiesen, eine Schicht aus Siliziumdioxid 12 zwischen dem Maskenmaterial 14 und dem Siliziumsubstrat 10 anzuordnen, um das Auftreten von Defekten in dem Substrat beim Abkühlen zu vermeiden und eine Geometrie zu erhalten, die für die isoplanaren Oxidinseln besser und vorteilhafter ist. Die Einfügung einer Süiziumdioxidschicht 12 scheint die strukturellen Spannungen zu reduzieren, welche bei Abkühlung auf das Substrat einwirken. Wenn beispielsweise das Maskenmaterial 14 Siliziumnitrid (S13N4) ist, so werden bei der Süiziumdioxidschicht 12 Druckkräfte und bei dem Siliziumnitrid 14 Zugkräfte in bezug auf das Siliziumsubstrat auftreten, und zwar infolge der Differenzen der thermisehen Expansionskoeffizienten. Die ausgleichenden Kräfte können das Substrat schützen. Wie gezeigt, werden sowohl das Siliziumdioxid als auch das Siliziumnitrid durch Ausführen einer Folge von Verfahrensschritten der Fotolackmaskierung begrenzt, so daß aktive Element-Gebiete 156 und 15c/ geschützt werden und Isoliergebiete 15a, 15cund 15e freigelegt sind.
Die vorstehend und nachfolgend in der Beschreibung verwendete Bezeichnung »Folge von Verfahrensschritten der Fotolackmaskierung« bezieht sich auf die bekannten, nachfolgend aufgezählten Verfahrensschritte: Aufbringen einer gleichmäßigen Schicht eines Fotolackpolymers, selektives Belichten des Fotolacks durch Strahlung einer geeigneten Wellenlänge, Entwickeln des Fotolacks zur Darstellung des zurückbleibenden gewünschten Musters, Ausführung eines aktiven Verfahrensschritts, beispielsweise Diffusion oder Ausbildung von Metallkontakten, und Entfernen des Fotolacks. Eine vollständige Folge von Maßnahmen der Fotolackmaskierung wird auch als »Maskierungsschritt« bezeichnet.
Die Einzelheiten jedes einzelnen Maskierungsschritts sind in-den Zeichnungen nicht dargestellt und sollen bei der nachfolgenden Beschreibung der Verwendung der entsprechenden Begriffe, z. B. »Maskierungsschritt«, in diesen enthalten sein.
Anschließend wird ein n-Feldimplantat, vorzugsweise Arsen, in die Feldisoliergebiete 15a, 15c und 15e eingebracht. Vorzugsweise wird das Feldimplantat durch Ionenimplantation eingebracht, weil die Dosierung und die Energie der Implantation sorgfältig gesteuert und überwacht werden können. Das Feldimplantat kann jedoch auch durch Diffusion eingebracht werden. In beiden Fällen treten die Störstoffatome in die Oberfläche des Substrats ein und kommen bei einer verhältnismäßig geringen Tiefe zur Ruhe. Dieser Verfahrensschritt wird auch als »Voraufbringung« bezeichnet. Das Siliziumnitrid, welches sich über dem Siliziumdioxid in den aktiven Element-Gebieten 15ö und 15c/ befindet maskiert die Gebiete des Substrats und verhindert daß ir-
gendwelche Anteile des Feldimplantat-Störstoffs das Substrat 10 erreichen. Wenn ein solches Feldimplantat in das Substrat eingetrieben wird, hebt es die Oberflächenkonzentration von n-Störstoffen in dem n-Substrat 10 und verhindert eine Inversion des Substrats unterhalb der Feldisoliergebiete. Eine solche Inversion würde auftreten zwischen p-Source/Drain-Gebieten des p-Kanal-Elements und dem p-Topf, also zwischen Source/ Drain-Gebiet 30c/und p-Topf 23c/in Fig.4. Diese Umkehrung könnte p+ Source/Drain mit allen p-Töpfen in einer Schaltung verbinden, da sie wahrscheinlich elektrisch an das gleiche Potential gebunden sind, und die Schaltung würde außer Funktion gesetzt werden. In vorteilhafter Weise bildet das Implantat einen Kanal-Stop; es fordert aber nur einen erheblich geringeren Oberflächenanteü. Die Konzentration des Feldimplantats ist im Regelfall um etwa eine Größenordnung niedriger als die Konzentration des Substrats oder p-Topfes. so daß, obwohl das η-Implantat die p-Leitfähigkeitskonzentration herabsetzt und die Wahrscheinlichkeit einer Inversion des p-Topfes zwischen den n-Source/Drain-Gebieten des n-Kanal-Elements und dem n-Substrat 10 erhöht, der p-Topf unterhalb geringerer Tiefen des Topfes relativ so stark dotiert ist, daß die p-Konzentration insgesamt unter den Isolierinseln hoch genug bleibt, um eine Inversion des p-Topfes bei Spannungen bis etwa 25 V zu vermeiden.
Es wird nun auf F i g. 2 Bezug genommen. In den Isoliergebieten 15a, 15c und 15e werden Isolierinseln 20 ausgebildet. Zu diesem Zweck sind in der Praxis verschiedene Arten der Oxidisolierung entwickelt worden. Im allgemeinen vird dabei so vorgegangen, daß aktive Element-Gebiete mit dicken Schichten aus Siliziumdioxid, auch als Feldoxid bezeichnet, umgeben v/erden. Eines dieser Verfahren ist das Isoplanarverfahren, wie es in der US-PS 36 48 125 beschrieben ist. Bei dem Isoplanarverfahren wächst Siliziumdioxid aus dem Siliziumsubstrat bei Anwendung eines oxidierenden Mittels, beispielsweise Sauerstoff oder Wasserdampf, bei einer Temperatur in der Größenordnung von 900—12500C auf. Beispielsweise wächst eine Schicht von Isolieroxid von 1,8 Mikrometer Stärke auf, wenn das Substrat für die Dauer von 16 Stunden in einer nassen Sauerstoff Umgebung auf einer Temperatur von 1000°C gehalten wird. Über die allgemeine thermische Oxidationskinetik dieses Aufwachsens von Siliziumdioxid ist in der Literatur berichtet worden. Zu vgl. B. E. Deal und A. S. Grove, »General Relationship for the Thermal Oxidation of Silicon« in Journal of Applied Physics, Bd. 36, Nr. 12, Seiten 3770 bis 3778 (1965). Das Siliziumdioxid wächst in die Oberfläche des Substrats hinein und erhebt sich über diese Oberfläche, und es bildet Isolierinseln 20a. 20c, und 2Oe, weiche (in einer dreidimensionalen Struktur) die aktiven Element-Gebiete 15b und 15c/ umgeben. Das voraufgebrachte Feldimplantat bewegt sich in das Substrat vor der expandierenden Masse des Siliziumdioxids, und es wird infolge der erhöhten Temperatur sogar weiter in das Substrat hineingetrieben, wie Gebiet 17c in Fig.3 zeigt Das Maskenmaterial 14 verhindert eine Oxidation in den aktiven Element-Gebieten 15t und 15c/. Nach Ausbildung der Isolierinseln 20 wird das maskierende Material 14 zusammen mit dem darunter befindlichen Siliziumdioxid 12 mit Hilfe bekannter Ätzvorgänge entfernt.
Wie durch eine Schicht 21 aus Fotolack dargestellt ist, wird anschließend ein Verfahrensschritt der Maskierung ausgeführt, um die Voraufbringung von Störstoffen in das p-Topf-Gebiet zu ermöglichen. Es werden sowohl p- als auch n-Störstoffe in das Substrat eingebracht und thermisch eingetrieben. Dieses Verfahren der Gegendotierung führt zu einem besonders erwünschten Dotierungsprofil. Im wesentlichen wird dabei so vorgegangen, daß ein p-Störstoff, z. B. Bor, in das Substrat bis zu einer Tiefe von etwa 10 Mikrometer implantiert und thermisch eingetrieben wird. Dann wird eine geringere Menge eines n-Störstoffs, z. B. Arsen, in das Substrat bis zu einer Tiefe von etwa 4 Mikrometer implantiert und thermisch eingetrieben. Alternativ können die beiden Störstoffe zusammen voraufgebracht und eingetrieben werden. Durch das Arsen wird das Bor gegendotiert, so daß man das gewünschte zusammengesetzte Konzentrationsprofi! erhält. Die Konzentration der p-Störstoffe in dem hergestellten Profil ist tief innerhalb des Topfes so groß, daß die Inversionsschwelle unterhalb des dicken Feldoxids zwischen dem n-Substrat und den n-Source/Drain-Gebieten des n-Kanal-Elements hinreichend hoch ist, und sie ist niedrig genug zwischen den n-Source/Drain-Gebieten des n-Kanal-Elements, um zu erreichen, daß das n-Kanal-Element bei einer hinreichend niedrigen Schwellenspannung arbeitet. Nach dem Eintreiben des p-Topfes läßt man eine Schicht aus Isoliermaterial 306 und 30c/ auf der größeren Oberfläche des Substrats 10 in den aktiven Element-Gebieten 15ö und 15c/ thermisch aufwachsen. Dann wird eine Schicht aus Gate-bildendem leitfähigen Material 31, z. B. in geeigneter Weise dotiertes polykristallines Silizium, über allen Gebieten des Elements ausgebildet.
Wie es in der Technik der Halbleiterherstellung bekannt ist, kann polykristallines Silizium als Leiter für Defektelektronen (Löcher) verwendet werden, wenn es mit einem p-Störstoff dotiert ist. oder aber als Leiter von Elektronen, wenn es mit einem n-Störstoff dotiert ist.
Bei dem Verfahren gemäß der Erfindung und der gemäß der Erfindung ausgebildeten Anordnung dient polykristallines Silizium als primäre elektrisch leitende Schicht eines Doppelschichtelements, wobei Aluminium als obere oder zweite Schicht verwendet wird.
Aus F i g. 4 ist erkennbar, daß ein Verfahrensschritt der Maskierung ausgeführt worden ist, um das leitfähige Material 31 und das Gateoxid 30b und 30c/zu begrenzen und auf diese Weise isolierte Gateelektroden 34 und 35 herzustellen. Anschließend wird ein p-Störstoff in die vier Source/Drain-Diffusionsgebiete 37, 38, 39 und 40 eingebracht. Nach dem Voraufbringen befinden sie sich in einer verhältnismäßig geringen Tiefe in der Größenordnung von 0,2 bis 0,3 Mikrometer unterhalb der Oberfläche des Substrats. Die Gateelektrodenstrukturen dienen als Maske, so daß die Ränder der Source/Drain-Gebiete gegenüber den Rändern der Elektroden ausgerichtet sind. Die anderen Ränder der Source/Drain-Diffusionsgebiete werden durch die Inseln aus Feldoxid maskiert Auf diese Weise werden die vorteilhaften Wirkungen selbstausgerichteter Strukturen erreicht, vor allem eine niedrigere Kapazität und eine höhere Pakkungsdichte. In diesem Zeitpunkt sind jedoch die Source-Drain-Gebiete noch nicht ausgebildet, da p-Störstoffe in den vier Gebieten nur voraufgebracht sind.
Die besondere Charakteristik der Source-Drain-Gebiete 39 und 40 des auszubildenden n-Kanal-Elements erhält man durch Reoxidieren der freiliegenden Substrat-Gebiete der p-Kanal- und n-Kanal-Elemente durch thermisches Aufwachsen, so daß dünne Oxidschichten 32 und 33 (F i g. 4) entstehen. Die Stärke des thermisch aufgewachsenen Oxids kann sorgfältig gesteuert und überwacht werden, und es braucht keine Verdichtung zu erfolgen, wie es bei in üblicher Weise
aufgebrachtem Siliziumdioxid der Fall ist. Dann wird die dünne Schicht 33 über den Source/Drain-Gebieten 39 und 40 entfernt. Anschließend wird, z. B. durch Diffusion öder Ionenimplantation, ein η+ -Störstoff in den Source/ Drain-Gebieten 39 und 40 voraufgebracht, um den vorher voraufgebrachten p+-Störstoff gegenzudotieren. Wieder dient das polykristalline Siliziumgate 35 als Maske, so daß die Grenzen der Source-Drain-Gebiete 39 und 40 gegenüber den Rändern der Gate-Elektrode 35 selbstausgerichtet bleiben. Wenn der η+-Störstoff Phosphor ist und wenn ein Diffusionsvorgang zur Durchführung der Voraufbringung dient, wird der Phosphor mit der dünnen Reoxidationsschicht 32 reagieren, so daß Phosphorsilikatglas während des bei hoher Temperatur durchgeführten Teiies des Voraufbringungszyklus entsteht. Dieses Glas wird vollständig durch Ätzen entfernt, z. B. in einem Fluorwasserstoffbad. Durch die Anwesenheit der Reoxidationsschicht 32 entfällt effektiv die Notwendigkeit für einen zusätzlichen Verfahrensschritt der Maskierung, um die charakteristische Eigenschaft der p + -Source-Drain-Gebiete des p-Kanal-Elements zu erhalten. Die relativen Konzentrationen des p-Störstoffs und des n-Störstoffs, welche in die Source-Drain-Gebiete 39 und 40 eingebracht werden, sind so beschaffen, daß man ein zusammengesetztes η+ -Profil nach dem thermischen Eintreiben erhält.
In Fig.6 ist erkennbar, daß eine Schicht 43 aus zusätzlichem elektrisch isolierendem Material über der Oberfläche der Anordnung ausgebildet wird. Dieses Material kann chemisch aufgebrachtes Siliziumdioxid sein. Wenn es zur öffnung von Source/Drain-Gebieten 37, 3S, 39 und 40 für eine anschließende Ausbildung elektrischer Kontakte begrenzt wird, so wird der nicht reagierte Teil der Reoxidationsschicht 32 ebenfalls entfernt. Die Menge der in diesem Punkt zu entfernenden Reoxidationsschicht 32 ist kontrollierbar gering, da die ursprüngliche Stärke der Reoxidationsschicht 32 sorgfältig gesteuert und überwacht wurde. Es tritt daher keine schädliche Unterschneidung der Oxidinseln an den Source/Drain-Gebieten 39 und 40 aufgrund der zusätzlichen Ätzzeit auf, welche zur Entfernung des unreagierten Teils der Reoxidationsschicht 32 erforderlich ist.
Dann wird der normale Verfahrensschritt des thermischen Eintreibens abgeschlossen. Vorzugsweise wird das Substrat auf eine Temperatur von 1070° C für eine Zeit von etwa 30 Minuten erhitzt. Dieses Eintreiben wird gleichzeitig mit der Phosphorgetterung ausgeführt, welche durch Vorbeileiten eines Gases mit POCIj, O2 und Nj über dem Substrat erfolgt. Das thermische Eintreiben der Source/Drain-Diffusionsgebieie 37, 38, 39 und 40 beeinflußt weder den vorher gebildeten p-Topf 23cf noch das n+-Feldimplantat 17c in nennenswerter Weise, da es vorher bei einer Temperatur von 12000C über einen Zeitraum von etwa 16 Stunden eingetrieben worden war. Es ist erkennbar, daß die Tiefe der Source/ Drain-Gebiete 37 und 38 dem Eindringen der p+-Störstoffe in die Source/Drain-Gebiete 39 und 40 entspricht. In den Gebieten 39 und 40 haben jedoch die p+-Störstoffe ihre Identität verloren. Die Source/Drain-Diffusionsgebiete 39 und 40 haben die n+-Leitfähigkeit, da — wie beschrieben — die η+-Störstoffe die ρ+-Störstoffe gegendotieren. Das bedeutet, daß durch das Verfahren der Gegendotierung die getrennten Verfahrensschritte der Maskierung und der Störstoffeinbringung entfallen, welche normalerweise erforderlich sind, um η+-Source-Drain-Gebiete des n-Kanal-Elements herzustellen.
Ein weiterer Vorteil des Verfahrens der Gegendotierung ist die dadurch erreichte Möglichkeit, die charakteristischen Eigenschaften des zusammengesetzten Dotierungsprofils der η + -Source/Drain-Gebiete an ihrer Grenze zum p-Topf, einem pn-übergang, sorgfältig zu steuern und zu überwachen. Aus den idealisierten Dotierunjjskurven und dem pn-übergang der F i g. 8 ta.w. 9 ist erkennbar, daß durch entsprechende Steuerung und Überwachung die Durchbruchspannung über dem Übergang gleichsam maßgeschneidert werden kann.
F i g. 8 zeigt die Konzentration von n- und p-Störstoffen als Funktion der Tiefe unter der Oberfläche eines konstanten Hintergrunds (duich eine horizontale gestrichelte Linie angedeutet) ... einem Substrat bei einem bestimmten Source/Drain-Gebiet. Das zusammengeseizie Dotierungsprofil ist als gestrichelte Linie dargestellt. Die Tiefe des Übergangs ist der Punkt, bei dem die Kurve des n-Störstoffs das Niveau der Hintergrundkonzentration schneidet, und dies ist etwa bei 2 · 10lb Atomen/cm3 der Fall. Man erkennt, daß die Form der beiden Störstoffkurven dadurch geändert werden kann, daß man den Betrag der voraufgebrachten Störstoffe und die Bedingungen des thermischen Eintreibens verändert, und es kann auf diese Weise d's Zusammengesetzte Dotierungsprofil geändert werden, r 1 g. 9 zeigt die Wirkung, den die Art der Neigung des Dotierung ·.· profits auf die Anordnung des Raumladungsgebiets um einen pn-übergang hat. Allgemein kann gesagt werden, daß für eine gegebene Durchbruchspannung sich das Raumladungsgebiet um einen pn-übergang 61 in das Substrat entsprechend der Darstellung der Linie 60 und nach oben in das diffundierte Gebiet entsprechend der Darstellung der Linie 62 erstreckt. Wie bekannt und bereits beschrieben, wird eine Verbreiterung des Raumladungsgebiets die Lawinendurchbruchspannung des
Übergangs anheben. Das Raumladungsgebiet kann weiter in das Substrat hinein verlegt werden, wenn die Hintergrundkonzentration, also die Dotierung des Substrats, herabgesetzt wird, oder sie kann weiter in das diffundierte Gebiet entsprechend der Darstellung der gestrichelten Linie 63 erstreckt werden, wenn entweder das diffundierte Gebiet leichter dotiert wird oder die Steigung des Dotierungsprofils in dem diffundierten Gebiet bei dem pn-übergang herabgesetzt wird. Die Dotierung des Substrats kann nicht allein dahingehend geändert werden, daß eine bestimmte Lawinendurchbruchspannung angehoben wird, da andere Erfordernisse des Entwurfs der Schaltung eingehalten werden müssen. Und die Stärke der Dotierung des Source/Drain-Gebiets muß in geeigneter Weise so bemessen sein, daß eine brauchbare Durchbruchspannung des Elements erreicht wird. Bei Anwendung des Verfahrens der Gegendotierung kann jedoch die Form des auslaufenden Endes des zusammengesetzten Dotierungsprofils dadurch gleichsam maßgeschneidert werden, daß die relativen Konzentrationen der Majoritätsstörstoffe, z. B. der n-Störstoffe, und der Minoritätsstörstoffe, z. B. der p-Störstoffe, in geeigneter Weise eingestellt werden. Die Steigung des Dotierungsprofils kann dann an dem pn-übergang herabgesetzt werden. Dies ist dargestellt durch die Form des auslaufenden Endes des zusammengesetzten Dotierungsprofils in F i g. 8. Diese Form verbreitert das Raumladungsgebiet «on der Breite w in die Breite w', wie in F i g. 9 dargestellt ist. Das Verfahren gemäß der vorliegenden Erfindung kann daher verwendet werden,
um die Lawinendurchbruchspannung des Übergangs an der Grenze des Source/Drain-Gebiets und des Substrats oder des p-Topfes zu ändern und einer, geringeren Wert hierfür zu erreichen.
11
Ein komplementäres Feldeffeklelcment mit isolierlein Gate, welches nach dem Verfahren gemäß der vorliegenden Erfindung hergestellt ist. zeigt Fig, 7. Man erkennt, daß Metallverbindungen 50 und 51 aufgebracht und begrenzt worden sind, um das Source/Drain-Gebiet 38 des p-Kanal-Elements mit Source/Drain-Gebiet 39 des n-Kanal-Elements zu verbinden und äußere elektrische Anschlüsse zum Source/Drain-Gebiet 37 des p-Kanal-Elements und zum Source/Drain-Gebiet 40 des n-Kanal-Elements herzustellen. Bei den meisten gewerblieh hergestellten Produkten werden bestimmte komplementäre Feldeffekt-Transistoren von vornherein die Aufgabe haben, eine vorgegebene Funktion in einer bestimmten Schaltung zu erfüllen, und sie werden entsprechend den Bedingungen der jeweiligen Schaltung elek- !5 irisch angeschlossen werden. Die Gegendotierung wenigstens eines der Source/Drain-Gebiete führt zu dem vorteilhaften Ergebnis einer Vereinfachung der Verfahrensfolge mit dem zusätzlichen Vorteil, daß das zusammengesetzte Dotierungsprofil maßgeschneidert werden kann, um die Lawinendurchbruchspannung über dem :| pn-Übergang zu erhöhen. Die Verwendung von thermisch .■ jfgewachsenem Siliziumdioxid als Maske ergibt eine weitere Vereinfachung.
25
Hierzu 3 Blatt Zeichnungen
30
35
40
45
50
55
CO

Claims (12)

Patentansprüche:
1. Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit n-Kanal- und p-Kanal-Transistoren mit isoliertem Gate in dem gleichen Halbleitersubstrat, bei dem folgende Verfahrensschritte ausgeführt werden:
Ausbilden eines Topfes eines ersten Leitungstyps in einem Substrat eines zweiten, entgegengesetzten Leitungstyps,
Ausbilden eines Isolierschicht-Feldeffekttransistors mit einem Kanal des zweiten Leitungstyps innerhalb des Topfes und
Ausbilden eines Isolierschicht-Feldeffekttransistors mit einem Kanal des ersten Leitungstyps in dem Subnrat.
dadurch gekennzeichnet, daß die Ausbildung der Source- und der Drain-Gebiete der Isolierschicht-Feldeffekttransistoren erfolgt durch
gleichzeitiges Einbringen eines Störstoffs des ersten Leitungstyps in die Source- und die Drain-Gebiete beider Transistoren bei einem einzigen Verfahrensschritt der Maskierung und
einbringen eines Störstoffs des zweiten Leitungstyps in die Source- und die Drain-Gebiete der Transistoren, die den Kanal des zweiten Leitungstyps erhalten sollen, wobei die Konzentration des Störstoffs des zweiten Leitungstyps in den Source- und den Drain-Gebieten größer als die Konzentration des Störstoffs des ersten Leitungstyps ist, so daß der Störstoff des zweiten Leitungstyps den Störstoff des ersten Leitungstyps gegendotiert und dadurch Source- und Drain-Gebiete vom zweiten Leitungstyp entstehen und ein verhältnismäßig breites Raumladungsgebiet im Bereich der pn-Übergänge gebildet wird.
2. Verfahren nach Anspruch i, dadurch gekennzeichnet, daß der erste Leitungstyp die n-Leitung und der zweite Leitungstyp die p-Leitung ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Leitungstyp die p-Leitung und der zweite Leitungstyp die η-Leitung ist.
4. Verfahren nach Anspruch 3, gekennzeichnet durch den zusätzlichen Verfahrensschritt der Ausbildung von Oxidisolationsgebieten in dem Substrat, welche die Isolierschicht-Feldeffekttransistoren umgeben und an sie angrenzen.
5. Verfahren nach Artspruch 4, dadurch gekennzeichnet, daß das Einbringen des p-Störstoffs in die Source- und die Drain-Gebiete der beiden Transistoren durch Implantieren von Ionen vom p-Leitungstyp erfolgt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Einbringen eines Störstoffs vom n-Leitungstyp in die Transistoren mit η-Kanal durch Implantieren von Ionen vom n-Leitungstyp erfolgt.
7. Verfahren nach Anspruch 6. gekennzeichnet durch den zusätzlichen Verfahrensschritt des thermischen Eintreibens der implantierten Ionen für den p- und für den n-Leitungstyp.
8. Verfahren nach Anspruch 7. dadurch gekennzeichnet, daß der Verfahrensschritt des Einbringens eines Störstoffs vom n-Leitungstyp in die Source- und die Drain-Gebiete der n-Kanal-Transistoren weiterhin erfolgt durch thermische Oxidation der Oberfläche der Source- und der Drain-Gebiete der p-Kanal-Transistoren und Maskierung der Source- und der Drain-Gebiete der p-Kanal-Transistoren.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Störstoff vom n-Leitungstyp Phosphor und der Störstoff vom p-Leitungstyp Bor ist.
10. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Verfahrensschritt des Einbringens des Störstoffs vom p-Leitungstyp in die Source- und die Drain-Gebiete beider Transistoren durch Voraufbringen des Störstoffs vom p-Leitungstyp, durch Diffusion und anschließendes thermisches Eintreiben des Störstoffs vom p-Leitungstyp erfolgt, und daß das Einführen des Störstoffs vom n-Leitungstyp in die Source- und die Drain-Gebiete des n-Kanal-Transistors durch Diffusion und anschließendes thermisches Eintreiben des Störstoffs vom n-Leitungstyp erfolgt
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Verfahrensschritt des Einbringens des Störstoffs vom n-Leitungstyp in die Source- und die Drain-Gebiete der n-Kanal-Transistoren weiterhin erfolgt durch thermische Oxidation der Oberfläche der Source- und der Drain-Gebiete der p-Kanal-Transistoren, Maskierung der Source- und der Drain-Gebiete der p-Kanal-Transistoren und Entfernen des thermisch aufgewachsenen Oxids nach Diffusion der Störstoffe vom n-Leitungstyp.
12. Veriahren nach Anspruch 10, dadurch gekennzeichnet, daß der Störstoff vom n-Leitungstyp Phosphor und der Störstoff vom p-Leitungstyp Bor ist.
DE2524263A 1974-06-03 1975-05-31 Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate Expired DE2524263C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US475357A US3920481A (en) 1974-06-03 1974-06-03 Process for fabricating insulated gate field effect transistor structure

Publications (2)

Publication Number Publication Date
DE2524263A1 DE2524263A1 (de) 1975-12-11
DE2524263C2 true DE2524263C2 (de) 1985-06-27

Family

ID=23887217

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2524263A Expired DE2524263C2 (de) 1974-06-03 1975-05-31 Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate

Country Status (9)

Country Link
US (1) US3920481A (de)
JP (1) JPS515970A (de)
CA (1) CA1013866A (de)
DE (1) DE2524263C2 (de)
FR (1) FR2275880A1 (de)
GB (1) GB1502668A (de)
HK (1) HK28081A (de)
IT (1) IT1032952B (de)
NL (1) NL185882C (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203126A (en) * 1975-11-13 1980-05-13 Siliconix, Inc. CMOS structure and method utilizing retarded electric field for minimum latch-up
JPS5284981A (en) * 1976-01-06 1977-07-14 Mitsubishi Electric Corp Production of insulated gate type semiconductor device
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
GB1521955A (en) * 1976-03-16 1978-08-23 Tokyo Shibaura Electric Co Semiconductor memory device
US4072868A (en) * 1976-09-16 1978-02-07 International Business Machines Corporation FET inverter with isolated substrate load
US4205330A (en) * 1977-04-01 1980-05-27 National Semiconductor Corporation Method of manufacturing a low voltage n-channel MOSFET device
JPS5626471A (en) * 1979-08-10 1981-03-14 Matsushita Electric Ind Co Ltd Mos type semiconductor device
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
US4406710A (en) * 1981-10-15 1983-09-27 Davies Roderick D Mask-saving technique for forming CMOS source/drain regions
US4454648A (en) * 1982-03-08 1984-06-19 Mcdonnell Douglas Corporation Method of making integrated MNOS and CMOS devices in a bulk silicon wafer
US4412375A (en) * 1982-06-10 1983-11-01 Intel Corporation Method for fabricating CMOS devices with guardband
JPS5965481A (ja) * 1982-10-06 1984-04-13 Nec Corp 半導体装置
US4462151A (en) * 1982-12-03 1984-07-31 International Business Machines Corporation Method of making high density complementary transistors
JPH0636425B2 (ja) * 1983-02-23 1994-05-11 テキサス インスツルメンツ インコ−ポレイテツド Ｃｍｏｓ装置の製造方法
US4527325A (en) * 1983-12-23 1985-07-09 International Business Machines Corporation Process for fabricating semiconductor devices utilizing a protective film during high temperature annealing
US4753897A (en) * 1986-03-14 1988-06-28 Motorola Inc. Method for providing contact separation in silicided devices using false gate
US4908688A (en) * 1986-03-14 1990-03-13 Motorola, Inc. Means and method for providing contact separation in silicided devices
JPS6364844U (de) * 1986-10-17 1988-04-28
US5679968A (en) * 1990-01-31 1997-10-21 Texas Instruments Incorporated Transistor having reduced hot carrier implantation
US5091332A (en) * 1990-11-19 1992-02-25 Intel Corporation Semiconductor field oxidation process
EP0764980A1 (de) * 1995-09-20 1997-03-26 Lucent Technologies Inc. Verbesserte Lokaloxidierung von Silizium
KR100213201B1 (ko) 1996-05-15 1999-08-02 윤종용 씨모스 트랜지스터 및 그 제조방법
KR100876927B1 (ko) * 2001-06-01 2009-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 열처리장치 및 열처리방법
US7419863B1 (en) * 2005-08-29 2008-09-02 National Semiconductor Corporation Fabrication of semiconductor structure in which complementary field-effect transistors each have hypoabrupt body dopant distribution below at least one source/drain zone
US8779509B2 (en) * 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
CN116225135B (zh) * 2023-05-11 2023-07-21 上海海栎创科技股份有限公司 一种低压差线性稳压器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1104070B (de) * 1959-01-27 1961-04-06 Siemens Ag Verfahren zur Herstellung einer eine eigenleitende oder nahezu eigenleitende Zone aufweisenden Halbleitertriode
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3411051A (en) * 1964-12-29 1968-11-12 Texas Instruments Inc Transistor with an isolated region having a p-n junction extending from the isolation wall to a surface
GB1280022A (en) * 1968-08-30 1972-07-05 Mullard Ltd Improvements in and relating to semiconductor devices
US3631312A (en) * 1969-05-15 1971-12-28 Nat Semiconductor Corp High-voltage mos transistor method and apparatus
US3812519A (en) * 1970-02-07 1974-05-21 Tokyo Shibaura Electric Co Silicon double doped with p and as or b and as
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
NL160988C (nl) * 1971-06-08 1979-12-17 Philips Nv Halfgeleiderinrichting met een halfgeleiderlichaam, be- vattende ten minste een eerste veldeffecttransistor met geisoleerde stuurelektrode en werkwijze voor de vervaar- diging van de halfgeleiderinrichting.
US3806371A (en) * 1971-07-28 1974-04-23 Motorola Inc Method of making complementary monolithic insulated gate field effect transistors having low threshold voltage and low leakage current
DE2247975C3 (de) * 1972-09-29 1979-11-15 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit

Also Published As

Publication number Publication date
DE2524263A1 (de) 1975-12-11
IT1032952B (it) 1979-06-20
HK28081A (en) 1981-07-03
FR2275880A1 (fr) 1976-01-16
NL7506519A (nl) 1975-12-05
GB1502668A (en) 1978-03-01
FR2275880B1 (de) 1981-08-21
JPS515970A (de) 1976-01-19
US3920481A (en) 1975-11-18
CA1013866A (en) 1977-07-12
NL185882C (nl) 1990-08-01

Similar Documents

Publication Publication Date Title
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
EP0268941B1 (de) MOS-Feldeffekt-Transistorstruktur mit extrem flachen Source/- Drain-Zonen und Silizid-Anschlussbereichen, sowie Verfahren zu ihrer Herstellung in einer integrierten Schaltung
DE2919522C2 (de)
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE4112072C2 (de) MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE19940362A1 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE10296953T5 (de) Doppelgatetransistor und Herstellungsverfahren
EP0080523A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
EP0847593A1 (de) Verfahren zur herstellung einer eeprom-halbleiterstruktur
DE69530441T2 (de) Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE2943435A1 (de) Halbleiterelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition