DE2524263A1 - Verfahren zum herstellen von feldeffekt-transistoranordnungen mit isoliertem gatter - Google Patents

Verfahren zum herstellen von feldeffekt-transistoranordnungen mit isoliertem gatter

Info

Publication number
DE2524263A1
DE2524263A1 DE19752524263 DE2524263A DE2524263A1 DE 2524263 A1 DE2524263 A1 DE 2524263A1 DE 19752524263 DE19752524263 DE 19752524263 DE 2524263 A DE2524263 A DE 2524263A DE 2524263 A1 DE2524263 A1 DE 2524263A1
Authority
DE
Germany
Prior art keywords
conductivity type
channel
impurity
source
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752524263
Other languages
English (en)
Other versions
DE2524263C2 (de
Inventor
Daniel Ching Hu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE2524263A1 publication Critical patent/DE2524263A1/de
Application granted granted Critical
Publication of DE2524263C2 publication Critical patent/DE2524263C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate

Description

DR..ING. FRIEDRICH B. FISCHER 5ü38 RODENKIRCHEN (bz. SAARSTRASSE 71 PATENTANWALT
Fairchild Camera and Instrument F 7594
Corporation
464 Ellis Street
Mountain View, California 94o4o, USA
Verfahren zum Herstellen von Feldeffekt-Transistoranordnungen mit isoliertem Gatter
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen komplementärer Feldeffekt-Transistoranordnungen, und sie bezieht sich insbesondere auf ein verbessertes und vereinfachtes Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung, bei der die Quellen/Senken-Gebiete von wenigstens einem der komplementären p-Kanal- oder n-Kanal-Feldeffektelemente gebildet sind durch die Verfahrensschritte des Einbringens eines Störstoffes eines bestimmten Leitfähigkeitstyps und anschließendes Einbringen eines Störstoffs des entgegengesetzten Leitfähigkeitstyps, wobei einer der Störstoffe eine relativ größere Konzentration als der andere aufweist, so daß der eine Störstoff den anderen gegendotiert und die Quellen/Senken-Gebiete ihr charakteristisches Verhalten durch den Leitfähigkeitstyp des ersten Störstoffs erhalten.
Bei komplementären Feldeffekt-Schaltungsanordnungen werden η-Kanal- und p-Kanal-Feldeffekt-Transistoren verwendet, welche so gekoppelt sind, daß die Quelle oder die Senke eines Elements mit der Quelle bzw. der Senke.des anderen Elements
S098SO/0784
_ ρ —
verbunden sind. Dabei befindet sich eines der Elemente im Betriebszustand, während das andere abgeschaltet ist. Wenn die Arbeitsbedingungen der Schaltung verlangen, daß das arbeitende Element absehaltet, dann wird dasjenige Element, welches vorher abgeschaltet war, in den Betriebszustand versetzt, und zwar aufgrund der Verbindung der Quellen und/ oder Senken beider Elemente. Dieses technische Konzept wurde erstmalig von Wanlass in US-PS J5 356 858 beschrieben. Der besondere Vorteil ist, daß keine zusätzliche Leistung erforderlich ist, um die Elemente zu schalten. Das Schalten ist eine der Arbeitsweise der Schaltung innewohnende Eigenschaft.
Die normalerweise verwendeten komplementären Feldeffektelemente werden als Leiter-Isolator-Halbleiter-Strukturen hergestellt, wobei Verbindungen zwischen bestimmten Quellen oder Senken der η-Kanal- und p-Kanal-Elemente vorhanden sind. Die Leiter können aus Metall oder leitfähigem polykristallinen Silizium bestehen. Der überwiegend verwendete Isolator ist Siliziumdioxyd, und als Halbleitersubstrat wird überwiegend Einkristallsilizium verwendet. Komplementäre Metall-Oxyd-Halbleiter-Strukturen (complementary metal oxide semiconductor - CMOS) werden auf einem Substrat mit n-Leitfähigkeit, und nicht auf einem Substrat mit p-Leitfahigkeit hergestellt, weil es leichter ist, die geforderten Schwellenspannungen für die komplementären η-Kanal-Elemente und p-Kanal-Elemente zu erhalten. Den p-Potentialtopf, welcher für das n-Kanal-Komplement erforderlich ist, erhält man durch Eindiffundieren eines leicht dotierten p-Gebietes in das η-Substrat. Bei einigen Anordnungen werden alle η-Kanal-Elemente in einem gemeinsamen p-Topf hergestellt, und p-Kanal-Elemente werden in dem η-Substrat so ausgebildet, daß ein großer Teil des gesamten Bereiches von Zwischenverbindungen zwischen den η-Kanal- und den p-Kanal-Elementen eingenommen
$09850/0784
wird. Wenn einzelne p-Töpfe bei den η-Kanal-Elementen verwendet werden, wird die Isolation der p-Kanal-Feldeffekt-Transistoren in manchen Fällen durch stark dotierte Kanal-Stop-Gebiete gebildet. Diese Kanal-Stop-Gebiete beanspruchen einen großen Teil des Oberflächenbere.ichs des Halbleiterplättchens, sie beeinträchtigen di· Arbeitsgeschwindigkeit und begrenzen den Spannungsbereich. In neuerer Zeit ist polykristallines Silizium anstelle von Metall für die Gatter-Elektroden der Elemente verwendet worden, aber obwohl geringe Verbesserungen hinsichtlich der Ausgleichsvorgänge erreicht wurden, konnte man keine nennenswerte Herabsetzung des beanspruchten Flächenbereichs erzielen. Auch ist zu beachten, daß das übliche Dotierungsmittel, nämlich Bor, welches in das polykristalline Silizium eingebaut wird, um es leitfähig zu machen und einen niedrigen Schwellenwert zu erhalten, die Eigenschaft hat, daß es durch das Gatteroxyd bei Anwesenheit von Wasserstoff hindurchdiffundieren und die Eigenschaften des Elements verschlechtern kann. Auch ist es bekannt, daß bei herkömmlichen CMOS-Elementen eine Störstoffwanderung sowohl durch das Gatter- als auch durch das Feldoxyd erfolgt, und dies führt zu einer Verschlechterung der Betriebseigenschaften der Elemente. Schließlich werden durch die Anwesenheit unkontrollierter Beträge fester Oberflachenzustandsladungen, welche im Regelfall durch nichtstöehiometrische Zusammensetzung des SiOp bedingt sind, die Betriebseigenschaften der Elemente ebenfalls beeinträchtigt.
Wie in einer gleichzeitig anhängigen USA-Patentanmeldung der Fairchild Camera and Instrument Corporation (Erfinder: Bruce F. Deal und Daniel C. Hu) "COMPLEMENTARY INSULATED GATE FIELD EFFECT TRANSISTOR STRUCTURE AND PROCESS FOR FABRICATING THE STRUCTURE", Serial No. 475 358, beschrieben ist, ist eine neue Bauart und eine neue Verfahrenstechnik zum Herstellen
S098SÖ/0784
komplementärer Feldeffektanordnungen mit isoliertem Gatter entwickelt worden, bei der die dem Stande der Technk anhaftenden Nachteile überwunden sind. Wie in der genannten Anmeldung beschrieben wird, ist bei dem betreffenden Verfahren zum Herstellen komplementärer Feldeffektanordnungen vorgesehen, daß die aktiven Gebiete des Elements eine Oxydisolierung erhalten, der p-Topf zum Erreichen eines zusammengesetzten Dotierungsprofils mit Störstoffen vom entgegengesetzten Leitfähigkeitstyp gegendotiert wird, der Q^-Wert in dem Isolationsoxyd herabgesetzt wird, das Gatter- und Feldoxyd mit Chlor und die polykristallinen Siliziumgatter mit Phosphor dotiert werden. Die mit Hilfe dieses Verfahrens hergestellten Anordnungen sind kleiner, haben bessere Betriebseigenschaften und können wirtschaftlich und mit hoher Ausbringung hergestellt werden. Wie in der genannten gleichlaufenden Patentanmeldung beschrieben ist, ist ein inhärentes Erfordernis bei der Herstellung von komplementären p-Kanal- und η-Kanal-Elementen in dem gleichen Halbleiter-Substrat die jeweilige Abgrenzung der Quellen/Senken-Gebiete der betreffenden Elemente und die Einführung geeigneter Störstoffe in diese. Dieses dem Verfahren innewohnende offenbare Erfordernis begrenzt die Ausbringung, da die Kompliziertheit des Verfahrens der erreichbaren Ausbringung proportional ist. Es wäre daher erwünscht, die Quellen/ Senken-Gebiete von sowohl p-Kanal- als auch η-Kanal-Elementen bei Anwendung der gleichen Verfahrensschritte auszubilden.
In der Transistorelektronik ist es bekannt, daß eine Vergrößerung der Breite des Raumladungsgebiets, welches einen Halbleiterübergang umgibt, von einem Anwachsen der Lawinendurchbruchsspannung des Übergangs begleitet ist. Eine Vergrößerung der Breite des Raumladungsgebiets kann erreicht werden durch Herabsetzen der Hintergrundkonzentration des Substrats, in
S098S0/0784
dem der Übergang gebildet ist, oder durch Herabsetzen der allgemeinen Stärke der Dotierung des diffundierten Gebiets oder wenigstens der Steigung des Dotierungsprofils dieses Gebiets in der Nähe des Übergangs. Allgemein ist es bei Feldeffekt-Elementen bekannt, daß ein Durchbruch durch den Übergang der Senke und des Gesamtsubstrats unter hoher Belastung auftreten kann. Bei CMOS-Anordnungen, bei denen das n-Kanal-Element in einem implantierten p-Topf ausgebildet ist, könnte ein Durchbruch durch den n-Senken/p-Topf-Übergang erfolgen« Es wäre daher allgemein erwünscht, bei diesem Übergang eine höhere Übergangs-Lawinendurchbruchsspannung zu erreichen*
Gegenstand der Erfindung ist ein Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gatter, bei der n-Kanal-Gebiete und p-Kanal-Gebiete in dem gleichen Halbleitersubstrat hergestellt werden. Das Verfahren enthält folgende Verfahrensschritte: Ausbilden eines Topfes eines ersten Leitfähigkeitstyps in einem Substrat eines zweiten, entgegengesetzten Leitfähigkeitstyps, Ausbilden eines Leiter-Isolator-Halbleiter-Feldeffekt-Elements mit einem ersten Kanal-Leitfähigkeitstyp innerhalb des Topfes und Ausbilden eines Leiter-Isolator-Halbleiter-Feldeffekt-Elements mit einem zweiten Kanal-Leitfähigkeitstyp in dem Substrat; das Verfahren ist gekennzeichnet durch Ausbildung der Quellen/Senken-Gebiete der Leiter-Isolator-Halbleiter-Elemente durch Einbringen eines Störstoffs eines ersten Leitfähigkeitstyps in die Quellen/Senken-Gebiete beider Elemente und Einbringen eines Störstoffs mit einem zweiten, dem des ersten entgegengesetzten Leitfähigkeitstyps in die Quellen/ Senken-Gebiete des Elements, welches den zweiten Kanal-Leitfähigkeitstyp besitzt, wobei die Konzentration des Störstoffs vom zweiten Leitfähigkeitstyp größer als die Konzentration
S098SÖ/0784
des Störstoffs vom ersten Leitfähigkeitstyp ist, so daß der Störstoff vom zweiten Leitfähigkeitstyp den Störstoff vom ersten Leitfähigkeitstyp gegendotiert und Quellen/Senken-Gebiete vom zweiten Leitfähigkeitstyp erzeugt werden.
Die Erfindung wird nachfolgend näher beschrieben, und es wird dabei auch auf die Zeichnungen Bezug gtnummen,
Figur 1 zeigt einen Zwischen-Verfahrensschritt nach seleictiver Ausbildung einer Schicht aus Siliziumdioxyd 12 auf einem n-Substrat 10, selektivem Ausbilden eines Gebiets aus Oxydmaskenmaterial 14 und Einbringen eines Feldimplantats in Gebiete 17 a, I7 c und I7 e»
Figur 2 zeigt den Gegenstand nach Figur 1 nach Aufwachsen eines isoplanaren Isolieroxyds 20, Entfernen des Oxydmaskenmaterials 14 und der Schicht aus Siliziumdioxyd 12, Aufbringen einer Fotoresistschicht 21 und Einbringen von p-Topf-Doppelionenimplaritat 23 d.
Figur J) zeigt den Gegenstand der Figur 2 nach thermischem Eintreiben des p-Topf-Implantats zur Ausbildung von p-Topf 2^ d und des Feldimplantats zur Ausbildung ausgedehnter Feldimplantatgebiete I7 a, I7 c und 17 e, thermischem Aufwachsen des Gatteroxyds JO und Aufbringen einer polykristallinen Siliziumschicht 3I·
Figur 4 zeigt den Gegenstand der Figur J5 nach Begrenzen der Gatterelektroden aus polykristallinem Silizium, allgemeinem Voraufbringen von ρ -Störstoffen in die Quellen/Senken-Gebiete der p-Kanal- und η-Kanal-Elemente, und Wiederoxydieren der freigelegten Oberflächen des Substrats durch thermisches Aufwachsen»
S0985Ö/0784
Figur 5 zeigt den Gegenstand der Figur 4 nach Entfernen der thermisch aufgewachsenen Reoxydationsschicht auf dem freigelegten Substrat des n-Kanal-Elements durch einen Verfahrensschritt der Maskierung, und Voraufbringen von n+-Störstoffen.in die Quellen/Senken-Gebiete des n-Kanal-ElementSo
Figur 6 zeigt den Gegenstand der Figur 5 nach Aufbringen zusätzlichen Isoliermaterials, Phosphorgetterung und Quellen/Senken-Eintreiben sowie Öffnen elektrischer Kontaktfenster.
Figur 7 zeigt den Gegenstand der Figur 6 nach Anbringen und Begrenzen leitfähiger Verbindungen zum Verbinden eines p+-Quellen/Senken-Gebiets des p-Kanal-Elements mit einem η -Quellen/Senken-Gebiet des n-Kanal-Elements und zum Anbringen äußerer elektrischer Anschlüsse.
Figur 8 ist eine graphische Darstellung, welche die Bestandteile der Störstoffkonzentrationen als Funktion der Tiefe in einem idealisierten η -Quellen/Senken-Gebiet in einem n-Kanal-Element zeigt.
Figur 9 zeigt die Anordnung von Raumladungsgebieten am np-Übergang der Figur 8.
In Figur 1 ist ein Substrat 10 dargestellt, das bei der zu beschreibenden bevorzugten Ausführungsform aus Silizium vom n-Leitfähigkeitstyp besteht. Bei Verwendung eines Substrats vom n-LeitfähigkeJfetyp und einem zugeordneten p-Topf sind die Schwellenspannungen der beiden komplementären Elemente enger einander angepaßt, als es bei Elementen in einem Substrat mit
SÖ98S0/O784
p-Leitfähigkeit und zugeordnetem η-Topf der Fall wäre, wenn man den kompensierenden Effekt einer p-Topf-Implantation berücksichtigt. In einem p-Substrat mit einem zugeordneten n-Topf ausgebildete komplementäre Elemente könnten angepaßte Schwellenspannungen haben, wenn ein zusätzlicher Störstoff unterhalb des Gatters des p-Kanal-Elements eingebracht wurde. Unter dieser Voraussetzung bezieht sich die vorliegende Beschreibung in einem η-Substrat mit zugehörigem p-Topf ausgebildeter komplementärer Feldeffektelemente auch auf in einem p-Substrat mit zugeordnetem η-Topf ausgebildete komplementäre Feldeffektelemente bei entsprechender Substitution analoger Verf sirens sehr it te.
Auf die Oberfläche des Substrats 10 wird eine Schicht aus Oxydmaskenmaterial 14 aufgebracht. Dieses Material dient zum Maskieren der aktiven Element-Gebiete beim Aufwachsen von Isoliergebieten. Es hat sich als vorteilhaft herausgestellt, eine Schicht aus Siliziumdioxyd 12 zwischen dem Oxydmaskenmaterial 14 und dem Siliziumsubstrat 10 anzuordnen, um das Auftreten von Defekten in dem Substrat beim Abkühlen zu vermeiden und eine Geometrie zu erhalten, die für die isoplanaren Oxydinseln besser und vorteilhafter ist. Die Einfügung einer Siliziumdioxydschicht 12 scheint die strukturellen Spannungen zu reduzieren, welche bei Abkühlung auf das Substrat einwirken. Wenn beispielsweise das Oxydmaskenmaterial 14 Siliziumnitrid (Si-JNh) ist, so werden bei der Siliziumdioxydschicht 12 Druckkräfte und bei dem Siliziumnitrid 14 Zugkräfte in bezug auf das Siliziumsubstrat auftreten, und zwar infolge der Differenzen der thermischen Expansionskoeffizienten. Die ausgleichenden Kräfte können das Substrat schützen. Wie gezeigt, werden sowohl das Siliziumdioxyd als auch das Siliziumnitrid durch Ausführen einer Folge von Verfahrens schritten der Fo tores istmaskierung begrenzt, so daß aktive Element-Gebiete
S09850/om
15 b und 15 d geschützt werden und Isoliergebiete I5 a, 15 c und 15 e freigelegt sind.
Die vorstehend und nachfolgend in der Beschreibung verwendete Bezeichnung "Folge von Verfahrensschritten der Fotoresistmaskierung" bezieht sich auf die bekannten, nachfolgend aufgezählten Verfahrensschritte: Aufbringen einer gleichmäßigen Schicht eines Fotoresistpolymers, seLektives Belichten des Fotoresist durch Strahlung einer geeigneten Wellenlänge, Entwickeln des Fotoresist zur Darstellung des zurückbleibenden gewünschten Musters, Ausführung eines aktiven Verfahrensschritts, beispielsweise Diffusion oder Ausbildung von Metallkontakten, und Entfernen des Fotoresistpolymers. Eine vollständige Folge von Maßnahmen der Fotoresistmaskierung wird auch als "Maskierungsschritt" bezeichnet. Die Einzelheiten jedes einzelnen Maskierungsschritts sind in den Zeichnungen nicht dargestellt und· sollen bei der nachfolgenden Beschreibung der Verwendung der entsprechenden Begriffe, z.B. "Maskierungsschritt", in diesen enthalten sein.
Anschließend wird ein n-Feldimplantat, vorzugsweise Arsen, in die Feldisoliergebiete 15a-, 15 c und I5 e eingebracht. Vorzugsweise wird das Feldimplantat durch Ionenimplantation eingebracht, weil die Dosierung und die Energie der Implantation sorgfältig gesteuert und überwacht werden können. Das Feldimplantat kann jedoch auch durch Diffusion eingebracht werden. In beiden Fällen treten die Störstoffatome in die Oberfläche des Substrats ein und kommen bei einer verhältnismäßig geringen Tiefe zur Ruhe«, Dieser Verfahrensschritt wird auch als "Voraufbringung" bezeichnet. Das Siliziumnitrid, welches sich über dem Siliziumdioxyd in den aktiven Element-Gebieten 15 b und 15 d befindet, maskiert die Gebiete des
509850/0784
Substrats und verhindert, daß irgendwelche Anteile des FeIdimplantat-Störstoffs das Substrat 10 erreichen. Wenn solch ein Feldimplantat in das Substrat eingetrieben wird, hebt es die Oberflächenkonzentration von n-Störstoffen in dem n-Substrat 10 und verhindert eine Inversion des Substrats unterhalb der Feldisoliergebiete. Eine solche Inversion würde auftreten zwischen p-Quellen/Senken-Gebieten des p-Kanal-Elements und dem p-Topf, also zwischen Quellen/Senken-Gebiet J56 d und p-Topf 23 d in Figur 4. Diese Umkehrung könnte die p+-Quelle/ Senke mit allen p-Töpfen in einer Schaltung verbinden, da sie wahrscheinlich elektrisch an das gleiche Potential gebunden sind, und die Schaltung würde außer Funktion gesetzt werden. In vorteilhafter Weise bildet das Implantat einen Kanal-Stop (channel stop); es erfordert aber nur einen erheblich geringeren Oberflächenanteil. Die Konzentration des Peldimplantats ist im Regelfall um etwa eine Größenordnung niedriger als die Konzentration des Substrats oder des p-Topßs, so daß, obwohl das n-Implantat die p-Leitfähigkeitskonzentration herabsetzt und die Wahrscheinlichkeit einer Inversion des p-Topfes zwischen den n-Quellen/Senken-Gebieten des n-Kanal-Elements und dem n-Substrat 10 erhöht, der p-Topf unterhalb geringerer Tiefen des Topfes relativ so stark dotiert ist, daß die p-Konzentration insgesamt unter den Isolierinseln hoch genug bleibt, um eine Inversion des p-Topfes bei Spannungen bis etwa 25 V zu vermeiden.
Es wird.nun auf Figur 2 Bezug genommen. In den Isoliergebieten 15 a, 15 c und 15 e werden Isolierinseln 20 ausgebildet. Zu diesem Zweck sind in der Praxis verschiedene Arten der Oxydisolierung entwickelt worden. Im allgemeinen wird dabei so vorgegangen, daß aktive Element-Gebiete mit dicken Schichten aus Siliziumdioxyd, auch als Feldoxyd bezeichnet, umgeben
50985Q/0784
werden. Eines dieser Verfahren ist das Isoplanarverfahren, wie es in der US-PS J5 648 125 beschrieben ist. Bei dem Isoplanarverfahren wächst Siliziumdioxyd aus dem Siliziumsubstrat bei Anwendung eines oxydierenden Mittels, beispielsweise Sauerstoff oder Wasserdampf, bei einer Temperatur in der Größenordnung von 900 - I25O C auf. Bei einem Ausführungsbeispiel wächst eine Schicht von Isolieroxyd von 1,8 Mikrometer Stärke auf, indem das Substrat für die Dauer von 16 Stunden in einer nassen SauerstoffUmgebung auf einer Temperatur von 1.000° C gehalten wird. Über die allgemeine thermische Oxydationskinetik dieses Aufwachsens von Siliziumdioxyd ist bereits berichtet worden. Zu vgl. B.E. Deal und A.S. Grove, "General Relationship for the Thermal Oxidation of Silicon" in Journal of Applied Physics, Bd. 56, Nr. 12, Seiten 5770 bis 5778 (I965). Das Siliziumdioxyd wächst in die Oberfläche des Substrats hinein und erhebt sich über diese Oberfläche, und es bildet Isolierinseln 20 a, 20 c und 20 e, welche (in einer dreidimensionalen Struktur) die aktiven Element-Gebiete 15 b und 15 d umgeben. Das voraufgebrachte Feldimplantat bewegt sich in das Substrat vor der expandierenden Masse des Siliziumdioxyd, und es wird infolge der erhöhten Temperatur sogar weiter in das Substrat hineindispergiert, wie Gebiet 17 c in Figur 5 zeigt. Das Oxydmaskenmaterial 14 verhindert eine Oxydation in den aktiven Element-Gebieten I5 b und I5 d. Nach Ausbildung der Isolierinseln 20 wird das maskierende Material 14 zusammen mit dem darunter befindlichen Siliziumdioxyd 12 mit Hilfe bekannter Ätzvorgänge entfernt.
Wie durch eine Schicht 21 aus Fotoresist dargestellt ist, wird anschließend ein Verfahrensschritt der Maskierung ausgeführt, um die Voraufbringung von Störstoffen in das p-Topf-Gebiet zu ermöglichen. Es werden sowohl p- als auch n-Störstoffe
509850/0784
in das Substrat eingebracht und thermisch eingetrieben. Dieses Verfahren der Gegendotierung führt zu einem besonders erwünschten Dotierungsprofil. Einzelheiten der Ausbildung dieses Profils sind beschrieben in der gleichzeitig anhängigen USA-Patentanmeldung der Fairchild Camera and Instrument Corporation (Erfinder Bruce E. Deal und Daniel C. Hu) Serial No. 475 358 "COMPLEMENTARY INSULATED GATE FIELD EFFECT TRANSISTOR STRUCTURE AND PROCESS FOR FABRICATING THE STRUCTURE. Im wesentlichen wird dabei so vorgegangen, daß ein p-Störstoff, z.B. Bor, in das Substrat bis zu einer Tiefe von etwa 10 Mikrometer implantiert und thermisch eingetrieben wird. Dann wird eine geringere Menge eines n-Störstoffs, z.B. Arsen, in das Substrat bis zu einer Tiefe von etwa 4 Mikrometer implantiert und thermisch eingetrieben. Alternativ können die beiden Störstoffe zusammen .voraufgebracht und eingetrieben werden. Durch das Arsen wird das Bor gegendotiert, so daß man das gewünschte zusammengesetzte Konzentrationsprofil erhält. Die Konzentration der p-Störstoffe in dem hergestellten Profil ist tief innerhalb des Topfes, daß die Inversionsschwelle unterhalb des dicken Feldoxyds zwischen dem η-Substrat und den n-Quellen/ Senken-Gebieten des n-Kanal-Elements hinreichend hoch ist, und sie ist niedrig genug zwischen den n-Quellen/Senken-Gebieten des n-Kanal-Elements, um zu erreichen, daß das n-Kanal-Element bei einer hinreichend niedrigen Schwellenspannung arbeitet. Nach dem Eintreiben des p-Topfes läßt man eine Schicht aus Isoliermaterial 30 b und JO d auf der größeren Oberfläche des Substrats 10 in den aktiven Element-Gebieten 15 b und 15 d thermisch aufwachsen. Dann wird eine Schicht aus gatterbildendem leitfähigen Material 3I, z.B. in geeigneter Weise dotiertes polykristallines Silizium, über allen Gebieten des Elements ausgebildet. Wie es in der Technik der Halbleiterherstellung bekannt ist, kann polykristallines Silizium als * groß genug
5098S0/0784
Leiter für Defektelektronen (Löcher) verwendet werden, wenn es mit einem p-Störstoff dotiert ist, oder aber als Leiter von Elektronen, wenn es mit einem n-Störstoff dotiert ist. Bei dem Verfahren gemäß der Erfindung und der gemäß der Erfindung ausgebildeten Anordnung dient polykristallines Silizium als primäre Schicht elektrischer Verbindung eines Doppelschichtelements, wobei Aluminium als obere oder zweite Schicht verwendet wird.
Im Zusammenhang mit Figur 4 ist erkennbar, daß ein Verfahrensschritt der Maskierung ausgeführt worden ist, um das leitfähige Material 31 und Gatteroxyd 30 b und 30 d abzugrenzen und auf diese Weise isolierte Gatterelektroden JH- und 35 herzustellen. Anschließend wird ein p-Störstoff allgemein in die vier Quellen/Senken-Diffusionsgebiete 37* 38, 39 und 40 eingebracht. Nach dem Vor aufbringen befinden sie ,sich in einer verhältnismäßig'geringen Tiefe in der Größenordnung von 0,2 bis 0,3 Mikrometer unterhalb der größeren Fläche des Substrats. Die Gatterelektrodenstrukturen dienen als Maske, so daß die Ränder der Quellen/Senken-Gebiete gegenüber den Rändern der Elektroden selbsttätig ausgerichtet sind. Die anderen Ränder der Quellen/Senken-Diffusionsgebiete werden durch die Inseln aus Feldoxyd maskiert. Auf diese Weise werden abschließend die vorteilhaften Wirkungen selbstausgerichteter Strukturen erreicht, vor allem eine niedrigere Kapazität und eine höhere Packungsdichte. In diesem Punkt sind Jedbch die Quellen/Senken-Gebiete noch,nicht ausgebildet, da p-Störstoffe in den vier Gebieten nur voraugebracht sind.
Die besondere Charakteristik der Quellen/Senken-Gebiete 3$ und 4o des auszubildenden n-KaneL-Elements erhält man durch Reoxydieren der freiliegenden Subdtrat-Gebiete der p-Kanal-
509850/0784
land n-Kanal-Elemente durch thermisches Aufwachsen, so daß dünne Oxydschichten 32 und 33 (Figur 4) entstehen. Die Stärke des thermisch aufgewachsenen Oxyds kann sorgfältig gesteuert und überwacht werden und es braucht keine Verdichtung zu erfolgen, wie es bei in üblicher Weise aufgebrachtem Siliziumdioxyd der Fall ist. Dann wird die dünne Schicht 33 über den Quellen/Senken-Gebieten 39 und 4o entfernt. Anschließend wird, z.B. durch Diffusion oder Ionenimplantation, ein n+- Störstoff in den Quellen/Senken-Gebieten 39 und 40 voraufgebracht, um den vorher voraufgebrachten ρ -Störstoff gegenzudotieren. Wieder dient das polykristalline Siliziumgatter 35 als Maske, so daß die Grenzen der Quellen/Senken-Gebiete 39 und 40 gegenüber den Rändern der Gatter-Elektrode 35 selbstausgerichtet bleiben. Wenn der η -Störstoff Phosphor ist und wenn ein DiffusionsVorgang zur Durchführung der Voraufbringung dient, wird der Phosphor mit der dünnen Reoxydationsschicht 32 reagieren, so daß Phosphorsilikatglaß während des bei hoher Temperatur durchgeführten Teiles des Voraufbrin-.gungszyklus entsteht. Dieses Glas wird vollständig durch Ätzen entfernt, z.B. in einem Fluorwasserstoffbad. Durch die Anwesenheit der Reoxydationsschicht 32 entfällt effektiv die Notwendigkeit für einen zusätzlichen Verfahrensschritt der Maskierung um die charakteristische Eigenschaft der ρ Quellen/Senken-Gebiete des p-Kanal-Elements zu erhalten. Die relativen Konzentrationen des p-Störstoffs und des n-Störstoffs, welche in die Quellen/Senken-Gebiete 39 und 4o eingebracht werden, sind so beschaffen, daß man ein zusammengesetztes η -Profil nach dem thermischen Eintreiben erhält.
In Figur 6 ist erkennbar, daß eine Schicht 43 aus zusätzlichem elektrisch isolierendem Material über der Oberfläche der Anordnung ausgebildet wird. Dieses Material kann chemisch
509850/078/,
aufgebrachtes Siliziumdioxyd sein. Wenn es zur öffnung von Quellen/Senken-Gebieten 37, 38, 39 und 40 für eine anschlie-' ßende Ausbildung elektrischer Kontakte begrenzt wird, so wird der nicht reagierte Teil der Reoxydationsschicht 32 ebenfalls entfernt. Die Menge der in diesem Punkt zu entfernenden Reoxydationsschicht 32 ist kontrollierbar gering, da die ursprüngliche Stärke der Reoxydationsschicht 32 sorgfältig gesteuert und überwacht wurde. Es tritt daher keine schädliche Untersehneidung der Oxydinseln an den Quellen/Senken-Gebieten 39 und 4o aufgrund der zusätzlichen Ätzzeit auf, welche zur Entfernung des unreagierten Teils der Reoxydationsschicht 32 erforderlich ist.
Dann wird der normale Verfahrensschritt des thermischen Eintreibens abgeschlossen. Vorzugsweise wird das Substrat auf eine Temperatur von I.0700 C für eine Zeit von etwa 30 Minuten erhitzt. Dieses Eintreiben wird gleichzeitig mit der Phosphorgetterung ausgeführt, welche durch Vorbeileiten eines Gases mit POCl-,, Op und N„ über dem Substrat erfolgt. Das thermische Eintreiben der Quellen/Senken-Diffusionsgebiete 37* 38# 39 und 40 beeinflußt weder den vorher gebildeten p-Topf 23 d noch das η -Feldimplantat I7 c in nennenswerter Weise, da es vorher bei einer Temperatur von 1^200 C über einen Zeitraum von etwa 16 Stunden eingetrieben worden war. Es ist erkennbar, daß die Tiefe der Quellen/Senken-Gebiete 37 und 38 dem Eindringen der ρ -Storstoffe in die Quellen/Senken-Gebiete 39 und 4o entspricht. In den Gebieten 39 und 4o haben jedoch die p+-Störstoffe ihre Identität verloren. Der Charakter der Quellen/Senken-Diffusionsgebiete 39 und 4o ist die η -Leitfähigkeit, da - wie beschrieben die n+-Störstoffe die p+-Störstoffe gegendotieren. Das bedeutet, daß durch das Verfahren der Gegendotierung die
509850/078^
getrennten Verfahrensschritte der Maskierung und der Störstoffeinbringung entfallen, welche normalerweise erforderlich sind, um n+-Quellen/Senken-Gebiete des n-Kanal-Elements herzustellen.
Ein weiterer Vorteil des Verfahrens der Gegendotierung ist die dadurch erreichte Möglichkeit, die charakteristischen Eigenschaften des zusammengesetzten Dotierungsprofils der η -Quellen/Senken-Gebiete an ihrer Grenze zum p-Topf, einem pn-übergang, sorgfältig zu steuern und zu überwachen. Aus den idealisierten Dotierungskurven und dem pn-übergang der Figuren 8 bzw. 9 ist erkennbar, daß durch entsprechende Steuerung und Überwachung die Durchbruchs spannung über dem Übergang gleichsam maßgeschneidert werden kann. Figur 8 zeigt die Konzentration von n- und p-Störstoffen als Funktion der Tiefe unter der Oberfläche eines konstanten Hintergrunds (durch eine horizontale gestrichelte: Linie angedeutet) in einem Substrat bei einem bestimmten Quellen/Senken-Gebiet. Das zusammengesetzte DotierungsprofLl ist als gestrichelte Linie dargestellt. Die Tiefe des Übergangs ist der Punkt, bei dem die Kurve des n-Störstoffs das Niveau der Hintergrundkonzentration schneidet, und dies ist etwa bei 2 χ 10 Atomen/cnr der Fall. Man erkennt, daß die Form der beiden Störstoffkurven dadurch geändert werden kann, daß man den Betrag der voraufgebrachten Störstoffe und die Bedingungen des thermischen Eintreibens verändert, und es kann auf diese Weise das zusammengesetzte Dotierungsprofil geändert werden. Figur 9 zeigt die Wirkung, den die Art der Neigung des Dotierungsprofils auf die Anordnung des Raumladungsgebiets um einen pn-übergang hat. Allgemein kann gesagt werden, daß für eine gegebene Durchbruchsspannung sich das Raumladungsgebiet um einen pn-übergang 61 in das Substrat entsprechend der
509850/0784
Darstellung der Kurve 60 und nach oben In das diffundierte Gebiet entsprechend der Darstellung der Kurve 62 erstreckt» Wie bekannt und bereits beschrieben, wird eine Verbreiterung des Raumladungsgebiets die Lawinendurchbruchsspannung des Übergangs anheben. Das Raumladungsgebiet kann weiter in das Substrat hinein verlegt werden, wenn die Hintergrundkonzentration, also die Dotierung des Substrats, herabgesetzt wird, oder sie kann weiter in das diffundierte Gebiet entsprechend der Darstellung der gestrichelten Linie 6;5 erstreckt werden, wenn entweder das diffundierte Gebiet leichter dotiert wird oder die Steigung des Dotierungsprofils in dem diffundierten Gebiet bei dem pn-übergang herabgesetzt wird. Die Dotierung des Substrats kann nicht allein dahingehend geändert werden, daß eine bestimmte Lawinendurchbruchsspannung angehoben wird, da andere Erfordernisse des Entwurfs der Schaltung eingehalten werden müssen. Und die Stärke der Dotierung des Quellen/ Senken-Gebiets muß in geeigneter Weise so bemessen sein, daß eine brauchbare Durchbruchsspannung des Elements erreicht wird. Bei Anwendung des Verfahrens der Gegendotierung kann jedoch die Form des auslaufenden Endes des zusammengesetzten Dotierungsprofils dadurch gleichsam maßgeschneidert werden, daß die relativen Konzentrationen der Ma^oritätsstörstoffe, z.B. der n-Störstoffe, und der Minoritätsstörstoffe, z.B. der p-Störstoffe, in geeigneter Weise eingestellt werden. Die Steigung des Dotierungsprofils kann dann an dem pn-übergang herabgesetzt werden. Dies ist dargestellt durch die Form des auslaufenden Endes des zusammengesetzten Dotierungsprofils in Figur 8. Diese Form verbreitert das Raumladungsgebiet von der Breite w in die Breite w"*, wie in Figur 9 dargestellt ist. Das Verfahren gemäß der vorliegenden Erfindung kann daher verwendet werden, um die Lawinendurchbruchsspannung
S09850/0784
des Übergangs an der Grenze des Quellen/Senken-Gebiets und des Substrats oder des p-Topfes zu ändern und einen geringeren Wert hierfür zu erreichen.
Ein komplementäres Feldeffektelement mit isoliertem Gatter, welches nach dem Verfahren gemäß der vorliegenden Erfindung hergestellt ist, zeigt Figur 7. Man erkennt, daß Metallverbindungen 50 und 51 aufgebracht und begrenzt worden sind, um das Quellen/Senken-Gebiet JQ des p-Kanal-Elements zu verbinden und äußere elektrische Anschlüsse zum Quellen/Senken-Gebiet yi des p-Kanal-Elements und zum Quellen/Senken-Gebiet 4o des η-Kanal-Elements herzustellen. Bei den meisten gewerblich hergestellten Produkten wird ein bestimmter komplementärer Feldeffekt-Transistor von vornherein die Aufgabe haben, eine vorgegebene Funktion in einer bestimmten Schaltung zu erfüllen, und er wird entsprechend den Bedingungen der jeweiligen Schaltung elektrisch angeschlossen werden. Die durch das Verfahren gemäß der vorliegenden Erfindung hergestellte Anordnung ist derjenigen Anordnung funktionell äquivalent, welche in der gleichzeitig anhängigen USA-Anmeldung Serial No. 4-75 558 der Fairchild Camera and Instrument Corporation (Erfinder: Bruce E. Deal und Daniel C. Hu) "COMPLEMENTARY " INSULATED GATE FIELD EFFECT TRANSISTOR STRUCTURE AND PROCESS FOR FABRICATING THE STRUCTURE" beschrieben ist, jedoch werden weniger Verfahrensschritte benötigt. Die Gegendotierung wenigstens eines der Quellen/Senken-Gebiete führt zu dem vorteilhaften Ergebnis einer Vereinfachung der Verfahrensfolge mit dem zusätzlichen Vorteil, daß das zusammengesetzte Dotierungsprofil maßgeschneidert werden kann, um die LawinenduKhbruchsspannung über dem pn-übergang zu erhöhen. Die Verwendung von thermisch aufgewachsenem Siliziumdioxyd als Maske ergibt eine weitere Vereinfachung.
509850/078/,

Claims (4)

  1. Ansprüche
    Iy Verfahren zum Herstellen einer komplementären Feldeffekt-Trans is tor anordnung mit isoliertem Gatter und mit n-Kanal- und p-Kanal-Elementen in dem gleichen Halbleitersubstrat, mit folgenden Verfahrensschritten:
    Ausbilden eines Topfes eines ersten Leitfähigkeitstyps in einem Substrat eines zweiten, entgegengesetzten Leitfähigkeitstyps,
    Ausbilden eines Leiter-Isolator-Halbleiter-Feldeffekt-Elements mit einem zweiten Kanal-Leitfähigkeitstyp innerhalb des Topfes und Ausbilden eines Leiter-Isolator-Halbleiter-Feldeffekt-Elements mit einem ersten Kanal-LeitfMhigkeitstyp in dem Substrat,
    Ausbilden von Oxyd-Isoliergebieten in dem Substrat, welche die Leiter-Isolator-Halbleiter-Elemente im wesentlichen umgeben und an sie angrenzen,
    dadurch gekennzeichnet, daß die Quellen/Senken-Gebiete der Leiter-Isolator-Halbleiter-Elemente durch Einbringen eines Störstoffs eines ersten Leitfähigkeitstyps in die Quellen/ Senken-Gebiete beider Elemente ausgebildet werden, und daß ein Störstoff eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps in die Quellen/Senken-Gebiete des Elements eingebracht wird, welches den zweiten Kanal-Leitfähigkeitstyp hat, wobei die Konzentration des Störstoffs des zweiten Leitfähigkeitstyps in den Quellen/Senken-Gebieten des Elements mit dem zweiten Kanal-Leitfähigkeitstyp größer als die Konzentration des Störstoffs des ersten
    5098SÖ/07Ö4
    Leitfähigkeitstyps ißt, so daß der Störstoff des zweiten Leitfähigkeitstyps den Störstoff des ersten Leitfähigkeitstyps gegendotiert und dadurch Quellen/Senken-Gebiete vom zweiten Leitfähigkeitstyp entstehen.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der ersten Leitfähigkeitstyp die p-Leitfähigkeit und der zweite, entgegengesetzte Leitfähigkeitstyp die n-Leitfähigkeit ist, daß der erste Kanal-Leitfähigkeitstyp die p-Kanal- und der zweite Kanal-Leitfähigkeitstyp die η-Kanal-Leitfähigkeit ist.
  3. 5· Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Einbringen des p-Störstoffs in die Quellen/Senken-Gebiete der beiden Elemente durch Implantieren von Ionen vom p-Leitfähigkeitstyp erfolgt.
  4. 4. Verfahren nach Anspruch 3* dadurch gekennzeichnet, daß das Einbringen eines Störstoffs vom n-Leitfähigkeitstyp in die Quellen/Senken-Gebiete des Elements mit n-Kanal-Leitfähigkeit durch Implantation von Ionen vom n-Leitfähigkeitstyp erfolgt.
    5· Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das •Einbringen eines Störstoffs eines p-Leitfähigkeitstyps in die Quellen/Senken-Gebiete beider Elemente durch Voraufbringen des Störstoffs vom p-Leitfähigkeitstyp durch Diffusion und anschließendes thermisches Eintreiben des Störstoffs vom p-Leitfähigkeitstyp erfolgt, und das Einbringen des Störstoffs vom n-Leitfähigkeitstyp in die Quellen/Senken-Gebiete des Elements mit der n-Kanal-Leitfähigkeit durch Voraufbringen des Störstoffs vom n-Leitfähigkeitstyp durch Diffusion und anschließendes thermisches Eintreiben des Störstoffs vom n-Leitfähigkeitstyp erfolgt.
DE2524263A 1974-06-03 1975-05-31 Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate Expired DE2524263C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US475357A US3920481A (en) 1974-06-03 1974-06-03 Process for fabricating insulated gate field effect transistor structure

Publications (2)

Publication Number Publication Date
DE2524263A1 true DE2524263A1 (de) 1975-12-11
DE2524263C2 DE2524263C2 (de) 1985-06-27

Family

ID=23887217

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2524263A Expired DE2524263C2 (de) 1974-06-03 1975-05-31 Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate

Country Status (9)

Country Link
US (1) US3920481A (de)
JP (1) JPS515970A (de)
CA (1) CA1013866A (de)
DE (1) DE2524263C2 (de)
FR (1) FR2275880A1 (de)
GB (1) GB1502668A (de)
HK (1) HK28081A (de)
IT (1) IT1032952B (de)
NL (1) NL185882C (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203126A (en) * 1975-11-13 1980-05-13 Siliconix, Inc. CMOS structure and method utilizing retarded electric field for minimum latch-up
JPS5284981A (en) * 1976-01-06 1977-07-14 Mitsubishi Electric Corp Production of insulated gate type semiconductor device
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
US4151610A (en) * 1976-03-16 1979-04-24 Tokyo Shibaura Electric Co., Ltd. High density semiconductor memory device formed in a well and having more than one capacitor
US4072868A (en) * 1976-09-16 1978-02-07 International Business Machines Corporation FET inverter with isolated substrate load
US4205330A (en) * 1977-04-01 1980-05-27 National Semiconductor Corporation Method of manufacturing a low voltage n-channel MOSFET device
JPS5626471A (en) * 1979-08-10 1981-03-14 Matsushita Electric Ind Co Ltd Mos type semiconductor device
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4406710A (en) * 1981-10-15 1983-09-27 Davies Roderick D Mask-saving technique for forming CMOS source/drain regions
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
US4454648A (en) * 1982-03-08 1984-06-19 Mcdonnell Douglas Corporation Method of making integrated MNOS and CMOS devices in a bulk silicon wafer
US4412375A (en) * 1982-06-10 1983-11-01 Intel Corporation Method for fabricating CMOS devices with guardband
JPS5965481A (ja) * 1982-10-06 1984-04-13 Nec Corp 半導体装置
US4462151A (en) * 1982-12-03 1984-07-31 International Business Machines Corporation Method of making high density complementary transistors
JPH0636425B2 (ja) * 1983-02-23 1994-05-11 テキサス インスツルメンツ インコ−ポレイテツド Ｃｍｏｓ装置の製造方法
US4527325A (en) * 1983-12-23 1985-07-09 International Business Machines Corporation Process for fabricating semiconductor devices utilizing a protective film during high temperature annealing
US4908688A (en) * 1986-03-14 1990-03-13 Motorola, Inc. Means and method for providing contact separation in silicided devices
US4753897A (en) * 1986-03-14 1988-06-28 Motorola Inc. Method for providing contact separation in silicided devices using false gate
JPS6364844U (de) * 1986-10-17 1988-04-28
US5679968A (en) * 1990-01-31 1997-10-21 Texas Instruments Incorporated Transistor having reduced hot carrier implantation
US5091332A (en) * 1990-11-19 1992-02-25 Intel Corporation Semiconductor field oxidation process
EP0764980A1 (de) * 1995-09-20 1997-03-26 Lucent Technologies Inc. Verbesserte Lokaloxidierung von Silizium
KR100213201B1 (ko) 1996-05-15 1999-08-02 윤종용 씨모스 트랜지스터 및 그 제조방법
KR100876927B1 (ko) * 2001-06-01 2009-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 열처리장치 및 열처리방법
US7419863B1 (en) * 2005-08-29 2008-09-02 National Semiconductor Corporation Fabrication of semiconductor structure in which complementary field-effect transistors each have hypoabrupt body dopant distribution below at least one source/drain zone
US8779509B2 (en) 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
CN116225135B (zh) * 2023-05-11 2023-07-21 上海海栎创科技股份有限公司 一种低压差线性稳压器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1104070B (de) * 1959-01-27 1961-04-06 Siemens Ag Verfahren zur Herstellung einer eine eigenleitende oder nahezu eigenleitende Zone aufweisenden Halbleitertriode
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3631312A (en) * 1969-05-15 1971-12-28 Nat Semiconductor Corp High-voltage mos transistor method and apparatus
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
DE2218680A1 (de) * 1971-06-08 1972-12-28 Philips Nv Halbleiteranordnung und Verfahren zur Herstellung derselben

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411051A (en) * 1964-12-29 1968-11-12 Texas Instruments Inc Transistor with an isolated region having a p-n junction extending from the isolation wall to a surface
GB1280022A (en) * 1968-08-30 1972-07-05 Mullard Ltd Improvements in and relating to semiconductor devices
US3812519A (en) * 1970-02-07 1974-05-21 Tokyo Shibaura Electric Co Silicon double doped with p and as or b and as
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
US3806371A (en) * 1971-07-28 1974-04-23 Motorola Inc Method of making complementary monolithic insulated gate field effect transistors having low threshold voltage and low leakage current
DE2247975C3 (de) * 1972-09-29 1979-11-15 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1104070B (de) * 1959-01-27 1961-04-06 Siemens Ag Verfahren zur Herstellung einer eine eigenleitende oder nahezu eigenleitende Zone aufweisenden Halbleitertriode
US3356858A (en) * 1963-06-18 1967-12-05 Fairchild Camera Instr Co Low stand-by power complementary field effect circuitry
US3631312A (en) * 1969-05-15 1971-12-28 Nat Semiconductor Corp High-voltage mos transistor method and apparatus
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
DE2218680A1 (de) * 1971-06-08 1972-12-28 Philips Nv Halbleiteranordnung und Verfahren zur Herstellung derselben

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.Appl. Phys., Bd. 36, Nr.12, 1965, S. 3770-3778 *

Also Published As

Publication number Publication date
NL7506519A (nl) 1975-12-05
CA1013866A (en) 1977-07-12
DE2524263C2 (de) 1985-06-27
JPS515970A (de) 1976-01-19
NL185882C (nl) 1990-08-01
FR2275880A1 (fr) 1976-01-16
US3920481A (en) 1975-11-18
FR2275880B1 (de) 1981-08-21
HK28081A (en) 1981-07-03
IT1032952B (it) 1979-06-20
GB1502668A (en) 1978-03-01

Similar Documents

Publication Publication Date Title
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
EP0268941B1 (de) MOS-Feldeffekt-Transistorstruktur mit extrem flachen Source/- Drain-Zonen und Silizid-Anschlussbereichen, sowie Verfahren zu ihrer Herstellung in einer integrierten Schaltung
DE4136406B4 (de) Verfahren zur Herstellung einer CMOS-Halbleitereinrichtung
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE102006019921A1 (de) Transistor mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode und ein Verfahren zur Herstellung des Transistors
DE10296953T5 (de) Doppelgatetransistor und Herstellungsverfahren
DE1913052A1 (de) Halbleitervorrichtung
DE10345346A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE102008054075A1 (de) Abgesenkter Drain- und Sourcebereich in Verbindung mit einer komplexen Silizidherstellung in Transistoren
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE102009047304A1 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102009047313A1 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete
DE102008016426B4 (de) Verfahren zum Erzeugen einer Zugverformung durch Anwenden von Verspannungsgedächtnistechniken in unmittelbarer Nähe zu der Gateelektrode

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition