DE19744687A1 - Feldeffekttransistor und Herstellungsverfahren desselben - Google Patents

Feldeffekttransistor und Herstellungsverfahren desselben

Info

Publication number
DE19744687A1
DE19744687A1 DE19744687A DE19744687A DE19744687A1 DE 19744687 A1 DE19744687 A1 DE 19744687A1 DE 19744687 A DE19744687 A DE 19744687A DE 19744687 A DE19744687 A DE 19744687A DE 19744687 A1 DE19744687 A1 DE 19744687A1
Authority
DE
Germany
Prior art keywords
gate electrode
conductivity type
length
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19744687A
Other languages
English (en)
Inventor
Kenji Yasumura
Takaaki Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19744687A1 publication Critical patent/DE19744687A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung betrifft einen Feldeffekttransi­ stor und ein Herstellungsverfahren desselben. Speziell be­ trifft sie einen Feldeffekttransistor mit einer Gateelek­ trode, die eine kurze Länge aufweist, und ein Herstellungs­ verfahren desselben.
In letzter Zeit wird die Submikroherstellung von Elementen stark verbessert, so wie die integrierten Halbleiterschal­ tungseinrichtungen deutlich hoch integriert werden. Speziell für einen dynamischen Direktzugriffsspeicher (DRAM) als eine Halbleiterspeichereinrichtung wird der Integrationsgrad ei­ nes Speichers erhöht, da seine Speicherkapazität von 64 Me­ gabits bis 256 Megabits und weiter bis zu 1 Gigabit erhöht wird. Ein Feldeffekttransistor als ein aktives Element, das einen solch hoch integrierten Speicher bildet, muß eine sub­ mikrohergestellte Struktur aufweisen.
Es ist wohl bekannt, daß ein Abfall der Schwellenspannung des Feldeffekttransistors, der sogenannte Kurzkanaleffekt, gefunden wird, so wie die Länge einer Gateelektrode des Feldeffekttransistors verringert wird. Wenn jedoch die Länge einer Gateelektrode so extrem kurz wie nicht mehr als 0,5 µm beträgt, wird die Menge der Bordotierung derart erhöht, daß der Durchgriffswiderstand (punch through) erhöht wird, und folglich wird ein umgekehrter Kurzkanaleffekt, ein Anstieg der Schwellenspannung, gleichzeitig mit dem Kurzkanaleffekt gefunden.
Fig. 15 ist eine Teilquerschnittsansicht einer Struktur im Querschnitt eines Feldeffekttransistors direkt nach einer Dotierungsioneninjektion zum Bilden eines Source-/Drainbe­ reiches. Wie in Fig. 15 gezeigt ist, weist ein Siliziumsub­ strat 1 einen bordotierten Bereich 60, der zum Steuern der Schwellenspannung des Feldeffekttransistors gebildet ist, auf. Es ist eine Gateelektrode 3 auf dem Siliziumsubstrat 1 mit einem dazwischen vorgesehenen Gateoxidfilm 2 gebildet. Es ist ein Seitenwandoxidfilm 4 an einer Seitenwand der Gateelektrode 3 gebildet. Der Feldeffekttransistor weist eine LDD-Struktur auf und weist ein Paar von schwach dotier­ ten Source-/Drainbereichen 51 und ein Paar von stark dotier­ ten Source-/Drainbereichen 52 auf. In der Nähe des Source-/Drainbereiches wird direkt nach der Dotierungsioneninjek­ tion ein Gitterfehler, wie zum Beispiel Zwischengitteratome und Versetzungsschleifen bzw. Schraubenversetzungen, die aufgrund der Dotierungsioneninjektion gebildet sind, ge­ funden.
Wenn eine Wärmebehandlung an dem Siliziumsubstrat in der obigen Bedingung durchgeführt wird, wird eine verbundene Diffusion der Boratome (B), die in dem bordotierten Bereich 60 enthalten sind, und des Gitterfehlers verursacht. Schließlich werden Borkonzentrationsspitzenbereiche 161, 162 und 163 gebildet, wie in Fig. 16 gezeigt ist. Die Borkonzen­ trationsspitzenbereiche 161 und 162 sind in dem Siliziumsub­ strat 1 in einer bestimmten Tiefe vorhanden. Der Borkonzen­ trationsspitzenbereich 163 ist unterhalb der Gateelektrode 3 an einem Oberflächenbereich des Siliziumsubstrates 1 vorhan­ den. Somit ist die Borkonzentration an einer Oberfläche (eine Übergangsstelle) des Siliziumsubstrates 1 näher zu ei­ nem Ende der Gateelektrode 3 hoch.
Für eine lange Länge einer Gateelektrode ist eine Länge d des Borkonzentrationsspitzenbereiches 163, der an einer Oberfläche des Siliziumsubstrates 1 vorhanden ist, in Bezug zu einer Länge L der Gateelektrode relativ kurz und somit wird ein umgekehrter Kurzkanaleffekt nicht gefunden. Wenn jedoch die Länge L der Gateelektrode verringert wird, wird die Menge der Bordotierung derart erhöht, daß der Durch­ griffswiderstand erhöht wird. Dies bedingt, daß die Länge d des Borkonzentrationsspitzenbereiches 163 relativ in Bezug zu der Länge L der Gateelektrode erhöht wird und somit der umgekehrte Kurzkanaleffekt auftritt.
Fig. 17 zeigt einen Kurzkanaleffekt. Wie in Fig. 17 gezeigt ist, fällt die Schwellenspannung Vth plötzlich ab, so wie die Gatelänge reduziert wird.
Fig. 18 zeigt einen umgekehrten Kurzkanaleffekt, der gefun­ den wird, wenn die Gateelektrodenlänge verringert wird und die Menge der Bordotierung entsprechend derart erhöht wird, daß der Durchgriffswiderstand erhöht wird, wie oben be­ schrieben wurde. Wie in Fig. 18 gezeigt ist, wird die Schwellenspannung Vth erhöht und der sogenannte umgekehrte Kurzkanaleffekt verursacht, so wie die Gatelänge in dem Be­ reich, der die relativ lange Gatelänge darstellt, erhöht wird. So wie die Gatelänge weiter reduziert wird, wird die Borkonzentration an der Oberfläche des Siliziumsubstrates 1 an dem Mittelpunkt der Gateelektrode 3 verringert, wie in Fig. 16 gezeigt ist. Dies verursacht leicht einen Durchgriff und der Kurzkanaleffekt wird deutlicher, wie in Fig. 18 ge­ zeigt ist.
Speziell ein Feldeffekttransistor, der für ein DRAN von 1 Gigabit verwendet wird, weist eine Gatelänge von ungefähr 0,15 µm auf und somit wird ein relativ großes Verhältnis der Länge d des Borkonzentrationsspitzenbereiches 163 zu der Gatelänge L erreicht. Somit werden der umgekehrte Kurzkanal­ effekt und der Kurzkanaleffekt, wie die, die oben beschrie­ ben wurden, deutlich, gute Transistoreigenschaften können nicht erreicht werden und der Feldeffekttransistor wird nicht gut arbeiten.
Wie in Fig. 18 gezeigt ist, wird ein deutlicher Kurzkanalef­ fekt in dem Bereich, der die relativ kurze Gatelänge dar­ stellt, gefunden, wenn ein umgekehrter Kurzkanaleffekt in dem Bereich, der die relativ lange Gatelänge darstellt, ge­ funden wird. In anderen Worten wird die Größe der Reduzie­ rung der Schwellenspannung mit Bezug zu der Änderung der Gatelänge mehr erhöht. Wenn die Abhängigkeit der Schwellen­ spannung von der Gatelänge so erhöht wird, werden die Eigen­ schaften des Feldeffekttransistors deutlich in Abhängigkeit von geringen Variationen der Prozeßpräzision verändert.
Es ist Aufgabe der vorliegenden Erfindung, einen umgekehrten Kurzkanaleffekt in einem Feldeffekttransistor mit einer Gateelektrode mit einer kurzen Länge zu unterdrücken.
Weiterhin soll ein Feldeffekttransistor mit einer Gateelek­ trode mit einer kurzen Länge hergestellt werden, der in der Lage ist, einen umgekehrten Kurzkanaleffekt zu unterdrücken.
Die Aufgabe wird durch den Feldeffekttransistor des Anspru­ ches 1 oder durch das Herstellungsverfahren eines Feldef­ fekttransistors des Anspruches 9 oder 10 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Ein Feldeffekttransistor mit einer Gateelektrode einer Länge (L) von nicht mehr als 0,50 µm weist nach einem Aspekt ein Halbleitersubstrat eines ersten Leitungstyps mit einem Hauptoberfläche, eine Gateelektrode, die auf der Hauptober­ fläche des Halbleitersubstrates mit einem dazwischen vorge­ sehenen Gateisolierfilm gebildet ist, und ein Paar von Do­ tierungsbereichen des zweiten Leitungstyps, das in einem Be­ reich des Halbleitersubstrates an beiden Seiten der Gate­ elektrode gebildet ist, auf. In einem Oberflächenbereich des Halbleitersubstrates, der unterhalb der Gateelektrode ange­ ordnet ist, ist eine Dotierungskonzentrationsspitze des er­ sten Leitungstyps in dem Oberflächenbereich startend vom ei­ nem Ende der Gateelektrode in der Richtung zu dem Mittel­ punkt der Gateelektrode zu einem Punkt, der von dem Ende der Gateelektrode um nicht mehr als L/4 entfernt ist, vorhanden.
In dem so aufgebauten Feldeffekttransistor ist eine Konzen­ trationsspitze eines Dotierungsstoffes des ersten Leitungs­ typs zum Steuern der Schwellenspannung in dem Oberflächenbe­ reich des Halbleitersubstrates, der unterhalb der Gateelek­ trode in einem begrenzten Bereich startend von einem Ende der Gateelektrode zu dem Mittelpunkt der Gateelektrode ange­ ordnet ist, vorhanden. Dies kann den umgekehrten Kurzkanal­ effekt unterdrücken und ein Feldeffekttransistor mit guten Eigenschaften kann erhalten werden. Wenn die Länge der Gate­ elektrode sehr stark reduziert wird, werden die Eigenschaf­ ten des Feldeffekttransistors nicht deutlich in Abhängigkeit von geringen Variationen der Prozeßpräzision geändert.
In dem Feldeffekttransistor wird der umgekehrte Kurzkanalef­ fekt, wie oben beschrieben, effektiv unterdrückt, wenn der Wert der Dotierungskonzentrationsspitze des ersten Leitungs­ typs zum Erhöhen des Durchgriffswiderstandes zumindest 8,0 × 1016 cm⁻3 beträgt.
Die oben erwähnte Unterdrückung des umgekehrten Kurzkanalef­ fektes kann effektiv erreicht werden, wenn die Länge der Gateelektrode bevorzugt nicht größer als 0,35 µm ist und be­ vorzugter nicht größer als 0,25 µm ist und noch bevorzugter nicht größer als 0,15 µm ist.
Wenn die Länge der Gateelektrode nicht mehr als 0,35 µm ist, ist der Wert der Dotierungskonzentrationsspitze des ersten Leitungstyps zum Verstärken des Durchgriffswiderstandes be­ vorzugt zumindest 1,0 × 1017c m⁻3.
Wenn die Länge der Gateelektrode nicht mehr als 0,25 µm be­ trägt, ist der Wert der Dotierungskonzentrationsspitze des ersten Leitungstyps zum Verstärken des Durchgriffswiderstan­ des bevorzugt zumindest 5,0 × 1017 cm⁻3.
Wenn die Länge der Gateelektrode nicht mehr als 0,15 µm be­ trägt, ist der Wert der Dotierungskonzentrationsspitze des ersten Leitungstyps zum Verstärken des Durchgriffswiderstan­ des bevorzugt zumindest 8,0 × 1017 cm⁻3.
Ein Herstellungsverfahren eines Feldeffekttransistors ist das Herstellungsverfahren eines Feldeffekttransistors mit einer Gateelektrodenlänge von nicht mehr als 0,50 µm und weist folgende Schritte auf:
  • (a) Ionenimplantieren einer Dotierung eines ersten Lei­ tungstyps in die Hauptoberfläche eines Halbleitersub­ strates des ersten Leitungstyps,
  • (b) Bilden einer Gateelektrode auf der Hauptoberfläche des Halbleitersubstrates mit einem dazwischen vorgesehenen Gateisolierfilm,
  • (c) Ionenimplantieren einer Dotierung eines zweiten Lei­ tungstyps in einem Bereich des Halbleitersubstrates an beiden Seiten der Gateelektrode derart, daß ein Paar von Dotierungsbereichen des zweiten Leitungstyps gebil­ det wird,
  • (d) Anwenden einer schnellen thermischen Wärmebehandlung bzw. eines Kurzzeittemperns auf das Halbleitersubstrat.
In einem anderen Aspekt weist ein Herstellungsverfahren ei­ nes Feldeffekttransistors folgende Schritte auf:
  • (a) Ionenimplantieren einer Dotierung des ersten Leitungs­ typs in eine Hauptoberfläche eines Halbleitersubstrates des ersten Leitungstyps,
  • (b) Bilden einer Gateelektrode auf der Hauptoberfläche des Halbleitersubstrates mit einem dazwischen vorgesehenen Gateisolierfilm und
  • (c) Bilden eines Paares von Dotierungsbereichen eines zwei­ ten Leitungstyps in einem Bereich des Halbleitersub­ strates an beiden Seiten der Gateelektrode unter Ver­ wendung einer Ionenschauerdotierung oder Plasmadotie­ rung.
Bei dem Herstellungsverfahren des Feldeffekttransistors in dem obigen anderen Aspekt kann der Schritt des Bildens eines Paares von Dotierungsbereichen des zweiten Leitungstyps durch den Schritt des Anwendens einer schnellen thermischen Wärmebehandlung bzw. eines Kurzzeittemperns an das Halblei­ tersubstrat gefolgt werden.
In einem anderen Aspekt weist ein Herstellungsverfahren ei­ nes Feldeffekttransistors die folgenden Schritte auf:
  • (a) Ionenimplantieren einer Dotierung eines ersten Lei­ tungstyps in eine Hauptoberfläche eines Halbleiter­ substrates des ersten Leitungstyps,
  • (b) Bilden einer Gateelektrode auf der Hauptoberfläche des Halbleitersubstrates mit einem dazwischen vorgesehenen Gateisolierfilm,
  • (c) Bilden einer Epitaxieschicht auf der Hauptoberfläche des Halbleitersubstrates an beiden Seiten der Gateelek­ trode, wobei die Epitaxieschicht mit einer Dotierung eines zweiten Leitungstyps dotiert ist, und
  • (d) Diffundieren der Dotierung des zweiten Leitungstyps von der Epitaxieschicht durch eine schnelle thermische Wär­ mebehandlung derart, daß ein Paar von Dotierungsberei­ chen des zweiten Leitungstyps in einem Bereich des Halbleitersubstrates an den beiden Seiten der Gateelek­ trode gebildet wird.
In jedem der Herstellungsverfahren des Feldeffekttransistors kann eine Dotierungskonzentrationsspitze des ersten Lei­ tungstyps in dem Oberflächenbereich des Halbleitersubstra­ tes, der unterhalb der Gateelektrode in einem begrenzten Oberflächenbereich startend von einem Ende der Gateelektrode in der Richtung zu dem Mittelpunkt der Gateelektrode zu ei­ nem Punkt, der von dem Ende der Gateelektrode um nicht mehr als L/4 versetzt ist, angeordnet ist, derart gebildet wer­ den, daß der umgekehrte Kurzkanaleffekt unterdrückt wird. Somit kann ein Feldeffekttransistor mit einer verkürzten Länge der Gateelektrode, der in der Lage ist, den umgekehr­ ten Kurzkanaleffekt zu unterdrücken, leicht ohne einen komplizierten Herstellungsprozeß erhalten werden.
Somit kann ein Feldeffekttransistor mit einer Gateelektrode mit einer Länge von nicht mehr als 0,50 µm den umgekehrten Kurzkanaleffekt unterdrücken.
Für eine Gateelektrode mit einer Länge von nicht mehr als 0,5 µm wird der Durchgriffswiderstand erhöht und der umge­ kehrte Kurzkanaleffekt unterdrückt, wenn der Wert der Dotie­ rungskonzentrationsspitze des ersten Leitungstyps zumindest 8,0 × 1016 cm⁻3 beträgt.
Die Unterdrückung des umgekehrten Kurzkanaleffektes wird ef­ fektiver erreicht, wenn die Länge der Gateelektrode bevor­ zugt nicht mehr als 0,35 µm, noch bevorzugter nicht mehr als 0,25 µm und weiter noch bevorzugter nicht mehr als 0,15 µm be­ trägt.
Für eine Gateelektrode mit einer Länge von nicht mehr als 0,35 µm, nicht mehr als 0,25 µm und nicht mehr als 0,15 µm wird der Durchgriffswiderstand verbessert und der umgekehrte Kurzkanaleffekt wird unterdrückt, wenn der Wert der Dotie­ rungskonzentrationsspitze des ersten Leitungstyps zumindest 1,0 × 10 cm⁻3, zumindest 5,0 × 10 cm⁻3 bzw. zumindest 8,0 × 1017 cm⁻3 beträgt, und ein Feldeffekttransistor mit guten Ei­ genschaften wird somit erhalten.
Entsprechend einem Herstellungsverfahren eines Feldeffekt­ transistors kann ein Feldeffekttransistor mit einer Gate­ elektrode mit einer Länge von nicht mehr als 0,5 µm, der in der Lage ist, den umgekehrten Kurzkanaleffekt zu unter­ drücken, einfach ohne einen komplizierten Herstellungsprozeß erhalten werden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsformen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine Teilquerschnittsansicht einer Struktur ei­ nes Feldeffekttransistors entsprechend einer ersten Ausfüh­ rungsform,
Fig. 2 eine Korrelation zwischen einer Gatelänge und einer Schwellenspannung, wenn die Korrelation in der Größe zwischen der Länge d des Borkonzentrationsspitzenbereiches an dem Oberflächenbereich eines Siliziumsubstrates, der un­ terhalb der Gateelektrode angeordnet ist und ein Viertel der Länge der Gateelektrode (L/4) beträgt, verändert wird,
Fig. 3 eine Korrelation zwischen einer Gatelänge und einer Schwellenspannung, wenn die Länge d des Borkonzentra­ tionsspitzenbereiches an dem Oberflächenbereich des Silizi­ umsubstrates, der unterhalb der Gateelektrode angeordnet ist, kürzer ist als ein Viertel der Länge der Gateelektrode (L/4),
Fig. 4 eine Korrelation zwischen einer Gatelänge und einer Schwellenspannung, wenn die Länge d des Borkonzentra­ tionsspitzenbereiches an dem Oberflächenbereich eines Sili­ ziumsubstrates, der unterhalb der Gateelektrode angeordnet ist, nicht länger als ein Viertel der Länge der Gateelek­ trode (L/4) in einem der Anmelderin bekannten Feldeffekt­ transistor ist,
Fig. 5-10 Teilquerschnittsansichten, die ein Herstel­ lungsverfahren eines Feldeffekttransistors entsprechend ei­ ner zweiten Ausführungsform in der Reihenfolge der Prozeß­ schritte zeigen,
Fig. 11 und 12 Teilquerschnittsansichten, die Schritte des Herstellungsverfahrens eines Feldeffekttransistors ent­ sprechend einer vierten Ausführungsform in der Reihenfolge der Prozeßschritte zeigen,
Fig. 13 und 14 Querschnittsansichten, die Schritte ei­ nes Herstellungsverfahrens eines Feldeffekttransistors ent­ sprechend einem anderen Beispiel der vierten Ausführungsform in der Reihenfolge der Prozeßschritte zeigen,
Fig. 15 eine Teilquerschnittsansicht einer Struktur direkt nach der Ionenimplantation zum Bilden eines Source-/Drainbereiches in einem der Anmelderin bekannten Verfahren des Herstellens eines Feldeffekttransistors,
Fig. 16 eine Teilquerschnittsansicht einer Struktur ei­ nes der Anmelderin bekannten Feldeffekttransistors,
Fig. 17 eine Korrelation zwischen einer Gatelänge und einer Schwellenspannung zum Darstellen des Kurzkanaleffektes und
Fig. 18 eine Korrelation zwischen einer Gatelänge und einer Schwellenspannung zum Darstellen des umgekehrten Kurz­ kanaleffektes.
Wie in Fig. 1 gezeigt ist, ist eine Gateelektrode 3 auf ei­ nem p-Siliziumsubstrat 1 mit einem dazwischen vorgesehenen Gateoxidfilm 2 gebildet. Es ist ein Seitenwandoxidfilm 4 an einer Seitenwand der Gateelektrode 3 gebildet. Die Länge der Gateelektrode 3 ist nicht größer als 0,5 µm. Die Dicke der Gateelektrode 3 beträgt 80 nm-200 nm und die Dicke des Gate­ oxidfilmes 2 beträgt 3 nm-15 nm. Die Breite des Seitenwand­ oxidfilmes 4 beträgt 30 nm-80 nm.
Es ist ein Paar von Source-/Drainbereichen in einem Bereich des Siliziumsubstrates 1 an beiden Seiten der Gateelektrode 3 gebildet. Ein Source-/Drainbereich ist aus einem schwach dotierten n-Source-/Drainbereich 51 und einem stark dotier­ ten n-Source-/Drainbereich 52, der folgend zu der Bildung des schwach dotierten n-Source-/Drainbereiches 51 gebildet ist, gebildet.
Der Feldeffekttransistor weist eine Gateelektrode 3, ein Paar von schwach dotierten Source-/Drainbereichen 51 und ein Paar von stark dotierten Source-/Drainbereichen 52 auf. Das Siliziumsubstrat 1 ist derart mit Bor dotiert, daß die Schwellenspannung Vth des Feldeffekttransistors gesteuert wird. Der Bereich, der mit Bor als eine p-Dotierung dotiert ist, weist schließlich Borkonzentrationsspitzenbereiche 61, 62 und 63 auf, wie in Fig. 1 gezeigt ist. Die Borkonzentra­ tionsspitzenbereiche 61 und 62 sind in dem Siliziumsubstrat 1 an einer gewissen Tiefe vorhanden. Der Borkonzentrations­ spitzenbereich 63 ist in dem Oberflächenbereich des Silizi­ umsubstrates 1, der unterhalb der Gateelektrode 3 an einem Oberflächenbereich, startend von einem Ende der Gateelek­ trode 3 zu einem Punkt näher zu dem Mittelpunkt der Gate­ elektrode 3 als zu dem Ende der Gateelektrode und von dem Ende der Gateelektrode 3 um höchstens ein Viertel der Länge der Gateelektrode 3 versetzt angeordnet ist, vorhanden. In anderen Worten beträgt eine Länge d des Borkonzentrations­ spitzenbereiches 63 nicht mehr als ein Viertel der Länge L der Gateelektrode.
Wenn die Länge L der Gateelektrode nicht größer ist als 0,5 µm, beträgt die Spitzenkonzentration des Borkonzentrati­ onsspitzenbereiches 63 zumindest 8,0 × 1016 cm⁻3. Wenn die Länge L der Gateelektrode nicht mehr als 0,35 µm beträgt, be­ trägt die Spitzenkonzentration des Borkonzentrationsspit­ zenbereiches 63 zumindest 1,0 × 1017 cm⁻3. Wenn die Länge L der Gateelektrode nicht mehr als 0,25 µm beträgt, beträgt die Spitzenkonzentration des Borkonzentrationsspitzenbereiches 63 zumindest 5,0 × 1017 cm⁻3. Wenn die Länge L der Gateelek­ trode nicht mehr als 0,15 µm beträgt, beträgt die Spitzen­ konzentration des Borkonzentrationsspitzenbereiches 63 zumindest 8,0 × 1017 cm⁻3. In dieser Art wird Bor mit einer vorbestimmten Konzentration derart implantiert, daß der Durchgriffswiderstand in Abhängigkeit der Länge der Gate­ elektrode verbessert wird.
Fig. 2 zeigt eine Korrelation zwischen der Gatelänge L in µm und der Schwellenspannung Vth in V des Feldeffekttransi­ stors, der in Fig. 1 gezeigt ist. Wie in Fig. 2 gezeigt ist, wird für einen Borkonzentrationsspitzenbereich 63 mit einer Länge d von nicht mehr als L/4 der umgekehrte Kurzkanalef­ fekt nicht gefunden und es wird nur der Kurzkanaleffekt ge­ funden. Für einen Borkonzentrationsspitzenbereich 63 mit ei­ ner Länge d von mehr als L/4 wird, so wie die Gatelänge L reduziert wird, die Schwellenspannung Vth zuerst erhöht und, so wie die Gatelänge L weiter reduziert wird, wird die Schwellenspannung Vth reduziert. Das heißt, daß ein um­ gekehrter Kurzkanaleffekt gefunden wird, wenn die Länge d des Borkonzentrationsspitzenbereiches 63 größer als L/4 ist. Es wird angemerkt, daß Fig. 2 ein Simulationsergebnis zeigt, wenn nur die Gatelänge L unter den Bedingungen zum Entwerfen eines Feldeffekttransistors mit einer Gatelänge L von 0,4 µm verändert wird. Somit kann, wie in Fig. 2 gezeigt ist, für einen Borkonzentrationsspitzenbereich 63 mit einer Länge von nicht mehr als L/4 eine Schwellenspannung Vth wie beabsich­ tigt erhalten werden, wenn ein Feldeffekttransistor eine Gatelänge L von 0,4 µm aufweist.
Fig. 3 ist ein Simulationsergebnis, wenn eine gewünschte Gatelänge L 0,4 µm beträgt und die anderen Bedingungen ent­ sprechend eingestellt sind, und zeigt eine Korrelation zwi­ schen der Gatelänge und der Schwellenspannung eines Feldef­ fekttransistors, wenn die Länge d des Borkonzentrationsspit­ zenbereiches 63 kürzer als L/4. Fig. 3 zeigt die Gatelänge- Schwellenspannung-Eigenschaft für beides, eine hohe Spitzen­ konzentration (C2 = 8,0 × 1016 cm⁻3) und eine niedrige Spitzen­ konzentration (C1 = 3,0 × 1016 cm⁻3) von Bor. Es wird gefunden, daß für eine Länge d des Borkonzentrationsspitzenbereiches 63 kürzer als L/4 der umgekehrte Kurzkanaleffekt nicht ver­ ursacht wird, wenn die Spitzenkonzentration des Bors erhöht wird. Das bedeutet, daß der umgekehrte Kurzkanaleffekt nicht verursacht wird, wenn die Menge des Bors als Dotierstoff zum Einstellen der Schwellenspannung derart erhöht wird, daß der Durchgriffswiderstand verbessert wird, so wie die Gatelänge L reduziert wird.
Fig. 4 zeigt die Gatelängen-Schwellenspannung-Eigenschaften eines Feldeffekttransistors, wenn die Länge d des Borkonzen­ trationsspitzenbereiches 63 größer ist als L/4. Sie zeigt ebenfalls ein Simulationsergebnis, wenn eine gewünschte Gatelänge L 0,4 µm beträgt und die anderen Bedingungen ent­ sprechend eingestellt sind. Wie in Fig. 4 gezeigt ist, wird der umgekehrte Kurzkanaleffekt für die niedrigere Spitzen­ konzentration (C1) von Bor nicht gefunden, wohingegen der umgekehrte Kurzkanaleffekt gefunden wird, so wie die Spit­ zenkonzentration des Bors erhöht wird (C2). Somit wird, wenn die Länge d des Borkonzentrationsspitzenbereiches 63 in einem der Anmelderin bekannten Feldeffekttransistor länger ist als L/4, der umgekehrte Kurzkanaleffekt gefunden, so wie die Spitzenkonzentration des Bors derart erhöht wird, daß der Durchgriffswiderstand verbessert wird, und dies macht es schwierig, einen Feldeffekttransistor zu erhalten, der zu einem Designwert äquivalente Eigenschaften aufweist.
Zweite Ausführungsform
Ein Herstellungsverfahren des Feldeffekttransistors, der in Fig. 1 gezeigt ist, wird im folgenden mit Bezug zu Fig. 5-10 beschrieben.
Wie in Fig. 5 gezeigt ist, wird eine vorbestimmte Dosis von Bor als p-Dotierung in das p-Siliziumsubstrat 1 ionenimplan­ tiert. Es wird somit ein bordotierter Bereich 60 in dem Si­ liziumsubstrat 1 gebildet. In der Borionenimplantation in diesem Beispiel mit der Beschleunigungsspannung, die 10 keV-50 keV beträgt, beträgt die Dosis zumindest 8 × 1011 cm⁻2, wenn die Gatelänge L nicht größer als 0,5 µm in einem hergestell­ ten Feldeffekttransistor beträgt, ist die Dosis zumindest 1,0 × 1012 cm⁻2, wenn die Gateelektrodenlänge L nicht mehr als 0,35 µm ist, ist die Dosis zumindest 5,0 × 1012 cm⁻2, wenn die Gateelektrodenlänge L nicht mehr als 0,25 µm beträgt, und ist die Dosis zumindest 8,0 × 1012 cm⁻2, wenn die Gateelek­ trodenlänge L nicht größer als 0,15 µm ist.
Dann wird ein Gateoxidfilm 2 mit einer Filmdicke von 3 nm-15 nm gebildet und eine Gateelektrode 3 mit einer Filmdicke von 80 nm-200 nm wird darauf gebildet, wie in Fig. 6 gezeigt ist.
Wie in Fig. 7 gezeigt ist, wird die Gateelektrode 3 als Maske verwendet und Phosphor (P) oder Arsen (As) wird in ei­ nen Bereich des Siliziumsubstrates 1 in der Richtung, die durch die Pfeile gezeigt ist, mit einer Beschleunigungsspan­ nung von 10 keV-50 keV und einer Dosis von 1 × 1013 cm⁻2-10 × 1013 cm⁻2 ionenimplantiert. Somit wird ein schwach dotierter n-Source-/Drainbereich 51, der einen Source-/Drainbereich bildet, gebildet.
Es wird dann ein schnelles thermisches Glühen bzw. ein schnelles Tempern bzw. eine schnelle Wärmebehandlung direkt nach der Ionenimplantation derart angewendet, daß die Git­ terfehler, die in der Ionenimplantation gebildet wurden, entfernt werden. Das schnelle thermische Glühen verwendet eine Halogenlampe oder ähnliches als Wärmeversorgung und wird bei einer Temperatur von 700°C-1000°C für 15 Sekunden-60 Sekunden angewendet.
Dann wird ein Seitenwandoxidfilm 4 mit einer Breite von 30 nm-80 nm an einer Seitenoberfläche der Gateelektrode 3, wie in Fig. 8 gezeigt ist, gebildet.
Wie in Fig. 9 gezeigt ist, werden die Gateelektrode 3 und der Seitenwandoxidfilm 4 als Maske verwendet und Phosphor (P) oder Arsen (As) wird in einem Bereich des Silizium­ substrates 1 in der durch die Pfeile gezeigten Richtung mit der Beschleunigungsspannung, die 10 keV-70 keV beträgt, und der Dosis, die 1 × 1014 cm⁻2-5 × 1015 cm⁻2 beträgt, ionen­ implantiert. Somit wird ein stark dotierter n-Source-/Drain­ bereich 52 gebildet.
Das schnelle thermische Glühen wird noch mal direkt nach der Ionenimplantation derart angewendet, daß die durch die Ionenimplantation neu gebildeten Gitterfehler entfernt wer­ den. Das schnelle thermische Glühen wird bei einer Tempera­ tur von 700°C-1000°C für 15 Sekunden bis 60 Sekunden ange­ wendet.
Es wird bemerkt, daß wenn die Ionenimplantation zum Bilden des schwach dotierten Source-/Drainbereiches 51 nicht durch­ geführt wird, das oben erwähnte schnelle thermische Glühen nur direkt nach der Ionenimplantation zum Bilden des stark dotierten Source-/Drainbereiches 52 angewendet wird.
Dann wird ein thermisches Glühen in einem Ofen derart ange­ wendet, daß ein Feldeffekttransistor mit Borkonzentrations­ spitzenbereichen 61, 62 und 63, die, wie in Fig. 1 gezeigt ist, gebildet sind, erhalten wird. Wenn das schnelle thermi­ sche Glühen nicht direkt nach jeder Ionenimplantation in dem obigen Herstellungsverfahren angewendet wird, werden Borkon­ zentrationsspitzenbereiche 162, 162 und 163, wie die, die in Fig. 16 gezeigt sind, gebildet.
Die Anwendung des schnellen thermischen Glühens bzw. des Kurzzeittemperns in dem obigen Herstellungsverfahren erlaubt eine Rekombination und damit eine Reduzierung der Gitterfehler, die durch die Ionenimplantation verursacht wurden. Somit kann die verbundene Diffusion von Borionen (B) und Zwischengitterfehlern in dem thermischen Glühen, das schließlich in dem Ofen durchgeführt wird, unterdrückt werden. Folglich kann ein Ansteigen der Borkonzentration an einer Übergangsstelle (eine Oberfläche des Siliziumsubstra­ tes) unterdrückt werden und der umgekehrte Kurzkanaleffekt kann reduziert werden.
Dritte Ausführungsform
Bei dem obigen Herstellungsverfahren können die Ionenimplan­ tationen zum Bilden des schwach dotierten Source-/Drainbe­ reiches 51 und des stark dotierten Source-/Drainbereiches 52 derart durchgeführt werden, daß die Ionenimplantationen mit einem verringerten Schaden begleitet sind, wodurch ein Feld­ effekttransistor erhalten wird, der einen ähnlichen Effekt zu dem des Feldeffekttransistors, der wie oben erwähnt wurde, erhalten wurde, aufweist.
Zum Beispiel sind die oben erwähnten Ionenimplantationen durch Ionenschauerdotierung durchgeführt. In diesem Beispiel sind die Ionenimplantationen zum Bilden des schwach dotier­ ten Source-/Drainbereiches 51 und des stark dotierten Source-/Drainbereiches 52 mit der Beschleunigungsspannung von 5 keV-50 keV und der Dosis von 1 × 1013 cm⁻2-5 × 1015 cm⁻2 durchgeführt.
Es kann Plasmadotieren anstatt des Ionenschauerdotierens verwendet werden.
Entsprechend der vorliegenden Ausführungsform wird eine In­ jektion mit verringertem Schaden, wie zum Beispiel ein Ionenschauerdotieren und ein Plasmadotieren, angewendet und das schnelle thermische Glühen direkt nach der Injektion wird nicht grundsätzlich benötigt. Es kann jedoch ähnlich zu der zweiten Ausführungsform das schnelle thermische Glühen direkt nach dem Bilden des schwach dotierten Source-/Drain­ bereiches 51 und direkt nach dem Bilden des stark dotierten Source-/Drainbereiches 52 durchgeführt werden.
Vierte Ausführungsform
Nach dem in Fig. 6 gezeigten Schritt in der zweiten Ausfüh­ rungsform wird ein Oxidfilm 7 mit einer Dicke von 5 nm-50 nm auf einer Seitenoberfläche und einer oberen Oberfläche der Gateelektrode 3 gebildet. Dann wird eine Siliziumepitaxie­ schicht 8, die mit Phosphor (P) oder Arsen (As) dotiert ist, gebildet. Die Dotierung für die Siliziumepitaxieschicht 8 beträgt 5 × 1019 cm⁻3-5 × 1020 cm⁻3. Die Siliziumepitaxie­ schicht 8 kann aus polykristallinem Silizium gebildet sein.
Wie in Fig. 12 gezeigt ist, wird dann ein schnelles thermi­ sches Glühen direkt nach dem Bilden der dotierten Silizium­ epitaxieschicht 8 angewendet und der Phosphor (P) oder das Arsen (As), die in der Epitaxieschicht 8 enthalten sind, wird somit in das Siliziumsubstrat 1 derart diffundiert, daß der stark dotierte Source-/Drainbereich 52 gebildet wird. Das schnelle thermische Glühen wird bei einer Temperatur von 900°C-1000°C für 30 Sekunden bis 3 Minuten angewendet.
Nach dem in Fig. 8 gezeigten Schritt in der zweiten Ausfüh­ rungsform kann die dotierte Siliziumepitaxieschicht 8, wie in Fig. 13 gezeigt ist, gebildet werden und das schnelle thermische Glühen kann dann derart angewendet werden, daß der Phosphor (P) oder das Arsen (As), die in der dotierten Siliziumepitaxieschicht 8 enthalten sind, diffundiert wird, und somit der stark dotierte Source-/Drainbereich 52 gebil­ det wird.
Bei den obigen Schritten kann der schwach dotierte Source-/Drainbereich 51 durch Einsetzen einer Ionenschauerdotierung oder einer Plasmadotierung entsprechend der dritten Ausfüh­ rungsform gebildet werden. In diesem Beispiel kann das schnelle thermische Glühen bzw. Tempern direkt nach dem Bil­ den des schwach dotierten Source-/Drainbereiches 51 durchge­ führt werden.
Während der stark dotierte Source-/Drainbereich 52 durch die Diffusion von der dotierten Siliziumepitaxieschicht 8 in den obigen Herstellungsschritten gebildet wird, kann der schwach dotierte Source-/Drainbereich 51 ebenfalls durch Diffusion von der dotierten Siliziumepitaxieschicht 8 gebildet werden. In diesem Beispiel wird eine dotierte Siliziumepitaxie­ schicht mit einem Seitenwandoxidfilm 4 mit einer Breite von ungefähr 3 nm gebildet und ein schwach dotierter Source-/Drainbereich wird durch Diffusion von der Epitaxieschicht gebildet. Dann kann der stark dotierte Source-/Drainbereich 52 durch Verwenden eines Verfahrens entsprechend der zweiten Ausführungsform oder der dritten Ausführungsform gebildet werden.

Claims (10)

1. Feldeffekttransistor mit einer Gateelektrode mit einer Länge (L) von nicht mehr als 0,50 µm, mit
einem Halbleitersubstrat (1) eines ersten Leitungstyps mit einer Hauptoberfläche,
einer Gateelektrode (3), die auf der Hauptoberfläche des Halbleitersubstrates (1) mit einem dazwischen vorgesehe­ nen Gateisolierfilm (2) gebildet ist, und
einem Paar von Dotierungsbereichen (51, 52) eines zwei­ ten Leitungstyps, das in einem Bereich des Halbleitersub­ strates (1) an beiden Seiten der Gateelektrode (3) gebildet ist, bei dem
eine Dotierungskonzentrationsspitze (63) des ersten Leitungstyps in einem Oberflächenbereich des Halbleitersub­ strates (1), der unterhalb der Gateelektrode (3) an dem Be­ reich startend von einem Ende der Gateelektrode (3) in einer Richtung eines Mittelpunktes der Gateelektrode (3) zu einem Punkt, der von dem Ende der Gateelektrode (3) um nicht mehr als L/4 entfernt ist, angeordnet ist, vorhanden ist.
2. Feldeffekttransistor nach Anspruch 1, bei dem ein Wert der Dotierungskonzentrationsspitze (63) des ersten Lei­ tungstyps zumindest 8,0 × 1016 cm⁻3 beträgt.
3. Feldeffekttransistor nach Anspruch 1, bei dem eine Länge der Gateelektrode (3) nicht mehr als 0,35 µm beträgt.
4. Feldeffekttransistor nach Anspruch 3, bei dem ein Wert der Dotierungskonzentrationsspitze (63) des ersten Leitungstyps zumindest 1,0 × 1017 cm⁻3 beträgt.
5. Feldeffekttransistor nach Anspruch 1, bei dem eine Länge der Gateelektrode (3) nicht mehr als 0,25 µm beträgt.
6. Feldeffekttransistor nach Anspruch 5, bei dem ein Wert der Dotierungskonzentrationsspitze (63) des ersten Lei­ tungstyps zumindest 5,0 × 1017 cm⁻3 beträgt.
7. Feldeffekttransistor nach Anspruch 1, bei dem eine Länge der Gateelektrode (3) nicht mehr als 0,15 µm beträgt.
8. Feldeffekttransistor nach Anspruch 7, bei dem ein Wert der Dotierungskonzentrationsspitze (63) des ersten Lei­ tungstyps zumindest 8,0 × 1017 cm⁻3 beträgt.
9. Herstellungsverfahren eines Feldeffekttransistors mit einer Gateelektrode (3) mit einer Länge von nicht mehr als 0,50 µm, mit den Schritten
Ionenimplantieren einer Dotierung eines ersten Lei­ tungstyps in die Hauptoberfläche eines Halbleitersubstrates (1) eines ersten Leitungstyps,
Bilden einer Gateelektrode (3) auf der Hauptoberfläche des Halbleitersubstrates (1) mit einem dazwischen vorgesehe­ nen Gateisolierfilm (2),
Ionenimplantieren einer Dotierung eines zweiten Lei­ tungstyps in einen Bereich des Halbleitersubstrates (1) an beiden Seiten der Gateelektrode (3) derart, daß ein Paar von Dotierungsbereichen (51, 52) des zweiten Leitungstyps gebil­ det wird, und
Anwenden einer schnellen Wärmebehandlung auf das Halb­ leitersubstrat (1).
10. Herstellungsverfahren eines Feldeffekttransistors mit einer Gateelektrode (3) mit einer Länge von nicht mehr als 0,50 µm, mit den Schritten
Ionenimplantieren einer Dotierung eines ersten Lei­ tungstyps in eine Hauptoberfläche eines Halbleitersubstrates (1) eines ersten Leitungstyps,
Bilden einer Gateelektrode (3) auf der Hauptoberfläche des Halbleitersubstrates (1) mit einem dazwischen vorgesehe­ nen Isolierfilm (2),
Bilden einer Epitaxieschicht (8), die mit einer Dotie­ rung eines zweiten Leitungstyps dotiert ist, auf der Haupt­ oberfläche des Halbleitersubstrates (1) an beiden Seiten der Gateelektrode (3) und
Diffundieren der Dotierung des zweiten Leitungstyps von der Epitaxieschicht (8) durch eine schnelle Wärmebehandlung derart, daß ein Paar von Dotierungsbereichen (52) des zweiten Leitungstyps in einem Bereich des Halbleitersubstrates (1) an beiden Seiten der Gateelektrode (3) gebildet wird.
DE19744687A 1997-03-27 1997-10-09 Feldeffekttransistor und Herstellungsverfahren desselben Withdrawn DE19744687A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9076158A JPH10270687A (ja) 1997-03-27 1997-03-27 電界効果トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
DE19744687A1 true DE19744687A1 (de) 1998-10-01

Family

ID=13597254

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19744687A Withdrawn DE19744687A1 (de) 1997-03-27 1997-10-09 Feldeffekttransistor und Herstellungsverfahren desselben

Country Status (6)

Country Link
US (1) US5895954A (de)
JP (1) JPH10270687A (de)
KR (1) KR100275846B1 (de)
CN (1) CN1195199A (de)
DE (1) DE19744687A1 (de)
TW (1) TW345736B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245575A1 (de) * 2002-09-27 2004-04-15 Zentrum Mikroelektronik Dresden Ag Feldeffekttransistor
DE102006056870A1 (de) * 2006-10-31 2008-05-08 Qimonda Ag Integrierte Halbleitervorrichtung und Verfahren zum Herstellen einer integrierten Halbleitervorrichtung

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223847B1 (ko) * 1997-05-06 1999-10-15 구본준 반도체 소자의 구조 및 제조 방법
US6037640A (en) * 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
US6153892A (en) * 1998-02-12 2000-11-28 Nec Corporation Semiconductor device and method for manufacture thereof
JP2000049344A (ja) 1998-07-31 2000-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6221724B1 (en) * 1998-11-06 2001-04-24 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit having punch-through suppression
US6084269A (en) * 1998-12-21 2000-07-04 Motorola, Inc. Semiconductor device and method of making
JP4397066B2 (ja) * 1999-03-24 2010-01-13 日本テキサス・インスツルメンツ株式会社 ラッチ回路
US6238982B1 (en) * 1999-04-13 2001-05-29 Advanced Micro Devices Multiple threshold voltage semiconductor device fabrication technology
EP1187183A4 (de) * 1999-04-16 2009-01-14 Tokyo Electron Ltd Herstellung eines halbleiterteiles und zugehörige fertigungsstrasse
US6333217B1 (en) 1999-05-14 2001-12-25 Matsushita Electric Industrial Co., Ltd. Method of forming MOSFET with channel, extension and pocket implants
US6420767B1 (en) * 2000-06-28 2002-07-16 Advanced Micro Devices, Inc. Capacitively coupled DTMOS on SOI
US6623514B1 (en) * 2001-08-01 2003-09-23 Origin Medsystems, Inc. Method of cooling an organ
JP4709442B2 (ja) * 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
US6800887B1 (en) * 2003-03-31 2004-10-05 Intel Corporation Nitrogen controlled growth of dislocation loop in stress enhanced transistor
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
CN102110614B (zh) * 2011-01-05 2014-11-05 北京大学深圳研究生院 高k金属栅mos晶体管的制造方法
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8962434B2 (en) * 2012-07-10 2015-02-24 International Business Machines Corporation Field effect transistors with varying threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0132281B1 (ko) * 1992-12-21 1998-04-11 쓰지 하루오 반도체 장치의 형성방법
JP2848757B2 (ja) * 1993-03-19 1999-01-20 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5792699A (en) * 1996-06-03 1998-08-11 Industrial Technology Research Institute Method for reduction of reverse short channel effect in MOSFET

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245575A1 (de) * 2002-09-27 2004-04-15 Zentrum Mikroelektronik Dresden Ag Feldeffekttransistor
DE102006056870A1 (de) * 2006-10-31 2008-05-08 Qimonda Ag Integrierte Halbleitervorrichtung und Verfahren zum Herstellen einer integrierten Halbleitervorrichtung

Also Published As

Publication number Publication date
US5895954A (en) 1999-04-20
KR100275846B1 (ko) 2001-01-15
JPH10270687A (ja) 1998-10-09
KR19980079368A (ko) 1998-11-25
TW345736B (en) 1998-11-21
CN1195199A (zh) 1998-10-07

Similar Documents

Publication Publication Date Title
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE68926985T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Siliziumkörper, in dem durch Ionenimplantationen Halbleitergebiete gebildet werden
DE69710609T2 (de) Herstellungsverfahern eines integrierten schaltkreises mit unterschiedlicher gateoxidedicke
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE4407250B4 (de) Verfahren zur Herstellung eines PMOS-Feleffekttransistors, in einem Halbleiterbauelement, PMOS-Feldeffekttransistor, Polysiliziumschicht in einem Halbleiterbauelement und Verfahren zu deren Herstellung
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE10100194A1 (de) Integrierte CMOS-Schaltungsvorrichtungen und Substrate mit eingegrabenen Silizium-Germanium-Schichten und Verfahren zur Herstellung derselben
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE10025217A1 (de) Halbleitereinrichtung
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE60132129T2 (de) Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee