CN102110614B - 高k金属栅mos晶体管的制造方法 - Google Patents

Abstract

本发明公开了一种高K金属栅MOS晶体管制作方法，通过在MOS晶体管沟道区正上方注入相应的杂质，使该MOS晶体管沟道区的底部以及沟道区与源漏区的交界处重掺杂有与衬底上所掺杂的杂质类型相同的杂质，MOS晶体管源漏区掺杂有与衬底上所掺杂的杂质类型相反的杂质，且上述沟道区掺杂不会对源漏区产生杂质补偿，从而生产出的晶体管具有表面浓度低而体内浓度高的倒掺杂的沟道，能同时满足高驱动电流的要求和抑制短沟道效应的要求。

Description

高K金属栅MOS晶体管的制造方法

技术领域

本发明涉及半导体集成电路及其制造技术领域，尤其涉及一种高K金属栅MOS晶体管的制作方法。

背景技术

金属-氧化物-半导体场效应晶体管(metal oxides emiconductor fieldeffect transistor，简称MOSFET)是现代集成电路的主要器件。集成电路的迅猛发展主要是通过不断缩小MOS器件的尺寸和增大芯片面积来实现的。器件尺寸的缩小带来的好处是器件的沟道电阻减小，器件的驱动电流增大，从而导致电路的速度提高。同时，更小的器件尺度能够在一定的硅片面积上集成更多的器件，提高集成电路的集成度的同时也使其生产成本减少。现代的MOS器件尺度已经缩减到纳米尺度。在该尺度下，MOS器件进一步的发展遇到了诸多问题，如：短沟道效应、源漏寄生电阻/电容效应，栅/源漏电流泄漏效应等。为了解决这些问题，器件设计者针对源极漏极的结构、沟道的结构和栅结构提出了新的方案。早期的研究表明，表面浓度低而体内浓度高的倒掺杂的沟道能够同时满足高驱动电流的要求和短沟道效应抑制的要求。表面沟道的轻掺杂对提高驱动电流有利；而深层沟道的重掺杂对抑制源极和漏极的穿通和短沟道效应有利。现有的通过源漏区的底部垂直于沟道方向的非均匀掺杂对器件的短沟道效应抑制是有效的，但同时也会导致大的源漏寄生电容、隧穿电流泄漏等效应。对此，还有一种方案就是仅在源漏延伸区(source/drain extension)形成倒掺杂区域，而源漏区的其它区域不产生重掺杂pn结。这样源漏寄生效应大为改善。但这样的掺杂会在源漏区形成严重的杂质补偿效应，导致源漏区寄生电阻增大，晶体管的驱动能力下降。

发明内容

本发明要解决的主要技术问题是，提供一种高K金属栅MOS晶体管的制造方法，利用该方法制造出的MOS晶体管能同时满足高驱动电流的要求和抑制短沟道效应的要求。

为解决上述技术问题，本发明提供一种高K金属栅MOS晶体管制作方法，在定义有有源区的衬底上形成嵌于薄膜层中的假栅电极，以此确定出沟道区，从所述沟道区正上方向所述沟道区进行倾斜注入离子掺杂，使在沟道区底部及沟道区和源漏区的交界处形成重掺杂区。

在本发明的一种实施例中，所述衬底为轻掺杂衬底，向沟道区注入的杂质类型与所述衬底杂质类型相同。

在本发明的一种实施例中，上述方法包括以下步骤：

假栅电极生成步骤：在定义有有源区的衬底上生成嵌于薄膜层中的假栅电极；

源漏区第一次掺杂步骤：以所述假栅电极为掩膜，对所述源漏区进行第一次离子注入掺杂以形成源漏区的浅结区；

源漏区第二次掺杂步骤：在所述假栅电极两侧各生成一层侧墙；以所述侧墙为掩膜对所述源漏区的相应区域进行第二次离子注入掺杂以形成源漏区的深结区；

沟道区掺杂步骤：去除所述假栅电极以形成与所述沟道区相对应的浅槽，从所述浅槽的位置向所述沟道区内进行离子注入掺杂，使在沟道区底部及沟道区和源漏区的交界处形成重掺杂区；

栅电极生成步骤：沿着所述浅槽的槽壁淀积栅介质层形成栅电极槽；在所述栅电极槽内淀积金属栅电极材料形成栅电极。

在本发明的一种实施例中，所述源漏区第一次离子注入掺杂和源漏区第二次离子注入掺杂所注入的杂质类型与所述衬底上所掺杂的杂质类型相反。

在本发明的一种实施例中，所述源漏区第一次离子注入掺杂的注入能量小于所述源漏区第二次离子注入掺杂的能量。

在本发明的一种实施例中，所述沟道区离子注入掺杂的方式为两次对称倾斜离子注入掺杂，两次对称倾斜离子注入掺杂的注入能量相同，倾斜角的绝对值相等、方向相反。

在本发明的一种实施例中，栅电极生成步骤之前，将其进行热退火处理，以激活离子注入掺入的杂质。

在本发明的一种实施例中，在所述沟道区掺杂步骤之前还包括如下步骤：在已形成所述侧墙的衬底表面淀积一层磷硅玻璃，然后将其表面平坦化，并使所述假栅电极的表面露出。

在本发明的一种实施例中，所述假栅电极层为多晶硅层。

本发明的有益效果是：本发明在MOS晶体管沟道区正上方注入相应的杂质，使该MOS晶体管沟道区的底部及沟道区与源漏区的交界处重掺杂有与衬底上所掺杂的杂质类型相同的杂质，MOS晶体管源漏区掺杂有与衬底上所掺杂的杂质类型相反的杂质，从而生产出的晶体管的沟道区具有表面浓度低而体内和两侧浓度高的杂质分布，沟道表面低浓度的轻掺杂对提高驱动电流有利，沟道底部以及沟道区与源漏区的交界处的高浓度掺杂使晶体管的短沟道效应大大减弱，因此，本发明提供的晶体管能同时满足高驱动电流的要求和抑制短沟道效应的要求，同时与高K和金属栅技术完全兼容。

另外，在对沟道区进行离子注入掺杂时，源漏区域有厚的介质层保护，因此本发明提供的晶体管在源漏区没有严重的杂质补偿，因此不会存在有大的源漏寄生电阻、隧穿电流泄漏等效应。

附图说明

图1为本发明提供的MOS晶体管的结构图；

图2至图8依次示出了实施例的主要工艺步骤，其中：

图2示意了薄膜层的生长工艺步骤；

图3示意了多晶硅假栅电极形成和以假栅电极为掩膜进行源漏区的第一次离子注入掺杂的工艺步骤；

图4示意了侧墙形成和源漏区的第二次离子注入掺杂的工艺步骤；

图5示意了磷硅玻璃层的淀积以及CMP平坦化的工艺步骤；

图6示意了多晶硅假栅电极的去除以及沟道区离子注入掺杂的工艺步骤；

图7示意了浅槽底部介质层的去除以及淀积栅介质的工艺步骤；

图8示意了栅电极金属层的淀积以及CMP平坦化的工艺步骤。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

本发明提供的MOS晶体管的方法，在定义有有源区的衬底上形成嵌于薄膜层中的假栅电极，以此确定出沟道区，然后去除假栅电极形成与沟道区相对应的浅槽，从沟道区正上方通过该浅槽向所述沟道区进行两次对称的倾斜离子注入掺杂，使在沟道区底部及沟道区和源漏区的交界处形成重掺杂区。

本实施例以高K金属栅MOS晶体管为例，对本发明做进一步说明。

请参考图1，该高K金属栅MOS晶体管的沟道区底部与源漏区的交界处掺杂有类型与衬底上所掺杂的杂质类型相同的杂质，在其源漏区底部的其他区域掺杂有与衬底上所掺杂的杂质类型相反的杂质。在本实施例中，衬底1上所掺杂的杂质类型为P型，相应的沟道区的底部与源漏区的交界区域形成的重掺杂区域9和10中所掺杂的杂质为P型，如掺杂的杂质可为铟(In)或者硼(B)；源漏区底部的源漏极掺杂的杂质类型为N型，见区域4和6，其中区域4为源漏区的浅结区，区域6为源漏区的深结区，区域4和区域6为重掺杂区，且重掺杂区域4和6内不包含重掺杂区域9和10中的P型杂质，其中，区域4和区域6中的N型杂质可为砷或者磷。本实施例中衬底上掺杂的杂质的浓度小于1×10¹⁷cm-3，属于轻掺杂，在源漏区和沟道区掺杂的杂质浓度峰值大于1×10¹⁹cm-3，属于重掺杂。

相应地，当衬底上轻掺杂的杂质为N型时，沟道区底部的重掺杂区9和10中的杂质也为N型，如砷或磷，源漏区底部的重掺杂区域4和6中的杂质类型相应的为P型，如铟或硼。

利用本发明提供的方法在制造MOS晶体管时，通过在晶体管沟道区的正上方即注入点在沟道区的垂直的上方区域用倾斜离子注入掺杂方式向沟道区的底部注入相应的杂质，且该杂质的类型与晶体管衬底上的杂质类型相同，本实施例中可采用晶向为(100)的P型轻掺杂单晶硅片作为衬底1，相应地，用倾斜离子注入掺杂方式对沟道区注入的杂质也为P型。具体步骤如下：

步骤一、如图2所示，采用晶向为(100)的P型轻掺杂单晶硅片作为衬底1，采用常规CMOS光刻和刻蚀技术制作有源区，该有源区包括源漏区及位于源漏区中间的沟道区；接着在轻掺杂有P型杂质的衬底上生长一层薄膜层2，本实施例中薄膜层可为氧化硅介质层，其厚度为1～10nm，该氧化硅介质的形成方法可以为下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积(CVD)、物理气相淀积(PVD)。

步骤二、如图3所示，在薄膜层2上生成一层假栅电极层，该假栅电极层可为多晶硅层，可采用低压化学汽相淀积(LPCVD)法生成，多晶硅层的厚度为80～250nm，接着对多晶硅层进行相应的处理形成多晶硅假栅电极3，如可采用常规CMOS工艺光刻和刻蚀所淀积的多晶硅层；形成的假栅电极3确定沟道区位置；然后以假栅电极3为掩膜在其两侧的源漏区进行第一次离子注入掺杂，即通过假栅电极3自对准注入，注入的杂质类型为N型，如砷(As)或者磷(P)，注入能量为5～10KeV(1Kev为1000电子伏特)，注入剂量可为5×10¹⁴cm^-2，形成源漏区的浅结区4。

步骤三、如图4所示，在假栅电极3两侧淀积侧墙层，该侧墙层可为氮化硅层，可采用低压化学汽相淀积法生成(LPCVD)，氮化硅膜的厚度为80～250nm，然后可采用各向异性干法分别刻蚀假栅电极3两侧的氮化硅层形成氮化硅侧墙5，接着以两侧的氮化硅侧墙5为掩膜对源漏区的相应区域进行第二次离子注入掺杂，即氮化硅侧墙两侧未被覆盖的区域，注入的杂质同样为N型，如砷(As)，注入能量为20～40KeV，注入剂量为5×10¹⁵cm^-2，以形成源漏的深结区6；值得注意的是，第二次离子注入掺杂的注入能量应比第一离子注入掺杂的大，使第二次注入的离子进入衬底的深度大于第一次注入的离子进入衬底的深度，以形成源漏区的深结区6；且第一次离子注入和第二次离子注入注入的杂质与衬底上掺杂的杂质类型相反。

步骤四、如图5所示，淀积一层磷硅玻璃层7，淀积方式可采用LPCVD，磷硅玻璃层7的厚度可略大于假栅电极3的厚度，然后用CMP对表面进行平坦化处理，使假栅电极3的上表面露出。

步骤五、如图6所示，去除假多晶硅假栅电极3形成浅槽8，可采用通常的硅的腐蚀方法去除假多晶硅假栅电极3，浅槽8与沟道区相对应即与沟道区自对准，然后，通过该浅槽8对沟道区内进行离子注入掺杂，注入的杂质类型与衬底上的杂质类型相同，注入的方式为倾斜离子注入掺杂方式，具体如下：以倾斜角度分别为正15～45度和负15～45度的方向注入的与衬底上所掺杂的杂质类型相同的杂质，即P型的杂质，如硼(B)或者铟(In)；例如，分别以正30度和负30度的方向向沟道区注入杂质铟，注入能量为15～45KeV，注入剂量为1×10¹⁵cm^-3，以在沟道区底部与源漏区的交界区分别形成P型重掺杂区9和10，而在沟道区的表面形成轻掺杂。由于源漏区被磷硅玻璃层覆盖，仅有少量杂质进入，因此源漏区没有严重的杂质补偿。沟道表面低浓度的轻掺杂对提高驱动电流有利，沟道底部以及沟道区与源漏区的交界处的高浓度掺杂使得晶体管的短沟道效应大大减弱，因此，制造出的晶体管能同时满足高驱动电流的要求和抑制短沟道效应的要求，且不会存在有大的源漏寄生电阻、隧穿电流泄漏等效应。上述步骤完成之后，将其进行热退火处理以激活注入的杂质。

步骤六、如图7所示，去除浅槽8底部薄膜层2，然后淀积一层高K介质层11以形成栅介质，该栅介质层11可为氧化铪11，其厚度可为1～3纳米；其中，腐蚀掉薄膜层2可采用氢氟酸溶液(BOE)，淀积形成高K栅介质可采用原子层淀积(ALD)技术完成。

步骤七、如图8所示，淀积金属薄膜12，其厚度应大于浅槽的深度，可采用溅射法淀积栅电极材料，栅电极材料可为铝等单金属材料，也可为合金材料，然后对其进行表面平坦化处理以形成栅电极12，平坦化处理方式可选用化学机械抛光法(CMP)，在平坦表面的同时将磷硅玻璃和氮化硅硅侧墙5表面上的高K栅介质层11去除；去除磷硅玻璃层后，转入标准CMOS后道工序，包括淀积钝化层、开接触孔和金属化等。

本发明通过在晶体管的沟道区正上方通过倾斜离子注入掺杂的方式注入与衬底上所掺杂的杂质类型相同的杂质，使该MOS晶体管沟道区的底部与源漏区的交界处形成重掺杂，而在晶体管的源漏区的相应区域通过两次不同注入能量的离子注入掺杂，以形成重掺杂的浅结4和深结区6，从而生产出的晶体管的沟道区具有表面浓度低而体内和两侧浓度高的杂质分布，沟道表面低浓度的轻掺杂对提高驱动电流有利，沟道底部以及沟道区与源漏区的交界处的高浓度掺杂使晶体管的短沟道效应大大减弱，因此，本发明提供的晶体管能同时满足高驱动电流的要求和抑制短沟道效应的要求，同时与高K和金属栅技术完全兼容。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明，从上述实现方式中通过变化相应步骤的执行顺序还可衍生出其他的实现方式，如实施例四中的步骤四和步骤五的顺序可以调换，以形成另一种实现方式；因此，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (6)

1.一种高K金属栅MOS晶体管制作方法，其特征在于，所述方法包括以下步骤：

假栅电极生成步骤：在定义有有源区的衬底上生成一层薄膜层，在薄膜层上生成一假栅电极，形成的假栅电极确定沟道区位置；

源漏区第一次掺杂步骤：以所述假栅电极为掩膜，对源漏区进行第一次离子注入掺杂以形成源漏区的浅结区；

源漏区第二次掺杂步骤：在所述假栅电极两侧各生成一层侧墙；以所述侧墙为掩膜对所述源漏区的相应区域进行第二次离子注入掺杂以形成源漏区的深结区；

沟道区掺杂步骤：在已形成所述侧墙的衬底表面淀积一层磷硅玻璃，然后将其表面平坦化，并使所述假栅电极的表面露出，去除所述假栅电极以形成与所述沟道区相对应的浅槽，通过所述浅槽对所述沟道区内进行离子注入掺杂，沟道区离子注入掺杂的方式为两次对称倾斜离子注入掺杂，两次对称倾斜离子注入掺杂的注入能量相同，倾斜角的绝对值相等、方向相反，所述倾斜角为15～45度，使在沟道区底部及沟道区和源漏区的交界处形成重掺杂区；

栅电极生成步骤：去除所述浅槽底部的所述薄膜层，然后淀积一层高K介质层以形成栅介质，在沿着所述浅槽的槽壁淀积栅介质层形成的栅电极槽内淀积金属栅电极材料形成栅电极。

2.如权利要求1所述的方法，其特征在于，所述衬底为轻掺杂衬底，向沟道区注入的杂质类型与所述衬底杂质类型相同。

3.如权利要求1所述的方法，其特征在于，所述源漏区第一次离子注入掺杂和源漏区第二次离子注入掺杂所注入的杂质类型与所述衬底上所掺杂的杂质类型相反。

4.如权利要求1所述的方法，其特征在于，所述源漏区第一次离子注入掺杂的注入能量小于所述源漏区第二次离子注入掺杂的能量。

5.如权利要求1所述的方法，其特征在于，栅电极生成步骤之前，将其进行热退火处理，以激活离子注入掺入的杂质。

6.如权利要求1-5任一项所述的方法，其特征在于，所述假栅电极层为多晶硅层。