CN102751198B

CN102751198B - 半导体器件中mos晶体管的形成方法

Info

Publication number: CN102751198B
Application number: CN201210214366.XA
Authority: CN
Inventors: 令海阳; 黄庆丰; 吴小利
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-06-26
Filing date: 2012-06-26
Publication date: 2016-12-21
Anticipated expiration: 2032-06-26
Also published as: CN102751198A

Abstract

一种形成半导体器件中MOS晶体管的方法，包括：提供衬底，在衬底上形成第一栅极、第二栅极、第三栅极、第四栅极以及栅介质层；在第一栅极两侧形成第一N型轻掺杂源区、第一N型轻掺杂漏区；不形成掩膜层，直接对衬底进行第一P型离子注入，在第二栅极两侧形成第一P型轻掺杂源区、第一P型轻掺杂漏区；在第三栅极两侧形成第二P型轻掺杂源区、第二P型轻掺杂漏区；在第四栅极两侧形成第二N型轻掺杂源区、第二N型轻掺杂漏区；在第一栅极、第二栅极、第三栅极、第四栅极四周形成侧墙；形成侧墙后，衬底中、第一栅极、第二栅极、第三栅极、第四栅极两侧形成源极和漏极。可以节约一次掩膜工艺，从而可以简化工艺，节约成本，提高生产效率。

Description

半导体器件中MOS晶体管的形成方法

技术领域

本发明涉及半导体技术领域，尤其涉及半导体器件中MOS晶体管的形成方法。

背景技术

现有技术中，不论什么功能的半导体器件，基本上半导体器件中通常均会包括多个晶体管，通过互连结构将这些晶体管连接起来实现一定功能。这些晶体管一般分为四类，分别为：低压NMOS晶体管，低压PMOS晶体管，高压NMOS晶体管和高压PMOS晶体管。

现有技术中，形成半导体器件中的晶体管的方法为：首先，提供基底；接着，在基底上形成栅介质层；之后，在栅介质层上形成多晶硅层，对多晶硅层进行光刻、刻蚀形成第一栅极、第二栅极、第三栅极和第四栅极；接着，在基底上形成第一图形化的掩膜层，以第一图形化的掩膜层为掩膜对基底进行第一N型离子注入，在第一栅极两侧形成第一N型轻掺杂源区和第一N型轻掺杂漏区；去除第一图形化的掩膜层；之后，在基底上形成第二图形化的掩膜层，以第二图形化的掩膜层为掩膜对基底进行第一P型离子注入，在第二栅极两侧形成第一P型轻掺杂源区和第一P型轻掺杂漏区；去除第二图形化的掩膜层；然后，在基底上形成第三图形化的掩膜层，以第三图形化的掩膜层为掩膜对基底进行第二P型离子注入，在第三栅极两侧形成第二P型轻掺杂源区和第二P型轻掺杂漏区；去除第三图形化的掩膜层；接着，在基底上形成第四图形化的掩膜层，以第四图形化的掩膜层为掩膜对基底进行第二N型离子注入，在第四栅极两侧形成第二N型轻掺杂源区和第二N型轻掺杂漏区；去除第四图形化的掩膜层；最后，在第一栅极、第二栅极、第三栅极和第四栅极四周形成侧墙；形成侧墙后，在衬底中、第一栅极、第二栅极、第三栅极和第四栅极的两侧形成源极和漏极。至此形成了第一MOS晶体管、第二MOS晶体管、第三MOS晶体管和第四MOS晶体管，其中第一MOS晶体管为低压N型MOS晶体管，第二MOS晶体管为高压P型MOS晶体管，第三MOS晶体管为低压P型MOS晶体管，第四MOS晶体管为高压N型MOS晶体管。

然而，现有技术的形成四类MOS晶体管的轻掺杂源区和轻掺杂漏区时，用到了四次掩膜工艺，工艺复杂。

发明内容

本发明解决的问题是现有技术中形成半导体器件中的四类MOS晶体管的轻掺杂源区和轻掺杂漏区时，工艺复杂。

为解决上述问题，本发明提供一种形成半导体器件中MOS晶体管的方法，包括：

提供衬底；

在所述衬底上形成第一栅极、第二栅极、第三栅极、第四栅极以及栅介质层；

在第一栅极两侧形成第一N型轻掺杂源区、第一N型轻掺杂漏区；

不形成掩膜层，直接对所述衬底进行第一P型离子注入，在第二栅极两侧形成第一P型轻掺杂源区、第一P型轻掺杂漏区；

在第三栅极两侧形成第二P型轻掺杂源区、第二P型轻掺杂漏区；

在第四栅极两侧形成第二N型轻掺杂源区、第二N型轻掺杂漏区；所述第一P型轻掺杂源区和第一P型轻掺杂漏区的深度大于所述第一N型轻掺杂源区、第一N型轻掺杂漏区、第二P型轻掺杂源区、第二P型轻掺杂漏区、第二N型轻掺杂源区、第二N型轻掺杂漏区的深度；

在所述第一栅极、第二栅极、第三栅极、第四栅极四周形成侧墙；

形成侧墙后，在所述衬底中、第一栅极、第二栅极、第三栅极、第四栅极两侧形成源极和漏极，至此形成了第一MOS晶体管、第二MOS晶体管、第三MOS晶体管和第四MOS晶体管，所述第一MOS晶体管、第二MOS晶体管、第三MOS晶体管和第四MOS晶体管构成了半导体器件的核心器件。

可选的，所述第一P型离子注入的离子类型为BF₂，能量为14Kev-16Kev，剂量为2.3-2.7×10¹³。

可选的，在第一栅极两侧形成第一N型轻掺杂源区、第一N型轻掺杂漏区的方法包括：

形成第一图形化的掩膜层，以所述第一图形化的掩膜层为掩膜对所述衬底进行第一N型离子注入，在第一栅极两侧形成第一N型轻掺杂源区、第一N型轻掺杂漏区；

去除所述第一图形化的掩膜层。

可选的，所述第一N型离子注入的离子类型为As，能量为1.8Kev-2.2Kev，剂量为1.0-1.4×10¹⁵。

可选的，在第三栅极两侧形成第二P型轻掺杂源区、第二P型轻掺杂漏区的方法包括：

形成第二图形化的掩膜层，以所述第二图形化的掩膜层为掩膜对所述衬底进行第二P型离子注入，在第三栅极两侧形成第二P型轻掺杂源区、第二P型轻掺杂漏区；

去除所述第二图形化的掩膜层。

可选的，所述第二P型离子注入的离子类型为BF₂，能量为2.8Kev-3.2Kev，剂量为2.5-2.7×10¹⁴。

可选的，在第四栅极两侧形成第二N型轻掺杂源区、第二N型轻掺杂漏区的方法包括：

形成第三图形化的掩膜层，以所述第三图形化的掩膜层为掩膜对所述衬底进行第二N型离子注入，在第四栅极两侧形成第二N型轻掺杂源区、第二N型轻掺杂漏区；

去除所述第三图形化的掩膜层。

可选的，所述第二N型离子注入的离子类型为P，能量为25Kev-35Kev，剂量为4.0-5.0×10¹³。可选的，所述半导体器件为CMOS图像传感器。

与现有技术相比，本发明具有以下优点：

本发明中发明人经过研究发现由于第一P型轻掺杂源区和第一P型轻掺杂漏区的深度大于所述第一N型轻掺杂源区、第一N型轻掺杂漏区、第二P型轻掺杂源区、第二P型轻掺杂漏区、第二N型轻掺杂源区、第二N型轻掺杂漏区的深度，因此可以在形成第一P型轻掺杂源区、第一P型轻掺杂漏区时，不形成掩膜层，直接对所述衬底进行第一P型离子注入，形成第一P型轻掺杂源区、第一P型轻掺杂漏区。这样，相对于现有技术可以节约一次掩膜工艺，从而可以简化工艺，节约成本，提高生产效率。

附图说明

图1为本发明具体实施例的形成半导体器件中MOS晶体管的方法流程示意图；

图2~图9为本发明具体实施例的形成半导体器件中MOS晶体管的方法的剖面结构示意图；

图10为用本发明的方法形成的CMOS图像传感器的1.2VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线与现有技术的1.2VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线的比较示意图；

图11为用本发明的方法形成的CMOS图像传感器的1.2VN型晶体管的离子掺杂浓度的模拟曲线与现有技术的1.2VN型晶体管的离子掺杂浓度的模拟曲线的比较示意图；

图12为用本发明的方法形成的CMOS图像传感器的1.2VP型晶体管的阈值电压与漏极电流之间关系的模拟曲线与现有技术的1.2VP型晶体管的阈值电压与漏极电流之间关系的模拟曲线的比较示意图；

图13为明的方法形成的CMOS图像传感器的1.2VP晶体管的离子掺杂浓度的模拟曲线与现有技术的1.2VP晶体管的离子掺杂浓度的模拟曲线的比较示意图；

图14为用本发明的方法形成的CMOS图像传感器的3.3VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线与现有技术的3.3VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线的比较示意图；

图15为用本发明的方法形成的CMOS图像传感器的3.3VN型晶体管的离子掺杂浓度的模拟曲线与现有技术的3.3VN型晶体管的离子掺杂浓度的模拟曲线的比较示意图。

具体实施方式

现有技术中，形成低压N型MOS晶体管、低压P型MOS晶体管、高压P型MOS晶体管、高压N型MOS晶体管这四类晶体管的轻掺杂源区和轻掺杂漏区时，即两次P型LDD离子注入和两次N型LDD离子注入时，用到了四次掩膜工艺，工艺复杂。为了克服用到的掩膜工艺多的问题，发明人经过研究发现：低压PMOS晶体管的轻掺杂源区和轻掺杂漏区的深度大于其他三类MOS晶体管的轻掺杂源区和轻掺杂漏区的深度；因此，在形成低压PMOS晶体管的轻掺杂源区和轻掺杂漏区时，不做掩膜，直接对衬底进行离子注入形成P型的轻掺杂源区和轻掺杂漏区；相对于现有技术就可以节省一次掩膜工艺。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

图1为本发明具体实施例的形成半导体器件中MOS晶体管的方法流程示意图，图2~图9为本发明具体实施例的形成半导体器件中MOS晶体管的方法的剖面结构示意图，下面结合参考图1和图2~图9详述本发明具体实施例的形成半导体器件中MOS晶体管的方法。

参考图1和图2、图3，执行步骤S11，提供衬底10，在所述衬底10上形成第一栅极21、第二栅极31、第三栅极41、第四栅极51以及栅介质层11；衬底10的材料可以选自单晶硅、单晶锗或者单晶锗硅、Ⅲ-Ⅴ族元素化合物、单晶碳化硅。衬底10中可以形成有其他器件结构，例如阱区和隔离结构。在一实施例中，形成第一栅极21、第二栅极31、第三栅极41、第四栅极51以及栅介质层11的方法为：在衬底10上形成栅介质层11，在栅介质层11上形成多晶硅层，对多晶硅层进行刻蚀，形成第一栅极21、第二栅极31、第三栅极41、第四栅极51。

参考图1和图4，执行步骤S12，在衬底10中、第一栅极21两侧形成第一N型轻掺杂源区221、第一N型轻掺杂漏区222。具体的形成方法为：形成第一掩膜层12，该第一掩膜层12的材料可以为光刻胶；对第一掩膜层12进行图形化，形成第一图形化的掩膜层12，以所述第一图形化的掩膜层12为掩膜对所述衬底进行第一N型离子注入61，形成第一N型轻掺杂源区221、第一N型轻掺杂漏区222；之后，去除所述第一图形化的掩膜层。其中，第一N型离子注入61的离子类型为As，能量为1.8Kev-2.2Kev，剂量为1.0-1.4×10¹⁵。第一N型轻掺杂源区221、第一N型轻掺杂漏区222的深度约为45埃-55埃。

参考图1和图5，执行步骤S13，不形成掩膜层，直接对所述衬底10进行第一P型离子注入62，在衬底10中、第二栅极31两侧形成第一P型轻掺杂源区321、第一P型轻掺杂漏区322。该第一P型轻掺杂源区321、第一P型轻掺杂漏区322的深度大于需要在第一栅极21、第三栅极41和第四栅极51两侧形成的轻掺杂源区和轻掺杂漏区的深度，因此虽然没有形成掩膜层，直接对衬底10进行第一P型离子注入62，在衬底中没有被第一栅极21、第三栅极41和第四栅极51覆盖的其他区域形成的P型轻掺杂区（图中未示出），不会对器件的性能造成影响。其中，第一P型离子注入62的离子类型为BF₂，能量为14Kev-16Kev，剂量为2.3-2.7×10¹³第一P型轻掺杂源区321、第一P型轻掺杂漏区322的深度约为：550埃-650埃。

参考图1和图6，执行步骤S14，在衬底10中、第三栅极41两侧形成第二P型轻掺杂源区421、第二P型轻掺杂漏区422。具体的形成方法为：形成第二掩膜层13，该第二掩膜层13的材料可以为光刻胶；对第二掩膜层13进行图形化，形成第二图形化的掩膜层13，以所述第二图形化的掩膜层132为掩膜对所述衬底进行第二P型离子注入63，形成第二P型轻掺杂源区421、第二P型轻掺杂漏区422；之后，去除所述第二图形化的掩膜层。其中，第二P型离子注入63的离子类型为BF₂，能量为2.8Kev-3.2Kev，剂量为2.5-2.7×10¹⁴。第二P型轻掺杂源区421、第二P型轻掺杂漏区422的深度约为130埃-150埃。

参考图1和图7，执行步骤S15，在衬底10中、第四栅极51两侧形成第二N型轻掺杂源区521、第二N型轻掺杂漏区522。具体的形成方法为：形成第三掩膜层14，该第三掩膜层14的材料可以为光刻胶；对第三掩膜层14进行图形化，形成第三图形化的掩膜层14，以所述第三图形化的掩膜层14为掩膜对所述衬底10进行第二N型离子注入64，形成第二N型轻掺杂源区521、第二N型轻掺杂漏区522；之后，去除所述第三图形化的掩膜层。其中，第二N型离子注入64的离子类型为P，能量为25Kev-35Kev，剂量为4.0-5.0×10¹³。第二N型轻掺杂源区521、第二N型轻掺杂漏区522的深度约为400埃-500埃。

继续参考图7，本发明中，第一P型轻掺杂源区和第一P型轻掺杂漏区的深度大于所述第一N型轻掺杂源区、第一N型轻掺杂漏区、第二P型轻掺杂源区、第二P型轻掺杂漏区、第二N型轻掺杂源区、第二N型轻掺杂漏区的深度；其中，第一N型轻掺杂源区、第一N型轻掺杂漏区为低压N型MOS晶体管的轻掺杂源区、轻掺杂漏区，第一P型轻掺杂源区、第一P型轻掺杂漏区为低压P型MOS晶体管的轻掺杂源区、轻掺杂漏区，第二P型轻掺杂源区、第二P型轻掺杂漏区为高压P型MOS晶体管的轻掺杂源区、轻掺杂漏区，第二N型轻掺杂源区、第二N型轻掺杂漏区为高压N型MOS晶体管的轻掺杂源区、轻掺杂漏区。

形成四类晶体管的轻掺杂源区和轻掺杂漏区后，参考图1和图8，执行步骤S16，在所述第一栅极21、第二栅极31、第三栅极41、第四栅极51四周形成侧墙23、33、43、53。具体的形成侧墙的方法为：沉积介质层，覆盖衬底10和第一栅极21、第二栅极31、第三栅极41、第四栅极51；然后，利用回蚀刻（etch back）工艺刻蚀介质层，形成侧墙。

形成侧墙后，参考图1和图9，执行步骤S17，在所述衬底10中、第一栅极21、第二栅极31、第三栅极41、第四栅极51两侧形成源极和漏极。具体为，形成第四图形化的掩膜层（图中未示），以该第四图形化的掩膜层为掩膜对衬底10进行N型离子重掺杂，在第一栅极21、第四栅极51两侧分别形成各自的源极241、漏极242、源极541、漏极542。去除第四图形化的掩膜层后，形成第五图形化的掩膜层（图中未示），以该第五图形化的掩膜层为掩膜对衬底10进行P型离子重掺杂，在第二栅极31、第三栅极41两侧分别形成各自的源极341、漏极342、源极441、漏极442。至此形成了第一MOS晶体管、第二MOS晶体管、第三MOS晶体管和第四MOS晶体管，所述第一MOS晶体管、第二MOS晶体管、第三MOS晶体管和第四MOS晶体管构成了半导体器件的核心器件。其中，所述第一MOS晶体管为低压N型MOS晶体管，所述第二MOS晶体管为低压P型MOS晶体管，第三MOS晶体管为高压P型MOS晶体管，所述第四MOS晶体管为高压N型MOS晶体管。低压通常为1.2V，高压为3.3V；或者，低压通常为3V，高压为5V。核心器件指半导体器件中主要的工作部件，以CMOS图像传感器为例，核心器件包括外围驱动电路中的MOS晶体管和像素区域中的MOS晶体管。

需要说明的是，以上具体实施例中形成各轻掺杂源区和漏区中的第一N型离子注入、第一P型离子注入、第二N型离子注入、第二P型离子注入四者的顺序可以相互调整，没有先后之分。形成源极和漏极中的P型离子重掺杂、N型离子重掺杂的顺序可以互换，没有先后之分。

以上四类晶体管的形成方法可以为各种半导体器件的该四类晶体管的形成方法。例如可以是形成CMOS图像传感器的晶体管的形成方法。

图10为用本发明的方法形成的CMOS图像传感器的1.2VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线与现有技术的1.2VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线的比较示意图，其中，横坐标表示阈值电压，纵坐标表示漏极电流。曲线B表示本发明形成的1.2VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线，曲线A表示现有技术形成的1.2VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线。根据曲线A和曲线B可以获知，本发明形成的1.2VN型晶体管的开启电压和现有技术的1.2VN型晶体管的开启电压基本相同，均约为0.25V。

图11为用本发明的方法形成的CMOS图像传感器的1.2VN型晶体管的离子掺杂浓度的模拟曲线与现有技术的1.2VN型晶体管的离子掺杂浓度的模拟曲线的比较示意图。其中，横坐标表示位置，横坐标的0.00位置表示栅极的中心所在的位置，纵坐标表示离子掺杂浓度。曲线D表示本发明形成的1.2VN型晶体管的离子掺杂浓度与位置的模拟曲线，曲线C表示现有技术形成的1.2VN型晶体管的离子掺杂浓度与位置的模拟曲线的模拟曲线。根据曲线C和曲线D可以获知，两个曲线基本重合，说明本发明形成的1.2VN型晶体管的离子掺杂浓度和现有技术的1.2VN型晶体管的离子掺杂浓度基本相同。

图12为用本发明的方法形成的CMOS图像传感器的1.2VP型晶体管的阈值电压与漏极电流之间关系的模拟曲线与现有技术的1.2VP型晶体管的阈值电压与漏极电流之间关系的模拟曲线的比较示意图，其中，横坐标表示阈值电压，纵坐标表示漏极电流。曲线F表示本发明形成的1.2VP型晶体管的阈值电压与漏极电流之间关系的模拟曲线，曲线E表示现有技术形成的1.2VP型晶体管的阈值电压与漏极电流之间关系的模拟曲线。根据曲线E和曲线F可以获知，本发明形成的1.2VP型晶体管的开启电压和现有技术的1.2VP型晶体管的开启电压基本相同，均约为-0.25V。

图13为本发明的方法形成的CMOS图像传感器的1.2VP晶体管的离子掺杂浓度的模拟曲线与现有技术的1.2VP晶体管的离子掺杂浓度的模拟曲线的比较示意图。其中，横坐标表示位置，横坐标的0.00位置表示栅极的中心所在的位置，纵坐标表示离子掺杂浓度。曲线H示本发明形成的1.2VP晶体管的离子掺杂浓度与位置的模拟曲线，曲线G示现有技术形成的1.2VP晶体管的离子掺杂浓度与位置的模拟曲线的模拟曲线。根据曲线G曲线H可以获知，两个曲线基本重合，说明本发明形成的1.2VP晶体管的离子掺杂浓度和现有技术的1.2VP晶体管的离子掺杂浓度基本相同。

图14为用本发明的方法形成的CMOS图像传感器的3.3VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线与现有技术的3.3VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线的比较示意图，其中，横坐标表示阈值电压，纵坐标表示漏极电流。曲线N示本发明形成的3.3VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线，曲线M示现有技术形成的3.3VN型晶体管的阈值电压与漏极电流之间关系的模拟曲线。根据曲线M和曲线N可以获知，本发明形成的3.3VN型晶体管的开启电压和现有技术的3.3VN型晶体管的开启电压基本相同，均约为0.42。

图15为用本发明的方法形成的CMOS图像传感器的3.3VN型晶体管的离子掺杂浓度的模拟曲线与现有技术的3.3VN型晶体管的离子掺杂浓度的模拟曲线的比较示意图。其中，横坐标表示位置，横坐标的0.00位置表示栅极的中心所在的位置，纵坐标表示离子掺杂浓度。曲线Q表示本发明形成的3.3VN型晶体管的离子掺杂浓度与位置的模拟曲线，曲线P表示现有技术形成的3.3VN型晶体管的离子掺杂浓度与位置的模拟曲线的模拟曲线。根据曲线P和曲线Q可以获知，两个曲线基本重合，说明本发明形成的3.3VN型晶体管的离子掺杂浓度和现有技术的3.3VN型晶体管的离子掺杂浓度基本相同。

因此，本发明形成半导体器件晶体管的方法，可以节约一次掩膜工艺，但却不会影响各类晶体管的性能。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种形成半导体器件中MOS晶体管的方法，其特征在于，包括：

提供衬底，在所述衬底上形成第一栅极、第二栅极、第三栅极、第四栅极以及栅介质层；

形成第一图形化的掩膜层，以所述第一图形化的掩膜层为掩膜对所述衬底进行第一N型离子注入，在第一栅极两侧形成第一N型轻掺杂源区、第一N型轻掺杂漏区；去除所述第一图形化的掩膜层；

形成第二图形化的掩膜层，以所述第二图形化的掩膜层为掩膜对所述衬底进行第二P型离子注入，在第三栅极两侧形成第二P型轻掺杂源区、第二P型轻掺杂漏区；去除所述第二图形化的掩膜层；

形成第三图形化的掩膜层，以所述第三图形化的掩膜层为掩膜对所述衬底进行第二N型离子注入，在第四栅极两侧形成第二N型轻掺杂源区、第二N型轻掺杂漏区；去除所述第三图形化的掩膜层；

所述第一P型轻掺杂源区和第一P型轻掺杂漏区的深度大于所述第一N型轻掺杂源区、第一N型轻掺杂漏区、第二P型轻掺杂源区、第二P型轻掺杂漏区、第二N型轻掺杂源区、第二N型轻掺杂漏区的深度；

形成侧墙后，在所述衬底中、第一栅极、第二栅极、第三栅极、第四栅极两侧形成源极和漏极，至此形成了第一MOS晶体管、第二MOS晶体管、第三MOS晶体管和第四MOS晶体管。

2.如权利要求1所述的形成半导体器件中MOS晶体管的方法，其特征在于，所述第一P型离子注入的离子类型为BF₂，能量为14Kev-16Kev，剂量为2.3-2.7×10¹³离子/平方厘米。

3.如权利要求1所述的形成半导体器件中MOS晶体管的方法，其特征在于，所述第一N型离子注入的离子类型为As，能量为1.8Kev-2.2Kev，剂量为1.0-1.4×10¹⁵离子/平方厘米。

4.如权利要求1所述的形成半导体器件中MOS晶体管的方法，其特征在于，所述第二P型离子注入的离子类型为BF₂，能量为2.8Kev-3.2Kev，剂量为2.5-2.7×10¹⁴离子/平方厘米。

5.如权利要求1所述的形成半导体器件中MOS晶体管的方法，其特征在于，所述第二N型离子注入的离子类型为P，能量为25Kev-35Kev，剂量为4.0-5.0×10¹³离子/平方厘米。

6.如权利要求1所述的形成半导体器件中MOS晶体管的方法，其特征在于，所述半导体器件为CMOS图像传感器。