CN103426828A

CN103426828A - 一种基于绝缘体上硅材料的双极型高压cmos单多晶硅填充深沟道器件隔离工艺

Info

Publication number: CN103426828A
Application number: CN2013102919533A
Authority: CN
Inventors: 景蔚亮; 陈邦明
Original assignee: Shanghai Xinchu Integrated Circuit Co Ltd
Current assignee: Shanghai Xinchu Integrated Circuit Co Ltd
Priority date: 2013-07-12
Filing date: 2013-07-12
Publication date: 2013-12-04

Abstract

本发明公开了一种基于绝缘体上硅材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，应用于基于SOI材料制作BCD集成器件的BCD工艺中，主要包括：制备硅的局部氧化区步骤；形成深沟道区域步骤；形成BCD栅氧化层步骤；沉积栅极多晶硅步骤；形成BCD集成器件的栅极步骤；离子注入并与金属互连层相连步骤。本发明具有如下优点或者有益效果：既与基于绝缘体上硅材料的双极型高压CMOS工艺兼容，又可以减小高压器件之间的隔离尺寸从而减小芯片尺寸，不会破坏原有BCD工艺形成的BCD集成器件结构及其电学参数，保持原有BCD集成器件的基本性能，并提供更好的器件隔离效果，能够获得更好的器件耐压和抗电磁干扰能力。

Description

一种基于绝缘体上硅材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺

技术领域

本发明涉及半导体器件制备技术领域，尤其涉及一种基于绝缘体上硅（SOI，Silicon On Insulator）材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺。

背景技术

集成电路制造工艺十分复杂，简单的说，就是在衬底材料（如硅衬底）上，运用各种方法形成不同的“层”，并且在选定的区域掺入杂质，以改变半导体材料导电性能，形成半导体器件的过程。这个过程需要通过许多步骤才能完成，从晶圆片到集成电路成品大约需要经过数百道工序。通过这复杂的一道道工序，就能够在一块微小的芯片上集成成千上万甚至上亿个晶体管。

集成电路的制造工艺是由多种单项工艺组合而成，简单来说主要的单项工艺通常包括三类：薄膜制备工艺、图形转移工艺和掺杂工艺。

BCD工艺必须把双极（Bipolar）器件、CMOS器件和DMOS器件同时制作在同一芯片上，而且这三种器件在集成后不仅有双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其相互取长补短，发挥各自的优点，更为重要的是它集成了DMOS功率器件，DMOS可以在开关模式下工作，功耗极低，不需要昂贵的封装和冷却系统就可以将大功率传递给负载，使具有BCD工艺制造出来的芯片具有更好的综合性能，此外，相对于其中最复杂的工艺（如双阱，多层布线，多层多晶硅的CMOS工艺）不应增加太多的工艺步骤。

中国发明专利（公开号：CN101764101A）公开了一种BCD集成工艺，在局部氧化隔离步骤之后增加沟槽光刻步骤；对于BCD集成工艺中的DMOS器件，该沟槽光刻步骤利用局部氧化隔离步骤中形成的氧化物和氮化物作为阻挡层,在形成的沟槽中生长栅极氧化层，并淀积多晶硅填充沟槽；对于BCD集成工艺中的双极型器件，在该沟槽光刻步骤形成的沟槽中填充钨形成双极型器件的集电区。该发明的BCD集成工艺可以成倍的提高DMOS和双极型晶体管的性能，最大程度的发挥BCD工艺的优点，而且附加的工艺步骤也较少。

中国发明专利（公开号：CN102664181A）公开了一种超高压BCD工艺，该超高压BCD工艺可实现多种半导体器件的集成，超高压BCD器件包括：做在N型外延上的高压LDMOS、高压浮动盆结构、低压PMOS管、低压NMOS管、低压VNPN管、VDNMOS、齐纳二极管、低压NLDMOS、LPNP以及对称的漏极延伸EDPMOS，该工艺具有N型埋层，N型埋层贯穿P型衬底以及N型外延，高低压结构之间形成有PN结对通隔离结构。该发明提供的高压BCD工艺集成了多种电压水平的器件，并且其中的高压浮动盆结构，能够为桥式电路的应用提供工艺平台支持。

BCD工艺是一种先进的单片集成工艺技术，是电源管理、显示驱动、汽车电子等IC制造工艺的上佳选择，具有广阔的市场前景，今后BCD工艺仍将朝着高压、高功率、高密度三个方向分化发展。其中BCD技术与SOI技术相结合，是一个非常重要的技术趋势。

现有BCD集成器件中各器件之间的隔离距离较大，现有技术为了缩小隔离距离而对该隔离距离进行工艺上的改进，但往往这种改进的工艺无法与原有BCD工艺兼容，会破坏原有BCD工艺形成的BCD集成器件结构及其电学参数，从而无法保持原有BCD集成器件的基本性能，且耐压能力差，抗电磁干扰能力差。

发明内容

针对上述存在的问题，本发明公开一种基于绝缘体上硅（SOI）材料的双极型高压CMOS（BCD集成器件）单多晶硅填充深沟道器件隔离工艺，以克服现有技术中无法与原有BCD工艺兼容，会破坏原有BCD工艺形成的BCD集成器件结构及其电学参数，从而无法保持原有BCD集成器件的基本性能，且耐压能力差，抗电磁干扰能力差的问题。

为了实现上述目的，本发明采用如下技术方案：

一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，应用于基于SOI材料制作BCD集成器件的BCD工艺中，所述SOI材料为在单晶硅或多晶硅衬底和外延单晶硅层之间引入一层二氧化硅绝缘层，其中，包括如下步骤：在外延单晶硅层上制备硅的局部氧化区；刻蚀所述外延单晶硅层至所述二氧化硅绝缘层中形成由深沟道组成的深沟道区域；制备BCD栅氧化层覆盖刻蚀后剩余的外延单晶硅层的表面、硅的局部氧化区的表面和深沟道区域中的每个深沟道的底部及其侧壁上；沉积栅极多晶硅覆盖BCD栅氧化层的表面，同时填满深沟道区域中的每个深沟道；对栅极多晶硅的表面采用平坦化工艺后，根据工艺尺寸需要刻蚀所述栅极多晶硅，形成BCD集成器件的栅极；继续源漏极离子注入工艺，于BCD集成器件的栅极附近的外延单晶硅层上形成BCD集成器件的源极和漏极后，继续后续BCD集成器件的制备工艺，以将BCD集成器件的栅极通过接触电极与金属互连层相连。

上述的基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其中，在所述利用光刻和刻蚀在外延单晶硅层和二氧化硅绝缘层上形成由深沟道组成的深沟道区域之后，还包括：在非深沟道区域沉积离子注入阻挡层，然后对深沟道区域的每个深沟道的侧壁进行掺杂，以形成深沟道侧壁掺杂区域。

上述的基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其中，在所述沉积栅极多晶硅覆盖BCD栅氧化层的表面，同时填满深沟道区域中的每个深沟道之后，所述深沟道侧壁掺杂区域和所述深沟道内的多晶硅之间形成垂直的可外接使用的侧壁电容。

上述的基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其中，所述对深沟道区域的每个深沟道的侧壁进行掺杂的方式为采用大角度离子注入。

上述的基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其中，所述深沟道区域的深沟道深度略大于所述外延单晶硅层的厚度，并与所述二氧化硅绝缘层相接。

上述的基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其中，所述深沟道区域的深沟道深度小于5微米，且大于1.5微米。

上述的基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其中，所述深沟道区域的每个深沟道的深宽比满足后续工艺中的栅极多晶硅填满所述深沟道区域的每个深沟道。

上述的基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其中，所述深沟道区域包括若干个深沟道，所述深沟道的个数可以根据器件间隔离所需要的耐压要求进行增减。

上述的基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其中，将所述深沟道区域的深沟道多晶硅通过接触电极与金属互连层相连，以避免在高电压情况下浮空状态对器件性能的影响。

上述的基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其中，所述硅的局部氧化区位于所述外延单晶硅层上，用于同一深沟道区域内器件之间的隔离。

本发明具有如下优点或者有益效果：

1、既与基于绝缘体上硅材料的双极型高压CMOS工艺兼容，又可以减小高压器件之间的隔离尺寸从而减小芯片尺寸，不会破坏原有 BCD工艺形成的BCD集成器件结构及其电学参数，保持原有BCD集成器件的基本性能，并提供更好的器件隔离效果，能够获得更好的器件耐压和抗电磁干扰能力；

2、用于隔离高压器件的深沟道的个数可以根据器件间隔离所需要的耐压要求进行增减，多个深沟道可以获得较高的耐压，同时深沟道中填充的多晶硅也可以通过电极引出以避免在高电压情况下浮空状态对器件性能的影响；

3、在深沟道掺杂区域和深沟道填充的多晶硅之间形成垂直的侧壁电容，可以连接出来使用，与常用的平面电容结构相比，可以有效减小面积。

具体附图说明

图1-图6是本发明基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺的第一实施例的工艺示意图；

图7是本发明基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺的第二实施例中离子注入的工艺示意图；

图8是本发明基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺的第二实施例中形成侧壁电容的工艺示意图。

参见图1-8，0为单晶硅或多晶硅衬底；1为外延单晶硅层；2为二氧化硅绝缘层；3为硅的局部氧化区；4为深沟道区域；5为离子注入阻挡层；6为离子注入掺杂粒子束；6a为离子注入后形成的深沟道掺杂区域；7为BCD栅氧化层；8为多晶硅；81为BCD集成器件的栅极；82为隔离多晶硅；83为深沟道多晶硅；9为BCD集成器件的源极和漏极；10为接触电极；11为金属互连层。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。

本发明的第一实施例涉及一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，参见图1-图6，以制备N管为例，SOI材料为一个较厚的SOI晶圆，该SOI晶圆在单晶硅衬底0和外延单晶硅层1之间引入一层二氧化硅绝缘层2，其中，衬底0的材料也可以为多晶硅，二氧化硅绝缘层2起绝缘隔离的作用，外延单晶硅层1主要用于制备双极型高压CMOS器件。本实施例包括如下步骤：

步骤一、在外延单晶硅层1上采用局部区域硅氧化法制备生成硅的局部氧化区（LOCOS，Local Oxidation of Silicon）3，优选的可采用氮化硅作为掩膜以对外延单晶硅层1进行局部区域的硅氧化工艺，进而制备上述硅的局部氧化区3，即形成如图1所示的结构；其中，该硅的局部氧化区3在本实施例中主要用于同一深沟道区域内器件之间的隔离。

步骤二、利用光刻和刻蚀在外延单晶硅层1和二氧化硅绝缘层2上形成由深沟道组成的深沟道区域4，即旋涂光刻胶覆盖外延单晶硅层1和硅的局部氧化区3的表面，经曝光、显影工艺后，去除多余的光刻胶，形成具有深沟道图案的光阻，并以该光阻为掩膜刻蚀上述的外延单晶硅层1至二氧化硅绝缘层2中，去除光阻后，形成由至少一个深沟道构成的深沟道区域4（本实施例中，该深沟道区域4包括三个深沟道），进而形成如图3所示的结构；其中，深沟道区域4中每个深沟道的深度略大于外延单晶硅层1的厚度，并与二氧化硅绝缘层2的厚度相接，且每个深沟道的宽度均小于后续工艺中光刻和刻蚀CMOS/LDMOS栅极多晶硅形成CMOS/LDMOS器件的栅极的厚度的两倍（即L＜2h，L为每个深沟道的宽度，h为后续制备的BCD集成器件的栅极的厚度），以使得后续填充该CMOS/LDMOS栅极多晶硅时能够充满深沟道区域4的深沟道；优选的，在本实施例中，深沟道区域4的深沟道的深度小于5微米，且大于1.5微米，如深沟道的深度可为2微米、3微米或4微米等值；另外，深沟道区域4中深沟道的个数可以根据器件间隔离所需要的耐压要求进行增减，多个深沟道可以获得较高的耐压。

步骤三、制备BCD栅氧化层7覆盖刻蚀后剩余的外延单晶硅层1的表面、硅的局部氧化区3的表面和深沟道区域4中的每个深沟道的底部及其侧壁上，进而形成如图3所示的结构。

步骤四、沉积CMOS/LDMOS栅极多晶硅8覆盖上述BCD栅氧化层7的表面，且充满每个深沟道，进而形成如图4所示的结构；其中，由于上述工艺中形成的每个深沟道的宽度均小于后续工艺中光刻和刻蚀CMOS/LDMOS栅极多晶硅形成CMOS/LDMOS器件的栅极的厚度的两倍，使得在沉积CMOS/LDMOS栅极多晶硅8时能够充满每个深沟道；优选的，可采用高深宽比填充工艺（HARP），以使得 CMOS/LDMOS栅极多晶硅8充满每个深沟道。

步骤五、对CMOS/LDMOS栅极多晶硅8的表面采用平坦化工艺后，根据工艺尺寸需要利用光刻和刻蚀形成BCD集成器件的栅极81；在本实施例中，通过采用化学机械研磨工艺对CMOS/LDMOS栅极多晶硅8的表面进行抛光后，旋涂光刻胶覆盖抛光后的CMOS/LDMOS栅极多晶硅8的表面，依次经过曝光、显影工艺，去除多余的光刻胶，形成具有BCD集成器件的栅极图案的光阻，继续利用该光阻为掩膜部分刻蚀抛光后的CMOS/LDMOS栅极多晶硅8至BCD栅氧化层7的表面后，去除上述的光阻，形成如图5中所示的CMOS/LDMOS器件的栅极81；优选的，在本实施例中，在形成上述的CMOS/LDMOS器件的栅极81的同时，还制备了位于硅的局部氧化区3上方的隔离多晶硅82和位于深沟道区域4中的深沟道多晶硅83。

步骤六、继续源漏极离子注入工艺，于CMOS/LDMOS栅极81附近的外延单晶硅层1上形成BCD集成器件的源极和漏极9后，继续后续BCD集成器件的制备工艺（此处采用现有的BCD集成器件的制备工艺，在此不再累述），以将BCD集成器件的栅极通过接触电极10与金属互连层11相连；同时，将深沟道区域4的多晶硅通过接触电极10与金属互连层11相连，以避免在高电压情况下浮空状态对器件性能的影响，进而形成如图6所示的结构。

其中，BCD栅氧化层7为二氧化硅，因此本实施例中深沟道区域4中的每个深沟道侧壁和底部沉积材料为二氧化硅，且与BCD栅极氧化层二氧化硅为同一工艺层次；而深沟道区域4中深沟道多晶硅 83的形成，与上述步骤五中BCD集成器件的栅极81的形成为同一工艺层次，且深沟道区域4中的深沟道多晶硅83可通过导电的接触电极10引出与金属互联层11相连。

本实施例形成的基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离结构如图6所示，由此可见，本实施例的隔离工艺既与基于绝缘体上硅材料的双极型高压CMOS工艺兼容，又可以减小高压器件之间的隔离尺寸从而减小芯片尺寸。

本发明的第二实施例涉及一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，本实施例在第一实施例的基础上进行了改进，以制备N管为例，SOI材料为一个较厚的SOI晶圆，该SOI晶圆在单晶硅衬底0和外延单晶硅层1之间引入一层二氧化硅绝缘层2，其中，衬底0的材料也可以为多晶硅，二氧化硅绝缘层2起绝缘隔离的作用，外延单晶硅层1主要用于制备双极型高压CMOS器件。本实施例的步骤一和步骤二同上述第一实施例相同，再次不重复描述，本实施例的其余步骤如下：

步骤三、在非深沟道区域4沉积离子注入阻挡层5，然后对深沟道区域4中的每个深沟道的侧壁进行大角度离子注入掺杂，其中，离子束与每个深沟道侧壁的角度不小于30°，参见图7中的离子注入掺杂离子束6，最后形成深沟道侧壁掺杂区域6a。

步骤四、移除离子注入阻挡层5，然后制备BCD栅氧化层7覆盖刻蚀后剩余的外延单晶硅层1的表面、硅的局部氧化区3的表面和深沟道区域4中的每个深沟道的底部及其深沟道侧壁掺杂区域6a上。

步骤五、沉积CMOS/LDMOS栅极多晶硅8覆盖上述BCD栅氧化层7的表面，且充满每个深沟道，由于上述工艺中形成的每个深沟道的宽度均小于后续工艺中光刻和刻蚀CMOS/LDMOS栅极多晶硅形成CMOS/LDMOS器件的栅极81的厚度的两倍，使得在沉积CMOS/LDMOS栅极多晶硅8时能够充满每个深沟道；优选的，可采用高深宽比填充工艺（HARP），以使得CMOS/LDMOS栅极多晶硅8充满每个深沟道；此时，深沟道侧壁掺杂区域6a和深沟道内的多晶硅之间形成垂直的侧壁电容，参见图8，该侧壁电容可以连接出来使用，与常用的平面电容结构相比，可以有效减小面积。

步骤六、对CMOS/LDMOS栅极多晶硅8的表面采用平坦化工艺后，根据工艺尺寸需要利用光刻和刻蚀形成BCD集成器件的栅极81，并按照上述第一实施例步骤五中的工艺，形成如图8所示的结构。

步骤七、继续源漏极离子注入工艺，于CMOS/LDMOS栅极81附近的外延单晶硅层1上形成BCD集成器件的源极和漏极9后，继续后续BCD集成器件的制备工艺（此处采用现有的BCD集成器件的制备工艺，在此不再累述），以将BCD集成器件的栅极通过接触电极10与金属互连层11相连，参见图8，同时，将深沟道区域4的深沟道多晶硅83通过导电的接触电极10与金属互连层11相连，以避免在高电压情况下浮空状态对器件性能的影响。

其中，BCD栅氧化层7为二氧化硅，因此本实施例中深沟道区域4的深沟道侧壁和底部沉积材料为二氧化硅，且与BCD栅极氧化层二氧化硅为同一工艺层次；而深沟道区域4中深沟道多晶硅83的形成，与上述步骤五中BCD集成器件的栅极81的形成为同一工艺层次，且深沟道区域4中的深沟道多晶硅83可通过导电的接触电极10引出与金属互联层11相连；通过本实施例工艺形成了BCD集成器件之间深沟道隔离结构，此结构还可通过增加沟道侧壁离子注入工艺及电极引出工艺形成一个电容器。

本实施例形成的基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离结构如图8所示，由此可见，本实施例的隔离工艺不会破坏原有BCD工艺形成的BCD集成器件结构及其电学参数，保持原有BCD集成器件的基本性能，并提供更好的器件隔离效果，能够获得更好的器件耐压和抗电磁干扰能力。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，应用于基于SOI材料制作BCD集成器件的BCD工艺中，所述SOI材料为在单晶硅或多晶硅衬底和外延单晶硅层之间引入一层二氧化硅绝缘层，其特征在于，包括如下步骤：

在外延单晶硅层上制备硅的局部氧化区；

刻蚀所述外延单晶硅层至所述二氧化硅绝缘层中形成由深沟道组成的深沟道区域；

制备BCD栅氧化层覆盖刻蚀后剩余的外延单晶硅层的表面、硅的局部氧化区的表面和深沟道区域中的每个深沟道的底部及其侧壁上；

沉积栅极多晶硅覆盖BCD栅氧化层的表面，同时填满深沟道区域中的每个深沟道；

对栅极多晶硅的表面采用平坦化工艺后，根据工艺尺寸需要刻蚀所述栅极多晶硅，形成BCD集成器件的栅极；

继续源漏极离子注入工艺，于BCD集成器件的栅极附近的外延单晶硅层上形成BCD集成器件的源极和漏极后，继续后续BCD集成器件的制备工艺，以将BCD集成器件的栅极通过接触电极与金属互连层相连。

2.根据权利要求1所述的一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其特征在于，在所述利用光刻和刻蚀在外延单晶硅层和二氧化硅绝缘层上形成由深沟道组成的深沟道区域之后，还包括：在非深沟道区域沉积离子注入阻挡层，然后对深沟道区域的每个深沟道的侧壁进行掺杂，以形成深沟道侧壁掺杂区域。

3.根据权利要求2所述的一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其特征在于，在所述沉积栅极多晶硅覆盖BCD栅氧化层的表面，同时填满深沟道区域中的每个深沟道之后，所述深沟道侧壁掺杂区域和所述深沟道内的多晶硅之间形成垂直的可外接使用的侧壁电容。

4.根据权利要求2所述的一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其特征在于，所述对深沟道区域的每个深沟道的侧壁进行掺杂的方式为采用大角度离子注入。

5.根据权利要求1所述的一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其特征在于，所述深沟道区域的深沟道深度略大于所述外延单晶硅层的厚度，并与所述二氧化硅绝缘层相接。

6.根据权利要求5所述的一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其特征在于，所述深沟道区域的深沟道深度小于5微米，且大于1.5微米。

7.根据权利要求1所述的一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其特征在于，所述深沟道区域的每个深沟道的深宽比满足后续工艺中的栅极多晶硅填满所述深沟道区域的每个深沟道。

8.根据权利要求1所述的一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其特征在于，所述深沟道区域包括若干个深沟道，所述深沟道的个数可以根据器件间隔离所需要的耐压要求进行增减。

9.根据权利要求1所述的一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其特征在于，将所述深沟道区域的深沟道多晶硅通过接触电极与金属互连层相连，以避免在高电压情况下浮空状态对器件性能的影响。

10.根据权利要求1所述的一种基于SOI材料的双极型高压CMOS单多晶硅填充深沟道器件隔离工艺，其特征在于，所述硅的局部氧化区位于所述外延单晶硅层上，用于同一深沟道区域内器件之间的隔离。