CN108231682B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN108231682B
CN108231682B CN201611200251.XA CN201611200251A CN108231682B CN 108231682 B CN108231682 B CN 108231682B CN 201611200251 A CN201611200251 A CN 201611200251A CN 108231682 B CN108231682 B CN 108231682B
Authority
CN
China
Prior art keywords
ions
source
layer
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611200251.XA
Other languages
English (en)
Other versions
CN108231682A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611200251.XA priority Critical patent/CN108231682B/zh
Priority to EP17207916.2A priority patent/EP3340290A1/en
Priority to US15/849,143 priority patent/US10727130B2/en
Publication of CN108231682A publication Critical patent/CN108231682A/zh
Application granted granted Critical
Publication of CN108231682B publication Critical patent/CN108231682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)

Abstract

一种半导体器件及其形成方法，其中方法包括：提供基底，所述基底包括核心区和边缘区，所述核心区的基底上具有第一栅极结构，所述边缘区的基底上具有第二栅极结构；在所述第一栅极结构两侧核心区基底中、以及第二栅极结构两侧边缘区基底中分别形成源漏掺杂层，所述源漏掺杂层中具有第一离子；在边缘区的源漏掺杂层中掺杂第二离子，所述第二离子的导电类型与所述第一离子的导电类型相反。所述方法简化了半导体器件的工艺。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。
然而，无论是平面式的MOS晶体管还是鳍式场效应晶体管构成的半导体器件的工艺较为复杂。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以简化半导体器件的工艺。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底包括核心区和边缘区，所述核心区的基底上具有第一栅极结构，所述边缘区的基底上具有第二栅极结构；在所述第一栅极结构两侧核心区基底中、以及第二栅极结构两侧边缘区基底中分别形成源漏掺杂层，所述源漏掺杂层中具有第一离子；在边缘区的源漏掺杂层中掺杂第二离子，所述第二离子的导电类型与所述第一离子的导电类型相反。
可选的，在所述边缘区的源漏掺杂层中掺杂第二离子的方法包括：形成图形化的光刻胶层，所述图形化的光刻胶层覆盖核心区基底、核心区源漏掺杂层和第一栅极结构，且暴露出边缘区源漏掺杂层；以所述图形化的光刻胶层为掩膜，采用离子注入工艺在边缘区的源漏掺杂层中注入第二离子；在边缘区的源漏掺杂层中注入第二离子后，去除所述图形化的光刻胶层。
可选的，当所述第一离子的导电类型为N型时，所述第二离子的导电类型为P型。
可选的，所述离子注入工艺的参数包括：采用的离子为氟化硼离子，注入能量为5KeV～30KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度。
可选的，所述离子注入工艺的参数包括：采用的离子为硼离子，注入能量为1KeV～8KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度。
可选的，当所述第一离子的导电类型为P型时，所述第二离子的导电类型为N型。
可选的，所述离子注入工艺的参数包括：采用的离子为磷离子，注入能量为2KeV～40KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度。
可选的，所述离子注入工艺的参数包括：采用的离子为砷离子，注入能量为5KeV～50KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度。
可选的，所述第二离子在边缘区的源漏掺杂层中的浓度为第一离子在边缘区的源漏掺杂层中的浓度的10％～50％。
可选的，所述第一离子的浓度为8E20atom/cm3～5.0E21atom/cm3；所述第二离子的浓度为8.0E19atom/cm3～2.5E21atom/cm3。
可选的，还包括：在所述边缘区的源漏掺杂层中掺杂第二离子后，进行退火处理。
可选的，还包括：在所述第一栅极结构两侧侧壁形成第一偏移侧墙；在所述第二栅极结构两侧侧壁形成第二偏移侧墙；以第一偏移侧墙和第一栅极结构、以及第二偏移侧墙和第二栅极结构为掩膜，对所述基底进行轻掺杂注入，在第一偏移侧墙和第一栅极结构两侧的核心区基底中形成第一轻掺杂区，在第二偏移侧墙和第二栅极结构两侧的边缘区基底中形成第二轻掺杂区；形成所述第一轻掺杂区和第二轻掺杂区后，形成位于第一偏移侧墙侧壁的第一间隙侧墙和位于第二偏移侧墙侧壁的第二间隙侧墙；形成第一间隙侧墙和第二间隙侧墙后，形成所述源漏掺杂层。
可选的，形成所述源漏掺杂层的方法包括：在所述第一栅极结构两侧的核心区基底中、以及第二栅极结构两侧的边缘区基底中分别形成凹陷；在所述凹陷中外延生长源漏掺杂材料层，在外延生长源漏掺杂材料层的同时在源漏掺杂材料层中原位掺杂第一离子，形成源漏掺杂层。
可选的，还包括：在边缘区的源漏掺杂层中掺杂第二离子后，在核心区和边缘区的源漏掺杂层的顶部区域掺杂第三离子，所述第三离子的导电类型和第一离子的导电类型相同。
可选的，在所述源漏掺杂层的顶部区域掺杂第三离子的方法包括离子注入工艺。
可选的，所述第三离子的浓度为第一离子浓度的40％～90％。
可选的，所述第三离子的浓度为6.0E20atom/cm3～4.0E21atom/cm3。
本发明还提供一种采用上述方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，在第一栅极结构两侧核心区基底中、以及第二栅极结构两侧边缘区基底中形成源漏掺杂层后，在边缘区的源漏掺杂层中掺杂第二离子。由于所述第二离子的导电类型和源漏掺杂层中的第一离子的导电类型相反，因此使得第二离子能够和边缘区源漏掺杂层中部分第一离子中和，使得边缘区源漏掺杂层中第一离子对应类型的离子浓度相对于核心区源漏掺杂层中第一离子对应类型的离子浓度较低。进而使得边缘区源漏掺杂层和沟道区之间的浓度梯度比核心区源漏掺杂层和沟道区之间的浓度梯度较低。相应的，边缘区的源漏掺杂层和沟道区形成的耗尽层的宽度大于核心区源漏掺杂层和沟道区形成的耗尽层的宽度。因此当边缘区半导体器件的驱动电压大于核心区半导体器件的驱动电压时，边缘区源漏掺杂层和沟道区之间的横向电场不至于过大，能够避免边缘区源漏掺杂层和边缘区基底之间发生隧穿漏电。其次，核心区基底中的源漏掺杂层和边缘区基底中的源漏掺杂层同时形成，使得半导体器件的工艺得到简化。
附图说明
图1至图4是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术中形成的半导体器件的工艺较为复杂。
一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括核心区和边缘区，所述核心区的半导体衬底上具有第一栅极结构，所述边缘区的半导体衬底上具有第二栅极结构；在第一栅极结构两侧核心区半导体衬底中形成第一源漏掺杂层；在第二栅极结构两侧边缘区半导体衬底中形成第二源漏掺杂层。
为了避免边缘区源漏掺杂层和边缘区半导体衬底之间发生隧穿漏电，需要所述第二源漏掺杂层中离子浓度小于第一源漏掺杂层中离子浓度。具体的，由于第二源漏掺杂层中离子浓度小于第一源漏掺杂层中离子浓度，因此使得边缘区源漏掺杂层和沟道区之间的浓度梯度比核心区源漏掺杂层和沟道区之间的浓度梯度较低。相应的，边缘区的源漏掺杂层和沟道区形成的耗尽层的宽度大于核心区源漏掺杂层和沟道区形成的耗尽层的宽度。当边缘区半导体器件的驱动电压大于核心区半导体器件的驱动电压时，边缘区源漏掺杂层和沟道区之间的横向电场不至于过大，能够避免边缘区源漏掺杂层和边缘区半导体衬底之间发生隧穿漏电。
然而，上述方法形成的半导体器件的工艺较为复杂，经研究发现，原因在于：
形成第二源漏掺杂层的方法包括：形成覆盖第一栅极结构以及核心区半导体衬底的第一阻挡层，且所述第一阻挡层暴露出第二栅极结构以及边缘区半导体衬底；以所述第一阻挡层为掩膜，在第二栅极结构两侧的边缘区半导体衬底中形成第二源漏掺杂层；形成第二源漏掺杂层后，去除第一阻挡层。
形成第一源漏掺杂层的方法包括：形成覆盖第二栅极结构以及边缘区半导体衬底的第二阻挡层，且所述第二阻挡层暴露出第一栅极结构以及核心区半导体衬底；以所述第二阻挡层为掩膜，在第一栅极结构两侧的核心区半导体衬底中形成第一源漏掺杂层；形成第一源漏掺杂层后，去除第二阻挡层。
上述方法中，第一源漏掺杂层和第二源漏掺杂层在不同的工艺制程中分别形成。在形成第二源漏掺杂层的过程中需要进行形成第一阻挡层和去除第一阻挡层的工艺；在形成第一源漏掺杂层的过程中需要进行形成第二阻挡层和去除第二阻挡层的工艺。而形成第一阻挡层和第二阻挡层共需要进行两次沉积工艺、两次形成光刻掩膜和两次刻蚀工艺，去除第一阻挡层和去除第二阻挡层共需要两次刻蚀工艺。因此第一源漏掺杂层和第二源漏掺杂层至少包括两次沉积工艺、两次形成光刻掩膜和四次刻蚀工艺。形成第一源漏掺杂层和第二源漏掺杂层的工艺较为复杂，导致半导体器件的工艺较为复杂。
在此基础上，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底包括核心区和边缘区，所述核心区的基底上具有第一栅极结构，所述边缘区的基底上具有第二栅极结构；在所述第一栅极结构两侧核心区基底中、以及第二栅极结构两侧边缘区基底中分别形成源漏掺杂层，所述源漏掺杂层中具有第一离子；在边缘区的源漏掺杂层中掺杂第二离子，所述第二离子的导电类型与所述第一离子的导电类型相反。
所述方法中，在第一栅极结构两侧核心区基底中、以及第二栅极结构两侧边缘区基底中形成源漏掺杂层后，在边缘区的源漏掺杂层中掺杂第二离子。由于所述第二离子的导电类型和源漏掺杂层中的第一离子的导电类型相反，因此使得第二离子能够和边缘区源漏掺杂层中部分第一离子中和，使得边缘区源漏掺杂层中第一离子对应类型的离子浓度相对于核心区源漏掺杂层中第一离子对应类型的离子浓度较低。进而使得边缘区源漏掺杂层和沟道区之间的浓度梯度比核心区源漏掺杂层和沟道区之间的浓度梯度较低。相应的，边缘区的源漏掺杂层和沟道区形成的耗尽层的宽度大于核心区源漏掺杂层和沟道区形成的耗尽层的宽度。因此当边缘区半导体器件的驱动电压大于核心区半导体器件的驱动电压时，边缘区源漏掺杂层和沟道区之间的横向电场不至于过大，能够避免边缘区源漏掺杂层和边缘区基底之间发生隧穿漏电。其次，核心区基底中的源漏掺杂层和边缘区基底中的源漏掺杂层同时形成，使得半导体器件的工艺得到简化。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图4是本发明一实施例中半导体器件形成过程的结构示意图。
结合参考图1和图2，图2中核心区Ⅰ对应的示图为沿图1中切割线A1-A2获得的剖面图，图2中边缘区Ⅱ对应的示图为沿图1中切割线A3-A4获得的剖面图，提供基底100，所述基底100包括核心区Ⅰ和边缘区Ⅱ。
本实施例中，以所述半导体器件为鳍式场效应晶体管为示例进行说明，相应的，所述基底100包括半导体衬底101和位于半导体衬底101上的鳍部102。
所述半导体衬底101为形成半导体器件提供工艺平台。
本实施例中，所述半导体衬底101的材料为单晶硅。所述半导体衬底101还可以是多晶硅或非晶硅。所述半导体衬底101的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述鳍部102通过图形化所述半导体衬底101而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层，然后图形化所述鳍部材料层，从而形成鳍部。
本实施例中，所述半导体衬底101上还具有隔离结构103，所述隔离结构103覆盖鳍部102的部分侧壁表面。所述隔离结构103的顶部表面低于所述鳍部102的顶部表面。
所述隔离结构103的材料包括氧化硅。
在其它实施例中，所述半导体器件为平面式MOS晶体管，相应的，所述基底为平面式的半导体衬底。
所述基底100包括核心区Ⅰ和边缘区Ⅱ，边缘区Ⅱ位于核心区Ⅰ的外围。核心区Ⅰ用于形成核心器件，边缘区Ⅱ用于形成外围逻辑电路。
继续结合参考图1和图2，在所述核心区Ⅰ的基底100上形成第一栅极结构110，在所述边缘区Ⅱ的基底100上形成第二栅极结构113。
所述第一栅极结构110包括位于核心区Ⅰ的基底100上的第一栅介质层111和位于第一栅介质层111上的第一栅电极层112。
具体的，所述第一栅极结构110横跨核心区Ⅰ鳍部102、覆盖核心区Ⅰ鳍部102的部分顶部表面和部分侧壁表面。其中，所述第一栅介质层111位于部分核心区Ⅰ隔离结构103上、覆盖核心区Ⅰ鳍部102的部分顶部表面和部分侧壁表面。
所述第二栅极结构113包括位于边缘区Ⅱ基底100上的第二栅介质层114和位于第二栅介质层114上的第二栅电极层115。
具体的，所述第二栅极结构113横跨边缘区Ⅱ鳍部102、覆盖边缘区Ⅱ鳍部102的部分顶部表面和部分侧壁表面。其中，所述第二栅介质层114位于部分边缘区Ⅱ隔离结构103上、覆盖边缘区Ⅱ鳍部102的部分顶部表面和部分侧壁表面。
所述第一栅介质层111和第二栅介质层114的材料为氧化硅或高K(K大于3.9)介质材料。所述第一栅电极层112和第二栅电极层115的材料为多晶硅或金属。
本实施例中，以所述第一栅介质层111和第二栅介质层114的材料为氧化硅、所述第一栅电极层112和第二栅电极层115的材料为多晶硅为示例进行说明。
参考图3，图3为在图2基础上的示意图，在所述第一栅极结构110两侧核心区Ⅰ基底100中、以及第二栅极结构113两侧边缘区Ⅱ基底100中分别形成源漏掺杂层120，所述源漏掺杂层120中具有第一离子。
具体的，在所述第一栅极结构110两侧核心区Ⅰ鳍部102中、以及第二栅极结构113两侧边缘区Ⅱ鳍部102中分别形成源漏掺杂层120。
形成所述源漏掺杂层120的方法包括：在所述第一栅极结构110两侧的核心区Ⅰ基底100中、以及第二栅极结构113两侧的边缘区Ⅱ基底100中分别形成凹陷(未图示)，具体的，在所述第一栅极结构110两侧的核心区Ⅰ鳍部102中、以及第二栅极结构113两侧的边缘区Ⅱ鳍部102中分别形成凹陷；在所述凹陷中外延生长源漏掺杂材料层，在外延生长源漏掺杂材料层的同时在源漏掺杂材料层中原位掺杂第一离子，形成源漏掺杂层120。
核心区Ⅰ基底100中的源漏掺杂层120和边缘区Ⅱ基底100中的源漏掺杂120层同时形成，使得半导体器件的工艺得到简化。
所述第一离子的导电类型与半导体器件的类型相同。具体的，当核心区Ⅰ和边缘区Ⅱ的半导体器件的类型为N型时，所述第一离子的导电类型为N型；当核心区Ⅰ和边缘区Ⅱ的半导体器件的类型为P型时，所述第一离子的导电类型为P型。
当核心区Ⅰ和边缘区Ⅱ的半导体器件的类型为N型时，所述源漏掺杂材料层的材料为碳化硅；当核心区Ⅰ和边缘区Ⅱ的半导体器件的类型为P型时，所述源漏掺杂材料层的材料为锗化硅。
本实施例中，还包括：在所述第一栅极结构110两侧侧壁形成第一偏移侧墙(未图示)；在所述第二栅极结构113两侧侧壁形成第二偏移侧墙(未图示)；以第一偏移侧墙和第一栅极结构110、以及第二偏移侧墙和第二栅极结构113为掩膜，对所述基底100进行轻掺杂注入，在第一偏移侧墙和第一栅极结构110两侧的核心区Ⅰ基底100中形成第一轻掺杂区(未图示)，在第二偏移侧墙和第二栅极结构113两侧的边缘区Ⅱ基底100中形成第二轻掺杂区(未图示)；形成所述第一轻掺杂区和第二轻掺杂区后，形成位于第一偏移侧墙侧壁的第一间隙侧墙(未图示)和位于第二偏移侧墙侧壁的第二间隙侧墙(未图示)；形成第一间隙侧墙和第二间隙侧墙后，形成所述源漏掺杂层120。
所述第一轻掺杂区和第二轻掺杂区中具有轻掺杂离子，所述轻掺杂离子的导电类型与所述第一离子的导电类型相同。
所述轻掺杂离子的浓度小于所述第一离子的浓度。具体的，所述轻掺杂离子在第一轻掺杂区中的浓度小于第一离子在核心区Ⅰ源漏掺杂层120中的浓度。所述轻掺杂离子在第二轻掺杂区中的浓度小于第一离子在边缘区Ⅱ源漏掺杂层120中的浓度。
参考图4，在边缘区Ⅱ的源漏掺杂层120中掺杂第二离子，所述第二离子的导电类型与所述第一离子的导电类型相反。
当所述第一离子的导电类型为N型时，所述第二离子的导电类型为P型；当所述第一离子的导电类型为P型时，所述第二离子的导电类型为N型。
由于所述第二离子的导电类型和源漏掺杂层120中的第一离子的导电类型相反，因此使得第二离子能够和边缘区Ⅱ源漏掺杂层120中部分第一离子中和，使得边缘区Ⅱ源漏掺杂层120中第一离子对应类型的离子浓度相对于核心区Ⅰ源漏掺杂层120中第一离子对应类型的离子浓度较低。进而使得边缘区Ⅱ源漏掺杂层120和沟道区之间的浓度梯度比核心区Ⅰ源漏掺杂层120和沟道区之间的浓度梯度较低。相应的，边缘区Ⅱ的源漏掺杂层120和沟道区形成的耗尽层的宽度大于核心区Ⅰ源漏掺杂层120和沟道区形成的耗尽层的宽度。
在实际工作时，边缘区Ⅱ半导体器件的驱动电压大于核心区Ⅰ半导体器件的驱动电压时。由于边缘区Ⅱ的源漏掺杂层120和沟道区形成的耗尽层的宽度大于核心区Ⅰ源漏掺杂层120和沟道区形成的耗尽层的宽度，因此使得边缘区Ⅱ源漏掺杂层120和沟道区之间的横向电场不至于过大，能够避免边缘区Ⅱ源漏掺杂层120和边缘区基底100之间发生隧穿漏电。
在所述边缘区Ⅱ的源漏掺杂层120中掺杂第二离子的方法包括：形成图形化的光刻胶层，所述图形化的光刻胶层覆盖核心区Ⅰ基底100、核心区Ⅰ源漏掺杂层120和第一栅极结构110，且暴露出边缘区Ⅱ源漏掺杂层120；以所述图形化的光刻胶层为掩膜，采用离子注入工艺在边缘区Ⅱ的源漏掺杂层120中注入第二离子；在边缘区Ⅱ的源漏掺杂层120中注入第二离子后，去除所述图形化的光刻胶层。
若所述离子注入工艺的注入能量过大，导致会将多数的第二离子注入到源漏掺杂层120下方的鳍部102中，导致第二离子在源漏掺杂层120中的有效利用率较低；若所述离子注入工艺的注入能量过小，导致不能将第二离子有效的注入边缘区Ⅱ的源漏掺杂层120中。
若所述离子注入工艺的注入剂量过大，导致第二离子在源漏掺杂层120中的浓度较大，导致改变源漏掺杂层120的导电类型；若所述离子注入工艺的注入剂量过小，导致第二离子中和边缘区Ⅱ源漏掺杂层120中第一离子的比例较少，对边缘区Ⅱ源漏掺杂层120和沟道区之间的横向电场降低的程度较低。
所述离子注入工艺的注入角度和注入能量有关，所述注入角度为与半导体衬底101法线方向之间的锐角夹角。在一定的注入深度的情况下，注入能量越大，需要的注入角度越大。
综上，所述离子注入工艺的注入能量、注入剂量和注入角度需要选择合适的范围。且不同的离子对应的原子质量不同。在相同的注入深度的情况下，原子质量较大的离子需要损耗的能量较大，故需要较大的注入能量。
当所述第二离子的导电类型为N型时，在一个实施例中，所述离子注入工艺的参数包括：采用的离子为磷离子，注入能量为2KeV～40KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度；在另一个实施例中，所述离子注入工艺的参数包括：采用的离子为砷离子，注入能量为5KeV～50KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度。
由于砷离子对应的原子质量大于磷离子对应的原子质量，因此砷离子的注入能量大于磷离子的注入能量。
当所述第二离子的导电类型为P型时，在一个实施例中，所述离子注入工艺的参数包括：采用的离子为氟化硼离子，注入能量为5KeV～30KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度；在另一个实施例中，所述离子注入工艺的参数包括：采用的离子为硼离子，注入能量为1KeV～8KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度。
由于氟化硼离子对应的原子质量总和大于硼离子对应的原子质量，因此氟化硼离子的注入能量大于硼离子的注入能量。
本实施例中，所述第二离子在边缘区Ⅱ的源漏掺杂层120中的浓度为第一离子在边缘区Ⅱ的源漏掺杂层120中的浓度的10％～50％。选择此范围的意义在于：若第二离子在边缘区Ⅱ的源漏掺杂层120中的浓度小于第一离子在边缘区Ⅱ的源漏掺杂层120中的浓度的10％，第二离子中和边缘区Ⅱ源漏掺杂层120中第一离子的比例较少，对边缘区Ⅱ源漏掺杂层120和沟道区之间的横向电场降低的程度较低；若第二离子在边缘区Ⅱ的源漏掺杂层120中的浓度大于第一离子在边缘区Ⅱ的源漏掺杂层120中的浓度的50％，导致工艺浪费，且工艺的难度增加。
在一个实施例中，所述第一离子的浓度为8E20atom/cm3～5.0E21atom/cm3；所述第二离子的浓度为8.0E19atom/cm3～2.5E21atom/cm3。
本实施例中，还包括：在边缘区Ⅱ的源漏掺杂层120中掺杂第二离子后，在核心区Ⅰ和边缘区Ⅱ的源漏掺杂层120的顶部区域掺杂第三离子，所述第三离子的导电类型和第一离子的导电类型相同。
在核心区Ⅰ和边缘区Ⅱ的源漏掺杂层120的顶部区域掺杂第三离子的作用包括：使得核心区Ⅰ和边缘区Ⅱ的源漏掺杂层120的顶部区域中第一离子对应类型的离子浓度增加，后续在源漏掺杂层120上形成的导电插塞和源漏掺杂层120的接触势垒降低。
在所述源漏掺杂层120的顶部区域掺杂第三离子的方法包括离子注入工艺。
所述第三离子的浓度为第一离子浓度的40％～90％。若第三离子的浓度大于第一离子浓度的90％，导致工艺难度增加，且造成工艺浪费；若第三离子的浓度小于第一离子浓度的40％，导致对降低源漏掺杂层120上形成的导电插塞和源漏掺杂层120的接触势垒的程度较低。
在一个实施例中，所述第三离子的浓度为6.0E20atom/cm3～4.0E21atom/cm3。
本实施例中，还包括：在所述边缘区Ⅱ的源漏掺杂层120中掺杂第二离子后，进行退火处理。
具体的，所述退火处理在核心区Ⅰ和边缘区Ⅱ的源漏掺杂层120的顶部区域掺杂第三离子后进行。
所述退火处理的作用包括：激活第一离子和第二离子；激活第三离子。
在其它实施例中，在边缘区Ⅱ的源漏掺杂层120中掺杂第二离子后且在核心区Ⅰ和边缘区Ⅱ的源漏掺杂层120的顶部区域掺杂第三离子之前，以及在核心区Ⅰ和边缘区Ⅱ的源漏掺杂层120的顶部区域掺杂第三离子之后，分别进行退火处理。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底包括核心区和边缘区，所述核心区的基底上具有第一栅极结构，所述边缘区的基底上具有第二栅极结构；
在所述第一栅极结构两侧核心区基底中、以及第二栅极结构两侧边缘区基底中分别形成源漏掺杂层，所述源漏掺杂层中具有第一离子；
在边缘区的源漏掺杂层中掺杂第二离子，所述第二离子的导电类型与所述第一离子的导电类型相反，且所述边缘区源漏掺杂层和沟道区之间的浓度梯度比所述核心区源漏掺杂层和沟道区之间的浓度梯度低。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，在所述边缘区的源漏掺杂层中掺杂第二离子的方法包括：形成图形化的光刻胶层，所述图形化的光刻胶层覆盖核心区基底、核心区源漏掺杂层和第一栅极结构，且暴露出边缘区源漏掺杂层；以所述图形化的光刻胶层为掩膜，采用离子注入工艺在边缘区的源漏掺杂层中注入第二离子；在边缘区的源漏掺杂层中注入第二离子后，去除所述图形化的光刻胶层。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，当所述第一离子的导电类型为N型时，所述第二离子的导电类型为P型。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为氟化硼离子，注入能量为5KeV～30KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度。
5.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为硼离子，注入能量为1KeV～8KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度。
6.根据权利要求2所述的半导体器件的形成方法，其特征在于，当所述第一离子的导电类型为P型时，所述第二离子的导电类型为N型。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为磷离子，注入能量为2KeV～40KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度。
8.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述离子注入工艺的参数包括：采用的离子为砷离子，注入能量为5KeV～50KeV，注入剂量为1.0E13atom/cm2～5.0E15atom/cm2，注入角度为0度～30度。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二离子在边缘区的源漏掺杂层中的浓度为第一离子在边缘区的源漏掺杂层中的浓度的10％～50％。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述第一离子的浓度为8E20atom/cm3～5.0E21atom/cm3；所述第二离子的浓度为8.0E19atom/cm3～2.5E21atom/cm3。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述边缘区的源漏掺杂层中掺杂第二离子后，进行退火处理。
12.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述第一栅极结构两侧侧壁形成第一偏移侧墙；在所述第二栅极结构两侧侧壁形成第二偏移侧墙；以第一偏移侧墙和第一栅极结构、以及第二偏移侧墙和第二栅极结构为掩膜，对所述基底进行轻掺杂注入，在第一偏移侧墙和第一栅极结构两侧的核心区基底中形成第一轻掺杂区，在第二偏移侧墙和第二栅极结构两侧的边缘区基底中形成第二轻掺杂区；形成所述第一轻掺杂区和第二轻掺杂区后，形成位于第一偏移侧墙侧壁的第一间隙侧墙和位于第二偏移侧墙侧壁的第二间隙侧墙；形成第一间隙侧墙和第二间隙侧墙后，形成所述源漏掺杂层。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述源漏掺杂层的方法包括：在所述第一栅极结构两侧的核心区基底中、以及第二栅极结构两侧的边缘区基底中分别形成凹陷；在所述凹陷中外延生长源漏掺杂材料层，在外延生长源漏掺杂材料层的同时在源漏掺杂材料层中原位掺杂第一离子，形成源漏掺杂层。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在边缘区的源漏掺杂层中掺杂第二离子后，在核心区和边缘区的源漏掺杂层的顶部区域掺杂第三离子，所述第三离子的导电类型和第一离子的导电类型相同。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，在所述源漏掺杂层的顶部区域掺杂第三离子的方法包括离子注入工艺。
16.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述第三离子的浓度为第一离子浓度的40％～90％。
17.根据权利要求16所述的半导体器件的形成方法，其特征在于，所述第三离子的浓度为6.0E20atom/cm3～4.0E21atom/cm3。
18.一种根据权利要求1至17任意一项方法形成的半导体器件。
CN201611200251.XA 2016-12-22 2016-12-22 半导体器件及其形成方法 Active CN108231682B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201611200251.XA CN108231682B (zh) 2016-12-22 2016-12-22 半导体器件及其形成方法
EP17207916.2A EP3340290A1 (en) 2016-12-22 2017-12-18 Semiconductor device and fabrication method thereof
US15/849,143 US10727130B2 (en) 2016-12-22 2017-12-20 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611200251.XA CN108231682B (zh) 2016-12-22 2016-12-22 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN108231682A CN108231682A (zh) 2018-06-29
CN108231682B true CN108231682B (zh) 2021-02-02

Family

ID=60781632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611200251.XA Active CN108231682B (zh) 2016-12-22 2016-12-22 半导体器件及其形成方法

Country Status (3)

Country Link
US (1) US10727130B2 (zh)
EP (1) EP3340290A1 (zh)
CN (1) CN108231682B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987334A (zh) * 2018-09-25 2018-12-11 长江存储科技有限责任公司 一种半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026738A2 (en) * 1999-02-08 2000-08-09 Texas Instruments Incorporated Novel mixed voltage CMOS process for high reliability and high performance core and I/O transistors with reduced mask steps
EP1263033A1 (en) * 2001-05-24 2002-12-04 Texas Instruments Inc. Fabrication of analog core CMOS, digital core CMOS, and I/O CMOS transistors
CN101207085A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN101740517A (zh) * 2008-11-24 2010-06-16 中芯国际集成电路制造(北京)有限公司 轻掺杂漏极的形成方法和半导体器件
CN102751198A (zh) * 2012-06-26 2012-10-24 上海宏力半导体制造有限公司 半导体器件中mos晶体管的形成方法
CN104701260A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106158641A (zh) * 2015-04-03 2016-11-23 中芯国际集成电路制造(上海)有限公司 finFET器件及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
US8431972B2 (en) * 2006-12-13 2013-04-30 Infineon Technologies Ag Semiconductor ESD device and method of making same
JP2011249586A (ja) * 2010-05-27 2011-12-08 Elpida Memory Inc 半導体装置の製造方法
US8962400B2 (en) * 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8574995B2 (en) * 2011-11-10 2013-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain doping method in 3D devices
US8933510B2 (en) * 2012-12-31 2015-01-13 Texas Instruments Incorporated DEMOS formed with a through gate implant

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1026738A2 (en) * 1999-02-08 2000-08-09 Texas Instruments Incorporated Novel mixed voltage CMOS process for high reliability and high performance core and I/O transistors with reduced mask steps
EP1263033A1 (en) * 2001-05-24 2002-12-04 Texas Instruments Inc. Fabrication of analog core CMOS, digital core CMOS, and I/O CMOS transistors
CN101207085A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN101740517A (zh) * 2008-11-24 2010-06-16 中芯国际集成电路制造(北京)有限公司 轻掺杂漏极的形成方法和半导体器件
CN102751198A (zh) * 2012-06-26 2012-10-24 上海宏力半导体制造有限公司 半导体器件中mos晶体管的形成方法
CN104701260A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106158641A (zh) * 2015-04-03 2016-11-23 中芯国际集成电路制造(上海)有限公司 finFET器件及其制作方法

Also Published As

Publication number Publication date
CN108231682A (zh) 2018-06-29
US10727130B2 (en) 2020-07-28
EP3340290A1 (en) 2018-06-27
US20180182626A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US9263549B2 (en) Fin-FET transistor with punchthrough barrier and leakage protection regions
CN107919324B (zh) 半导体器件的形成方法
CN105448726A (zh) 鳍式场效应晶体管的形成方法
CN105448916A (zh) 晶体管及其形成方法
US20130069167A1 (en) Sram cell and method for manufacturing the same
KR20150122295A (ko) 고전압 mosfet 및 이의 제조방법과 문턱전압이하 험프 개선 방법
CN108630542B (zh) 半导体结构及其形成方法
CN107785425B (zh) 半导体器件及其形成方法
CN110364570A (zh) 半导体器件及其形成方法和半导体结构
CN106856190B (zh) 半导体结构的形成方法
CN108231682B (zh) 半导体器件及其形成方法
CN109285778B (zh) 半导体器件及其形成方法
CN109427681B (zh) 半导体结构及其形成方法
CN104425606B (zh) 隧穿场效应晶体管及其形成方法
CN108281485B (zh) 半导体结构及其形成方法
CN112466950B (zh) 一种抗边缘漏电soi mos结构及其形成方法
CN111863725B (zh) 半导体结构及其形成方法
CN104103688B (zh) 具有穿通势垒和泄漏保护区的fin-fet晶体管
CN111354681B (zh) 晶体管结构及其形成方法
CN107293487B (zh) 鳍式场效应晶体管的形成方法
CN107564817B (zh) 一种FinFET器件的制造方法
CN107045982B (zh) 半导体结构的形成方法
TW201523881A (zh) 終止區結構及其製造方法
KR100853982B1 (ko) 3차원 전계효과 트랜지스터 및 그 제조방법
CN109148297B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant