CN101789435B - 一种基于垂直栅soi cmos器件的超结结构及其制作方法 - Google Patents

Abstract

本发明公开了一种基于垂直栅SOI CMOS器件的超结结构及其制作方法，该结构包括SOI衬底，以及生长在SOI衬底上的栅区、源区、沟道区、漂移区、漏区，所述栅区与埋氧层垂直并直接接触，沟道区和漏区之间设有pn柱区上下排列的漂移区，且漂移区中居于下方的柱区与漏区掺杂类型一致。本发明在垂直栅SOI CMOS器件的基础上，将单一掺杂类型的漂移区改造成pn柱区交错的漂移区，尽可能使得漂移区在达到击穿电压时全耗尽，各处电场分布得到优化，电场峰值在漂移区、漂移区与沟道区交界处、漂移区与漏区交界处降低并平坦化，在继承了垂直栅SOI CMOS器件消除浮体效应的基础上，大大提升了SOI LDMOS的抗高压击穿能力。

Description

一种基于垂直栅SOI CMOS器件的超结结构及其制作方法

技术领域

本发明属于微电子与固体电子技术领域，涉及一种基于垂直栅SOI CMOS器件的超结结构及其制作方法。

背景技术

SOI(Silicon-On-Insulator)集成技术由于具有隔离性能好、漏电流小、速度快、功耗低和抗辐照等优点，被誉为二十一世纪的集成技术，并被广泛应用于高性能HVIC和PIC中。

但是由于SOI材料的介质隔离，制作在厚膜SOI衬底上MOS器件上下Si-SiO₂界面处的耗尽层没有接触，在它们中间存在一中性体区，这一中性体区使得硅体处于电学浮空状态，产生了两个明显的二级寄生效应，一个是″翘曲效应″，即Kink效应；另一个是器件源漏之间形成的基极开路NPN寄生晶体管效应。这种由于体区处于悬浮状态，电势被抬高，使得碰撞电离产生的电荷无法被迅速移走的现象叫作浮体效应。SOI CMOS器件特有的浮体效应不仅会降低器件增益，降低源漏击穿电压，引起单管闩锁，带来较大的泄漏电流，导致功耗增加，还会引起电路工作的不稳定，带来噪声过冲，对器件和电路性能的影响很大。

SOI CMOS器件中的浮体效应，可以通过一种具有垂直栅结构SOI CMOS器件抑制甚至消除，即将传统结构PMOS和NMOS翻倒，从侧部露出其体区，达到将PMOS和NMOS的体区与埋氧层分离的目的，这样一旦开孔引出体电极便可将体区电势箝位，更为方便的是，可以根据实际需要选择接地或接源极，这样就几乎完全消除了SOI CMOS器件中的浮体效应，大大拓展了SOI CMOS器件的优越性。

超结结构则是在MOS管的沟道区和漏区加入一段浓度较低的漂移区，起到分担源漏电压、提高整个器件击穿电压的作用，该漂移区通过交错的pn柱区能够尽可能将整个漂移区完全耗尽，这样整个漂移区pn结及其它关键位置处的电场分布得以减小并且平坦化，能够最大限度提高漂移区抗击穿能力的。

本实施例在垂直栅SOI CMOS器件的基础上，通过引入超结技术，不仅能够消除SOI CMOS器件的浮体效应，还能够在只使用1块掩膜板的条件下实现传统情况下需要2块掩膜板的漂移区pn柱区，降低了工艺复杂性。它将单一掺杂类型的漂移区改造成pn柱区交错的漂移区，尽可能使漂移区在达到击穿电压时全耗尽，优化了漂移区的电场分布，在消除了SOI CMOS器件浮体效应、提高了器件击穿电压的前提下，大大提升了垂直栅SOI CMOS器件超结结构的整体电学性能，并减少了版图简化了工艺。

发明内容

本发明所要解决的技术问题是：提供一种基于垂直栅SOI CMOS器件的超结结构及一种基于垂直栅SOI CMOS器件的超结结构的制作方法。

为解决上述技术问题，本发明采用如下技术方案。

一种基于垂直栅SOI CMOS器件的超结结构，包括SOI衬底，以及生长在SOI衬底上的栅区、源区、沟道区、漂移区、漏区，所述沟道区和漏区之间设有pn柱区上下排列的漂移区，且漂移区中居于下方的柱区与漏区掺杂类型一致。

作为本发明的一种优选方案，所述SOI衬底包括由下至上生长的硅衬底层，埋层氧化层，单晶硅顶层。

作为本发明的另一种优选方案，所述源区分为NMOS源区和PMOS源区，所述沟道区分为NMOS沟道区和PMOS沟道区，所述漂移区分为NMOS漂移区和PMOS漂移区，所述漏区分为NMOS漏区和PMOS漏区；NMOS沟道区和PMOS沟道区之间生长有共用的垂直栅区，垂直栅区与NMOS沟道区之间生长有NMOS栅氧化层，垂直栅区与PMOS沟道区之间生长有PMOS栅氧化层。

作为本发明的再一种优选方案，所述垂直栅区、源区、沟道区、漂移区、漏区，与硅衬底层之间隔离有埋层氧化层；所述垂直栅区、NMOS栅氧化层和PMOS栅氧化层均向下延伸至埋层氧化层。

作为本发明的再一种优选方案，所述NMOS源区引出有NMOS源极，NMOS漏区引出有NMOS漏极，NMOS沟道区引出有NMOS体电极；所述PMOS源区引出有PMOS源极，PMOS漏区引出有PMOS漏极，PMOS沟道区引出有PMOS体电极；垂直栅区引出有栅极。

作为本发明的再一种优选方案，所述垂直栅区与NMOS沟道区、PMOS沟道区垂直对准。

一种用于高压的SOI LDMOS器件超结结构的制作方法，包括以下步骤：

步骤一，由下至上依次生长硅衬底层，埋层氧化层，单晶硅顶层构成SOI衬底；

步骤二，在SOI衬底上的单晶硅顶层位置处生成源区、沟道区、漂移区、漏区；

步骤三，在表面生长光刻刻蚀保护层后对漂移区分两次进行掺杂；

步骤四，第一次掺杂采用轻剂量高能量深注入方法，注入深至埋层氧化层；

步骤五，第二次掺杂采用轻剂量低能量浅注入方法，注入深至单晶硅顶层厚度一半处。

作为本发明的一种优选方案，所述源区分为NMOS源区和PMOS源区，所述沟道区分为NMOS沟道区和PMOS沟道区，所述漂移区分为NMOS漂移区和PMOS漂移区，所述漏区分为NMOS漏区和PMOS漏区；NMOS源区、NMOS漏区、NMOS漂移区和NMOS沟道区构成NMOS有源区；PMOS源区、PMOS漏区、PMOS漂移区和PMOS沟道区构成PMOS有源区。

作为本发明的另一种优选方案，所述方法还包括以下步骤：

步骤六，在NMOS和PMOS中间刻蚀一个窗口，利用热氧化的方法在窗口内侧壁形成NMOS栅氧化层和PMOS栅氧化层；

步骤七，在窗口处淀积多晶硅，填满，然后通过化学机械抛光形成垂直栅区；

步骤八，分别对NMOS源区、NMOS漏区、NMOS沟道区淀积金属引出NMOS源极、NMOS漏极、NMOS体电极；分别对PMOS源区、PMOS漏区、PMOS沟道区淀积金属引出PMOS源极、PMOS漏极、PMOS体电极。

本发明的有益效果在于：它将单一掺杂类型的漂移区改造成pn柱区交错的漂移区，尽可能使得漂移区在达到击穿电压时全耗尽，电场分布得到优化，电场峰值在漂移区、漂移区与沟道区交界处、漂移区与漏区交界处降低并平坦化，大大提升了LDMOS的击穿电压。

附图说明

图1为常规超结结构的俯视图；

图2为NMOS超结结构的剖面图；

图3为NMOS超结结构的俯视图；

图4为PMOS超结结构的剖面图；

图5为PMOS超结结构的俯视图。

主要组件符号说明：

1、源极；                 2、源区

3、栅极；                 4、栅区；

5、P-柱区；               6、N-柱区；

7、漏极；                 8、漏区；

9、硅衬底层；             10、埋层氧化层；

11、NMOS源区；            12、NMOS沟道区；

13、NMOS漏区；            14、NMOS漂移区n-柱区；

15、NMOS漂移区p-柱区；    16、NMOS光刻保护层；

17、NMOS源极；            18、NMOS栅极；

19、NMOS漏极；            20、NMOS体电极；

21、PMOS源区；            22、PMOS沟道区；

23、PMOS漏区；            24、PMOS漂移区p-柱区；

25、PMOS漂移区n-柱区；    26、PMOS光刻保护层。

27、PMOS源极；            28、PMOS栅极；

29、PMOS漏极；            30、PMOS体电极。

具体实施方式

本发明公开了一种基于垂直栅SOI CMOS器件的超结结构及其制作方法。该结构包括：SOI衬底，源区、沟道区、漏区、垂直栅区、栅氧化层、pn柱区上下交错排列的漂移区。垂直栅区及栅氧化层延伸至埋层氧化层，漂移区pn柱区上下排列，PMOS和NMOS的漂移区pn柱区均为浅掺杂，且下方的一个柱区应与漏区掺杂类型一致。该结构可以在结合SOI垂直栅MOS器件抗浮体效应的优点的基础上，利用一块版图同时实现漂移区pn结区，降低了工艺复杂性。下面结合附图对本发明的具体实施方式作进一步详细说明。

实施例一

本实施例提供一种基于垂直栅SOI CMOS器件的超结结构，包括SOI衬底，以及生长在SOI衬底上的栅区、源区、沟道区、漏区，所述沟道区和漏区之间设有pn柱区上下排列的漂移区，且漂移区中居于下方的柱区与漏区掺杂类型一致。

所述SOI衬底包括由下至上生长的硅衬底层，埋层氧化层，单晶硅顶层。所述垂直栅SOI CMOS器件超结结构包括垂直栅SOI NMOS超结结构和垂直栅SOIPMOS超结结构，所述栅区分为NMOS栅区和PMOS栅区，所述源区分为NMOS源区和PMOS源区，所述沟道区分为NMOS沟道区和PMOS沟道区，所述漂移区分为NMOS漂移区和PMOS漂移区，所述漏区分为NMOS漏区和PMOS漏区；垂直栅区与NMOS沟道区之间生长有NMOS栅氧化层，垂直栅区与PMOS沟道区之间生长有PMOS栅氧化层。所述垂直栅区、源区、沟道区、漂移区、漏区，与硅衬底层之间隔离有埋层氧化层；所述垂直栅区、NMOS栅氧化层和PMOS栅氧化层均向下延伸至埋层氧化层。所述NMOS垂直栅区引出有NMOS栅极，NMOS源区引出有NMOS源极，NMOS漏区引出有NMOS漏极，NMOS沟道区引出有NMOS体电极；所述PMOS垂直栅区引出有PMOS栅极，PMOS源区引出有PMOS源极，PMOS漏区引出有PMOS漏极，PMOS沟道区引出有PMOS体电极。所述垂直栅区水平方向上与NMOS沟道区、PMOS沟道区垂直。NMOS源区、NMOS漏区、NMOS漂移区和NMOS沟道区构成NMOS有源区；PMOS源区、PMOS漏区、PMOS漂移区和PMOS沟道区构成PMOS有源区；NMOS有源区和PMOS有源区统称为有源区。

本实施例还提供一种基于垂直栅SOI CMOS器件的超结结构的制作方法，包括以下步骤：

步骤一，由下至上依次生长硅衬底层，埋层氧化层，单晶硅顶层构成SOI衬底；

步骤二，利用STI隔离技术对SOI顶层硅的有源区和栅区进行氧化物隔离；

步骤三，对漂移区进行光刻胶刻蚀后，露出漂移区注入窗口，然后分两次离子注入进行掺杂进而在漂移区形成pn柱区；

步骤四，第一次掺杂采用轻剂量高能量深注入方法，注入深至埋层氧化层；

步骤五，第二次掺杂采用轻剂量低能量浅注入方法，注入深至单晶硅顶层厚度一半处，两次掺杂浓度和形成的柱区深度相同。

步骤六，分别对源区、漏区进行重掺杂。

所述方法还包括以下步骤：

步骤七，淀积氮化硅掩蔽层，对栅区进行光刻胶刻蚀，并利用干法刻蚀的方法在NMOS和PMOS的栅区处刻出窗口，然后利用热氧化的方法在窗口内侧壁形成NMOS栅氧化层和PMOS栅氧化层；

步骤八，在窗口处淀积多晶硅，填满，掺杂，然后通过化学机械抛光形成垂直栅区；

步骤九，分别对NMOS栅区、NMOS源区、NMOS漏区、NMOS沟道区淀积金属引出NMOS栅极、NMOS源极、NMOS漏极、NMOS体电极；分别对PMOS栅区、PMOS源区、PMOS漏区、PMOS沟道区淀积金属引出PMOS源极、PMOS漏极、PMOS体电极。

SOI(Silicon-On-Insulator)集成技术由于具有隔离性能好、漏电流小、速度快、功耗低和抗辐照等优点，被誉为二十一世纪的集成技术，并被广泛应用于高性能HVIC和PIC中。然而SOI CMOS独特的浮体效应限制了SOI NMOS和SOI PMOS的电学性能，垂直栅SOI CMOS器件采用一种特殊的三维结构，能够将悬浮的体区中多余的载流子引出而不产生副作用，很好的解决了浮体效应。

SOI超结结构则利用了超结技术能够最大限度提高漂移区抗击穿能力的优势，极大的提高器件的击穿电压。

本实施例在垂直栅SOI CMOS器件的基础上，通过引入超结技术，不仅能够消除SOI CMOS器件的浮体效应，还能够在只使用1块掩膜板的条件下实现传统情况下需要2块掩膜板的漂移区pn柱区，降低了工艺复杂性。它将单一掺杂类型的漂移区改造成pn柱区交错的漂移区，尽可能使漂移区在达到击穿电压时全耗尽，优化了漂移区的电场分布，使得电场峰值在漂移区、漂移区与沟道区交界处、漂移区与漏区交界处降低并平坦化，在消除了SOI CMOS器件浮体效应的前提下，大大提升了垂直栅SOI CMOS器件的抗击穿能力。

实施例二

如图2、3所示，本实施例提供一种基于垂直栅SOI NMOS器件的超结结构，包括SOI衬底，以及生长在SOI衬底上的NMOS源区11、NMOS沟道区12、NMOS漏区13，所述NMOS沟道区12和NMOS漏区13之间设有pn结上下排列的漂移区，且居于下方的结区与NMOS漏区13掺杂类型一致。NMOS超结结构的漂移区居于上方的结区为n-柱区14，居于下方的结区为p-柱区15。

所述SOI衬底包括由下至上生长的硅衬底层9，埋层氧化层10，单晶硅顶层。NMOS沟道区12一侧生长有NMOS垂直栅区，NMOS垂直栅区与NMOS沟道区12之间生长有NMOS栅氧化层。所述NMOS垂直栅区、NMOS源区11、NMOS沟道区12、NMOS漂移区、NMOS漏区13与硅衬底层9之间隔离有埋层氧化层10；所述NMOS垂直栅区、NMOS栅氧化层均向下延伸至埋层氧化层10。所述NMOS源区11引出有NMOS源极17，NMOS漏区13引出有NMOS漏极19，NMOS沟道区12引出有NMOS体电极20，NMOS垂直栅区引出有NMOS栅极18。所述NMOS垂直栅区与NMOS沟道区12垂直对准。所述NMOS源区11、NMOS沟道区12和NMOS漏区13上生长有NMOS光刻保护层16。

本实施例提供的对NMOS漂移区制作方法为：光刻刻蚀保护层后，对漂移区进行掺杂，分两次。第一次进行p-掺杂，轻剂量高能量深注入，注入深度至SOI埋氧层；第二次进行n-掺杂，轻剂量低能量浅注入，注入深度至顶层硅厚度一半处；两次注入剂量相同，n-p-柱区杂质浓度分布相同且交界面清晰陡峭。

实施例三

如图4、5所示，本本实施例提供一种基于垂直栅SOI PMOS器件的超结结构，包括SOI衬底，以及生长在SOI衬底上的PMOS源区21、PMOS沟道区22、PMOS漏区23，所述PMOS沟道区22和PMOS漏区23之间设有pn结上下排列的漂移区，且居于下方的结区与PMOS漏区23掺杂类型一致。PMOS超结结构的漂移区居于上方的结区为p-柱区24，居于下方的结区为n-柱区25。

所述SOI衬底包括由下至上生长的硅衬底层9，埋层氧化层10，单晶硅顶层。PMOS沟道区22一侧生长有PMOS垂直栅区，PMOS垂直栅区与PMOS沟道区22之间生长有PMOS栅氧化层。所述PMOS垂直栅区、PMOS源区21、PMOS沟道区22、PMOS漂移区、PMOS漏区23与硅衬底层9之间隔离有埋层氧化层10；所述PMOS垂直栅区、PMOS栅氧化层均向下延伸至埋层氧化层10。所述PMOS源区21引出有PMOS源极27，PMOS漏区23引出有PMOS漏极29，PMOS沟道区22引出有PMOS体电极30，PMOS垂直栅区引出有PMOS栅极28。所述PMOS垂直栅区与PMOS沟道区22垂直对准。所述PMOS源区21、PMOS沟道区22和PMOS漏区23上生长有PMOS光刻保护层26。

对PMOS漂移区制作方法为：光刻刻蚀保护层后，对漂移区进行掺杂，分两次。第一次进行n-掺杂，轻剂量高能量深注入，注入深度至SOI埋氧层；第二次进行p-掺杂，轻剂量低能量浅注入，注入深度至顶层硅厚度一半处；两次注入剂量相同，p-n-柱区杂质浓度分布相同且交界面清晰陡峭。

这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其他形式、结构、布置、比例，以及用其他元件、材料和部件来实现。

Claims (5)

1.一种基于垂直栅SOICMOS器件的超结结构，包括SOI衬底，以及生长在SOI衬底上的源区、沟道区、漏区、垂直栅区，其特征在于：所述沟道区和漏区之间设有pn柱区上下排列的漂移区，且漂移区中居于下方的柱区与漏区掺杂类型一致；所述SOI衬底包括由下至上生长的硅衬底层，埋层氧化层，单晶硅顶；所述源区分为NMOS源区和PMOS源区，所述沟道区分为NMOS沟道区和PMOS沟道区，所述漂移区分为NMOS漂移区和PMOS漂移区，所述漏区分为NMOS漏区和PMOS漏区；所述栅区分为NMOS栅区和PMOS栅区，垂直栅区与NMOS沟道区之间生长有NMOS栅氧化层，垂直栅区与PMOS沟道区之间生长有PMOS栅氧化层；所述垂直栅区水平方向上与NMOS沟道区和PMOS沟道区垂直；所述垂直栅区、源区、沟道区、漂移区、漏区，与硅衬底层之间隔离有埋层氧化层；所述垂直栅区、NMOS栅氧化层和PMOS栅氧化层均向下延伸至埋层氧化层。

2.根据权利要求1所述的基于垂直栅SOI CMOS器件的超结结构，其特征在于：所述NMOS源区引出有NMOS源极，NMOS漏区引出有NMOS漏极，NMOS沟道区引出有NMOS体电极；所述PMOS源区引出有PMOS源极，PMOS漏区引出有PMOS漏极，PMOS沟道区引出有PMOS体电极；垂直栅区引出有栅极。

3.根据权利要求1所述的基于垂直栅SOI CMOS器件的超结结构，其特征在于：所述垂直栅区与NMOS沟道区、PMOS沟道区垂直对准。

4.根据权利要求1所述的基于垂直栅SOI CMOS器件的超结结构，其特征在于：所述源区、沟道区和漏区上生长有光刻保护层。

5.一种基于垂直栅SOI CMOS器件的超结结构的制作方法，其特征在于，包括以下步骤：

步骤一，由下至上依次生长硅衬底层，埋层氧化层，单晶硅顶层构成SOI衬底；

步骤二，在SOI衬底上的单晶硅顶层位置处生成源区、沟道区、漂移区、漏区；所述源区分为NMOS源区和PMOS源区，所述沟道区分为NMOS沟道区和PMOS沟道区，所述漂移区分为NMOS漂移区和PMOS漂移区，所述漏区分为NMOS漏区和PMOS漏区；NMOS源区、NMOS漏区、NMOS漂移区和NMOS沟道区构成NMOS有源区；PMOS源区、PMOS漏区、PMOS漂移区和PMOS沟道区构成PMOS有源区；

步骤三，在表面生长光刻刻蚀保护层后对漂移区分两次进行掺杂；

步骤四，第一次掺杂采用轻剂量高能量深注入方法，注入深至埋层氧化层；

步骤五，第二次掺杂采用轻剂量低能量浅注入方法，注入深至单晶硅顶层厚度一半处；

步骤六，在NMOS和PMOS中间刻蚀一个窗口，利用热氧化的方法在窗口内侧壁形成NMOS栅氧化层和PMOS栅氧化层；

步骤七，在窗口处淀积多晶硅，填满，然后通过化学机械抛光形成垂直栅区；所述垂直栅区水平方向上与NMOS沟道区和PMOS沟道区垂直；所述垂直栅区、NMOS栅氧化层和PMOS栅氧化层均向下延伸至埋层氧化层；

步骤八，分别对NMOS源区、NMOS漏区、NMOS沟道区淀积金属引出NMOS源极、NMOS漏极、NMOS体电极；分别对PMOS源区、PMOS漏区、PMOS沟道区淀积金属引出PMOS源极、PMOS漏极、PMOS体电极。

Images