CN112071758A - 填埋式三维金属-氧化物场效应晶体管及制备方法 - Google Patents
填埋式三维金属-氧化物场效应晶体管及制备方法 Download PDFInfo
- Publication number
- CN112071758A CN112071758A CN201910501589.6A CN201910501589A CN112071758A CN 112071758 A CN112071758 A CN 112071758A CN 201910501589 A CN201910501589 A CN 201910501589A CN 112071758 A CN112071758 A CN 112071758A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- effect transistor
- field effect
- drain region
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 29
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 29
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 230000005669 field effect Effects 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims 2
- 230000000694 effects Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- 239000000969 carrier Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910008062 Si-SiO2 Inorganic materials 0.000 description 1
- 229910006403 Si—SiO2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种填埋式三维金属‑氧化物场效应晶体管及制备方法，制备方法包括：1)提供一半导体衬底，于所述半导体衬底中刻蚀出至少一个沟槽；2)于所述沟槽表面及所述半导体衬底表面形成栅介质层，于所述栅介质层上形成栅电极层，并刻蚀所述栅电极层及栅介质层以形成栅结构，所述栅结构与所述沟槽交叉；3)于所述栅结构两侧的半导体衬底中形成源区及漏区，所述沟槽与所述源区及漏区连接或交叠。本发明在源区及漏区之间的栅极下方形成沟槽，将栅极的沟道由二维变三维，可在不改变沟道长度的前提下增大栅沟道宽度，提高MOSFET的器件性能。
Description
技术领域
本发明属于半导体集成电路设计及制造领域，特别是涉及一种填埋式三维金属-氧化物场效应晶体管及制备方法。
背景技术
随着器件尺寸的缩小，当MOS管沟道缩短到一定程度，就会出现短沟道效应，其主要表现在MOS管沟道中的载流子出现速度饱和现象。在MOS管沟道较长、电场较小的情况下，载流子的速度正比于电场，即载流子的迁移率是个常数。然而在沟道电场强度很高情况下，载流子的速度将由于散射效应而趋于饱和。广义的短沟道效应包括：
1)阈值电压随沟道长度的减小以及沟道长度的变窄而变化，短沟道MOS器件随沟道长度变小，阈值电压减小；窄沟道MOS器件随沟道宽度变小，阈值电压增大。
2)沟道电场因沟道变短而增大导致迁移率调制效应，使载流子速度饱和，饱和漏源电压和饱和漏电流相比于长沟道的理论之减小。
3)亚阈特性变坏，例如：影响阈值电压的短沟、窄沟效应沟道长度减小到一定程度后，源、漏结的耗尽区在整个沟道中所占的比重增大，栅下面的硅表面形成反型层所需的电荷量减小，因而阈值电压减小。同时衬底内耗尽区沿沟道宽度侧向展宽部分的电荷使阈值电压增加。当沟道宽度减小到与耗尽层宽度同一量级时，阈值电压增加变得十分显著。短沟道器件阈值电压对沟道长度的变化非常敏感。迁移率场相关效应及载流子速度饱和效应低场下迁移率是常数，载流子速度随电场线性增加。高场下迁移率下降，载流子速度达到饱和，不再与电场有关。速度饱和对器件的影响一个是使漏端饱和电流大大降低，另一个是使饱和电流与栅压的关系不再是长沟道器件中的近平方关系，而是线性关系。影响器件寿命的热载流子效应器件尺寸进入深亚微米沟长范围，器件内部的电场强度随器件尺寸的减小而增强，特别在漏结附近存在强电场，载流子在这一强电场中获得较高的能量，成为热载流子。热载流子容易越过Si-SiO2势垒，注入到氧化层中，不断积累，改变阈值电压，影响器件寿命；在漏附近的耗尽区中与晶格碰撞产生电子空穴对，对NMOS管，碰撞产生的电子形成附加的漏电流，空穴则被衬底收集，形成衬底电流，使总电流成为饱和漏电流与衬底电流之和。衬底电流越大，说明沟道中发生的碰撞次数越多，相应的热载流子效应越严重。热载流子效应是限制器件最高工作电压的基本因素之一。
4)亚阈特性退化，器件夹不断，亚阈区泄漏电流使MOSFET器件关态特性变差，静态功耗变大。在动态电路和存储单元中，它还可能导致逻辑状态发生混乱。因而由短沟道引起的漏感应势垒降低效应成为决定短沟道MOS器件尺寸极限的一个基本物理效应。
为了提高器件性能，业界通常使用高K/金属栅来减小栅极厚度，增大饱和电流；或者制备鳍式场效应晶体管增大沟道表面积。如今40纳米以下的技术的研究集中在高金属栅领域，其工艺复杂，制造难度较大。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种填埋式三维金属-氧化物场效应晶体管及制备方法，以在不改变沟道长度的前提下增大栅沟道宽度，提高MOSFET的器件性能。
为实现上述目的及其他相关目的，本发明提供一种填埋式三维金属-氧化物场效应晶体管的制备方法，所述制备方法包括步骤：1)提供一半导体衬底，于所述半导体衬底中刻蚀出至少一个沟槽；2)于所述沟槽表面及所述半导体衬底表面形成栅介质层，于所述栅介质层上形成栅电极层，并刻蚀所述栅电极层及栅介质层以形成栅结构，所述栅结构与所述沟槽交叉；3)于所述栅结构两侧的半导体衬底中形成源区及漏区，所述沟槽与所述源区及漏区连接或交叠。
可选地，所述半导体衬底包括硅衬底，步骤1)还包括在氢气气氛下对所述硅衬底进行退火，以使所述沟槽的顶角和底部拐角圆角化的步骤。
可选地，所述栅介质层包括二氧化硅层及氮氧化硅层中的一种或两种组成的叠层，所述栅电极层包括掺杂多晶硅层。
可选地，所述栅介质层包括高k介质层，所述栅电极层包括金属层。
可选地，所述源区及漏区的离子掺杂类型为n型，所述源区及漏区之间的半导体衬底的离子掺杂类型为p型。
可选地，所述源区及漏区的离子掺杂类型为p型，所述源区及漏区之间的半导体衬底的离子掺杂类型为n型。
可选地，所述沟槽的数量不小于2个，各沟槽之间为平行排布，所述沟槽均与所述源区及漏区连接或交叠。
本发明还提供一种填埋式三维金属-氧化物场效应晶体管，包括：半导体衬底，所述半导体衬底中形成有至少一个沟槽；栅结构，包括形成于所述沟槽表面及所述半导体衬底表面的栅介质层及形成于所述栅介质层上的栅电极层，所述栅结构与所述沟槽交叉；源区及漏区，形成于所述栅结构两侧的半导体衬底中，且所述沟槽与所述源区及漏区连接或交叠。
可选地，所述沟槽的顶角和底部拐角为圆角。
可选地，所述栅介质层包括二氧化硅层及氮氧化硅层中的一种或两种组成的叠层，所述栅电极层包括掺杂多晶硅层。
可选地，所述栅介质层包括高k介质层，所述栅电极层包括金属层。
可选地，所述源区及漏区的离子掺杂类型为n型，所述源区及漏区之间的半导体衬底的离子掺杂类型为p型。
可选地，所述源区及漏区的离子掺杂类型为p型，所述源区及漏区之间的半导体衬底的离子掺杂类型为n型。
可选地，所述沟槽的数量不小于2个，各沟槽之间为平行排布，所述沟槽均与所述源区及漏区连接或交叠。
如上所述，本发明的填埋式三维金属-氧化物场效应晶体管及制备方法，具有以下有益效果：
本发明在源区及漏区之间的栅极下方形成沟槽，将栅极的沟道由二维变三维，可在不改变沟道长度的前提下增大栅沟道宽度，提高MOSFET的器件性能。
本发明在沟槽刻蚀完成后，用高温氢气退火以使拐角变圆，可有效消除拐角处的应力，提高器件的稳定性。
附图说明
图1～图7显示为本发明的填埋式三维金属-氧化物场效应晶体管的制备方法各步骤所呈现的结构示意图，其中，图6显示为图7中A-A’处的截面结构示意图。
元件标号说明
101 半导体衬底
102 隔离结构
103 光刻胶图形
104 沟槽
105 圆角
106 栅介质层
107 栅电极层
108 源区
109 漏区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图7所示，本实施例提供一种填埋式三维金属-氧化物场效应晶体管的制备方法，所述制备方法包括步骤：
如图1～图4所示，首先进行步骤1)，提供一半导体衬底101，于所述半导体衬底101中刻蚀出至少一个沟槽104。
所述半导体衬底101可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI衬底、GOI衬底、Ⅲ-Ⅴ族衬底等，可以依据器件的实际需求，选择合适的半导体材料，在此不作限定。该具体实施方式中，所述衬底为单晶硅衬底。
如图1所示，所述半导体衬底101中可以先形成隔离结构102，如浅沟槽隔离结构、局部场氧化层隔离结构等，以利于后续器件之间的隔离。所述半导体衬底101中也可以依据MOS器件的种类，先形成所需的阱区(未予图示)。
刻蚀所述沟槽104时，可以先通过光刻工艺在所述半导体衬底101上制作光刻胶图形103，如图2所示，然后采用干法刻蚀工艺在所述半导体衬底101中刻蚀出沟槽104，如图3所示，当然，根据不同的沟槽104深宽比，可以采用不同的刻蚀工艺，需依据实际需求进行选择。
需要说明的是，所述沟槽104的垂直深度可以根据器件要求进行调整，所述沟槽104的宽度也可以根据器件要求进行调整。例如，所述沟槽104的深度可以为10nm～100nm等，宽度可以为5nm～50nm等。所述沟槽104的长度设定为其至少与后续形成的源区108及漏区109相连，或者有部分或全部的交叠。
在刻蚀出所述沟槽104后，在本实施例中，还包括在氢气气氛下对所述硅衬底进行退火，以使所述沟槽104的顶角及底部拐角圆角化的步骤，如图4所示。本发明在沟槽104刻蚀完成后，用高温氢气退火以使顶角及底部拐角变成圆角105，可有效消除拐角处的应力，提高器件的稳定性，如可提高器件的击穿电压等性能。
如图5所示，然后进行步骤2)，于所述沟槽104表面及所述半导体衬底101表面形成栅介质层106，于所述栅介质层106上形成栅电极层107，并刻蚀所述栅电极层107及栅介质层106以形成栅结构，所述栅结构与所述沟槽104交叉。
在本实施例中，所述栅介质层106包括二氧化硅层及氮氧化硅层中的一种或两种组成的叠层，所述栅电极层107包括掺杂多晶硅层。
另外，在本实施例中，也可以在所述栅结构的两侧制作出栅极侧墙，以保护栅结构并进一步提高栅结构与源、漏区之间的隔离效果。
如图6及图7所示，其中，图6显示为图7中A-A’处的截面结构示意图，最后进行步骤3)，于所述栅结构两侧的半导体衬底101中形成源区108及漏区109，所述沟槽104与所述源区108及漏区109连接或交叠。
具体地，以所述栅结构为掩膜，自对准进行离子注入工艺及退火工艺，以在所述栅结构两侧的半导体衬底101中形成源区108及漏区109。
在本实施例中，所述源区108及漏区109的离子掺杂类型为n型，所述源区108及漏区109之间的半导体衬底101的离子掺杂类型为p型。
如图6及图7所示，本实施例还提供一种填埋式三维金属-氧化物场效应晶体管，所述场效应晶体管包括：半导体衬底101，所述半导体衬底101中形成有至少一个沟槽104；栅结构，包括形成于所述沟槽104表面及所述半导体衬底101表面的栅介质层106及形成于所述栅介质层106上的栅电极层107，所述栅结构与所述沟槽104交叉；源区108及漏区109，形成于所述栅结构两侧的半导体衬底101中，且所述沟槽104与所述源区108及漏区109连接或交叠。
所述半导体衬底101可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI衬底、GOI衬底、Ⅲ-Ⅴ族衬底等，可以依据器件的实际需求，选择合适的半导体材料，在此不作限定。该具体实施方式中，所述衬底为单晶硅衬底。
如图6所示，所述半导体衬底101中可以先形成隔离结构102，如浅沟槽隔离结构、局部场氧化层隔离结构等，以利于后续器件之间的隔离。所述半导体衬底101中也可以依据MOS器件的种类，先形成所需的阱区(未予图示)。
所述沟槽104的顶角及底部拐角为圆角105，从而有效消除拐角处的应力，提高器件的稳定性，如可提高器件的击穿电压等性能。
所述栅介质层106包括二氧化硅层及氮氧化硅层中的一种或两种组成的叠层，所述栅电极层107包括掺杂多晶硅层。
在本实施例中，所述源区108及漏区109的离子掺杂类型为n型，所述源区108及漏区109之间的半导体衬底101的离子掺杂类型为p型。
本发明在源区108及漏区109之间的栅极下方形成沟槽104，将栅极的沟道由二维变三维，可在不改变沟道长度的前提下增大栅沟道宽度，提高MOSFET的器件性能。
实施例2
如图6～图7所示，本实施例提供一种填埋式三维金属-氧化物场效应晶体管及制备方法，其基本结构及制备方法如实施例1，其中，与实施例1的区别之处在于：所述沟槽104的数量不小于2个，各沟槽104之间为平行排布，所述沟槽104均与所述源区108及漏区109连接或交叠。本实施例通过设置多个沟槽104，相比于实施例1来说，可以进一步增加栅沟道宽度。
实施例3
如图6～图7所示，本实施例提供一种填埋式三维金属-氧化物场效应晶体管及制备方法，其基本结构及制备方法如实施例1，其中，与实施例1的区别之处在于：所述栅介质层106包括高k介质层，所述栅电极层107包括金属层。本实施例采用高k金属栅结构，能够在保持栅电容不变的同时，增加栅介质的物理厚度，达到降低栅漏电流和提高器件可靠性目的。
实施例4
如图6～图7所示，本实施例提供一种填埋式三维金属-氧化物场效应晶体管及制备方法，其基本结构及制备方法如实施例1，其中，与实施例1的区别之处在于：所述源区108及漏区109的离子掺杂类型为p型，所述源区108及漏区109之间的半导体衬底101的离子掺杂类型为n型。
如上所述，本发明的填埋式三维金属-氧化物场效应晶体管及制备方法，具有以下有益效果：
本发明在源区及漏区之间的栅极下方形成沟槽，将栅极的沟道由二维变三维，可在不改变沟道长度的前提下增大栅沟道宽度，提高MOSFET的器件性能。
本发明在沟槽刻蚀完成后，用高温氢气退火以使拐角变圆，可有效消除拐角处的应力，提高器件的稳定性。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种填埋式三维金属-氧化物场效应晶体管的制备方法，其特征在于，所述制备方法包括步骤：
1)提供一半导体衬底，于所述半导体衬底中刻蚀出至少一个沟槽；
2)于所述沟槽表面及所述半导体衬底表面形成栅介质层，于所述栅介质层上形成栅电极层，并刻蚀所述栅电极层及栅介质层以形成栅结构，所述栅结构与所述沟槽交叉；
3)于所述栅结构两侧的半导体衬底中形成源区及漏区，所述沟槽与所述源区及漏区连接或交叠。
2.根据权利要求1所述的填埋式三维金属-氧化物场效应晶体管的制备方法，其特征在于：所述半导体衬底包括硅衬底，步骤1)还包括在氢气气氛下对所述硅衬底进行退火，以使所述沟槽的顶角和底部拐角圆角化的步骤。
3.根据权利要求1所述的填埋式三维金属-氧化物场效应晶体管的制备方法，其特征在于：所述栅介质层包括二氧化硅层及氮氧化硅层中的一种或两种组成的叠层，所述栅电极层包括掺杂多晶硅层。
4.根据权利要求1所述的填埋式三维金属-氧化物场效应晶体管的制备方法，其特征在于：所述栅介质层包括高k介质层，所述栅电极层包括金属层。
5.根据权利要求1所述的填埋式三维金属-氧化物场效应晶体管的制备方法，其特征在于：所述源区及漏区的离子掺杂类型为n型，所述源区及漏区之间的半导体衬底的离子掺杂类型为p型。
6.根据权利要求1所述的填埋式三维金属-氧化物场效应晶体管的制备方法，其特征在于：所述源区及漏区的离子掺杂类型为p型，所述源区及漏区之间的半导体衬底的离子掺杂类型为n型。
7.根据权利要求1所述的填埋式三维金属-氧化物场效应晶体管的制备方法，其特征在于：所述沟槽的数量不小于2个，各沟槽之间为平行排布，所述沟槽均与所述源区及漏区连接或交叠。
8.一种填埋式三维金属-氧化物场效应晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底中形成有至少一个沟槽；
栅结构，包括形成于所述沟槽表面及所述半导体衬底表面的栅介质层及形成于所述栅介质层上的栅电极层，所述栅结构与所述沟槽交叉；
源区及漏区，形成于所述栅结构两侧的半导体衬底中，且所述沟槽与所述源区及漏区连接或交叠。
9.根据权利要求8所述的填埋式三维金属-氧化物场效应晶体管，其特征在于：所述沟槽的顶角和底部拐角为圆角。
10.根据权利要求8所述的填埋式三维金属-氧化物场效应晶体管，其特征在于：所述栅介质层包括二氧化硅层及氮氧化硅层中的一种或两种组成的叠层，所述栅电极层包括掺杂多晶硅层。
11.根据权利要求8所述的填埋式三维金属-氧化物场效应晶体管，其特征在于：所述栅介质层包括高k介质层，所述栅电极层包括金属层。
12.根据权利要求8所述的填埋式三维金属-氧化物场效应晶体管，其特征在于：所述源区及漏区的离子掺杂类型为n型，所述源区及漏区之间的半导体衬底的离子掺杂类型为p型。
13.根据权利要求8所述的填埋式三维金属-氧化物场效应晶体管，其特征在于：所述源区及漏区的离子掺杂类型为p型，所述源区及漏区之间的半导体衬底的离子掺杂类型为n型。
14.根据权利要求8所述的填埋式三维金属-氧化物场效应晶体管，其特征在于：所述沟槽的数量不小于2个，各沟槽之间为平行排布，所述沟槽均与所述源区及漏区连接或交叠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910501589.6A CN112071758A (zh) | 2019-06-11 | 2019-06-11 | 填埋式三维金属-氧化物场效应晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910501589.6A CN112071758A (zh) | 2019-06-11 | 2019-06-11 | 填埋式三维金属-氧化物场效应晶体管及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112071758A true CN112071758A (zh) | 2020-12-11 |
Family
ID=73658495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910501589.6A Pending CN112071758A (zh) | 2019-06-11 | 2019-06-11 | 填埋式三维金属-氧化物场效应晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112071758A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257677A (zh) * | 2021-05-19 | 2021-08-13 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制造方法 |
| CN114127949A (zh) * | 2021-02-07 | 2022-03-01 | 深圳市汇顶科技股份有限公司 | 场效应管及其制造方法 |
| WO2024016440A1 (zh) * | 2022-07-22 | 2024-01-25 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1581509A (zh) * | 2003-08-05 | 2005-02-16 | 三星电子株式会社 | 具有三维沟道的金属氧化物半导体（mos）晶体管及其制造方法 |
| CN1877858A (zh) * | 2005-06-09 | 2006-12-13 | 三星电子株式会社 | 金属氧化物半导体场效应晶体管及其制造方法 |
| CN103022136A (zh) * | 2012-12-26 | 2013-04-03 | 电子科技大学 | 一种t型栅结构的mos晶体管 |
-
2019
- 2019-06-11 CN CN201910501589.6A patent/CN112071758A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1581509A (zh) * | 2003-08-05 | 2005-02-16 | 三星电子株式会社 | 具有三维沟道的金属氧化物半导体（mos）晶体管及其制造方法 |
| CN1877858A (zh) * | 2005-06-09 | 2006-12-13 | 三星电子株式会社 | 金属氧化物半导体场效应晶体管及其制造方法 |
| CN103022136A (zh) * | 2012-12-26 | 2013-04-03 | 电子科技大学 | 一种t型栅结构的mos晶体管 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114127949A (zh) * | 2021-02-07 | 2022-03-01 | 深圳市汇顶科技股份有限公司 | 场效应管及其制造方法 |
| WO2022165817A1 (zh) * | 2021-02-07 | 2022-08-11 | 深圳市汇顶科技股份有限公司 | 场效应管及其制造方法 |
| CN113257677A (zh) * | 2021-05-19 | 2021-08-13 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制造方法 |
| WO2024016440A1 (zh) * | 2022-07-22 | 2024-01-25 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100613294B1 (ko) | 단채널 효과가 개선되는 모스 전계효과 트랜지스터 및 그제조 방법 | |
| US8648445B2 (en) | Metal-oxide-semiconductor device having trenched diffusion region and method of forming same | |
| US9054075B2 (en) | Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof | |
| US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| CN103560153B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| US20120223390A1 (en) | Tunneling field effect transistor and method for forming the same | |
| TW201403825A (zh) | 積體電路裝置及其製造方法 | |
| CN112071758A (zh) | 填埋式三维金属-氧化物场效应晶体管及制备方法 | |
| US20160079400A1 (en) | A junction-modulated tunneling field effect transistor and a fabrication method thereof | |
| CN104409487A (zh) | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 | |
| CN102623495A (zh) | 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 | |
| CN102194884B (zh) | 一种混合导通机制的场效应晶体管 | |
| CN112071909A (zh) | 三维金属-氧化物场效应晶体管及制备方法 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| US9312378B2 (en) | Transistor device | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN103985635B (zh) | 一种mos晶体管的制备方法 | |
| CN213635990U (zh) | 半导体结构 | |
| CN105374878B (zh) | 包括带电荷穿通阻止层以降低穿通的半导体器件及其制造方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN109524457B (zh) | 半导体装置 | |
| CN101807601A (zh) | 一种使用SiGe源极的栅控PNPN场效应晶体管及其制备方法 | |
| CN103413829A (zh) | 一种u型围栅隧穿晶体管器件及其制造方法 | |
| US20180182626A1 (en) | Semiconductor device and fabrication method thereof | |
| CN113257906B (zh) | 基于隧穿晶体管的esd保护器件结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |