CN102623495A - 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 - Google Patents
一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 Download PDFInfo
- Publication number
- CN102623495A CN102623495A CN2012101018592A CN201210101859A CN102623495A CN 102623495 A CN102623495 A CN 102623495A CN 2012101018592 A CN2012101018592 A CN 2012101018592A CN 201210101859 A CN201210101859 A CN 201210101859A CN 102623495 A CN102623495 A CN 102623495A
- Authority
- CN
- China
- Prior art keywords
- doping
- effect transistor
- insulating barrier
- doping type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 34
- 230000005669 field effect Effects 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 230000004888 barrier function Effects 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 4
- UJMWVICAENGCRF-UHFFFAOYSA-N oxygen difluoride Chemical compound FOF UJMWVICAENGCRF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Abstract
本发明公布了一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法。本发明提出的隧穿场晶体管具有三个掺杂口袋，其中第一掺杂口袋(204)和第二掺杂口袋(205)与源区(203)掺杂类型相同，第三掺杂口袋(202)则与源区(203)掺杂杂质类型相反并位于所述的两个掺杂口袋与源区之间。这三个掺杂口袋的目的在于夹在第一、第二掺杂口袋与源区之间的第三掺杂口袋将被耗尽，这会使得源端隧穿结处的电场增加，隧穿宽度减少，从而该晶体管的驱动电流提升且亚阈斜率减少，性能得到提升。通过控制这三个掺杂口袋的掺杂特性可以继续优化器件性能。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法。该隧穿场效应晶体管的驱动电流大、亚阈斜率小，适合低电压低功耗应用。
背景技术
隧穿场效应晶体管已经得到广泛关注，它是一种新型的低功耗器件，与MOSFET相比较，其优势在于可以减少亚阈泄漏，且亚阈斜率可以突破kT/q的限制，在低功耗应用上表现出巨大的潜力。然而，目前平面工艺下的硅隧穿场效应晶体管的驱动电流小，其驱动电流较MOSFET低几个数量级，使得其应用的电路性能不足；另外，隧穿场效应晶体管的亚阈斜率仍可以继续减少，以便于在更低电压下的应用。针对这些存在的问题，提出了很多优化和提升隧穿场效应晶体管性能的方案，如采用非硅材料的半导体，采用PNPN结构，采用异质结结构等。
图1(a)是平面的隧穿场效应晶体管(TFET)剖面图，其中101为TFET的源区，102是TFET的漏区以及103是TFET的栅绝缘介质层。图1(b)是进行性能优化的PNPN结构的隧穿场效应晶体管，其中104是源区，105是漏区，106是栅绝缘介质层以及107是在源端未处插入的一个很薄的掺杂口袋107，其掺杂类型与漏的掺杂类型相同、与源的掺杂类型相反。因为掺杂口袋要求很薄，这增加了器件的实现难度，给工艺提出了挑战。对于N型TFET，漏端正电压偏置；当栅电压增加时，源与沟道处的隧穿电流随之增加。
发明内容
本发明的目的在于提出一种可以提升驱动电流，同时减少亚阈斜率的隧穿场效应晶体管。本发明还给出了该器件的制造方法。
本发明提出的隧穿场晶体管具有三个掺杂口袋(pocket)，其中第一和第二掺杂口袋与源区掺杂类型相同，第三掺杂口袋则与源区掺杂类型相反并位于所述的两个掺杂口袋与源区之间。这三个掺杂口袋的目的在于夹在第一、第二掺杂口袋与源区之间的第三掺杂口袋将被耗尽，这会使得源端隧穿结处的电场增加，隧穿宽度减少，从而提升驱动电流且减少亚阈斜率，最终晶体管的性能得到提升；另外由于第一、第二掺杂口袋与源区共同耗尽的增强作用，使得对第三个掺杂口袋的掺杂工艺要求放宽，从而降低了工艺难度。通过控制这三个掺杂口袋 的掺杂特性还可以继续优化器件性能。
本发明提出的隧穿场效应晶体管(参图2)包括：
具有第一种掺杂类型的半导体衬底201；
在半导体衬底201上形成的具有第一种掺杂类型的源区203；
在半导体衬底201上形成的具有第二种掺杂类型的漏区208；
在半导体衬底201上形成的具有第二种掺杂类型并且毗邻源区203的第三掺杂口袋202；
在半导体衬底201上形成的具有第一种掺杂类型的并且毗邻第三掺杂口袋202的第一掺杂口袋204和第二掺杂口袋205；
在半导体衬底201上，在源区203和漏区208之间、去除第一掺杂口袋204和第二掺杂口袋205外的区域所形成的沟道区213；
形成覆盖沟道区的第一绝缘层206；
在第一绝缘绝缘层206上形成的第一导电层207；
覆盖源区203、漏区208、第一导电层207上的第二绝缘层209；
在第二绝缘层209中形成源区203上的源电极212，漏区208上的漏电极210和由第一绝缘层206和第一导电层207组成的栅叠层区上的栅电极211；
其中，半导体衬底201可以是单晶硅、多晶硅或绝缘材料上的硅以及其他半导体材料；第一绝缘层206的绝缘材料可以是氧化硅、氧化铪、氧化钽、氧化镧、氧化氟等高介电常数的栅材料；第一导电层207的导电材料可以是掺杂的多晶硅、氮化钛或氮化钽或金属等材料；第二绝缘层209的绝缘材料可以是氧化硅或氮化硅；所述源、漏、栅电极的导电材料可以是铝、铜和钨等金属；第一种掺杂类型与第二种掺杂类型使用的掺杂杂质类型相反，可以是硼与磷、硼与砷等。
本发明提供的隧穿场效应晶体管的一种制备方法包括：
1)提供一个具有第一种掺杂类型的半导体衬底；
2)在所述半导体衬底上淀积形成第一层光刻胶；
3)掩膜曝光光刻出第一掺杂口袋的图形；
4)离子注入形成第二种掺杂类型的杂质的第三掺杂口袋；
5)第一层光刻胶剥离；
6)氧化或淀积形成第一绝缘层、第一导电层和第一层硬质掩膜；
7)淀积形成第二层光刻胶；
8)掩膜曝光刻蚀形成源区、第一掺杂口袋和第二掺杂口袋的图形，然后分别刻蚀第一层硬质掩膜、第一导电层和第一绝缘层，直到露出半导体；
9)离子注入形成第一种掺杂类型的源区、第一掺杂口袋和第二掺杂口袋；
10)第二层光刻胶剥离，淀积形成第三层光刻胶；
11)掩膜曝光光刻出漏区图形，然后分别刻蚀第一层硬质掩膜、第一导电层和第一绝缘层，直到露出半导体；
12)离子注入形成第二种掺杂类型的漏区；
13)去除第三层光刻胶和剥离第一层硬质掩膜；
14)淀积形成第二绝缘层；在第二绝缘层中，先掩膜曝光刻蚀出源区、漏区和栅上的通孔，再淀积电极的导电材料以填充通孔，形成电极；
其中，半导体衬底可以是单晶硅、多晶硅或绝缘材料上的硅以及其他半导体材料；第一绝缘层的绝缘薄膜材料可以是氧化硅或氧化氟等高K栅材料；第一导电层的导电材料可以是掺杂的多晶硅、氮化钛或氮化钽或金属等材料；第二绝缘层的绝缘薄膜材料可以是氧化硅或氮化硅；电极的导电材料可以是掺杂的多晶硅、金属铝或金属钨等。
本发明的有益效果是：本发明提出的隧穿场效应晶体管可以在提升驱动电流的同时降低亚阈斜率。通过第一、第二掺杂口袋和源区间的增强的耗尽作用，可以在降低工艺难度的条件下极大提高隧穿结的电场，降低隧穿势垒，最终提高晶体管的驱动电流和并减少亚阈斜率，而通过改变掺杂特性可以继续优化器件性能。
附图说明
下面结合附图与具体实施方式对本发明作进一步的说明：
图1(a)是现有的平面隧穿场效应晶体管的剖面图，图1(b)是进行性能优化的PNPN结构隧穿场效应晶体管的剖面图；
图2(a)、(b)、(c)分别是本发明的晶体管制备方法的一个具体实施例的沿着沟道长度方向的剖视图、俯视图和沿AA’方向的剖面图；
图3至图13(c)是制造图2所示的晶体管的工艺剖面示意图和部分俯视图；
具体实施方式
图2是本发明所公开的隧穿场效应晶体管的制造方法的一个实施例，其中图2(a)为器件沿沟道长度方向的剖面图，图2(b)为器件的俯视图，图2(c)是器件沿图2(b)中AA’方向的剖面图。该器件共有三个电极：漏电极210、栅电极211和源电极212，为三端器件。器件包括源区203、漏区208、栅叠层区、第一掺杂口袋204、第二掺杂口袋205、第三掺杂口袋202和衬底201，以及第二绝缘层209，在半导体衬底201上，在源区203和漏区208之间、去除第一掺杂口袋204和第二掺杂口袋205外的区域所形成的沟道区213。其中，栅叠层区包括第一绝缘层206和第一导电层207。第一绝缘层采用的绝缘薄膜材料为热氧化生长得到的或淀积得到的二氧化硅，也可以为高K栅材料；第一导电层为重掺杂的多晶硅或金属材料。在栅叠层区上引出电极作为器件的栅电极211，其中电极材料是金属铝或钨等其它金属材料。在源区上和漏区分别引出的电极作为器件的源电极212和漏电极210，其中电极材料是金属铝或其它金属材料。源区203、第一掺杂口袋204和第二掺杂口袋205均使用第一种掺杂类型，漏区208和第三掺杂口袋202均使用第二种掺杂类型，且第一种掺杂类型与第二种掺杂类型相反，如硼与磷等。源区203的掺杂浓度要求重掺杂，通常要求大于1e19cm-3以保证器件的性能；漏区202的掺杂浓度非重掺杂，约1e18cm-3，以抑制双极效应。值得注意的是，这里第三掺杂口袋须被第一、第二掺杂口袋和源区完全耗尽了，因此需要设计该器件中第三掺杂口袋的尺寸大小与掺杂浓度，但与PNPN结构的隧穿场效应晶体管相比(参照图1(b))，因为第一、第二掺杂口袋和源区的增加的耗尽作用，对第三掺杂口袋的工艺要求可以放宽，降低工艺难度。半导体衬底201为具有第一种掺杂类型的轻掺杂的半导体。
图3～13描述的是采用制造方法的一个实施例的制造工序。
首先，准备一个轻掺杂硼的硅衬底201，如图3所示；
接下来，在硅衬底上淀积第一层光刻胶401，通过掩膜、曝光、光刻形成第三掺杂口袋对应的窗口402，然后离子注入、退火形成第三掺杂口袋202，其中离子为含磷或砷的离子，最终结果如图4剖面结构所示；
接下来，去除第一层光刻胶，再分别淀积或生长二氧化硅的绝缘层206、重掺杂多晶硅的导电层207和氮化硅的硬质掩膜层501，如图5的剖面图所示；
接下来，淀积第二层光刻胶601，如图6的剖面图所示；
接下来，掩膜、曝光、光刻形成源区图形窗口701，第一掺杂口袋图形窗口702和第二 掺杂口袋图形窗口703，并分别刻蚀氮化硅的硬质掩膜501，多晶硅的导电层207和二氧化硅的绝缘层206，直到露出半导体，最终结果如图7(a)的剖面图和图7(b)的俯视图所示；
接下来，离子注入并退火形成源区203、第一掺杂口袋204和第二掺杂口袋205，其中离子为含硼的离子，最终结果如图8(a)的剖面图、图8(b)的俯视图所示；
接下来，去除光刻胶，再淀积第三层光刻胶901，结果如图9(a)的剖面图、图9(b)的俯视图所示；
接下来，掩膜、曝光、光刻形成漏区图形窗口1001，并分别刻蚀氮化硅的硬质掩膜501，多晶硅的导电层207和二氧化硅的绝缘层206，直到露出半导体，最终结果如图10(a)的剖面图和图10(b)的俯视图所示；
接下来，离子注入形成漏区208，其中离子束为含磷或砷的离子束，并形成沟道区213，最终结果如图11(a)的剖面图和图11(b)的俯视图所示；
接下来，去除光刻胶和第一层硬质掩膜501，结果如图12(a)的剖面图和图12(b)的俯视图所示；
接下来，淀积二氧化硅的绝缘层209，然后刻蚀二氧化硅，在各个源区、漏区和由绝缘层206和导电层208组成的栅叠层区上刻蚀形成通孔，再淀积电极材料金属铝，以填充通孔并形成源区上的源电极212，栅叠层区上的电极211，漏区上的电极210，形成的最终的器件结构如图13(a)的剖视图、图13(b)的俯视图和沿AA’方向上的剖面图所示。
Claims (10)
1.一种多掺杂口袋结构的隧穿场效应晶体管，其特征是，所述隧穿场效应晶体管包括：
具有第一种掺杂类型的半导体衬底(201)；
在半导体衬底(201)上形成的具有第一种掺杂类型的源区(203)；
在半导体衬底(201)上形成的具有第二种掺杂类型的漏区(208)；
在半导体衬底(201)上形成的具有第二种掺杂类型并且毗邻源区(203)的第三掺杂口袋(202)；
在半导体衬底(201)上形成的具有第一种掺杂类型的并且毗邻第三掺杂口袋(202)的第一掺杂口袋(204)和第二掺杂口袋(205)；
在半导体衬底(201)上，在源区(203)和漏区(208)之间、去除第一掺杂口袋(204)和第二掺杂口袋(205)外的区域所形成的沟道区(213)；
形成覆盖沟道区的第一绝缘层(206)；
在第一绝缘绝缘层(206)上形成的第一导电层(207)；
覆盖源区(203)、漏区(208)、第一导电层(207)上的第二绝缘层(209)；
在第二绝缘层(209)中形成源区(203)上的源电极(212)，漏区(208)上的漏电极(210)和由第一绝缘层(206)和第一导电层(207)组成的栅叠层区上的栅电极(211)；
所述第一掺杂类型和第二掺杂类型使用的掺杂杂质类型相反。
2.如权利要求1所述的隧穿场效应晶体管，其特征是，所述半导体衬底(201)是单晶硅、多晶硅或绝缘材料上的硅。
3.如权利要求1所述的隧穿场效应晶体管，其特征是，所述第一绝缘层(206)的绝缘材料是氧化硅、氧化铪、氧化钽、氧化镧或氧化氟。
4.如权利要求1所述的隧穿场效应晶体管，其特征是，所述第一导电层(207)的导电材料是掺杂的多晶硅、氮化钛或氮化钽或金属。
5.如权利要求1所述的隧穿场效应晶体管，其特征是，所述第二绝缘层(209)的绝缘材料是氧化硅或氮化硅。
6.如权利要求1所述的隧穿场效应晶体管，其特征是，所述源、漏、栅电极的导电材料是铝、铜或钨。
7.如权利要求1所述的隧穿场效应晶体管，其特征是，所述第一种掺杂类型使用的掺杂杂质为硼，所述第二种掺杂类型使用的掺杂杂质为磷或砷。
8.一种多掺杂口袋结构的隧穿场效应晶体管的制备方法，包括如下步骤：
1)提供一个具有第一种掺杂类型的半导体衬底；
2)在所述半导体衬底上淀积形成第一层光刻胶；
3)掩膜曝光光刻出第一掺杂口袋的图形；
4)离子注入形成第二种掺杂类型的杂质的第三掺杂口袋；
5)第一层光刻胶剥离；
6)氧化或淀积形成第一绝缘层、第一导电层和第一层硬质掩膜；
7)淀积形成第二层光刻胶；
8)掩膜曝光刻蚀形成源区、第一掺杂口袋和第二掺杂口袋的图形，然后分别刻蚀第一层硬质掩膜、第一导电层和第一绝缘层，直到露出半导体；
9)离子注入形成第一种掺杂类型的源区、第一掺杂口袋和第二掺杂口袋；
10)第二层光刻胶剥离，淀积形成第三层光刻胶；
11)掩膜曝光光刻出漏区图形，然后分别刻蚀第一层硬质掩膜、第一导电层和第一绝缘层，直到露出半导体；
12)离子注入形成第二种掺杂类型的漏区；
13)去除第三层光刻胶和剥离第一层硬质掩膜；
14)淀积形成第二绝缘层；在第二绝缘层中，先掩膜曝光刻蚀出源区、漏区和栅上的通孔，再淀积电极的导电材料以填充通孔，形成电极；
其中，所述第一种掺杂类型和第二种掺杂类型使用的掺杂杂质类型相反。
9.如权利要求8所述的制备方法，其特征是，所述第一种掺杂类型使用的掺杂杂质为硼，所述第二种掺杂类型使用的掺杂杂质为磷或砷。
10.如权利要求8所述的制备方法，其特征是，所述第一绝缘层的绝缘薄膜材料是氧化硅或氧化氟；第二绝缘层的绝缘薄膜材料是氧化硅或氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210101859.2A CN102623495B (zh) | 2012-04-09 | 2012-04-09 | 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210101859.2A CN102623495B (zh) | 2012-04-09 | 2012-04-09 | 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102623495A true CN102623495A (zh) | 2012-08-01 |
| CN102623495B CN102623495B (zh) | 2014-04-30 |
Family
ID=46563297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210101859.2A Active CN102623495B (zh) | 2012-04-09 | 2012-04-09 | 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102623495B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269439A (zh) * | 2014-09-22 | 2015-01-07 | 北京大学 | 一种嵌入层异质结隧穿场效应晶体管及其制备方法 |
| WO2017079928A1 (zh) * | 2015-11-11 | 2017-05-18 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| CN108369954A (zh) * | 2016-11-26 | 2018-08-03 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
| WO2018148909A1 (zh) * | 2017-02-16 | 2018-08-23 | 华为技术有限公司 | 制作隧穿场效应晶体管的方法 |
| WO2018161206A1 (zh) * | 2017-03-06 | 2018-09-13 | 华为技术有限公司 | 制作隧穿场效应晶体管的方法与制作反相器的方法 |
| US20190035921A1 (en) * | 2016-03-31 | 2019-01-31 | Intel Corporation | High mobility asymmetric field effect transistors with a band-offset semiconductor drain spacer |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150085663A (ko) * | 2014-01-16 | 2015-07-24 | 삼성전자주식회사 | 터널링 전계 효과 트랜지스터 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1393915A (zh) * | 2001-06-26 | 2003-01-29 | 旺宏电子股份有限公司 | 金氧半导体晶体管的制造方法 |
| US20100038713A1 (en) * | 2008-08-13 | 2010-02-18 | Prashant Majhi | Self-aligned tunneling pocket in field-effect transistors and processes to form same |
| CN101894864A (zh) * | 2009-05-22 | 2010-11-24 | 中芯国际集成电路制造(上海)有限公司 | 双栅极场效应晶体管 |
| US20120043607A1 (en) * | 2010-08-18 | 2012-02-23 | Mathieu Luisier | Tunneling Field-Effect Transistor with Low Leakage Current |
-
2012
- 2012-04-09 CN CN201210101859.2A patent/CN102623495B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1393915A (zh) * | 2001-06-26 | 2003-01-29 | 旺宏电子股份有限公司 | 金氧半导体晶体管的制造方法 |
| US20100038713A1 (en) * | 2008-08-13 | 2010-02-18 | Prashant Majhi | Self-aligned tunneling pocket in field-effect transistors and processes to form same |
| CN101894864A (zh) * | 2009-05-22 | 2010-11-24 | 中芯国际集成电路制造(上海)有限公司 | 双栅极场效应晶体管 |
| US20120043607A1 (en) * | 2010-08-18 | 2012-02-23 | Mathieu Luisier | Tunneling Field-Effect Transistor with Low Leakage Current |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104269439A (zh) * | 2014-09-22 | 2015-01-07 | 北京大学 | 一种嵌入层异质结隧穿场效应晶体管及其制备方法 |
| CN104269439B (zh) * | 2014-09-22 | 2017-01-25 | 北京大学 | 一种嵌入层异质结隧穿场效应晶体管及其制备方法 |
| WO2017079928A1 (zh) * | 2015-11-11 | 2017-05-18 | 华为技术有限公司 | 隧穿场效应晶体管及其制备方法 |
| US20190035921A1 (en) * | 2016-03-31 | 2019-01-31 | Intel Corporation | High mobility asymmetric field effect transistors with a band-offset semiconductor drain spacer |
| US10734511B2 (en) * | 2016-03-31 | 2020-08-04 | Intel Corporation | High mobility asymmetric field effect transistors with a band-offset semiconductor drain spacer |
| CN108369954A (zh) * | 2016-11-26 | 2018-08-03 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
| CN108369954B (zh) * | 2016-11-26 | 2021-02-23 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
| WO2018148909A1 (zh) * | 2017-02-16 | 2018-08-23 | 华为技术有限公司 | 制作隧穿场效应晶体管的方法 |
| WO2018161206A1 (zh) * | 2017-03-06 | 2018-09-13 | 华为技术有限公司 | 制作隧穿场效应晶体管的方法与制作反相器的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102623495B (zh) | 2014-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102623495B (zh) | 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法 | |
| US9054075B2 (en) | Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof | |
| US10680095B2 (en) | Power device having super junction and schottky diode | |
| CN103035732B (zh) | 一种vdmos晶体管及其制备方法 | |
| CN113571584B (zh) | 一种SiC MOSFET器件及其制备方法 | |
| US8981421B2 (en) | Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| CN103811549A (zh) | 横向mosfet | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| CN102201450B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN103594376A (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN114038914A (zh) | 双重耐压半导体功率器件及其制备方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN105810680A (zh) | Jfet及其制造方法 | |
| JP2013191760A (ja) | 半導体装置 | |
| CN112071758A (zh) | 填埋式三维金属-氧化物场效应晶体管及制备方法 | |
| CN115274859B (zh) | Ldmos晶体管及其制造方法 | |
| CN115117151B (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 | |
| CN112071909A (zh) | 三维金属-氧化物场效应晶体管及制备方法 | |
| CN116936626A (zh) | Igbt器件及其制造方法 | |
| CN104425606A (zh) | 隧穿场效应晶体管及其形成方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN113838914A (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING UNIV. Effective date: 20150428 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Free format text: FORMER OWNER: BEIJING UNIV. Effective date: 20150428 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20150428 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Peking University Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5 Patentee before: Peking University |