CN114038914A - 双重耐压半导体功率器件及其制备方法 - Google Patents

双重耐压半导体功率器件及其制备方法 Download PDF

Info

Publication number
CN114038914A
CN114038914A CN202111261024.9A CN202111261024A CN114038914A CN 114038914 A CN114038914 A CN 114038914A CN 202111261024 A CN202111261024 A CN 202111261024A CN 114038914 A CN114038914 A CN 114038914A
Authority
CN
China
Prior art keywords
layer
gate
field oxide
epitaxial layer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111261024.9A
Other languages
English (en)
Inventor
代萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Geruibao Electronics Co ltd
Original Assignee
Jiangsu Geruibao Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Geruibao Electronics Co ltd filed Critical Jiangsu Geruibao Electronics Co ltd
Priority to CN202111261024.9A priority Critical patent/CN114038914A/zh
Publication of CN114038914A publication Critical patent/CN114038914A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种双重耐压半导体功率器件及其制备方法，包括在基片上外延生长形成的外延层，该外延层内设有若干个深沟槽，相邻深沟槽之间的外延层内间隔设置有阱区；所述深沟槽靠近阱区一侧上下设置有栅氧化层和第一纵向场氧化层，深沟槽的另一侧设有第二纵向场氧化层，深沟槽内位于栅氧化层与第一纵向场氧化层分界处水平设有栅间隔离层，栅氧化层、栅间隔离层和第二纵向场氧化层围成填充有与外延层表面齐平多晶硅的栅沟槽，第一纵向场氧化层、栅间隔离层和第二纵向场氧化层的内侧填充有多晶硅形成屏蔽栅。本发明利用沟槽设置形成纵向沟道，以及通过双重纵向场氧化层设置，利用电荷平衡原理，实现器件双重耐压，达到高耐压的目的。

Description

双重耐压半导体功率器件及其制备方法
技术领域
本发明涉及一种半导体器件，尤其涉及一种双重耐压半导体功率器件及其制备方法。
背景技术
半导体功率器件按结构可分为横向导电型功率器件和垂直导电型功率器件，横向功率器件以LDMOS(Laterally-diffused metal-oxide semiconductor)为主，而垂直功率器件以VDMOS(Vertical-diffused metal-oxide semiconductor)，SGT MOS(shield gatetrench或splitgatetrench MOS)，IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)为主。半导体功率器件始终在追求更高耐压，更低的单位面积导通电阻，以及减少芯片面积。
横向导电型功率器件的特点是源极、漏极和栅极都在同一平面，没有减薄工艺和背面金属工艺，工艺简单；同时易于集成，与CMOS工艺兼容性好，广泛应用于BCD技术。但横向导电型功率器件的缺点也很明显，横向导电型功率器件要获得较高的击穿电压，主要通过延长漂移区，占用很大的芯片面积，尽管引入RESURF技术(Reduce Surface Field降低表面电场)，该缺点仍然存在；其主流器件LDMOS结构见图1。
因此，亟待解决上述问题。
发明内容
发明目的：本发明的第一目的是提供一种双重耐压半导体功率器件，该双重耐压半导体功率器件基于SGT工艺，采用双重纵向场氧化层设置，利用电荷平衡原理，使器件达到高耐压的目的。
本发明的第二目的是提供该双重耐压半导体功率器件的制备方法。
技术方案：为实现以上目的，本发明公开了一种双重耐压半导体功率器件包括在基片上外延生长形成的外延层，该外延层内设有若干个深沟槽，相邻深沟槽之间的外延层内间隔设置有阱区；所述深沟槽靠近阱区一侧上下设置有栅氧化层和第一纵向场氧化层，深沟槽的另一侧设有第二纵向场氧化层，深沟槽内位于栅氧化层与第一纵向场氧化层分界处水平设有栅间隔离层，栅氧化层、栅间隔离层和第二纵向场氧化层围成填充有与外延层表面齐平栅极多晶硅的栅沟槽，第一纵向场氧化层、栅间隔离层和第二纵向场氧化层的内侧填充有屏蔽栅多晶硅。
其中，所述屏蔽栅多晶硅与栅极多晶硅分别上下设置。
优选的，所述栅氧化层的深度超过阱区的深度。
再者，所述外延层上方依次设置有氧化层和介质层，介质层上设置有接触孔沟槽，接触孔沟槽内淀积有分别形成源极、栅极和漏极的接触金属。
本发明一种双重耐压半导体功率器件的制备方法，包括如下步骤：
(1)、根据MOSFET的特性需求选择外延圆片，该圆片由低范围电阻率的基片和定值电阻率的外延层组成，在基片上进行外延生长形成一外延层，并在外延层上生长一层氧化层再淀积一层氮化硅形成掩膜层；
(2)、进行沟槽光刻，先刻蚀掩膜层形成刻蚀窗口，然后去除光刻胶；
(3)、对刻蚀窗口进行沟槽刻蚀，在掩膜层的掩蔽作用下形成深沟槽；
(4)、在深沟槽表面生长场氧化层；
(5)、在深沟槽的场氧化层内侧填充屏蔽栅多晶硅，并刻蚀至与外延层表面齐平；
(6)、屏蔽栅多晶硅光刻：通过光刻胶掩蔽，保留深沟槽两端部的多晶硅，将有源区的屏蔽多晶硅刻蚀至低于外延层表面1～1.5um处，并形成浅沟槽；
(7)、离子注入掺杂屏蔽栅多晶硅；
(8)、在浅沟槽内填充氮化硅并刻蚀至与外延层表面齐平；
(9)、涂覆光刻胶并曝光，进行场氧化层光刻，离子注入外延层形成阱区；
(10)、去除浅沟槽靠近阱区一侧的场氧化层；
(11)、去除光刻胶，去除浅沟槽内的氮化硅形成栅沟槽；然后只在阱区表面的外延层生长栅氧化层，栅沟槽底部的屏蔽栅表面同时生长氧化层作为栅间隔离层；
(12)、在栅沟槽填充多晶硅并刻蚀至与外延层表面齐平；
(13)、在外延层上表面均离子注入形成重掺杂区；
(14)、淀积介质层，然后接触孔光刻，再在接触孔沟槽内淀积接触金属形成源极、栅极和漏极电极。
本发明一种双重耐压半导体功率器件，包括在基片上外延生长形成的外延层，该外延层内设有若干个深沟槽，相邻深沟槽之间的外延层内间隔设置有阱区；所述深沟槽靠近阱区一侧上下设置有栅氧化层和第一纵向场氧化层，深沟槽的另一侧设有第二纵向场氧化层，深沟槽内竖直设有与栅氧化层相平行且与第一纵向场氧化层内侧对齐的栅间隔离层，栅氧化层、栅间隔离层和第一纵向场氧化层围成填充有栅极多晶硅的栅沟槽，栅间隔离层、第一纵向场氧化层和第二纵向场氧化层的内侧填充有与外延层表面齐平的屏蔽栅多晶硅。
其中，所述屏蔽栅多晶硅与栅极多晶硅分别左右设置。
优选的，所述栅氧化层的深度超过阱区的深度。
再者，所述外延层上方依次设置有氧化层和介质层，介质层上设置有接触孔沟槽，接触孔沟槽内淀积有分别形成源极、栅极和漏极的接触金属。
本发明一种双重耐压半导体功率器件的制备方法，包括如下步骤：
(1)、根据MOSFET的特性需求选择外延圆片，该圆片由低范围电阻率的基片和定值电阻率的外延层组成，在基片上进行外延生长形成一外延层，并在外延层上生长一层氧化层再淀积一层氮化硅形成掩膜层；
(2)、进行沟槽光刻，先刻蚀掩膜层形成刻蚀窗口，然后去除光刻胶；
(3)、对刻蚀窗口进行沟槽刻蚀，在掩膜层的掩蔽作用下形成深沟槽；
(4)、在深沟槽表面生长场氧化层；
(5)、在深沟槽的场氧化层内侧填充屏蔽栅多晶硅，并刻蚀至与外延层表面齐平；
(6)、去除掩膜层中氮化硅层；
(7)、涂覆光刻胶并曝光，进行场氧化层光刻，离子注入外延层形成阱区；
(8)、去除沟槽靠近阱区一侧的场氧化层形成栅沟槽，去除深度超过阱区深度；
(9)、去除光刻胶，然后栅沟槽朝向阱区一侧表面以及阱区表面的外延层上生长栅氧化层，栅沟槽另一侧的屏蔽栅表面生长氧化层作为栅间隔离层；
(10)、在栅沟槽内填充多晶硅并刻蚀至与外延层表面齐平；
(11)、在外延层上表面均离子注入形成重掺杂区；
(12)、淀积介质层，然后接触孔光刻，再在接触孔沟槽内淀积接触金属形成源极、栅极和漏极电极。
有益效果：与现有技术相比，本发明具有以下显著优点：
(1)、本发明利用沟槽设置形成纵向沟道，以及通过双重纵向场氧化层设置，利用电荷平衡原理，实现器件双重耐压，达到高耐压的目的；
(2)、本发明器件通过沟槽栅结构，纵向沟道，纵向P-N结构，减少元胞漂移区尺寸，增加漂移区浓度，减少漂移区电阻，缩小元胞尺寸；
(3)、本发明的制造工艺可基于SGT工艺，工艺成熟，便于推广。
(4)、本发明采用双重纵向场氧化层设置，利用电荷平衡机理，可保证一定耐压下，提高漂移区的浓度，从而降低器件导通电阻，同时可减少芯片占用面积。
附图说明
图1为本发明中LDMOS器件的结构示意图；
图2为本发明中实施例1的结构示意图；
图3为本发明实施例1中生长掩膜层的示意图；
图4为本发明实施例1中沟槽光刻的示意图；
图5为本发明实施例1中沟槽刻蚀的示意图；
图6为本发明实施例1中生长场氧化层的示意图；
图7为本发明实施例1中填充屏蔽栅多晶硅的示意图；
图8为本发明实施例1中屏蔽栅多晶硅光刻的俯视图；
图9为本发明实施例1中屏蔽栅多晶硅光刻的示意图；
图10为本发明实施例1中P型离子注入的示意图；
图11为本发明实施例1中填充氮化硅的示意图；
图12为本发明实施例1中场氧化层光刻的示意图；
图13为本发明实施例1中去除部分场氧化层的示意图；
图14为本发明实施例1中生长栅氧化层和栅间隔离层的示意图；
图15为本发明实施例1中填充多晶硅的示意图；
图16为本发明实施例1中N+离子注入的示意图；
图17为本发明实施例1中形成源极、栅极和漏极的示意图；
图18为本发明实施例3的结构示意图；
图19为本发明实施例3中去除掩膜层的示意图；
图20为本发明实施例3中场氧化层光刻的示意图；
图21为本发明实施例3中去除部分场氧化层的示意图；
图22为本发明实施例3中生长栅氧化层和栅间隔离层的示意图；
图23为本发明实施例3中填充多晶硅的示意图；
图24为本发明实施例3中N+离子注入的示意图；
图25为本发明实施例3中形成源极、栅极和漏极的示意图。
具体实施方式
下面结合附图对本发明的技术方案作进一步说明。
实施例1
如图2所示，将以NMOS为例，本发明一种双重耐压半导体功率器件包括基片1、外延层2、深沟槽3、阱区4、栅氧化层5、第一纵向场氧化层6、第二纵向场氧化层7、栅间隔离层8、多晶硅9、栅沟槽10、屏蔽栅11、氧化层12、介质层13、源极14、栅极15和漏极16，其中基片1为P型基片，外延层2为N型外延，阱区为P型阱区；外延层2上方依次设置有氧化层12和介质层13，介质层13上设置有接触孔沟槽，接触孔沟槽内淀积有分别形成源极14、栅极15和漏极16的接触金属。
外延层2在基片1上外延生长形成，该外延层2内设有若干个深沟槽3，阱区4间隔设置在相邻深沟槽之间的外延层内。深沟槽靠近阱区一侧有栅氧化层5和第一纵向场氧化层6，栅氧化层5和第一纵向场氧化层6两者上下设置，栅氧化层5的深度超过阱区4的深度。深沟槽3的另一侧设有第二纵向场氧化层7，深沟槽3中间内部位于栅氧化层5与第一纵向场氧化层6分界处水平设有栅间隔离层8。栅氧化层5、栅间隔离层8的上表面和第二纵向场氧化层7上部围成栅沟槽10，栅沟槽10内填充有栅极多晶硅9，栅沟槽10内的多晶硅9上表面与外延层2表面齐平。第一纵向场氧化层6、栅间隔离层8的下表面和第二纵向场氧化层7围成区域内侧填充有屏蔽栅多晶硅11。栅间隔离层8将屏蔽栅11和栅氧化层5隔开，屏蔽栅多晶硅11与栅极多晶硅9在空间内分别上下设置。本发明实施例1中，如图2所示，虚线框内构成一个单位元胞。图2中ILD：inter Level Dielectric为层间介质，P body：同P WELL为P阱，EPI：外延层，P SUB：P型衬底，OX:二氧化硅或氧化层，Source：源极，Gate：栅极，Drain:漏极。
本发明一种双重耐压半导体功率器件的制备方法，包括如下步骤：
(1)、根据MOSFET的特性需求选择外延圆片，该圆片由低范围电阻率的基片和定值电阻率的外延层组成，在基片上进行外延生长形成一外延层，并在外延层上生长一层氧化层再淀积一层氮化硅层形成掩膜层，如图3所示；
(2)、进行沟槽光刻，先刻蚀掩膜层形成刻蚀窗口，然后去除光刻胶，如图4所示；
(3)、对刻蚀窗口进行沟槽刻蚀，在掩膜层的掩蔽作用下形成深沟槽，深度为3um～6um，如图5所示；
(4)、在深沟槽表面生长场氧化层，厚度3000A～7000A，如图6所示；
(5)、在深沟槽的场氧化层内侧填充屏蔽栅多晶硅，并刻蚀至与外延层表面齐平，如图7所示；
(6)、屏蔽栅多晶硅光刻：通过光刻胶掩蔽，保留深沟槽两端部的多晶硅，将有源区的屏蔽多晶硅刻蚀至低于外延层表面1～1.5um处，并形成浅沟槽，如图8和图9所示；
(7)、离子注入掺杂屏蔽栅多晶硅，如图10所示；
(8)、在浅沟槽内填充氮化硅并刻蚀至与外延层表面齐平，如图11所示；
(9)、涂覆光刻胶并曝光，进行场氧化层光刻，离子注入外延层形成阱区，如图12所示；
(10)、去除浅沟槽靠近阱区一侧的场氧化层，如图13所示；
(11)、去除光刻胶，去除浅沟槽内的氮化硅形成栅沟槽；然后只在阱区表面的外延层生长栅氧化层，栅氧化层厚度为200A～1000A，栅沟槽底部的屏蔽栅表面同时生长氧化层作为栅间隔离层，如图14所示；
(12)、在栅沟槽填充多晶硅并刻蚀至与外延层表面齐平，如图15所示；
(13)、在外延层上表面均N型离子注入形成重掺杂区，如图16所示；
(14)、淀积介质层，然后接触孔光刻，再在接触孔沟槽内淀积接触金属形成源极、栅极和漏极电极，如图17所示。
实施例2
实施例2的结构与实施例1的结构相同，区别仅在于：是以PMOS为例，基片1为N型基片，外延层2为P型外延，阱区为N型阱区，实施例2的一种双重耐压半导体功率器件的制备方法与实施例1的一种双重耐压半导体功率器件的制备方法相同，区别仅在于：步骤(13)、在外延层上表面均P型离子注入形成重掺杂区。
实施例3
如图18所示，将以NMOS为例，本发明一种双重耐压半导体功率器件包括基片1、外延层2、深沟槽3、阱区4、栅氧化层5、第一纵向场氧化层6、第二纵向场氧化层7、栅间隔离层8、多晶硅9、栅沟槽10、屏蔽栅11、氧化层12、介质层13、源极14、栅极15和漏极16。其中基片1为P型基片，外延层2为N型外延，阱区为P型阱区；外延层2上方依次设置有氧化层12和介质层13，介质层13上设置有接触孔沟槽，接触孔沟槽内淀积有分别形成源极14、栅极15和漏极16的接触金属。
外延层2在基片1上外延生长形成，该外延层2内设有若干个深沟槽3，阱区4间隔设置在相邻深沟槽之间的外延层内。深沟槽3靠近阱区一侧有栅氧化层5和第一纵向场氧化层6，栅氧化层5和第一纵向场氧化层6分别上下设置，栅氧化层5的深度超过阱区4的深度。深沟槽3的另一侧设有第二纵向场氧化层7，第二纵向场氧化层7和第一纵向场氧化层6连成一体。深沟槽3内部竖直设有栅间隔离层8，栅间隔离层8与栅氧化层5相平行，且栅间隔离层8与第一纵向场氧化层6内侧对齐。栅氧化层5、栅间隔离层8和第一纵向场氧化层6的上端面围栅沟槽10，栅沟槽10内填充有栅极多晶硅9。栅间隔离层8、第一纵向场氧化层6和第二纵向场氧化层7的内侧填充有与外延层表面齐平的屏蔽栅多晶硅11，栅间隔离层8将屏蔽栅11和栅氧化层5左右分隔开，即屏蔽栅多晶硅11与栅极多晶硅9分别左右设置。本发明实施例3中，如图18所示，虚线框内构成一个单位元胞。图18中ILD：inter Level Dielectric为层间介质，P body：同PWELL为P阱，EPI：外延层，P SUB：P型衬底，OX：二氧化硅或氧化层，Source：源极，Gate：栅极，Drain:漏极。
本发明一种双重耐压半导体功率器件的制备方法，包括如下步骤：
(1)、根据MOSFET的特性需求选择外延圆片，该圆片由低范围电阻率的基片和定值电阻率的外延层组成，在基片上进行外延生长形成一外延层，并在外延层上生长一层氧化层再淀积一层氮化硅形成掩膜层；
(2)、进行沟槽光刻，先刻蚀掩膜层形成刻蚀窗口，然后去除光刻胶；
(3)、对刻蚀窗口进行沟槽刻蚀，在掩膜层的掩蔽作用下形成深沟槽，深度为3um～6um；
(4)、在深沟槽表面生长场氧化层，厚度3000A～7000A；
(5)、在深沟槽的场氧化层内侧填充屏蔽栅多晶硅，并刻蚀至与外延层表面齐平；
(6)、去除掩膜层中氮化硅层，如图19所示；
(7)、涂覆光刻胶并曝光，进行场氧化层光刻，离子注入外延层形成阱区，如图20所示；
(8)、去除沟槽靠近阱区一侧的场氧化层形成栅沟槽，去除深度超过阱区深度，如图21所示；
(9)、去除光刻胶，然后栅沟槽朝向阱区一侧表面以及阱区表面的外延层上生长栅氧化层，栅氧化层厚度为200A～1000A，栅沟槽另一侧的屏蔽栅表面生长氧化层作为栅间隔离层，如图22所示；
(10)、在栅沟槽内填充多晶硅并刻蚀至与外延层表面齐平，如图23所示；
(11)、在外延层上表面均N型离子注入形成重掺杂区，如图24所示；
(12)、淀积介质层，然后接触孔光刻，再在接触孔沟槽内淀积接触金属形成源极、栅极和漏极电极，如图25所示，实施例3中栅极接触面较窄，可能无法直接打接触孔引出，可通过版图设计将栅极连到别处，在宽的接触面上打接触孔。
实施例4
实施例4的结构与实施例3的结构相同，区别仅在于：是以PMOS为例，基片1为N型基片，外延层2为P型外延，阱区为N型阱区，实施例4的一种双重耐压半导体功率器件的制备方法与实施例3的一种双重耐压半导体功率器件的制备方法相同，区别仅在于：步骤(11)、在外延层上表面均P型离子注入形成重掺杂区。

Claims (10)

1.一种双重耐压半导体功率器件，其特征在于：包括在基片(1)上外延生长形成的外延层(2)，该外延层(2)内设有若干个深沟槽(3)，相邻深沟槽之间的外延层内间隔设置有阱区(4)；所述深沟槽靠近阱区一侧上下设置有栅氧化层(5)和第一纵向场氧化层(6)，深沟槽(3)的另一侧设有第二纵向场氧化层(7)，深沟槽(3)内位于栅氧化层与第一纵向场氧化层分界处水平设有栅间隔离层(8)，栅氧化层(5)、栅间隔离层(8)和第二纵向场氧化层(7)围成填充有与外延层表面齐平栅极多晶硅(9)的栅沟槽(10)，第一纵向场氧化层(6)、栅间隔离层(8)和第二纵向场氧化层(7)的内侧填充有屏蔽栅多晶硅(11)。
2.根据权利要求1所述的双重耐压半导体功率器件，其特征在于：所述屏蔽栅多晶硅(11)与栅极多晶硅(9)分别上下设置。
3.根据权利要求1所述的双重耐压半导体功率器件，其特征在于：所述栅氧化层(5)的深度超过阱区(4)的深度。
4.根据权利要求1所述的双重耐压半导体功率器件，其特征在于：所述外延层(2)上方依次设置有氧化层(12)和介质层(13)，介质层(13)上设置有接触孔沟槽，接触孔沟槽内淀积有分别形成源极(14)、栅极(15)和漏极(16)的接触金属。
5.权利要求1至4任一所述的一种双重耐压半导体功率器件的制备方法，其特征在于，包括如下步骤：
(1)、根据MOSFET的特性需求选择外延圆片，该圆片由低范围电阻率的基片和定值电阻率的外延层组成，在基片上进行外延生长形成一外延层，并在外延层上生长一层氧化层再淀积一层氮化硅层形成掩膜层；
(2)、进行沟槽光刻，先刻蚀掩膜层形成刻蚀窗口，然后去除光刻胶；
(3)、对刻蚀窗口进行沟槽刻蚀，在掩膜层的掩蔽作用下形成深沟槽；
(4)、在深沟槽表面生长场氧化层；
(5)、在深沟槽的场氧化层内侧填充屏蔽栅多晶硅，并刻蚀至与外延层表面齐平；
(6)、屏蔽栅多晶硅光刻：通过光刻胶掩蔽，保留深沟槽两端部的多晶硅，将有源区的屏蔽多晶硅刻蚀至低于外延层表面1～1.5um处，并形成浅沟槽；
(7)、离子注入掺杂屏蔽栅多晶硅；
(8)、在浅沟槽内填充氮化硅并刻蚀至与外延层表面齐平；
(9)、涂覆光刻胶并曝光，进行场氧化层光刻，离子注入外延层形成阱区；
(10)、去除浅沟槽靠近阱区一侧的场氧化层；
(11)、去除光刻胶，去除浅沟槽内的氮化硅形成栅沟槽；然后只在阱区表面的外延层生长栅氧化层，栅沟槽底部的屏蔽栅表面同时生长氧化层作为栅间隔离层；
(12)、在栅沟槽填充多晶硅并刻蚀至与外延层表面齐平；
(13)、在外延层上表面均离子注入形成重掺杂区；
(14)、淀积介质层，然后接触孔光刻，再在接触孔沟槽内淀积接触金属形成源极、栅极和漏极电极。
6.一种双重耐压半导体功率器件，其特征在于：包括在基片(1)上外延生长形成的外延层(2)，该外延层(2)内设有若干个深沟槽(3)，相邻深沟槽(3)之间的外延层内间隔设置有阱区(4)；所述深沟槽(3)靠近阱区一侧上下设置有栅氧化层(5)和第一纵向场氧化层(6)，深沟槽(3)的另一侧设有第二纵向场氧化层(7)，深沟槽(3)内竖直设有与栅氧化层(5)相平行且与第一纵向场氧化层(6)内侧对齐的栅间隔离层(8)，栅氧化层(5)、栅间隔离层(8)和第一纵向场氧化层(6)围成填充有栅极多晶硅(9)的栅沟槽(10)，栅间隔离层(8)、第一纵向场氧化层(6)和第二纵向场氧化层(7)的内侧填充有与外延层表面齐平的屏蔽栅多晶硅(11)。
7.根据权利要求6所述的双重耐压半导体功率器件，其特征在于：所述屏蔽栅多晶硅(11)与栅极多晶硅(9)分别左右设置。
8.根据权利要求6所述的双重耐压半导体功率器件，其特征在于：所述栅氧化层(5)的深度超过阱区(4)的深度。
9.根据权利要求6所述的双重耐压半导体功率器件，其特征在于：所述外延层(2)上方依次设置有氧化层(12)和介质层(13)，介质层(13)上设置有接触孔沟槽，接触孔沟槽内淀积有分别形成源极(14)、栅极(15)和漏极(16)的接触金属。
10.权利要求6至9任一所述的一种双重耐压半导体功率器件的制备方法，其特征在于，包括如下步骤：
(1)、根据MOSFET的特性需求选择外延圆片，该圆片由低范围电阻率的基片和定值电阻率的外延层组成，在基片上进行外延生长形成一外延层，并在外延层上生长一层氧化层再淀积一层氮化硅形成掩膜层；
(2)、进行沟槽光刻，先刻蚀掩膜层形成刻蚀窗口，然后去除光刻胶；
(3)、对刻蚀窗口进行沟槽刻蚀，在掩膜层的掩蔽作用下形成深沟槽；
(4)、在深沟槽表面生长场氧化层；
(5)、在深沟槽的场氧化层内侧填充屏蔽栅多晶硅，并刻蚀至与外延层表面齐平；
(6)、去除掩膜层中氮化硅层；
(7)、涂覆光刻胶并曝光，进行场氧化层光刻，离子注入外延层形成阱区；
(8)、去除沟槽靠近阱区一侧的场氧化层形成栅沟槽，去除深度超过阱区深度；
(9)、去除光刻胶，然后栅沟槽朝向阱区一侧表面以及阱区表面的外延层上生长栅氧化层，栅沟槽另一侧的屏蔽栅表面生长氧化层作为栅间隔离层；
(10)、在栅沟槽内填充多晶硅并刻蚀至与外延层表面齐平；
(11)、在外延层上表面均离子注入形成重掺杂区；
(12)、淀积介质层，然后接触孔光刻，再在接触孔沟槽内淀积接触金属形成源极、栅极和漏极电极。
CN202111261024.9A 2021-10-28 2021-10-28 双重耐压半导体功率器件及其制备方法 Pending CN114038914A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111261024.9A CN114038914A (zh) 2021-10-28 2021-10-28 双重耐压半导体功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111261024.9A CN114038914A (zh) 2021-10-28 2021-10-28 双重耐压半导体功率器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114038914A true CN114038914A (zh) 2022-02-11

Family

ID=80142131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111261024.9A Pending CN114038914A (zh) 2021-10-28 2021-10-28 双重耐压半导体功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114038914A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114744027A (zh) * 2022-06-10 2022-07-12 北京芯可鉴科技有限公司 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件
CN115064443A (zh) * 2022-06-21 2022-09-16 上海晶岳电子有限公司 一种功率半导体结构制造方法
CN116053139A (zh) * 2023-01-09 2023-05-02 深圳吉华微特电子有限公司 一种沟槽型双栅结构半导体器件制造方法
WO2024012430A1 (zh) * 2022-07-12 2024-01-18 无锡华润上华科技有限公司 沟槽型双扩散金属氧化物半导体器件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114744027A (zh) * 2022-06-10 2022-07-12 北京芯可鉴科技有限公司 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件
CN114744027B (zh) * 2022-06-10 2022-08-30 北京芯可鉴科技有限公司 碳化硅ldmosfet器件制造方法及碳化硅ldmosfet器件
CN115064443A (zh) * 2022-06-21 2022-09-16 上海晶岳电子有限公司 一种功率半导体结构制造方法
WO2024012430A1 (zh) * 2022-07-12 2024-01-18 无锡华润上华科技有限公司 沟槽型双扩散金属氧化物半导体器件及其制造方法
CN116053139A (zh) * 2023-01-09 2023-05-02 深圳吉华微特电子有限公司 一种沟槽型双栅结构半导体器件制造方法

Similar Documents

Publication Publication Date Title
CN114038914A (zh) 双重耐压半导体功率器件及其制备方法
US9837508B2 (en) Manufacturing method of trench power MOSFET
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
US20200020798A1 (en) Power mosfet with an integrated pseudo-schottky diode in source contact trench
CN114038915A (zh) 半导体功率器件及其制备方法
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN109119461B (zh) 一种超结mos型功率半导体器件及其制备方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
WO2023066096A1 (zh) 超级结器件及其制造方法
CN105895533A (zh) 超结结构的制造方法
CN104659090A (zh) Ldmos器件及制造方法
CN111883515A (zh) 沟槽栅器件及其制作方法
CN115274859B (zh) Ldmos晶体管及其制造方法
CN116913780A (zh) 一种屏蔽栅沟槽型mos器件结构及其制备方法
CN113097311B (zh) 一种具有栅氧优化结构的功率半导体器件及制造方法
CN112635331B (zh) 一种超级结功率器件的制备方法
US8421149B2 (en) Trench power MOSFET structure with high switching speed and fabrication method thereof
CN114023647A (zh) 一种屏蔽栅沟槽mosfet及其制作方法
CN114005789A (zh) 一种屏蔽栅沟槽mosfet的制作方法
CN113659011A (zh) 基于超结mosfet的集成器件及其制造方法
CN108666363B (zh) Ldmos器件及其制造方法
CN117855282B (zh) 低压屏蔽栅mosfet及其制备方法、芯片
CN110444591B (zh) 具有低比导通电阻的槽型器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination