CN115064443A - 一种功率半导体结构制造方法 - Google Patents
一种功率半导体结构制造方法 Download PDFInfo
- Publication number
- CN115064443A CN115064443A CN202210701050.7A CN202210701050A CN115064443A CN 115064443 A CN115064443 A CN 115064443A CN 202210701050 A CN202210701050 A CN 202210701050A CN 115064443 A CN115064443 A CN 115064443A
- Authority
- CN
- China
- Prior art keywords
- oxide
- substrate
- layer
- etching
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 40
- -1 arsenic ions Chemical class 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 238000011049 filling Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 17
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 238000001259 photo etching Methods 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 12
- 239000011574 phosphorus Substances 0.000 claims abstract description 12
- 229910052796 boron Inorganic materials 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 6
- 210000000746 body region Anatomy 0.000 claims abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000007943 implant Substances 0.000 claims abstract description 4
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 238000000227 grinding Methods 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 26
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本公开涉及功率半导体领域，具体涉及一种功率半导体结构制造方法，所述方法包括如下步骤：在沟槽内的所述氧化层上填充氧化物；对填充氧化物后的结构进行抛光磨平，再在所述氧化物中注入导电多晶硅；再通过光刻在注入导电多晶硅的氧化物中形成沟槽；在沟槽内的氧化层上淀积掺杂的导电多晶硅，向所述导电多晶硅中注入磷和/或硼，所述外围特定区域位于导电多晶硅底部的上方，定义为体区；通过光刻在基底上表面的其他区域选择特定区域注入砷离子，再通过高温推结将所述砷离子扩散，所述砷离子扩散到的区域定义为源区。本公开的电流输入端和输出端都在正面，同时也可以保证MOS流通大电流。
Description
技术领域
本公开涉及功率半导体领域，具体涉及一种功率半导体结构制造方法。
背景技术
功率半导体器件具有不同于一般半导体的结构，在使用高电压、大电流时也不会损坏。另外，由于使用大功率容易发热产生高温，因而成为故障发生的原因。目前功率半导体的主流技术为DMOS，漏极金属在晶圆背面，做完正面金属要对晶圆背面进行减薄背金；DMOS流片周期较长，主要受制于外延片的采购周期过长，供货量紧缺，采购外延片的成本过高。功率半导体器件击穿电压(BV)的调整工艺较为复杂，需要多个不同的工程批调节沟槽尺寸及注入规格方可实现。而且由于沟槽的隔离作用，导电路径过长而使得击穿电流提高有限。
发明内容
本公开提供一种功率半导体结构制造方法，能够解决由于沟槽的隔离作用，导电路径过长而使得击穿电流提高有限的问题，保证半导体结构能够承受流通大电流。为解决上述技术问题，本公开提供如下技术方案：
作为本公开实施例的一个方面，提供一种功率半导体结构制造方法，包括如下步骤：
对基底进行刻蚀形成沟槽；
在所述沟槽内壁中热生长一层氧化层；
在沟槽内的所述氧化层上填充氧化物；
对填充氧化物后的结构进行抛光磨平，再在所述氧化物中注入导电多晶硅；
再通过光刻在注入导电多晶硅的氧化物中形成沟槽；
在沟槽内的氧化层上淀积掺杂的导电多晶硅，向所述导电多晶硅中注入磷和/或硼，在退火后，用干法刻蚀去掉多余的导电多晶硅；
通过光刻向基底上表面选择沟槽所在位置的外围特定区域注入磷离子和/或硼离子，再通过高温推结使所述磷离子和/或硼离子分布在沟槽间的硅衬底基底上，所述外围特定区域位于导电多晶硅底部的上方，定义为体区；
通过光刻在基底上表面的其他区域选择特定区域注入砷离子，再通过高温推结将所述砷离子扩散，所述砷离子扩散到的区域定义为源区。
较佳地，在定义源区后还包括如下步骤：
在基底上表面硼磷硅玻璃，定义为第一绝缘介质层；
在所述第一绝缘介质层上刻蚀第一接触孔，在第一接触孔内填充金属钨；
在所述在第一绝缘介质层上淀积金属层，定义为第一金属层；通过光刻和刻蚀将第一金属层分为第一源极金属层和第一漏极金属层。
较佳地，在通过光刻和刻蚀将第一金属层分为第一源极金属层和第一漏极金属层后还包括如下步骤：
在第一金属层上淀积硼磷硅玻璃，定义为第二绝缘介质层；
在第二绝缘介质层上刻蚀第二接触孔，在第二接触孔内填充金属钨。
较佳地，在在第二接触孔内填充金属钨后还包括如下步骤：
在第二绝缘介质层上淀积第二金属层，通过光刻和刻蚀形成栅极金属，和/或，
源极金属；
和/或，
漏极金属；
较佳地，在对基底进行刻蚀形成沟槽之前还包括如下步骤：
提供基底，所述基底为P型基底；
和/或，
在所述基底的上表面注入磷和/或砷。
较佳地，对基底进行刻蚀形成沟槽的步骤具体为：
在基底上表面淀积硬掩膜；
通过光刻在硬掩膜形成沟槽图形；
然后对基底进行刻蚀，形成沟槽。
较佳地，在所述沟槽内壁中热生长一层氧化层具体步骤为：
湿法腐蚀去掉牺牲层和硬掩膜，在沟槽内壁中热生长一层氧化层。
较佳地，在沟槽内的所述氧化层上填充氧化物的具体步骤为：
采用化学气相淀积设备将所述氧化物填充在所述沟槽内。
较佳地，所述化学气相淀积设备用于实现氧化物高密度等离子体化学气相淀积。
较佳地，所述氧化物为二氧化硅。
本公开不需要进行减薄背金，对减低成本及缩短生产周期也有非常好的提高。电多晶硅在沟槽一侧形成导电沟道，另一侧填充厚氧化层，金属电极都在芯片正面，该结构电流输入端和输出端都在正面，同时也可以保证MOS流通大电流。
附图说明
图1为实施例中的基底结构示意图；
图2为实施例中的刻蚀出沟槽的结构示意图；
图3为实施例中的回填氧化层和导电多晶硅的结构示意图；
图4为实施例中的离子注入形成体区和源区的结构示意图；
图5为实施例中的淀积BPSG、刻蚀接触孔、填充接触孔和溅射金属层的结构示意图；
图6为实施例中的成型后的功率半导体的结构示意图；
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
作为本公开实施例的一个方面，本实施例提供一种功率半导体结构制造方法，包括如下步骤：
步骤一、提供基底1，如图1所示，所述基底1为P型基底；
步骤二、如图2所示，对基底1进行刻蚀形成沟槽2；沟槽2分为元胞沟槽和终端沟槽。
步骤三、湿法腐蚀去掉牺牲层和硬掩膜，如图3所示，在所述沟槽2内壁中热生长一层氧化层3；
步骤四、在沟槽2内的所述氧化层3上填充氧化物；例如，在沟槽2内回填HDP氧化物，氧化层是在炉管内热生长的，要准确的控制厚度，就需要后续打磨。如图3所示，所述氧化物在沟槽2的一侧厚，另一侧薄，薄的一侧作为栅氧，厚的一侧是为了隔离导电多晶硅4和体区，就需要先在沟槽内填满氧化物，在通过光刻刻蚀工艺挖出矩形槽。
步骤五、向所述导电多晶硅中注入磷和/或硼；
步骤六、在退火后，用干法刻蚀去掉多余的导电多晶硅；
步骤七、通过光刻向基底1上表面选择沟槽2所在位置的外围特定区域注入磷离子和/或硼离子；
步骤八、如图4所示，再通过高温推结使所述磷离子和/或硼离子分布在沟槽2间的硅衬底基底1上，所述外围特定区域位于导电多晶硅4底部的上方，定义为体区；
步骤九、通过光刻在基底1上表面的其他区域选择特定区域注入砷离子，再通过高温推结将所述砷离子扩散，所述砷离子扩散到的区域定义为源区；
步骤十、如图5-6所示，在基底1上表面硼磷硅玻璃(BPSG)，定义为第一绝缘介质层5；
步骤十一、在所述第一绝缘介质层5上刻蚀第一接触孔6，在第一接触孔6内填充金属钨；
步骤十二、在所述在第一绝缘介质层上淀积金属层，定义为第一金属层7；通过光刻和刻蚀将第一金属层分为第一源极金属层7-1和第一漏极金属层7-2，两种金属呈叉指状排布。
步骤十三、在第一金属层7上淀积硼磷硅玻璃(BPSG)，定义为第二绝缘介质层8；在第二绝缘介质层8上刻蚀第二接触孔9，在第二接触孔9内填充金属钨。
步骤十四、在第二绝缘介质层8上淀积第二金属层10，通过光刻和刻蚀形成栅极金属，和/或，源极金属；和/或，漏极金属。
在一些实施例中，还需要在所述基底1的上表面注入磷和/或砷。
在一些实施例中，对基底1进行刻蚀形成沟槽2的步骤具体为：
在基底1上表面淀积硬掩膜；
通过光刻在硬掩膜形成沟槽2图形；
然后对基底1进行刻蚀，形成沟槽2。
在一些实施例中，在所述沟槽2内壁中热生长一层氧化层3具体步骤为：
湿法腐蚀去掉牺牲层和硬掩膜，在沟槽2内壁中热生长一层氧化层3。
在一些实施例中，在沟槽2内的所述氧化层3上填充氧化物的具体步骤为：
采用化学气相淀积设备将所述氧化物填充在所述沟槽2内。
在一些实施例中，所述化学气相淀积设备用于实现氧化物高密度等离子体化学气相淀积。
在一些实施例中，所述氧化物为二氧化硅。
本实施例电多晶硅在沟槽2一侧形成导电沟道，另一侧填充厚氧化层3，金属电极都在芯片正面，该结构电流输入端和输出端都在正面，同时也可以保证MOS流通大电流。
尽管已经示出和描述了本公开的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本公开的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本公开的范围由所附权利要求及其等同物限定。
Claims (10)
1.一种功率半导体结构制造方法，其特征在于，包括如下步骤：
对基底进行刻蚀形成沟槽；
在所述沟槽内壁中热生长一层氧化层；
在沟槽内的所述氧化层上填充氧化物；
对填充氧化物后的结构进行抛光磨平，再在所述氧化物中注入导电多晶硅；
向所述导电多晶硅中注入磷和/或硼，在退火后，用干法刻蚀去掉多余的导电多晶硅；
通过光刻向基底上表面选择沟槽所在位置的外围特定区域注入磷离子和/或硼离子，再通过高温推结使所述磷离子和/或硼离子分布在沟槽间的硅衬底基底上，所述外围特定区域位于导电多晶硅底部的上方，定义为体区；
通过光刻在基底上表面的其他区域选择特定区域注入砷离子，再通过高温推结将所述砷离子扩散，所述砷离子扩散到的区域定义为源区。
2.如权利要求1所述的功率半导体结构制造方法，其特征在于，在定义源区后还包括如下步骤：
在基底上表面硼磷硅玻璃，定义为第一绝缘介质层；
在所述第一绝缘介质层上刻蚀第一接触孔，在第一接触孔内填充金属钨；
在所述在第一绝缘介质层上淀积金属层，定义为第一金属层；通过光刻和刻蚀将第一金属层分为第一源极金属层和第一漏极金属层。
3.如权利要求2所述的功率半导体结构制造方法，其特征在于，在通过光刻和刻蚀将第一金属层分为第一源极金属层和第一漏极金属层后还包括如下步骤：
在第一金属层上淀积硼磷硅玻璃，定义为第二绝缘介质层；
在第二绝缘介质层上刻蚀第二接触孔，在第二接触孔内填充金属钨。
4.如权利要求3所述的功率半导体结构制造方法，其特征在于，在在第二接触孔内填充金属钨后还包括如下步骤：
在第二绝缘介质层上淀积第二金属层，通过光刻和刻蚀形成栅极金属，和/或，源极金属；和/或，漏极金属。
5.如权利要求1-4任一项所述的功率半导体结构制造方法，其特征在于，在对基底进行刻蚀形成沟槽之前还包括如下步骤：
提供基底，所述基底为P型基底；
和/或，
在所述基底的上表面注入磷和/或砷。
6.如权利要求1-4任一项所述的功率半导体结构制造方法，其特征在于，对基底进行刻蚀形成沟槽的步骤具体为：
在基底上表面淀积硬掩膜；
通过光刻在硬掩膜形成沟槽图形；
然后对基底进行刻蚀，形成沟槽。
7.如权利要求1-6任一项所述的功率半导体结构制造方法，其特征在于，在所述沟槽内壁中热生长一层氧化层具体步骤为：
湿法腐蚀去掉牺牲层和硬掩膜，在沟槽内壁中热生长一层氧化层。
8.如权利要求1-6任一项所述的功率半导体结构制造方法，其特征在于，在沟槽内的所述氧化层上填充氧化物的具体步骤为：
采用化学气相淀积设备将所述氧化物填充在所述沟槽内。
9.如权利要求8所述的功率半导体结构制造方法，其特征在于，所述化学气相淀积设备用于实现氧化物高密度等离子体化学气相淀积。
10.如权利要求1-9任一项所述的功率半导体结构制造方法，其特征在于，所述氧化物为二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210701050.7A CN115064443A (zh) | 2022-06-21 | 2022-06-21 | 一种功率半导体结构制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210701050.7A CN115064443A (zh) | 2022-06-21 | 2022-06-21 | 一种功率半导体结构制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115064443A true CN115064443A (zh) | 2022-09-16 |
Family
ID=83202812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210701050.7A Pending CN115064443A (zh) | 2022-06-21 | 2022-06-21 | 一种功率半导体结构制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115064443A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640034A (en) * | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
| US20020125527A1 (en) * | 2000-03-01 | 2002-09-12 | Blanchard Richard A. | Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface |
| US20070132016A1 (en) * | 2005-12-12 | 2007-06-14 | Elwin Matthew P | Trench ld structure |
| US20090294846A1 (en) * | 2008-05-28 | 2009-12-03 | Ptek Technology Co., Ltd. | Trench-type power mos transistor and integrated circuit utilizing the same |
| CN101840935A (zh) * | 2010-05-17 | 2010-09-22 | 电子科技大学 | Soi横向mosfet器件 |
| CN104733531A (zh) * | 2013-12-22 | 2015-06-24 | 万国半导体股份有限公司 | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet |
| US20170092761A1 (en) * | 2015-09-29 | 2017-03-30 | Nxp B.V. | Semiconductor device |
| US20200135896A1 (en) * | 2018-10-26 | 2020-04-30 | Nxp Usa, Inc. | Transistor devices with extended drain regions located in trench sidewalls |
| CN111403472A (zh) * | 2013-10-03 | 2020-07-10 | 德克萨斯仪器股份有限公司 | 沟槽栅极沟槽场板垂直mosfet |
| US20210126125A1 (en) * | 2018-09-25 | 2021-04-29 | Nxp Usa, Inc. | Transistor devices with termination regions |
| CN114038915A (zh) * | 2021-10-28 | 2022-02-11 | 江苏格瑞宝电子有限公司 | 半导体功率器件及其制备方法 |
| CN114038914A (zh) * | 2021-10-28 | 2022-02-11 | 江苏格瑞宝电子有限公司 | 双重耐压半导体功率器件及其制备方法 |
-
2022
- 2022-06-21 CN CN202210701050.7A patent/CN115064443A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640034A (en) * | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
| US20020125527A1 (en) * | 2000-03-01 | 2002-09-12 | Blanchard Richard A. | Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface |
| US20070132016A1 (en) * | 2005-12-12 | 2007-06-14 | Elwin Matthew P | Trench ld structure |
| US20090294846A1 (en) * | 2008-05-28 | 2009-12-03 | Ptek Technology Co., Ltd. | Trench-type power mos transistor and integrated circuit utilizing the same |
| CN101840935A (zh) * | 2010-05-17 | 2010-09-22 | 电子科技大学 | Soi横向mosfet器件 |
| CN111403472A (zh) * | 2013-10-03 | 2020-07-10 | 德克萨斯仪器股份有限公司 | 沟槽栅极沟槽场板垂直mosfet |
| CN104733531A (zh) * | 2013-12-22 | 2015-06-24 | 万国半导体股份有限公司 | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet |
| US20170092761A1 (en) * | 2015-09-29 | 2017-03-30 | Nxp B.V. | Semiconductor device |
| US20210126125A1 (en) * | 2018-09-25 | 2021-04-29 | Nxp Usa, Inc. | Transistor devices with termination regions |
| US20200135896A1 (en) * | 2018-10-26 | 2020-04-30 | Nxp Usa, Inc. | Transistor devices with extended drain regions located in trench sidewalls |
| CN114038915A (zh) * | 2021-10-28 | 2022-02-11 | 江苏格瑞宝电子有限公司 | 半导体功率器件及其制备方法 |
| CN114038914A (zh) * | 2021-10-28 | 2022-02-11 | 江苏格瑞宝电子有限公司 | 双重耐压半导体功率器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100415490B1 (ko) | 파워 모스 소자 및 그 제조 방법 | |
| US6586800B2 (en) | Trench-gate semiconductor devices | |
| CN101958283B (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| US6087224A (en) | Manufacture of trench-gate semiconductor devices | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN111933714A (zh) | 三段式氧化层屏蔽栅沟槽mosfet结构的制造方法 | |
| CN113921607B (zh) | 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法 | |
| CN115642088A (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
| CN210403736U (zh) | Sgt器件 | |
| CN103021849A (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
| CN115332329A (zh) | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 | |
| CN112582468A (zh) | Sgt器件及其制备方法 | |
| CN114300539A (zh) | 一种辐射加固的ldmos器件结构及制备方法 | |
| CN117995881A (zh) | 一种终端结构及制造工艺 | |
| CN102496573A (zh) | 沟槽绝缘栅型双极晶体管的制作方法 | |
| CN116092942A (zh) | 一种功率半导体器件的制作方法及功率半导体器件 | |
| CN115064443A (zh) | 一种功率半导体结构制造方法 | |
| JPH02278761A (ja) | ０．５ミクロン以下に縮小可能な選択的エピタキシャル成長を使用するｃｍｏｓ及びバイポーラ製造方法 | |
| CN115332330A (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN112530867B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN104425247A (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN110197791B (zh) | 多晶硅作为源区的沟槽mosfet结构及其制备方法 | |
| CN104103524B (zh) | 一种超级结器件制作方法 | |
| CN105225957A (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 | |
| CN116741821B (zh) | Igbt器件结构及对应的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220916 |
|
| RJ01 | Rejection of invention patent application after publication |