KR100415490B1 - 파워 모스 소자 및 그 제조 방법 - Google Patents

파워 모스 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100415490B1
KR100415490B1 KR10-2001-7008731A KR20017008731A KR100415490B1 KR 100415490 B1 KR100415490 B1 KR 100415490B1 KR 20017008731 A KR20017008731 A KR 20017008731A KR 100415490 B1 KR100415490 B1 KR 100415490B1
Authority
KR
South Korea
Prior art keywords
region
gate
contact
trench
gate trench
Prior art date
Application number
KR10-2001-7008731A
Other languages
English (en)
Other versions
KR20010112238A (ko
Inventor
베 발
홀거 보그트
Original Assignee
프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. filed Critical 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우.
Publication of KR20010112238A publication Critical patent/KR20010112238A/ko
Application granted granted Critical
Publication of KR100415490B1 publication Critical patent/KR100415490B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Abstract

파워 모스 소자는 제 1 도핑 형태의 도핑을 갖는 드리프트 영역과, 상기 제 1 도핑 형태와 상호 보완적인 제 2 도핑 형태의 도핑을 가지며 상기 드리프트 영역에 인접한 채널 영역과, 상기 제 1 도핑 형태의 도핑을 갖는 소스 영역을 포함하며, 상기 소스 영역은 상기 채널 영역에 인접한다. 또한, 상기 파워 모스 소자는 상기 드리프트 영역으로 뻗어 있으며 절연체에 의해 트랜지스터 영역으로부터 절연되어 있는 전기적 도전 물질을 포함하여 구성되는 다수 개의 본질적 병렬 게이트 트렌치를 포함한다. 개개의 게이트 트렌치는 커넥팅 게이트 트렌치에 의해 연결되며, 하나의 게이트 콘택만이 상기 커넥팅 게이트 트렌치에 있는 콘택 홀을 거쳐 액티브 게이트 트렌치와 전기적으로 연결된다. 소자를 제조하기 위해서는 세 번의 포토리쏘그래픽 단계로 충분하며, 그것은 상기 게이트 트렌치와 상기 커넥팅 게이트 트렌치를 에치하기 위한 단계, 상기 커넥팅 게이트 트렌치를 위해서 뿐만 아니라 상기 소스 영역과 상기 채널 영역을 위한 상기 콘택 홀을 제조하기 위한 단계, 그리고 마지막으로 상기 게이트 콘택과 상기 소스 콘택을 구성하기 위한 단계이다. 따라서, 추가의 비용없이 상기 게이트 콘택도 상기 파워 모스 소자의 중앙에 두거나 또는 다른 위치에 둘 수 있는 융통성 있는 레이아웃 컨셉이 가능하게 된다. 선택적으로, 추가의 공정 단계를 거치지 않고, 마진 터미네이팅 구조가 주변의 플로팅 링의 형태로 또는 플로팅 필드 플레이트 형태로 상기 액티브 트랜지스터 영역의 형성과 함께 제조될 수 있다.

Description

파워 모스 소자 및 그 제조 방법 {POWER MOS ELEMENT AND METHOD FOR PRODUCING THE SAME}
수직 파워 MOSFET 구조는 꽤 오랫동안 알려져 왔다. 이미 일찍이 1985년에 Daisuke Ueda 등이 "New Vertical Power MOSFET Structure with Extremely Reduced Onresistance"라는 제목으로 IEEE Transactions on Electron Devices, Vol. ED-32, No. 1, January 1985 에 트렌치 게이트가 제공되는 파워 모스 소자를 발표했다. 이 구조에서 게이트는 웨이퍼 표면에 대해 옆으로 위치해 있지 않고 이방성으로 에치된 트렌치 프라즈마의 측면 상에 수직으로 위치해 있다. 소자는 풀 에어리어 후면 드레인 콘택 (full area rear side drain contact)과 상면 소스 콘택 (upper side source contact)을 포함하여 구성된다.
이러한 형태의 수직 파워 모스 트랜지스터에서 전체 턴-온-레지스턴스에 대한 채널 레지스턴스의 비율은 전기적 강도의 감소와 함께 증가한다. 이 트랜지스터에서의 전력 낭비를 감소시키기 위해 칩 면적이 확대되어야 하거나 트랜지스터의 채널 폭이 증가되어야 한다. 이러한 경우에는 DMOS 개념의 경우에서처럼 전기적 파라미터가 아니라, 기술 파라미터만이 제한 요인이기 때문에, 종래의 DMOS 기술과 비교하여 유효 트랜지스터 면적에 대해 채널 폭이 아주 크게 증가되도록 하기 위해 트렌치 기술을 제공한다.
S. Matsumoto 등에 의한 "A High-Performance Self-Aligned UMOSFET with a Vertical Trench Contact Structure", IEEE Traansactions on Electron Devices, Vol. 41, No 5, May 1994 에서, 강력하게 n-형 불순물로 도핑된 소스 층과, p-형 불순물로 도핑된 채널 층과, 약하게 n-형 불순물로 도핑된 드리프트 층과, 후면 드레인 콘택이 부착되는 고농도의 n-형 불순물로 도핑된 기판 층이 차례대로 구성된 파워 모스 소자가 공지되어 있다. 실리콘 이산화물에 의해 위쪽으로 절연되어 있고 폴리실리콘으로 채워져 있는 트렌치는 게이트 트렌치를 형성한다. 소자의 상면 상에 있는 소스 콘택은 금속으로 채워진 콘택 홀을 통해 소스 영역과 채널 영역 모두와 연결되어 동일한 전위에서 소스 영역과 채널 영역 모두를 차지한다. 콘택 홀을 이용하여 소스 영역과 채널 영역을 동시에 접촉시킴으로써 공간을 절약하는 회로 설계를 할 수 있다. 콘택 홀의 형성 시에 높은 종횡비가 형성되기 때문에, 그에 맞게 증착될 수 있는 금속물 (metalization)이 삽입되어 어떤 빈 공간도 남기지 않고 콘택 홀을 채운다. 이를 위해 텅스텐이 사용된다.
D. Kinzer 등에 의한 "A High-Density Self-Aligned 4-Mask-Planar VDMOS Process", Proc.-ISPSD 96, 20 to 23 of May 1996, Maui, USA, pages 243-247에서, 파워 모스 트랜지스터를 제조하는 일반적인 방법이 설명되어 있다. 제조를 위해 보통 4개의 마스크가 사용되는데, 첫 번째 마스크는 액티브 셀들이 수용될 필드 산화물에 구멍을 만들기 위한 것이다. 두 번째 마스크는 게이트 마스크이다. 세 번째 마스크는 콘택 마스크로서의 역할을 하고, 마지막 네 번째 마스크는 메탈 마스크이다. 이 마스크는 소스 메탈을 게이트 메탈로부터 분리시킨다. 게이트 콘택은 전체 게이트 폭에 대하여 액티브 게이트 위에 직접 만들어진다. 이 기술이 트렌치 게이트를 갖는 파워 소자에 적용된다면, 게이트 트렌치를 만들기 위해 더 많은 마스킹이 추가로 필요하다. 따라서, 통상적으로 5개의 마스크가 게이트 트렌치를 갖는 수직의 파워 소자를 만드는데 사용된다.
"A 30-V P-channel Trench Gated DMOSFET with 900 μΩ-㎠ Specific On-Resistance at 2.7 V", Proc-ISPD 96, 20 TO 23 May 1996, Maui, USA, pages 53 to 57에서 Ueda와, Matsumoto와, Kinzer는 레이어드 방식 (layered way)으로 도핑된 반도체 기판 상에 또는 그 안에 형성되는 수직의 파워 모스 소자를 설명하는 한편, Richard K. Williams 등은 채널 영역과 소스 영역을 형성하기 위해 국부적으로 형성된 p-영역과 n-영역을 갖는 수직의 파워 소자를 설명하고 있다.
도핑 영역의 풀 에어리어 언마스크드 제조 (full area unmasked production)는 재 93/26047에서 설명되고 있다. 거기에 설명되어 있는 실리콘 카바이드 파워 MOSFET는 액티브 영역과 커넥팅 영역을 포함한다. 커넥팅 영역은 마진 표면에서의 마진브렉다운(절연파괴)이 파워 유지 능력 (power sustaining capability)을 제한하지 않는 식으로 파워 소자의 전기적 강도를 그것의 커팅 에지 (cutting edges)쪽으로 또는 웨이퍼의 마진 쪽으로 증가시키기 위해 사용된다. 액티브 영역은 드리프트 영역과, 일반 영역 (general region)과, 소스 영역 쪽으로 향하는 게이트 트렌치 절연을 포함하고, 잘 알려진 이온 트렌치 에칭 방법에 의해 제조된다. 산화 후에 트렌치는 폴리실리콘이나 메탈로 채워진다. 소스 콘택과 드레인 콘택은 각각 소자의 전면과 후면에 부착되는 한편, 게이트 트렌치는 (폴리실리콘) 게이트 콘택을 통해 접촉된다. 마진 영역에 비접촉 트렌치 (non-contacted trenches)가 제조되어 잠재적으로 "플로팅" 필드 플레이트들과 필드 링들이 각각 형성된다.
WO 95/09439는 실리콘 카바이드 전계 효과 소자를 설명하고 있다. 이 소자는 층계 식으로 도핑된 기판에 형성된 몇 개의 게이트 트렌치를 포함하고 있다. 트렌치는 절연체에 의해 절연된 도전 물질로서 폴리실리콘을 포함하고 있다. 기판은 상면 상에 넓은 면적의 소스 콘택을, 그리고 후면 상에 넓은 면적의 드레인 콘택을 포함하고 있다. 게이트 트렌치는 소스 콘택에 있는 쓰루 홀 (through holes)과 게이트 트렌치에 있는 도전 물질을 둘러싸는 절연체에 있는 쓰루 홀에 의해 접촉된다. 소스 콘택으로부터 절연되어 있는 금속물에 의해 게이트 전극을 접촉시킴으로써 몇 개의 싱글 FET 소자가 병렬로 연결되는데, 소스 콘택 위에 배열된다.
잘 알려진 이러한 파워 MOS 소자의 단점은 소스 콘택을 제조한 후에, 다음의 마스킹 공정에서 쓰루 홀 (through holes)이 소스 메탈 콘택 및 밑에 있는 게이트 절연체 안에 형성되어야 하므로 게이트 트렌치에 있는 게이트 전극을 접촉시킬 수 있다는 것이다. 이들 게이트 트렌치가 병렬로 연결되어 높은 전류를 흐르게 할 수 있다면, 쓰루 홀을 게이트 트렌치 쪽으로 절연하기 위한 다음 단계와 소스 전극 위에 배열된 게이트 전극을 구성하기 위한 다음 단계가 필요하고, 그럼으로써 각자 다른 것 위에 있는 두 개의 금속물 층이 존재하고 서로로부터 절연되어야 하기 때문에 제조 방법이 비싸지게 된다. 게다가, 잘 알려진 파워 모스 소자는 Ueda에서 설명된 바와 같이, 일반적으로 소스 영역과 동일한 전위로 세트되는 채널 영역을 접촉시키기 위한 추가의 단계들을 필요로 한다.
미국 특허 제 5,763,915 호는 게이트 산화물에 의해 주변의 반도체 물질로부터 격리되어 있고 안에는 폴리실리콘이 자리하고 있으며 정방형으로 가지가 있는 게이트 트렌치로 구성된 DMOS 트랜지스터를 공지하고 있다. 게이트 트렌치는 개개의 트랜지스터 셀들을 자리잡게 하는 사각형들을 명백히 보여주는데, 하나의 소스 콘택은 각각의 사각형 안에 배열되고, 후면 드레인 콘택과 함께 다수 개의 소스 콘택이 다수 개의 병렬 연결된 개개의 트랜지스터를 형성하며, 상기 다수 개의 트랜지스터는 전체로서 DMOS 트랜지스터를 형성한다. 정방형으로 가지가 있는 게이트 트렌치는 다수 개의 병렬 게이트 로터 (rotors)를 통해 커넥팅 트렌치로 연결되며 상기 다수 개의 게이트 로터도 역시 하나의 트렌치로서 형성된다. 소스 콘택은 개개의 트랜지스터 위의 계속적인 메탈-페이스 (metal-face)에 의해 실현되는데, 소스 콘택은 산화물에 의해 쓰루 홀을 통해 소스 영역과 접촉하게 된다. 게이트 콘택은 쓰루 홀을 통해 게이트 트렌치와 게이트 로터보다 더 넓은 커넥션 트렌치와 연결된다.
EP-A-0 583 023은 DMOS 트랜지스터를 제조하는 방법을 공지하고 있는데 거기에서는여섯 번의 마스킹 단계가 사용된다. DMOS 트랜지스터는 몇 개의 필드 링을 갖는 터미네이팅 구조(종단 구조)를 포함하고 있으며, 모든 인접한 필드 링 세트는 필드 링들이 다른 것과 가까이 배열될 수 있도록 절연 트렌치에 의해 격리된다. 필드 링과 트렌치는 액티브 트랜지스터의 해당 부분과 동일한 단계로 제조된다.
본 발명은 파워 모스 소자 (power MOS element) 및 그 제조 방법, 특히 소자를 통하여 흐르는 전류의 흐름이 전면 (front side)과 후면 (rear side)에 대해 기본적으로 직각을 이루는 다시 말해, 수직이 되는 식으로 흐르고, 게이트가 다수 개의 트렌치를 포함하여 구성되며 소스 콘택 (contact)과 게이트 콘택이 그것의 전면 상에 위치해 있는 반면, 드레인 콘택은 후면 상에 위치해 있는 수직 파워 모스 소자에 관한 것이다.
도 1은 게이트 콘택이 소자의 마진에 위치되어 있는 파워 모스 소자의 평면도이다.
도 2는 게이트 콘택이 소자의 중앙에 위치해 있는 파워 모스 소자의 평면도이다.
도 3은 게이트 콘택이 소자의 중앙에 위치해 있고 게이트 트렌치가 직각으로 커넥팅 게이트 트렌치에 연결되어 있는 파워 모스 소자의 평면도이다.
도 4a 내지 4d는 도 1의 라인 A-A를 따라서 본 도 1의 파워 모스 소자의 일련의 단면도이다.
도 5a 내지 5c는 설명된 다른 제조 단계와 다른 공정 변화 동안 본 발명에 따른 파워 모스 소자를 도 1의 라인 A-A를 따라서 본 단면도이다.
도 6은 주변의 플로팅 링과 유사한 마진 터미네이팅 구조를 갖는 도 1의 파워 모스소자를 라인 B-B를 따라서 본 단면도이다.
도 7은 플로팅 필드 플레이트와 유사한 마진 터미네이팅 구조를 갖는 도 1의 파워 모스 소자를 라인 B-B를 따라서 본 단면도이다.
본 발명의 목적은 최소 단계를 거쳐 제조할 수 있고 융통성 있게 설계할 수 있는 파워 모스 소자를 만드는 것이다.
본 발명의 첫 번째 양상에 따르면, 이 목적은 제 1 도핑 형태의 도핑을 갖는 드리프트 영역과; 제 2 도핑 형태의 도핑을 갖는 채널 영역과 - 상기 제 2 도핑 형태는 상기 제 1 도핑 형태와 상호 보완적이며, 상기 채널 영역은 상기 드리프트 영역에 인접한다. - ; 상기 제 1 도핑 형태의 도핑을 갖는 소스 영역과 - 상기 소스 영역은 상기 채널 영역에 인접한다. - ; 상기 파워 모스 소자의 액티브 영역을 규정짓고 상기 소스 영역과 상기 채널 영역을 통해 상기 드리프트 영역으로 뻗어 있으며 다른 것으로부터 공간을 두고 떨어져 있는 다수 개의 본질적으로 병렬인 게이트 트렌치와 - 상기 게이트 트렌치는 절연체에 의해 상기 소스 영역과 상기 채널 영역과 상기 드리프트 영역으로부터 전기적으로 절연되어 있는 전기적 도전 물질을 포함하여 구성된다. - ; 상기 소스 영역과 상기 채널 영역을 통해 상기 드리프트 영역으로 뻗어 있으며, 전기적으로 도전적인 방법으로 게이트 트렌치를 연결하기 위한 커넥팅 게이트 트렌치와 - 상기 커넥팅 게이트 트렌치는 절연체에 의해 상기 소스 영역과 상기 채널 영역과 상기 드리프트 영역으로부터 전기적으로 절연되어 있는 전기적 도전 물질을 포함하여 구성되며, 상기 커넥팅 게이트 트렌치는 제 1 커넥팅 영역과, 제 2 커넥팅 영역과, 제 1 세로 영역 (longitudinal region)과 제 2 세로 영역을 포함하여 구성되는 주변의 트렌치이며, 상기 제 1 커넥팅 영역은 상기 다수 개의 게이트 트렌치의 제 1 끝단을 다른 것에 연결하고, 상기 제 2 커넥팅 영역은 상기 다수 개의 게이트 트렌치의 제 2 끝단을 다른 것에 연결하며, 상기 제 1 및 제 2 세로 영역은 상기 다수 개의 게이트 트렌치에 의해 규정지어진 액티브 영역이 상기 커넥팅 게이트 트렌치에 의해 완전히 둘러싸여 지는 식으로 상기 제 1 및 제 2 커넥팅 영역을 서로 연결시킨다. - ; 상기 소스 영역을 접촉시키기 위한 소스 콘택 구조와; 상기 채널 영역을 접촉시키기 위한 채널 콘택 구조와; 상기 커넥팅 게이트 트렌치를 접촉시키기 위한 게이트 콘택 - 상기 게이트 콘택은 전기적 도전 물질로 채워진 상기 커넥팅 게이트 트렌치의 상기 절연체를 통해 콘택 홀을 거쳐 상기 커넥팅 게이트 트렌치의 상기 전기적 도전 물질로 연결된다. - 을 포함하여 구성되는 파워 모스 소자에 의해 달성된다.
본 발명의 두 번째 양상에 따르면, 이 목적은 제 1 도핑 형태의 도핑을 갖는 드리프트 영역과; 제 2 도핑 형태의 도핑을 갖는 채널 영역과 - 상기 제 2 도핑 형태는 상기 제 1 도핑 형태와 상호 보완적이며, 상기 채널 영역은 상기 드리프트 영역에 인접한다. - ; 상기 제 1 도핑 형태의 도핑을 갖는 소스 영역과 - 상기 소스 영역은 상기 채널 영역에 인접한다. - ; 상기 파워 모스 소자의 액티브 영역을 규정짓고 상기 소스 영역과 상기 채널 영역을 통해 상기 드리프트 영역으로 뻗어 있으며 다른 것으로부터 공간을 두고 떨어져 있는 다수 개의 본질적으로 병렬인 게이트 트렌치와 - 상기 게이트 트렌치는 절연체에 의해 상기 소스 영역과 상기 채널 영역과 상기 드리프트 영역으로부터 전기적으로 절연되어 있는 전기적 도전 물질을 포함하여 구성된다. - ; 상기 소스 영역과 상기 채널 영역을 통해 상기 드리프트 영역으로 뻗어 있으며, 전기적으로 도전적인 방법으로 게이트 트렌치를 연결하기 위한 커넥팅 게이트 트렌치와 - 상기 커넥팅 게이트 트렌치는 절연체에 의해 상기 소스 영역과 상기 채널 영역과 상기 드리프트 영역으로부터 전기적으로 절연되어 있는 전기적 도전 물질을 포함하여 구성되며, 상기 커넥팅 게이트 트렌치는 상기 파워 모스 소자의 비활성 (non-active) 영역을 둘러싸고 있으며 게이트 트렌치가 없는 주변 부분과, 전기적으로 도전적인 방법으로 상기 주변 부분에 연결된 연장 부분을 포함하여 구성되며, 상기 연장 부분은 전기적으로 도전적인 방법으로 적어도 상기 게이트 트렌치의 일부를 다른 하나로 연결시킨다. - ; 상기 소스 영역을 접촉시키기 위한 소스 콘택 구조와; 상기 채널 영역을 접촉시키기 위한 채널 콘택 구조와; 상기 커넥팅 게이트 트렌치를 접촉시키기 위한 게이트 콘택 - 상기 게이트 콘택은 전기적 도전 물질로 채워진 상기 커넥팅 게이트 트렌치의 상기 절연체를 통해 콘택 홀을 거쳐 상기 커넥팅 게이트 트렌치의 상기 전기적 도전 물질로 연결된다. - 을 포함하여 구성되는 파워 모스 소자에 의해 달성된다.
본 발명의 세 번째 양상에 따르면, 이 목적은 다음과 같은 단계: 즉, 제 1 도핑 형태의 도핑을 갖는 드리프트 영역과, 제 2 도핑 형태의 도핑을 갖는 채널 영역과 - 상기 제 2 도핑 형태는 상기 제 1 도핑 형태와 상호 보완적이며, 상기 채널 영역은 상기 드리프트 영역에 인접한다. - , 상기 제 1 도핑 형태의 도핑을 갖는 소스 영역 - 상기 소스 영역은 상기 채널 영역에 인접한다. -이 있는 기판을 제공하는 단계와; 상기 파워 모스 소자의 액티브 영역을 규정짓고 다른 것으로부터 공간을 두고 떨어져 있는 다수 개의 본질적으로 병렬인 게이트 트렌치를 포토리쏘그래픽으로 제조하고, 상기 게이트 트렌치가 상기 소스 영역과 상기 채널 영역을 통해 상기 드리프트 영역으로 뻗어 있는 식으로 상기 다수 개의 본질적으로 병렬인 게이트 트렌치가 전기적으로 도전적인 방법으로 다른 하나에 연결될 수 있음에 인해 커넥팅 게이트 트렌치를 포토리쏘그래픽으로 제조하는 단계와 - 여기서, 상기 커넥팅 게이트 트렌치는 제 1 커넥팅 영역과, 제 2 커넥팅 영역과, 제 1 세로 영역 (longitudinal region)과 제 2 세로 영역을 포함하여 구성되는 주변의 트렌치이며, 상기 제 1 커넥팅 영역은 상기 다수 개의 게이트 트렌치의 제 1 끝단을 다른 것에 연결하고, 상기 제 2 커넥팅 영역은 상기 다수 개의 게이트 트렌치의 제 2 끝단을 다른 것에 연결하며, 상기 제 1 및 제 2 세로 영역은 상기 다수 개의 게이트 트렌치에 의해 규정지어진 액티브 영역이 상기 커넥팅 게이트 트렌치에 의해 완전히 둘러싸여 지는 식으로 상기 제 1 및 제 2 커넥팅 영역을 다른 것에 연결시킨다. 또는 상기 커넥팅 게이트 트렌치는 상기 파워 모스 소자의 비활성 (non-active) 영역을 둘러싸고 있으며 게이트 트렌치가 없는 주변 부분과, 전기적으로 도전적인 방법으로 상기 주변 부분에 연결된 연장 부분을 포함하여 구성되며, 상기 연장 부분은 전기적으로 도전적 방법으로 적어도 상기 게이트 트렌치의 일부를 다른 하나로 연결시킨다. - ; 상기 소스 영역과 상기 체널 영역과 상기 드리프트 영역으로부터 격리된 도전 물질을 포함하여 구성하기 위해 상기 게이트 트렌치와 상기 커넥팅 게이트 트렌치를 처리하는 단계와; 상기 소스 영역과 상기 체널 영역과 상기 커넥팅 게이트 트렌치를 접촉시키기 위한 콘택 홀을 포토리쏘그래픽으로 제조하는 단계와 - 상기 커넥팅 게이트 트렌치는 상기 커넥팅 게이트 트렌치와 결합된 상기 콘택 홀을 거쳐 접촉할 수 있다. - ; 상기 콘택 홀을 전기적 도전 물질로 채우는 단계와; 상기 게이트 콘택과 상기 소스 콘택과 상기 채널 콘택을 포토리쏘그래픽으로 제조하는 단계를 포함하여 구성되는 파워 모스 소자 제조 방법에 의해 달성된다.
본 발명은 개개의 트랜지스터들의 병렬 연결을 해산시키기 위해 개개의 게이트 트렌치들을 일반적으로 접촉시키지 않는다는 인식을 기초로 한다. 각 개개의 게이트 트렌치를 종래 대로 접촉시키는 대신, 본 발명에 따라 개개의 게이트 트렌치를 이끌거나 개개의 게이트 트렌치를 다른 것에 전기적으로 연결시키는 커넥팅 게이트 트렌치를 제공한다. 이 커넥팅 게이트 트렌치의 주요 기능은 더 이상 채널을 통해 전류를 제어하지 않고 대신에, 개개의 게이트 트렌치를 다른 것으로 연결시키는 것이다. 이것이 게이트 트렌치의 폭이 상당히 마음대로 선택될 수 있는 이유이며, 이는 액티브 트렌치의 폭에 반드시 적용되는 것은 아니다. 왜냐하면, 이 경우에서, 파워 모스 소자의 전기적 파라미터가 수립되기 때문이다. 따라서, 바람직하게는 커넥팅 게이트 트렌치의 폭을 크게 선택하여서 높은 불합격의 위험 없이 안전하고 신뢰할 수 있는 방법으로 커넥팅 게이트 트렌치 안에 콘택 홀을 만들 수 있도록 하는 것이다. 이들 콘택 홀을 거쳐 평면 게이트 콘택이 커넥팅 게이트 트렌치로 연결되고 따라서 콘택 홀 필링에 의해 액티브 게이트 트렌치로 연결되어 적절한 게이트 전위를 수직 파워 모소 소자에 적용할 수 있는 것이다.
본 발명에 따른 전체로서의 파워 모스 소자는 단 세 번의 포토리쏘그래픽 단계를 이용하여 제조될 수 있다. 국부적 p- 또는 n-영역을 도핑하는데 추가의 마스크가 필요치 않다. 대신에 드리프트 영역을 갖는 기판과, 채널 영역과, 소스 영역이 사용되고, 이 세 개의 영역이 층을 이룬 배열을 형성한다. 첫 번째 포토리쏘그래픽 단계는 다수 개의 게이트 트렌치와 커넥팅 게이트 트렌치를 제조하기 위한 것이다. 바람직하게는 이 단계에서 터미네이팅 구조도 정의될 수 있는데, 터미네이팅 구조는 액티브 영역 주위에 배치된 몇 개의 플로팅 트렌치를 포함하여 구성되거나 또는 필드 플레이트 구조 (field plate structure)와 유사하게, 소스 영역과 드레인 영역으로 단락된 트렌치 섹션을 포함한다.
두 번째 포토리쏘그래픽 단계는 소스 영역과 채널 영역을 접촉시키고 커넥팅 게이트 트렌치를 접촉시키기 위한 콘택 홀을 제조하기 위한 것이다. 액티브 게이트 트렌치는 외부에서 접촉되는 것이 아니라 커넥팅 게이트 트렌치 단독으로 접촉된다는 것을 지적한다. 마지막으로 세 번째 포토리쏘그래픽 단계는 평면 게이트 콘택이 위치하게 되는 커넥팅 게이트 트렌치 위의 영역을 제외하고 실질적으로 전체의 파워 모스 소자를 커버하는 넓은 면적의 소스 콘택이 제공되는 식으로 메탈 콘택을 구성하기 위한 것이다. 만약 특별한 마진 구조가 제공된다면, 소스 콘택은 이 구조를 통해 보여지지 않는다.
바람직하게는 커넥팅 게이트 트렌치는 액티브 영역 주위에 배열된 폐쇄 트렌치이며, 양 끝에서 액티브 게이트 트렌치를 접촉시켜서 게이트 트렌치의 양끝에 게이트 전위를 공급한다. 이 배열은 파워 모스 소자의 커팅 에지 내에서 액티브 영역이 끝나게 되는 장점이 있다. 이미 이 단계에서, 파워 모스 소자에 너무 크지 않은 드레인 소스 전압을 가하게 되는데, 이러한 제한은 마진 블랙다운을 피하기에 충분한 것이다. 따라서, 보다 낮은 전압 분류에서 어떤 종류의 특별 마진 한계도 필요치 않고, 그럼으로써 비용이 절약되는데, 이는 자동차 산업과 같은 대규모 시장이나 소비자 영역에서 특별히 중요성을 갖는 점이다.
커넥팅 게이트 트렌치를 거친 게이트 트렌치의 접촉은 추가의 기술 단계 없이 사용자에 의해 요구되는 대로, 파워 모스 소자의 마진에서, 또는 파워 모스 소자의 중앙에서, 또는 일반적으로 어떠한 곳에서도 물리적 게이트 접촉을 할 수 있게 한다. 그 이유는 게이트 콘택을 하는 것은 커넥팅 게이트 트렌치에 의해 액티브 게이트 트렌치의 위치로부터 분리되는 것이기 때문이다.
본 발명의 바람직한 실시예가 첨부된 도면을 참조하여 다음에서 더 상세히 설명된다.
도1은 본 발명에 따른 Power MOS element (이하 파워 모스 소자)의 평면도를 보여주고 있다. Fig. 1은 파워 모스 소자의 한 부분만을 보여주고 있는데, 기본적으로 완전한 정사각형 모양의 파워 모스 소자를 보기 위해서는, 예를 들어 Fig. 1의 가로와 세로 선을 축으로 하여 반사시키면 된다. 알려진 바와 같이 파워 모스 소자들은 병렬 연결된 많은 개별 트랜지스터들을 포함하고 있는데, 파워 모스 소자로 들어가는 전체전류는 다른 개별 전류들로 나누어지기 때문에 개별 트랜지스터의 드레인과 소스 사이의 전류는 상대적으로 적어지도록 개별 트랜지스터들은 병렬 연결되어있다. 거의 손실 없이 큰 전류를 접속하기 위해서는 파워 모스 소자의 전체적인 턴-온-저항이 작아야 한다는 점이 중요하다. 이 점은 많은 개별 트랜지스터들의 병렬연결에 의하여 쉽게 달성될 수 있는데, 왜냐하면 파워 모스 소자의 전체 턴-온-저항은 모든 개별 트랜지스터들의 턴-온-저항의 병렬연결과 같기 때문이다. 반면에, 모든 개별 트랜지스터들의 병렬연결은 파워 모스 소자가 극복하여야 할 높은 전압에 의하여 개별 트랜지스터를 표면 효과에 의하여 절연파괴 시킬 수도 있다. 특히 파워 모스 소자의 가장자리 공간, 즉 잘려진 면과 가까운 곳에 배치된 트랜지스터에도 파워 모스 소자에 인가되는 고전압은 균등하게 분배됨으로써 이 트랜지스터부터 표면효과에 의하여 브렉다운이 초래 될 수 있다. 이러한 이유로, 고압급 소자를 위하여 이러한 가장자리공간의 절연파괴를 방지하기 위한 특별한 조치가 취해져야 한다.
도 1에서는 다수의 개별 게이트 트렌치들(12a 내지 12f: 트렌치에 도전물질이 충진된 게이트를 의미함)을 보여주고 있는데, 이 게이트 트렌치들은 절연체(14), 즉 게이트 산화막에 의해 각각의 소스 영역(16a 내지 16e)들로부터 절연된다. 각각의 소스 영역들(16a 내지 16e)은 도전 물질로 채워진 소스 콘택 홀들(18a 내지 18e)을 통해 넓은 면적의 소스 콘택(20)에 연결되어 있다. 이 소스 콘택(20)은 이해를 돕기 위하여 fig. 1에서 투명하게 도시되었다. 개별 게이트 트렌치들(12a 내지 12f)은 연결 게이트 트렌치(22)까지 뻗어있는데, 이 연결 게이트 트렌치는 도전 물질로 채워져 있는 콘택홀들을 통해 게이트 콘택(24)에 연결되어있다.
도 1에서 보인 바와 같이, 연결 게이트 트렌치는 연결 영역(22a)와 길이 영역(22b)를 포함하고 있는데, 이 연결 게이트 트렌치는 파워 모스 소자의 활성영역(active region) 주위를 둘러싸고 있다. 더 작은 드레인 소스 전압들을 위해서 가장자리 절연파괴를 피하기 위하여는 연결 게이트 트렌치(22)로 충분할 것이다.
더 높은 전압급을 위해서는, 도 1에서 보인 실시예에서 첫 번째 가장자리 종단구조 26a와 두 번째 가장자리 종단구조 26b를 포함한 가장자리 종단구조가 주어지게 된다. 가장자리 종단구조를 형성하는 또 다른 방법도 존재하는데 이것은 나중에 설명될 것이다.
본 발명에 따른 파워 모스 소자는 오직 3번의 마스킹(masking)과 리소그래피 단계를 통해서 최소의 비용과 최소의 공정으로 생산될 수 있다. 첫 번째 포토리소그래피 단계는 게이트 트렌치들(12a 내지 12f)과 게이트 연결 트렌치(22)와 가장자리 트렌치게이트들(26a, 26b)을 생산하는데 사용된다. 두 번째의 포토리소그래피 단계는 소스 영역을 위한 콘택홀들인(18a 내지 18e)와 게이트 영역을 위한 콘택홀들인(23)을 형성하는데 사용된다. 마지막 세 번째 포토리소그래피 단계는 가장자리 종단을 위한 표면 금속 구조와 같은 소스 콘택(20)과 게이트 콘택(24)를 정의하기 위해 사용된다(도 6 참조).
도 2는 파워 모스 소자의 다른 실시예를 위에서 본 모습인데, 게이트 콘택(24)는 파워 모스 소자의 중앙에 위치하며, 소스 콘택(20)은 게이트 콘택(24)의 주위에 배치된다. 도 2에서 보여지는 파워 모스 소자는 파워 모스 소자의 각 사변마다 서로 병렬로 배치된 여러 게이트 트렌치들(12)을 포함한다. 그림에는 단지 몇몇의 게이트 트렌치들만 도시되어있다. 그러나 도 2에 나타나지 않은 여러 게이트 트렌치들이 소스 콘택(20) 아래에 위치하고 있는 것은 분명하다. 기본적인 각 병렬 게이트 트렌치들은 연결 게이트 트렌치(22)에 의해 서로 연결되어 있다. 연결 게이트 트렌치 (22)는 개별 활성 게이트 트렌치들과 서로 연결되기 위해 대각선 방향으로 뻗어있는 네 개의 확장 부분(22c 내지 22f)을 포함한다. 이 네 개의 부분들은 연결 게이트 트렌치의 더 넓은 연결 영역(22a)까지 뻗어있다. 도 1에서 보여지듯이, 연결 게이트 트렌치는 콘택 홀들을 통해 게이트 콘택 24에 연결되어있다. (도 1에서는 보이지 않음.)
도 3은 게이트 콘택(24)가 중앙에 위치해 있는 파워 모스 소자를 위에서 본 모습이다. 도 2에서 보인 실시예와 달리, 연결 게이트 트렌치(22)의 확장부들(22c 내지 22f)은 대각선 방향으로 연결되어있지는 않지만 서로 병렬로 연결되어있다. 이들 확장부(22c 내지 22f)들은 연결 게이트 트렌치의 연결부(22a)에 순서대로 연결되어 있고, 연결 게이트 트렌치위로는 적절한 콘택 홀을 통해 게이트 콘택(24)가 배치되어 있으며(도 3에서는 보이지 않음), 게이트 콘택(24)은 연결 게이트 트렌치를 통해 게이트 트렌치들(12)에 전기적으로 연결되어있다. 도 3에 나타난 실시예는 활성 영역 주변에 위치한 가장자리 종단 트렌치들(26a, 26b)과, 게이트 콘택(24)가 형성된 활성 영역의 중앙에 위치한 추가적인 가장자리 종단 트렌치들(27a 내지 27c)을 포함한다. 이로써 인가 가능한 드레인 소스 전압의 최고치를 줄여줄 수 있는 표면효과가 발생하지 않도록 하는 방법으로 파워 모스 소자의 전체 활성 영역이 안전하게 된다는 것이 확실하다. 도 1과 유사하게, 추가적인 가장자리 종단구조들 없이도 더 작은 드레인 소스 전압에 충분할 수 있는 어떤 특정한 가장자리 종단이 얻어지는 방식으로 연결 게이트 트렌치가 소자 주위에 형성될 수 있다는 것은 도 3으로 보아 명백하다. 이 경우에는, 연결 게이트 트렌치는 개별 활성 게이트 트렌치들을 전기적으로 연결하는 역할을 한다, 즉 개별 트랜지스터들을 병렬로 연결하고 특정한 가장자리 종단을 제공한다.
도 4A에서 4D는 파워 모스 소자 생산 각 단계를 설명하기 위하여, 도 1에 있는 선분 A-A에 따른 절단면을 보인 것이다. 도 4A는 맨 처음 생산단계에서의 파워 모스 소자를 보여주고 있다. 이것은 고농도 n형 불순물 영역인 드레인 영역(40)을 포함하고 있고, 이 고농도 n형 불순물 영역인 드레인 영역의 다음에는 저농도 n형 불순물 영역인 드리프트 영역(42)가 있고, 이곳에서 p형 불순물 영역인 채널 영역(44)가 차례로 형성된다. 강하게 n형 불순물된 소스 영역(46)은 반도체 기판의 표면을 형성한다. 이 반도체 기판의 표면에는 도 4A에 보인 바와 같이 트렌치 에칭 마스크(48)이 이미 형성되어있고, 본 발명의 바람직한 실시예에서 이 마스크는 질화물 층(48a)과 옥사이드 층(48b)를 구성된 두 개의 층으로 되어있다. 첫 번째 마스크(48)은 게이트 트렌치(12), 가장자리 종단 트렌치들(26)과 연결 게이트 트렌치(도 4에 나타나있지 않음)를 말한다.
NMOS 트랜지스터가 본 명세서에 서술되어있다 하더라도 이 명세서의 모든 설명들이 PMOS 트랜지스터 또한 말해주고 있다는 것은 이 분야의 전문가들에게는 명백한 일이다. 이 경우에 PMOS 트랜지스터에 있어서는, n형 도핑들만 p형 도핑들로 대체하면 되며, 반대의 경우 역시 마찬가지이다.
도 4에서 보인 바와 같이, 42에서 46까지의 층들의 도핑들은 특별한 도핑 마스크과정에 의해 부분적으로 생산되지 않고 전 영역에 걸쳐 형성된다. 드리프트 영역을 형성하기 위해, n형 불순물로 고농도로 도핑된 (실리콘) 기판(40) 위에 저농도로 인이 도핑된 저농도 층이 성장 된다. 이 저농도 층위에는 보론(boron)으로 도핑된 한 개의 층이 에피택시 공정으로 성장된다. 이 층은 채널 영역(44)을 말한다. 문턱 전압을 위해 필요한 도핑을 포함하는 이 p형 불순물 층위로는 비소나 인으로 고농도 도핑된 층이 소스 영역(46)을 형성하기 위해 성장된다. 다른 방법으로는, 층(44)와 층(46)이 저농도 n형 불순물 도핑된 에피택시 층으로의 전 영역 주입 공정을 통해 생산될 수 있는데, 이 에피택시층은 적어도 층(42)와 (44)를 합친 것만큼의 두께를 포함하고 있다. 이 분야의 전문가들에게 명백히 알려져 있는 바와 같이, 주입 공정기술과 에피택시 성장 공정은 결합시킬 수 있다. 만약 도핑 프로파일이 주입 공정과 에피택시 공정의 결합에 의해 이루어진다면, 즉, 에피택시 공정에 의한 채널 영역(44) 의 생산과 주입 공정에 의한 소스 영역(46)의 생산이 이루어진다면, 소스 주입 공정은 오직 트렌치 에칭 공정과 트렌치 충진 공정 후에 실시된다. 이에 대하여는 나중에 설명될 것이다.
다른 방법으로는, 채널 영역 과 소스 영역이 주입 공정으로 형성될 반도체 기판이 사용될 수 있다. 상부를 모두 완성한 후, 배면을 그라운드 시킬 수 있는데, 이것은 배면에 고농도로 불순물 이온을 주입하여 20 마이크로미터정도의 두께로 고농도 불순물 층을 형성하고, 여기에 드레인 콘택을 최종적으로 형성하면 된다. 이 경우, 에피택시 과정은 하나도 필요하지 않게 된다.
각 개별 주입 공정을 한 후 또는 연속된 주입 공정을 실시한 후에는, 온도 900°C내지 1100°C사이의 오븐에서 열확산 공정이 뒤따른다. 에피택시 층의 두께와 주입 공정의 열확산 시간은, 각각의 소자 전격 전압을 위해 필요한 도핑 프로파일을 결정한다. 주입 공정의 도움으로 도핑 프로파일을 만드는 과정에서, 소위 스크리닝 옥사이드는 28 마이크로미터의 두께로 주입 공정 전에 실시하는 것이 더 좋다.
이미 설명되었듯이, 도 4A에서 보인바와 같이, 제1 마스크(48)은 레지스트 마스크이거나, 혹은 질화물 층(48a)과 옥사이드 층(48b)로 구성된 하드 마스크이다. 제1 마스크(48)가 레지스트 마스크이냐 하드마스크이냐는 사용된 트렌치 에칭 과정에달려있다. 하드 마스크 층들은 CVD공정(CVD = chemical vapour deposition)의해 그리고/혹은 LP층으로 생산된다. 다른 방법으로는, 하드 마스크가 오직 옥사이드만으로 이루어질 수도 있다.
에칭 공정으로 트렌치를 형성한 후에 한번 혹은 여러번의 세정 산화 공정이 따르게 된다. 세정 산화 공정은 게이트 유전체(50)이 형성되기 전에 다시 제거된다. 게이트 유전체(50)을 위해서는, 두께 53 나노미터 정도로 열 DCE(DCE = dichloroethane) 옥사이드 공정을 실시하는 것이 바람직하다. 다른 층 두께들이나 옥사이드/질화물/옥사이드 층으로 이루어진 유전체는 DRAM의 생산에서 비슷한 형태로 사용되었던 것처럼 역시 사용될 수 있다.
도1에서 트렌치들(12, 26, 22)은 도전 물질(52)로 채워진다. 도전 물질로는 n+ 도핑 폴리실리콘이 사용될 수 있다. 다른 방법으로는, 각각의 트렌치를 완전히 채우는 얇은 폴리실리콘 층과 CVD 텅스텐 층의 결합으로도 가능하다. 실리사이드공정(규소 화합화 공정 : silicidation 공정)에 의해서, 저저항 게이트 터미널을 얻을 수 있는데, 이 저저항 게이트 터미널은 500MHz 이상의 범위에서 사용되는 빠른 파워 모스 트랜지스터들에 필수적인 것이다.
트렌치들을 채우는 데에 사용되는 도전 물질(52)는 플라즈마 내에서나, 습식 에칭 공정, 혹은 CMP(= chemical mechanical planarization)공정에 의해서 표면부분 전체가 제거되는데, 이는 트렌치들을 채우고 있는 물질이 트렌치들 안에 섬들처럼 남아있게 하기 위해서이다. (도 4C, 4D를 보라)
다음에는, 이미 언급되었듯이, 소스 주입 공정이 이루어질 수 있다. 주입된 도핑물질의 활성화는 추가적인 열처리 공정에 의하거나 또는, 만약 층간 절연물로서 BPSG(boron Phosphorus silicate glass)나 실리콘 옥사이드가 사용된다면, 리플로우 공정이나 텅스텐-실리사이드 공정을 실시하는 동안에 활성화가 이루어진다.
도 4C에서 도시된 바와 같이, 과도한 도전 물질(52)가 제거된 후, 저온 CVD공정으로 절연층(54)가 형성되어 트렌치들이 디스크 표면 쪽으로 절연된다.
절연층(54)는 도핑된 BPSD와 도핑되지 않은 CVD 옥사이드 혹은 옥사이드와 질화물의 결합으로 형성할 수가 있다. 이러한 물질들을 층간 절연층(54)로 사용함으로써 최종적인 패시베이션 공정이 생략될 수 있으며, 그러므로써 생산되는 소자의 원가가 절감된다.
콘택홀들(56)은 적절한 마스크(도 4C에는 나타나지 않음)를 통해서, 층간 절연층 (54), 게이트 절연층(50), 소스 영역(46)과 채널 영역(44)을 에칭하여 형성된다. 콘택홀 에칭을 위해서는, 두 번째 포토리소그래피 공정이 사용되는데, 이 공정은 마스킹 공정과 에칭 공정을 포함하고 있다. 도 4C에는 나타나있지 않지만, 연결 게이트 트렌치들(도 1에서 22)안의 콘택홀들은 콘택홀(56)의 에칭과 함께 동시에 형성될 수 있다. 따라서, 게이트 연결은 소스 및 채널 연결과 동시에 이루어지게 된다. 그래서 게이트 연결을 위하여 추가적인 마스킹 공정이나 이와 유사한 다른 공정이 필요하지 않게 된다.
현대적인 노광 장비가 사용될 때는, 트렌치들과 콘택사이의 이격 거리가 충분히 작도록 자동 정밀 조정된다. 콘택홀은 절연층(54)을 통하여 아래로 실리콘 기판에까지 에칭하여 형성되는데, 이것은 이미 언급하였듯이, 소스 영역(46)과 채널영역(44)을 노출시켜 동시에 콘택이 이루어지게 하기 위함이다.
콘택홀들을 에칭하기 위한 레지스트 마스크와 함께 오픈된 콘택홀들은 이온 주입 공정시의 마스크로 사용하는 것이 바람직하다. 이온 주입 공정은 웨이퍼 표면에 형성되어있는 열려진 콘택홀들을 마스크로 하여 적은 에너지와 0°의 주입 공정각도로 실시된다. 이 콘택홀 이온 주입(58)은 소스 영역(46)과 채널 영역(44) 사이에 낮은 저항 연결을 형성함으로써, 산업적 이용에 필요한 견고함을 보장해준다. 도 5B와 5C에서는 콘택홀 이온 주입을 위한 추가적인 가능성이 설명되었다. 콘택홀 이온 주입 과 필드 형성 도핑 프로파일의 형성에는 어떤 추가적인 포토테크닉은 요구되지 않고, 자동 조정된다.
도 4D는 콘택홀 (56)(도 4C)이 가득 채워진 파워 모스 소자를 보여주고 있다. 이 콘택홀들(56)은 일양하게 정착될 수 있는 메탈(60)에 의해 채워지게 된다. CVD 텅스텐이 이러한 목적에 사용된다. 또한, CVD 알루미늄이나 핫 알루미늄 역시 사용될 수 있다. 핫 알루미늄은 간단하게 말해서, 알루미늄이 녹기 바로 직전상태의 것이다. 텅스텐이 사용될 때는, Ti/Tin으로 된 배리어층을 사용하는 것이 바람직하다. 사용된 메탈은 콘택홀(56)의 바닥 면에 있는 채널 영역(44)을 소스 영역(46)의 옆면과 연결시킨다.
그런 후에, 메탈 층(62)은 웨이퍼의 상부 전면에 형성된다. 이것은 순수한 알루미늄 층이어도 되고, 본 발명의 바람직한 실시예에 의하면, 텅스텐과 알루미늄의 복합물이어도 된다. 첫 번째 경우에는, 콘택홀들을 텅스텐으로 채운 후 다시 에치 백하여, 소위 텅스텐 플러그가 콘택홀들 안에 남아있게 하고, 텅스텐 플러그위로알루미늄 층이 형성된다. 이 알루미늄 층은 전류 분배시의 저항을 줄이면서 플러그들을 연결하기 위하여 스퍼터링 공정으로 형성한다. 두 번째 경우에는 텅스텐 층이 다시 에치 백되지 않으며, 텅스텐 층위에 추가적으로 두꺼운 알루미늄 층을 스퍼터링 공정으로 형성한다. 텅스텐 층은 불활성 금속으로서 기능 하게 되는데, 질화물이 제거된 부분에서 디스크 표면을 보호하기 위한 불활성 금속으로서 역할을 한다.
마지막 세 번째 포토리소그래피 공정은 트랜지스터 가장자리 영역과, 대 면적 소스 터미널(20)과 게이트 터미널(24) 사이에 금속 배선을 형성하는 데 사용된다. 드레인 콘택(64)를 형성하기 위해 웨이퍼 배면의 기판을 얇게 한 후, 적절히 납땜될 수 있는 배면 금속층 즉, Ti/Ni/Ag로 된 층 구조를 형성한다.
도 5A에서 5C에는 몇몇 과정의 다른 예들이 도시되어 있다. 도 5A는 소스영역(46)(도 4A)이 이온 주입 공정에 의해 생산되기 전에, 트렌치들이 마스크(48)에 의해 생산되는 경우를 보여주고 있다.
도 5B에서는 콘택홀(56)이 매우 깊고, 도 5C에서는 콘택홀이 그렇게 깊지는 않은 것을 보여준다. 마스크(48)를 마스크로하여 기판을 에칭해서 트렌치를 형성하고 이온 주입공정을 실시한 후 도전 물질을 이 트렌치에 충진하여 플러그를 형성한다. 상기 이온 주입 공정에서는 몇 번의 추가적인 고 에너지 이온 주입과, 뒤이은 확산 공정을 실시하여 콘택홀에 참조 64번으로 표시된 바와 같은 확산영역을 형성한다. 그래서, 도 5B와 5C에 도시된 어떤 구부러진 도핑 프로파일 66이 형성되는데, WO 95/09439에 도시되었듯이, 이것에 의하여 필드 형성 특징들이 얻어질 수 있다. 따라서, 트랜지스터의 견고함은 더욱 증가한다. 이러한 추가적인 작업은 콘택홀들 (56)을 통해 소스와 채널 영역을 연결하는 공정을 실시할 때, 추가적인 마스킹 과정 없이도 이루어질 수 있다.
20 볼트 이상에서 사용될 수 있는 수직구조의 전력소자는 특별히 만들어진 가장자리 구조에 의해 제한되어야 한다. 가능한 한 이상적인 pn 정션의 역방향 전압을 얻기 위하여 조기 브렉다운이 일어나지 않도록 해야 하기 때문에 공간/전하 영역을 형성하고 역방향 바이어스에서 전기 포텐셜을 감소시키기 위한 것이 이 구조의 목적이다. 종래의 형식들이 고압 소자에서 특별히 사용되는 것처럼, 종래의 가장자리 종단 형태는 필드 링들, 필드 플레이트, 혹은 JTE 구조들인데, 지금까지 이것들은 이 소자의 영역에서 부분적으로 변화하는 도핑과 함께, 부분적인 주입 공정에 의해 생산되어왔다. 만약 도핑 층들(42, 44, 46)이 전체 영역으로서 생산된다면, 부분적인 주입에 의해 형성된 가장자리 구조들을 사용하는 것은 가능하지 않다. 이 경우, 부가적인 예방조치가 없다면, 공간/전하 영역이 트랜지스터 활성영역을 넘어서 개별 트랜지스터의 절단 선까지 확장될 것이다. 바람직하지는 않은 크리스탈 표면 때문에 이 커팅 라인에서 조기 브렉다운들과 전류의 누출이 일어날 수 있다.
이러한 표면효과를 막기 위하여는, 도 6과 7에서 보여지듯이, 가장자리 종단 구조물들이 사용된다. 이 구조물들은 도 1에서 파워 모스 소자를 통과하는 B-B선을 따라 표시된 절단면이다. 도 6은, 다수의 종단 트렌치들(26)에 의한 가장자리 종단구조를 보여주고 있는데, 이 종단 트렌치들(26)은 플로팅 링들로서 작용하며 절단가장자리(68)를 따라 배치되어있다. 이것들은 바깥쪽을 향하여 증가하는 절단면을 가지고 있는데, 이것은 이런 방식으로 더 나은 필드 형성이 이루어질 수 있기 때문이다. 도 6에는, 콘택홀 위로 연결 게이트 트렌치(22)의 접촉이 도시되어 있다. 이 콘택홀은 콘택홀들(56) (도 4C)과 같이, 소스와 채널 영역들을 위해 같은 두 번째 포토리소그래피 공정을 통해서 형성된다. 콘택홀들(56)과 같이, 이 콘택홀 역시 콘택홀 금속(60)으로 채워져 있고, 이 금속위로 게이트 콘택(24)가 세 번째 리소그래피 공정에 의해 형성된다. 도 6에서 연결 게이트 트렌치(22)로부터 왼 쪽으로 뻗어있는 점선은 그 곳이 트랜지스터의 활성 영역이라는 것을 상징하거나, 병렬 활성 게이트 트렌치들이 본래 그 곳에서부터 뻗어나가고, 게이트 트렌치들은 연결 게이트 트렌치 (22)에 의해 서로 전기적으로 연결되어 있다는 것을 상징한다.
도 7은 필드 플레이트 같은 효과를 만들어내는 가장자리 종단의 다른 방법을 보여주고 있다. 설명을 위해서, 연결 게이트 트렌치(22)는 도 7에 다시 도시되어있는데, 도 7의 오른쪽으로, 왼쪽 영역만 도시되어있는 매우 큰 종단 트렌치(26`)이 도시된다. 이 영역은 층간 절연층(54)로 바닥까지 덮여있다. 이 경우는, 이 트렌치(26`)에서 그것의 높은 폭으로 인해 전체 폴리실리콘(폴리실리콘으로 이루어진 숄더(52)를 제외하고)이 에치 백 공정(도4B 내지 도4C)에서 제거되었기 때문에 생긴 경우이다. 이 폴리실리콘은 바깥쪽으로는 층간 절연층에 의해 절연되어있고, 안쪽으로는 절연체(50)에 의해 절연되어있다. 이것은 여분의 콘택홀(70)에 의해 접촉되어있다. 이 콘택홀(70)은 또 다른 콘택홀(72)과 마찬가지로 두 번째 포토리소그래피 공정에서 생산된다. 이 두 개의 홀들은 종단 금속단자(74)에 의해 서로연결되어있고, 소스와 채널 영역들은 폴리실리콘(52)와 함께 단락 되는데, 폴리실리콘(52)는 종단 트렌치(26`)의 가장자리에서 필드 플레이트와 유사한 구조를 만들기 위해 남겨져있다. 이 구조는 절단 가장자리(68)이 트랜지스터의 전기적 세기에 부정적 영향을 미치지 않게 하기 위해, 25볼트 이상의 전압 급에 대한 충분한 전기적 세기를 제공하기 위한 것이다.
다른 방법으로, 가장자리 종단 트렌치(26`)의 폴리실리콘 숄더( 도 7에서 52)가 유동적으로 작용할 수 있다. 이 경우, 콘택홀(70, 72)과 종단 금속 단자(74)는 필요하지 않다.
기본적으로, 처음으로 서술된 생산방법은 저압용 수직 파워 모스 트랜지스터를 위해 오직 세 번의 리소그래피 공정만으로 가능하게 만드는 것이다. 세 번으로 제한된 리소그래피 공정은 트랜지스터를 줄어든 비용으로 생산할 수 있게 해주고, 거치는 과정의 수가 줄어듦에 따라 과정의 복잡함도 특히 줄어들게 해준다. 따라서, 원가를 줄일 수 있고, 생산량은 증가될 수 있다. 과정 수의 감소는 동시에 더 높은 전체 수율을 가능하게 해준다. 따라서 생산된 소자는, 자동차 산업이나 가전제품과 같이 특히 가격이 결정적인 요소인 대중시장에 적합하다.
구체적인 이해를 돕기 위하여 실시예에 따른 트랜지스터 생산을 위한 상세한 순서를 아래에 제시한다.
a) 산화 공정 (층 두께: 1 ~ 100 nm, 28 nm);
b) 채널 주입 공정 (에너지: 150 ~ 360 keV, 도즈: 1E13 ~ 5E14-2)
c) 소스 주입 공정 (에너지: 120 ~ 180 keV; 도즈: 5E14 ~ 5E15cm-2)
d) 첫 번째 리소그래피 공정: 트렌치 에칭 공정을 위한 마스크 (하드 마스크: CVD 옥사이드나, 질화물과 CVD 옥사이드의 결합물);
e) 적절한 깊이로 트렌치 에칭하기 (깊이: 1 ~ 10 마이크로미터, 2.5 마이크로미터);
f) 정화하기 위한 산화 공정 (온도: 약 1080 °C, 배합: 드라이);
g) 정화하기 위한 옥사이드의 제거;
h) 필요하다면, 두 번째 정화하기 위한 산화 공정;
i) 필요하다면, 두 번째 정화하기 위한 산화막 제거;
j) 게이트 산화 (두께: 28 - 120 nm);
k) 도핑된 폴리실리콘으로 트렌치를 채우거나 두 개 혹은 몇 개의 층에서 후속 하는 POCL3코팅으로 채우거나, 얇은 폴리실리콘과 텅스텐으로 채우고 후속 하는 실리사이데이션 공정;
l) 전체에 걸친 폴리실리콘(텅스텐)의 에치 백, 혹은 CMP(CMP = 화학적 기계적인 평탄화 공정)로 제거 공정;
m) 층간 절연층의 분리;
n) 두 번째 리소그래피 공정: 콘택홀들의 정의;
o) 적절한 깊이로 콘택홀 에칭(그와 동시에 소스와 채널을 연결시킴);
p) 필요하다면, 연결을 개선시키기 위해, 혹은 아발란체 방지 구조를 만들기 위해콘택홀 주입 공정;
q) 주입 공정의 확산 열처리 (온도: 900 ~ 1100°C, 시간: 10초 ~ 30분);
r) 배리어 층 형성(티타늄/티타늄 질화물(Ti/TiNi); 두께: 50 ~ 150nm);
s) 텅스텐으로 콘택홀들 채우기;
t) 텅스텐 전체적으로 에치 백 (a) 혹은 선택적으로 도전 층에 따라 텅스텐 남겨놓기 (b);
u) 두꺼운 알루미늄 증착, 혹은 구리 메탈라이제이션; 그러나 이것은 (t)과정에 따라서 생략될 수 있고, (t)의 (b)인 경우, 텅스텐은 에치 백되지 않음.
v) 세 번째 리소그래피 공정 : 금속 배선 공정
w) 습식 혹은 플라즈마의 알루미늄 공정
x) 필요하다면, 웨이퍼 배면의 연마 , 그리고;
y) 웨이퍼 배면에 남땜될 수 있는 금속의 증착
이 발명에 따른 생산 방법은 다음과 같은 이점을 갖는다:
이미 언급되었듯이, 이 생산 방법은 3번의 마스크만으로 제한된다.
더욱이, 소스/채널 영역은 연결 게이트 트렌치들의 접촉과 동시에 유효하게 된다.
더욱이, 게이트 연결은 콘택홀(긴 홀)을 통해 이루어지는데, 이 콘택홀은 특별한 트렌치, 즉 연결 게이트 트렌치에 따라 조정된다.
그리고 이 콘택홀은, 소스와 채널 영역을 위해 사용되는 콘택홀이 만들어지는 단계와 같은 공정 단계에서 에칭된다. 게이트 연결을 위한 콘택홀이 안전하게 자리잡게 하기 위해서, 연결 게이트 트렌치는 액티브 게이트 트렌치보다 약간 넓게 선택되는편이 바람직하다.
더 나아가, 활성 게이트 트렌치는 게이트 연결 트렌치에 적절한 각도로 붙여질 수 있다. 도 1과 도 3의 실시예에서 보여지는 이 각도는 90°이다. 도 2의 실시예에서 보여지는 정확한 각도는 45°이다.
다른 방법으로, 활성 게이트 트렌치들은 그것들이 게이트 연결 트렌치에 90° 각도로 만나기 전에 변경될 수 있는데, 이것은 액티브 게이트 트렌치들이 다시 게이트 연결 트렌치와 90° 각도로 만나게 하기 위함이다. 이러한 변경은 액티브 게이트 트렌치 속으로 구부리거나 휘어서 삽입하는 것을 말한다. 정확한 각도를 만들기가 어려우므로, 어떤 점에서는 90°의 각도가 유리하다고 할 수 있다.
트랜지스터의 가장자리 종단의 형성은 활성 트렌치들, 연결 게이트 트렌치와 콘택홀의 형성과 병행되어 실시될 수 있다. 가장자리 종단은 필드-플레이트 구조나, 혹은 몇개의 주변 트렌치들을 포함할 수 있는데, 이 때는 역방향 전압급에 맞추어 간격을 두어야 한다. 이는 가장자리 종단을 위한 마스크 사용의 추가 없이 이루어 질 수 있다.
더 나아가, 마지막 패시베이션은 생략될 수 있는데, 왜냐하면, 층간 절연층이 옥사이드와 질화물로 이루어진 층구조로서 사용되므로, 패시베이션은 이미 층간 절연층 위에 있는 텅스텐 층에 의해 이루어졌기 때문이다. 또한 패시베이션이 Tin 배리어에 의해 사용되기 때문에, 그리고 엄청난 패시베이션 효과를 가지고 있는 시레인 옥사이드로 꽉 차있는 층간 절연층이 삽입될 수 있기 때문에 이러한 패시베이션의 생략이 가능하다. 덧붙이면, 자동조정 콘택홀 주입이 이루어질 수 있는 것은, 콘택홀 에칭과 에칭된 위한 마스크가 콘택홀 주입을 위한 마스크로서 사용되기 때문이다.
추가적인 리소크래피 단계 없이도, 높은 avalanche 저항을 가진 견고한 트랜지스터가 얻어질 수 있는데, 추가적인 리소그래피 단계를 사용하지 않고, 활성 영역의 형성과 병행하여 가장자리 끝부분의 구조를 생산할 수 있기 때문이다.
마지막으로, p형 또는 n형으로 도핑된 국부적인 불순물 영역은 생략될 수 있는데, 왜냐하면, 필요한 불순물 프로파일이, 에피택시층과/혹은 전체적인 주입 공정에 의해 값싸고 간단하게 얻어지기 때문이다.
본 발명의 전형적인 실시예는 다음과 같은 수치로 이루어진다.
=============================================
구조 수치 (마이크로미터)
=============================================
트랜지스터 1000*1000 ~ 55000*55000
트렌치 폭 0.4 ~ 0.8
셀 피치 1.8 ~ 3.0
콘택홀 0.4 ~ 0.8
넓은 트렌치들(가장자리 구조) 2 ~ 10
유동 트렌치들 0.4 ~0.8
트렌치 깊이 1.5 ~ 3.5
=============================================

Claims (33)

  1. 파워 모스 소자에 있어서,
    제 1 도핑 형태의 도핑을 갖는 드리프트 영역과;
    상기 제 1 도핑 형태와 상호 보완적인 제 2 도핑 형태의 도핑을 가지며, 상기 드리프트 영역에 인접하는 채널 영역과;
    상기 채널 영역에 인접하며, 상기 제 1 도핑 형태의 도핑을 갖는 소스 영역과;
    상기 파워 모스 소자의 액티브 영역을 규정짓고 상기 소스 영역과 상기 채널 영역을 통해 상기 드리프트 영역으로 뻗어 있으며 다른 것으로부터 공간을 두고 떨어져 있으며, 절연체에 의해 상기 소스 영역과 상기 채널 영역과 상기 드리프트 영역으로부터 전기적으로 절연되어 있는 전기적 도전 물질을 포함하여 구성되는 다수 개의 본질적으로 병렬인 게이트 트렌치와;
    상기 소스 영역과 상기 채널 영역을 통해 상기 드리프트 영역으로 뻗어 있으며, 전기적으로 도전적인 방법으로 게이트 트렌치를 연결하기 위한 것이며, 절연체에 의해 상기 소스 영역과 상기 채널 영역과 상기 드리프트 영역으로부터 전기적으로 절연되어 있는 전기적 도전 물질을 포함하여 구성되며, 제 1 커넥팅 영역과, 제 2 커넥팅 영역과, 제 1 세로 영역 (longitudinal region)과, 제 2 세로 영역을 포함하여 구성되는 주변의 트렌치이며, 상기 제 1 커넥팅 영역은 상기 다수 개의 게이트 트렌치의 제 1 끝단을 다른 것에 연결하고, 상기 제 2 커넥팅 영역은 상기 다수 개의 게이트 트렌치의 제 2 끝단을 다른 것에 연결하며, 상기 제 1 및 제 2 세로 영역은 상기 다수 개의 게이트 트렌치에 의해 규정지어진 액티브 영역이 상기 커넥팅 게이트 트렌치에 의해 완전히 둘러싸여 지는 식으로 상기 제 1 및 제 2 커넥팅 영역을 서로 연결시키는 커넥팅 게이트 트렌치와;
    상기 소스 영역을 접촉시키기 위한 소스 콘택 구조와;
    상기 채널 영역을 접촉시키기 위한 채널 콘택 구조와;
    상기 커넥팅 게이트 트렌치를 접촉시키기 위한 것이며, 전기적 도전 물질로 채워진 상기 커넥팅 게이트 트렌치의 상기 절연체를 통해 콘택 홀을 거쳐 상기 커넥팅 게이트 트렌치의 상기 전기적 도전 물질로 연결되는 게이트 콘택을 포함하여 구성되는 파워 모스 소자.
  2. 파워 모스 소자에 있어서,
    제 1 도핑 형태의 도핑을 갖는 드리프트 영역과;
    상기 제 1 도핑 형태와 상호 보완적인 제 2 도핑 형태의 도핑을 가지며, 상기 드리프트 영역에 인접하는 채널 영역과;
    상기 제 1 도핑 형태의 도핑을 가지며, 상기 채널 영역에 인접하는 소스 영역과;
    상기 파워 모스 소자의 액티브 영역을 규정짓고 상기 소스 영역과 상기 채널 영역을 통해 상기 드리프트 영역으로 뻗어 있으며 다른 것으로부터 공간을 두고 떨어져 있으며, 절연체에 의해 상기 소스 영역과 상기 채널 영역과 상기 드리프트 영역으로부터 전기적으로 절연되어 있는 전기적 도전 물질을 포함하여 구성되는 다수 개의 본질적으로 병렬인 게이트 트렌치와;
    상기 소스 영역과 상기 채널 영역을 통해 상기 드리프트 영역으로 뻗어 있으며, 전기적으로 도전적인 방법으로 게이트 트렌치를 연결하기 위한 것이며, 절연체에 의해 상기 소스 영역과 상기 채널 영역과 상기 드리프트 영역으로부터 전기적으로 절연되어 있는 전기적 도전 물질을 포함하여 구성되며, 상기 파워 모스 소자의 비활성 (non-active) 영역을 둘러싸고 있으며 게이트 트렌치가 없는 주변 부분과, 전기적으로 도전적인 방법으로 상기 주변 부분에 연결된 연장 부분을 포함하여 구성되며, 상기 연장 부분은 전기적으로 도전적인 방법으로 적어도 상기 게이트 트렌치의 일부를 다른 하나로 연결시키는 커넥팅 게이트 트렌치와;
    상기 소스 영역을 접촉시키기 위한 소스 콘택 구조와;
    상기 채널 영역을 접촉시키기 위한 채널 콘택 구조와;
    상기 커넥팅 게이트 트렌치를 접촉시키기 위한 것이며, 기적 도전 물질로 채워진 상기 커넥팅 게이트 트렌치의 상기 절연체를 통해 콘택 홀을 거쳐 상기 커넥팅 게이트 트렌치의 상기 전기적 도전 물질로 연결되는 게이트 콘택을 포함하여 구성되는 파워 모스 소자.
  3. 청구항 1 또는 2에 있어서,
    상기 콘택 홀을 수용하기 위한 상기 커넥팅 게이트 트렌치의 폭은 상기 다수 개의 게이트 트렌치 중 어느 하나의 폭보다 큰 것이 특징인 파워 모스 소자.
  4. 청구항 1 또는 2에 있어서,
    상기 다수 개의 게이트 트렌치 중 어느 하나와 상기 커넥팅 게이트 트렌치 사이의 각도는 본래 90°인 것이 특징인 파워 모스 소자.
  5. 청구항 1에 있어서,
    상기 게이트 콘택은 상기 파워 모스 소자의 마진에 위치하고 단지 부분적으로만 상기 파워 모스 소자의 액티브 영역 위로 뻗어 있는 것이 특징인 파워 모스 소자.
  6. 청구항 2에 있어서,
    상기 게이트 콘택은 본래 상기 파워 모스 소자의 중앙에 위치하고 기껏해야 부분적으로 상기 파워 모스 소자의 액티브 영역 위로 뻗어 있는 것이 특징인 파워 모스 소자.
  7. 청구항 2에 있어서,
    상기 커넥팅 게이트 트렌치의 주변부는 실질적으로 상기 게이트 트렌치에 수직으로 배열되어 있는 두 개의 영역을 포함하고 있으며, 상기 연장 부는 커넥팅 영역과 같은 방향으로 향하는 것이 특징인 파워 모스 소자.
  8. 직사각형 형태를 띤 청구항 2에 다른 파워 모스 소자에 있어서,
    상기 다수 개의 게이트 트렌치는 네 개의 서브그룹을 포함하고 있으며, 각 서브그룹의 게이트 트렌치들은 상기 파워 모스 소자의 마진과 각각 평행하고, 상기 커넥팅 게이트 트렌치 각각에 대한 상기 연장부는 상기 주변의 커넥팅 게이트 트렌치의 방향으로 상기 파워 모스 소자의 상기 직사각형에 비스듬하게 연장되어서 상기 게이트 트렌치를 다른 것에 전기적으로 연결시키는 것이 특징인 파워 모스 소자.
  9. 청구항 1 또는 2에 있어서,
    상기 파워 모스 소자의 액티브 영역을 완전히 둘러싸는 마진 터미네이팅 구조를 더 포함하는 것이 특징인 파워 모스 소자.
  10. 청구항 9에 있어서,
    상기 마진 터미네이팅 구조는 접촉되지 않는 다수 개의 병렬 터미네이팅 트렌치를 포함하고 다른 것과의 거리는 상기 파워 모스 소자의 마진 쪽으로 증가하여 어떤 역 전압 부류를 실행시키는 것이 특징인 파워 모스 소자.
  11. 청구항 9에 있어서,
    상기 마진 터미네이팅 구조는 마진이 상기 소스 영역과 상기 드레인 영역과 상기 채널 영역에 반대되고 절연체에 의해 절연된 도전 물질을 포함하는 터미네이팅 트렌치의 일부를 포함하며, 상기 마진 터미네이팅 구조의 도전 물질은 콘택 홀과 상면 금속물과 콘택 홀을 거쳐 상기 소스 영역과 상기 드레인 영역으로 전기적 도전 방법으로 연결되고, 상기 파워 모스 소자의 상기 마진은 상기 터미네이팅 트렌치로 뻗어 있는 것이 특징인 파워 모스 소자.
  12. 청구항 1 또는 2에 있어서,
    상기 소스 콘택 구조와 상기 채널 콘택 구조는 전기적으로 도전적인 물질로 채워진 공동의 콘택 홀을 포함하고 있으며, 상기 콘택 홀은 상기 소스 영역과 상기 채널 영역이 하나의 콘택에 의해 동일한 전위로 유지될 수 있는 식으로 상기 소스 영역을 통해 상기 채널 영역 쪽으로 뻗어 있는 것이 특징인 파워 모스 소자.
  13. 청구항 1 또는 2에 있어서,
    상기 드리프트 영역과, 상기 채널 영역과, 상기 소스 영역은 상기 제 1 도핑 형태의 도핑을 갖고 강하게 도핑된 기판 층 위에 있는 평면 층인 것이 특징인 파워 모스 소자.
  14. 청구항 1 또는 2에 있어서,
    상기 드리프트 영역과, 상기 채널 영역과, 상기 소스 영역은 상기 제 2 도핑 형태의 도핑을 갖고 강하게 도핑된 기판 층 위에 있는 평면 층인 것이 특징인 파워 모스 소자.
  15. 청구항 12에 있어서,
    상기 콘택 홀을 통한 콘택 홀 주입 때문에, 상기 드리프트 영역과, 상기 채널 영역과, 상기 소스 영역이 상기 파워 모스 소자의 주표면과 평행하지 않은 것이 특징인파워 모스 소자.
  16. 파워 모스 소자 제조 방법에 있어서,
    제 1 도핑 형태의 도핑을 갖는 드리프트 영역과, 상기 제 1 도핑 형태와 상호 보완적인 제 2 도핑 형태의 도핑을 가지며, 상기 드리프트 영역에 인접하는 채널 영역과, 상기 제 1 도핑 형태의 도핑을 가지며, 상기 채널 영역에 인접하는 소스 영역 있는 기판을 제공하는 단계와;
    상기 파워 모스 소자의 액티브 영역을 규정짓고 다른 것으로부터 공간을 두고 떨어져 있는 다수 개의 본질적으로 병렬인 게이트 트렌치를 포토리쏘그래픽으로 제조하고, 상기 게이트 트렌치가 상기 소스 영역과 상기 채널 영역을 통해 상기 드리프트 영역으로 뻗어 있는 식으로 상기 다수 개의 본질적으로 병렬인 게이트 트렌치가 전기적으로 도전적인 방법으로 다른 하나에 연결될 수 있음에 인해 커넥팅 게이트 트렌치를 포토리쏘그래픽으로 제조하되,
    여기서, 상기 커넥팅 게이트 트렌치는 제 1 커넥팅 영역과, 제 2 커넥팅 영역과, 제 1 세로 영역 (longitudinal region)과 제 2 세로 영역을 포함하여 구성되는 주변의 트렌치이며, 상기 제 1 커넥팅 영역은 상기 다수 개의 게이트 트렌치의 제 1 끝단을 다른 것에 연결하고, 상기 제 2 커넥팅 영역은 상기 다수 개의 게이트 트렌치의 제 2 끝단을 다른 것에 연결하며, 상기 제1 및 제 2 세로 영역은 상기 다수 개의 게이트 트렌치에 의해 규정지어진 액티브 영역이 상기 커넥팅 게이트 트렌치에 의해 완전히 둘러싸여 지는 식으로 상기 제 1 및 제 2 커넥팅 영역을 다른것에 연결시키거나,
    또는, 상기 커넥팅 게이트 트렌치는 상기 파워 모스 소자의 비활성 (non-active) 영역을 둘러싸고 있으며 게이트 트렌치가 없는 주변 부분과, 전기적으로 도전적인 방법으로 상기 주변 부분에 연결된 연장 부분을 포함하여 구성되며, 상기 연장 부분은 전기적으로 도전적 방법으로 적어도 상기 게이트 트렌치의 일부를 다른 하나로 연결시키는 단계와;
    상기 소스 영역과 상기 체널 영역과 상기 드리프트 영역으로부터 격리된 도전 물질을 포함하여 구성하기 위해 상기 게이트 트렌치와 상기 커넥팅 게이트 트렌치를 처리하는 단계와;
    상기 소스 영역과 상기 체널 영역과 상기 커넥팅 게이트 트렌치를 접촉시키기 위한 콘택 홀을 포토리쏘그래픽으로 제조하되, 상기 커넥팅 게이트 트렌치는 상기 커넥팅 게이트 트렌치와 결합된 상기 콘택 홀을 거쳐 접촉할 수 있는 단계와;
    상기 콘택 홀을 전기적 도전 물질로 채우는 단계와;
    상기 게이트 콘택과 상기 소스 콘택과 상기 채널 콘택을 포토리쏘그래픽으로 제조하는 단계를 포함하여 구성되는 파워 모스 소자 제조 방법.
  17. 청구항 16에 있어서,
    각각의 포토리쏘그래픽 제조 단계는 마스크를 제조하는 단계와 특정 깊이까지 에칭하는 단계를 포함하는 것이 특징인 파워 모스 소자 제조 방법.
  18. 청구항 16에 있어서,
    기판을 제공하는 단계는 다음의 단계: 즉,
    채널 영역을 상기 제 1 도핑 형태로 도핑된 반도체 기판에 주입시키는 단계와;
    상기 소스 영역을 상기 반도체 기판에 주입시키는 단계를 포함하는 것이 특징인 파워 모스 소자 제조 방법.
  19. 청구항 16에 있어서,
    기판을 제공하는 단계는 다음의 단계: 즉,
    반도체 기판 상에 상기 채널 영역을 에피텍셜로 성장시키는 단계와;
    상기 소스 영역을 상기 에피텍셜로 성장시킨 채널 영역에 주입시키는 단계를 포함하는 것이 특징인 파워 모스 소자 제조 방법.
  20. 청구항 16에 있어서,
    상기 게이트 트렌치와 상기 커넥팅 게이트 트렌치를 포토리쏘그래픽으로 제조하는 단계 다음에, 상기 정제 산화물을 계속적으로 제거하면서 적어도 한번의 정제 산화작용이 수행되는 것이 특징인 파워 모스 소자 제조 방법.
  21. 청구항 16에 있어서,
    상기 게이트 트렌치와 상기 커넥팅 게이트 트렌치를 처리하는 단계는 다음의 단계: 즉,
    상기 절연체를 제조하기 위해 게이트 산화를 수행하는 단계와;
    상기 산화된 트렌치를 상기 도전 물질로 채우는 단계와;
    상기 도전 물질이 상기 트렌치에만 남아 있는 식으로 도전 물질을 제거하는 단계와;
    층간 산화물을 증착시키는 단계를 포함하는 것이 특징인 파워 모스 소자 제조 방법.
  22. 청구항 21에 있어서,
    상기 층간 산화물은 붕산 인 규산염 유리 또는 시래인 (silane) 산화물 또는 산화물과 질화물의 화합물과 같은, 도핑되거나 도핑되지 않은 CVD-산화물을 포함하는 것이 특징인 파워 모스 소자 제조 방법.
  23. 청구항 16에 있어서,
    포토리쏘그래픽 제조 단계와 상기 게이트 트렌치와 상기 커넥팅 게이트 트렌치의 처리 단계에서, 상기 파워 모스 소자의 액티브 영역을 둘러싸는 터미네이팅 트렌치가 적어도 하나 제조되고, 액티브 영역은 상기 다수 개의 게이트 트렌치와 상기 커넥팅 게이트 트렌치에 의해 형성되는 것이 특징인 파워 모스 소자 제조 방법.
  24. 청구항 16에 있어서,
    상기 콘택 홀을 포토리쏘그래픽으로 제조한 후에, 콘택 홀 주입이 수행되어 상기채널 영역으로의 저-저항(low-resistance) 콘택을 할 수 있게 하는 것이 특징인 파워 모스 소자 제조 방법.
  25. 청구항 16에 있어서,
    상기 콘택 홀을 포토리쏘그래픽으로 제조하는 단계 다음에, 또 한번의 콘택 홀 주입이 수행되어 상기 채널 영역과 상기 드리프트 영역의 도핑 프로파일을 변경시키는 것이 특징인 파워 모스 소자 제조 방법.
  26. 청구항 16에 있어서,
    상기 콘택 홀이 도전 물질로 채워지고, 그로 인해 상기 소스 영역과 상기 채널 영역이 단락되고 상기 커넥팅 게이트 트렌치가 접촉되는 것이 특징인 파워 모스 소자 제조 방법.
  27. 청구항 16에 있어서,
    상기 게이트 콘택과, 상기 소스 콘택과, 상기 채널 콘택을 포토리쏘그래픽으로 제조하기 전에, 텅스텐, 알루미늄, 또는 텅스텐과 알루미늄의 화합물을 포함하는 풀 에어리어 메탈 층이 증착되는 것이 특징인 파워 모스 소자 제조 방법.
  28. 청구항 16에 있어서,
    상기 게이트 콘택과, 상기 소스 콘택과, 상기 채널 콘택을 포토리쏘그래픽으로 제조하는 단계에서, 상기 게이트 콘택이 위치하고 있는 상기 커넥팅 게이트 주위의 영역을 제외하고, 상기 파워 모스 소자의 전체 표면 위로 뻗어 있는 소스 콘택이 제조되는 것이 특징인 파워 모스 소자 제조 방법.
  29. 청구항 23에 있어서,
    포토리쏘그래픽 제조 단계와 상기 게이트 트렌치와 상기 커넥팅 게이트 트렌치의 처리 단계에서, 서로 접촉되지 않고 상호간 거리는 상기 파워 모스 소자의 마진 쪽으로 증가하는 다수 개의 터미네이팅 트렌치가 형성되는 것이 특징인 파워 모스 소자 제조 방법.
  30. 청구항 23에 있어서,
    상기 터미네이팅 트렌치는 게이트 트렌치 폭의 5배 내지 25배가 되는 폭을 가지며, 상기 콘택 홀을 포토리쏘그래픽으로 제조하는 단계에서, 하나의 콘택 홀이 상기 터미네이팅 트렌치 옆에 상기 소스 영역과 상기 채널 영역 안에, 그리고 상기 터미네이팅 트렌치의 마진에 있는 전기적으로 도전적인 물질 안에 만들어지며, 상기 게이트 콘택과, 상기 소스 콘택과, 상기 채널 콘택을 포토리쏘그래픽으로 제조하는 단계에서, 상기 터미네이팅 트렌치 안에 있는 상기 콘택 홀과 상기 소스 영역과 상기 채널 영역 안에 있는 상기 콘택 홀 사이에 금속성 연결물이 제조되어 필드-플레이트 같은 구조가 만들어지는 것이 특징인 파워 모스 소자 제조 방법.
  31. 청구항 28에 있어서,
    상기 커넥팅 게이트 트렌치와, 상기 소스 콘택과, 상기 게이트 콘택은 상기 게이트 콘택이 본래 상기 파워 모스 소자의 중앙에 위치해 있는 식으로 배열되는 것이 특징인 파워 모스 소자 제조 방법.
  32. 청구항 16에 있어서,
    상기 게이트 트렌치를 처리하는 단계는 다음의 부단계: 즉,
    상기 게이트 트렌치 안에 게이트 산화물을 제조하는 단계와;
    상기 게이트 산화물 상에 폴리실리콘 층을 증착하는 단계와;
    상기 폴리실리콘 상에 텅스텐을 증착하는 단계와;
    규소 화합화 (silicidation)가 발생하는 식으로 상기 배열을 열처리하는 단계를 포함하는 것이 특징인 파워 모스 소자 제조 방법.
  33. 청구항 16에 있어서,
    기판을 제공하는 단계는:
    제 1 도핑 형태로 도핑된 반도체 기판에 채널 영역을 주입하는 단계와;
    상기 반도체 기판에 상기 소스 영역을 주입하는 단계를 포함하고,
    상기 게이트 콘택과, 상기 소스 콘택과, 상기 채널 콘택을 포토리쏘그래픽으로 제조하는 단계 다음에, 추가로 다음의 단계: 즉,
    상기 게이트 트렌치가 형성된 면과 반대되는 그 면의 상기 반도체 기판을 연마하는단계와;
    연마된 그 면의 상기 반도체 기판에 고농도로 도핑된 영역을 주입시키는 단계와;
    후면 금속물을 증착하여 드레인 콘택을 제조하는 단계를 더 포함하는 것이 특징인 파워 모스 소자 제조 방법.
KR10-2001-7008731A 1999-01-11 1999-01-11 파워 모스 소자 및 그 제조 방법 KR100415490B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP1999/000109 WO2000042665A1 (de) 1999-01-11 1999-01-11 Mos-leistungsbauelement und verfahren zum herstellen desselben

Publications (2)

Publication Number Publication Date
KR20010112238A KR20010112238A (ko) 2001-12-20
KR100415490B1 true KR100415490B1 (ko) 2004-01-24

Family

ID=8167183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7008731A KR100415490B1 (ko) 1999-01-11 1999-01-11 파워 모스 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US6462376B1 (ko)
EP (1) EP1151478B1 (ko)
JP (1) JP3851776B2 (ko)
KR (1) KR100415490B1 (ko)
DE (1) DE59902506D1 (ko)
WO (1) WO2000042665A1 (ko)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838735B1 (en) * 2000-02-24 2005-01-04 International Rectifier Corporation Trench FET with non overlapping poly and remote contact therefor
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
JP4608133B2 (ja) * 2001-06-08 2011-01-05 ルネサスエレクトロニクス株式会社 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
GB0122120D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
JP3701227B2 (ja) * 2001-10-30 2005-09-28 三菱電機株式会社 半導体装置及びその製造方法
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US6784505B2 (en) * 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
KR20090106663A (ko) * 2002-05-10 2009-10-09 에프. 호프만-라 로슈 아게 골다공증 치료 및 예방용 비스포스폰산
KR100878220B1 (ko) * 2002-05-24 2009-01-13 삼성전자주식회사 액정표시장치
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10324754B4 (de) * 2003-05-30 2018-11-08 Infineon Technologies Ag Halbleiterbauelement
GB0312514D0 (en) * 2003-05-31 2003-07-09 Koninkl Philips Electronics Nv Termination structures for semiconductor devices and the manufacture thereof
GB0313857D0 (en) * 2003-06-14 2003-07-23 Koninkl Philips Electronics Nv Trench-gate semiconductor devices
US6987305B2 (en) 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
DE10350684B4 (de) 2003-10-30 2008-08-28 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
DE10353387B4 (de) 2003-11-14 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE10355588B4 (de) * 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
DE102004009602B4 (de) * 2004-02-27 2009-09-17 Infineon Technologies Ag Trench-Transistor
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
JP4721653B2 (ja) * 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
DE102004041892B4 (de) 2004-08-30 2018-08-16 Infineon Technologies Ag Trenchtransistor
JP4414863B2 (ja) * 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4824296B2 (ja) 2004-11-04 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006140372A (ja) * 2004-11-15 2006-06-01 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2006196545A (ja) * 2005-01-11 2006-07-27 Toshiba Corp 半導体装置の製造方法
US20060163650A1 (en) * 2005-01-27 2006-07-27 Ling Ma Power semiconductor device with endless gate trenches
DE102005030638A1 (de) * 2005-06-30 2007-01-11 Infineon Technologies Ag Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
US7943990B2 (en) 2005-08-17 2011-05-17 International Rectifier Corporation Power semiconductor device with interconnected gate trenches
EP1917683A4 (en) * 2005-08-17 2008-11-05 Int Rectifier Corp CIRCUIT SIGNALING DEVICE WITH CONNECTED GATE BITS
CN101506956A (zh) * 2005-08-17 2009-08-12 国际整流器公司 半导体设备的制作方法
EP1935007B1 (en) 2005-09-16 2023-02-22 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
US20080042222A1 (en) * 2006-08-16 2008-02-21 Force Mos Technology Co., Ltd. Trench mosfet with copper metal connections
US7629646B2 (en) * 2006-08-16 2009-12-08 Force Mos Technology Co., Ltd. Trench MOSFET with terraced gate and manufacturing method thereof
US20080042208A1 (en) * 2006-08-16 2008-02-21 Force Mos Technology Co., Ltd. Trench mosfet with esd trench capacitor
JP2008085278A (ja) 2006-09-29 2008-04-10 Ricoh Co Ltd 半導体装置及びその製造方法
DE102006049354B3 (de) * 2006-10-19 2008-06-05 Infineon Technologies Ag Verfahren zur Herstellung eines Anschlusskontakts auf einem Halbleiterkörper
US7872306B2 (en) 2007-01-16 2011-01-18 Fu-Yuan Hsieh Structure of trench MOSFET and method for manufacturing the same
US7745876B2 (en) * 2007-02-21 2010-06-29 Samsung Electronics Co., Ltd. Semiconductor integrated circuit devices including gate patterns having step difference therebetween and a connection line disposed between the gate patterns and methods of fabricating the same
US8445956B2 (en) 2007-02-28 2013-05-21 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and semiconductor device
JP5315638B2 (ja) * 2007-07-24 2013-10-16 サンケン電気株式会社 半導体装置
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US8866255B2 (en) 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US7807576B2 (en) 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
AU2009268619B2 (en) * 2008-07-11 2013-08-22 William R. Benner Jr. Fault protector for opto-electronic devices and associated methods
US20100090274A1 (en) * 2008-10-10 2010-04-15 Force Mos Technology Co. Ltd. Trench mosfet with shallow trench contact
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US20100200912A1 (en) * 2009-02-11 2010-08-12 Force Mos Technology Co. Ltd. Mosfets with terrace irench gate and improved source-body contact
CN101826551B (zh) * 2009-03-03 2012-12-05 M-Mos半导体香港有限公司 具有低栅电阻的沟槽型半导体功率器件及其制备方法
US7800170B1 (en) 2009-07-31 2010-09-21 Alpha & Omega Semiconductor, Inc. Power MOSFET device with tungsten spacer in contact hole and method
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
CN102074561B (zh) * 2009-11-24 2013-05-29 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
US8698232B2 (en) * 2010-01-04 2014-04-15 International Rectifier Corporation Semiconductor device including a voltage controlled termination structure and method for fabricating same
CN102859699B (zh) 2010-03-02 2016-01-06 维西埃-硅化物公司 制造双栅极装置的结构和方法
US20120091516A1 (en) * 2010-04-15 2012-04-19 Robert Kuo-Chang Yang Lateral Floating Coupled Capacitor Device Termination Structures
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
EP2421044B1 (en) 2010-08-16 2015-07-29 Nxp B.V. Edge Termination Region for Semiconductor Device
JP5654818B2 (ja) * 2010-09-27 2015-01-14 ルネサスエレクトロニクス株式会社 パワー系半導体装置の製造方法
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
CN103688363B (zh) 2011-05-18 2017-08-04 威世硅尼克斯公司 半导体器件
US8803251B2 (en) * 2011-07-19 2014-08-12 Alpha And Omega Semiconductor Incorporated Termination of high voltage (HV) devices with new configurations and methods
WO2013035818A1 (ja) 2011-09-08 2013-03-14 富士電機株式会社 半導体装置
JP2014060361A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 半導体装置
JP2015204374A (ja) * 2014-04-14 2015-11-16 株式会社ジェイテクト 半導体装置
JP2015204375A (ja) 2014-04-14 2015-11-16 株式会社ジェイテクト 半導体装置
TWI555208B (zh) 2014-05-20 2016-10-21 力祥半導體股份有限公司 線型架構之功率半導體元件
WO2016028943A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Electronic circuit
US9711635B1 (en) * 2016-03-23 2017-07-18 Sanken Electric Co., Ltd. Semiconductor device
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
TWI791871B (zh) * 2019-07-19 2023-02-11 力晶積成電子製造股份有限公司 通道全環繞半導體裝置及其製造方法
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0205639A1 (en) * 1985-06-25 1986-12-30 Eaton Corporation Bidirectional power fet with substrate referenced shield
JPH0324765A (ja) * 1989-06-22 1991-02-01 Toyota Autom Loom Works Ltd 半導体装置
GB9216599D0 (en) * 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
US5316959A (en) 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
JPH08186258A (ja) * 1995-01-06 1996-07-16 Hitachi Ltd 半導体装置およびその製法
US5567634A (en) * 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5763915A (en) 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
GB9604764D0 (en) * 1996-03-06 1996-05-08 Leslie Jonathan L Semiconductor device fabrication
US6124612A (en) * 1998-01-15 2000-09-26 Siemens Aktiengesellschaft FET with source-substrate connection and method for producing the FET
JPH11330458A (ja) * 1998-05-08 1999-11-30 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20010112238A (ko) 2001-12-20
DE59902506D1 (de) 2002-10-02
EP1151478B1 (de) 2002-08-28
WO2000042665A1 (de) 2000-07-20
EP1151478A1 (de) 2001-11-07
JP2003515915A (ja) 2003-05-07
US6462376B1 (en) 2002-10-08
JP3851776B2 (ja) 2006-11-29

Similar Documents

Publication Publication Date Title
KR100415490B1 (ko) 파워 모스 소자 및 그 제조 방법
CN104157688B (zh) 具有槽屏蔽电极结构的半导体器件
US6737704B1 (en) Transistor and method of manufacturing the same
US7186618B2 (en) Power transistor arrangement and method for fabricating it
CN101740622B (zh) 用于半导体器件的屏蔽电极结构和方法
US7224022B2 (en) Vertical type semiconductor device and method of manufacturing the same
KR100976526B1 (ko) 반도체 디바이스 및 반도체 디바이스 제조 방법
CN101740612B (zh) 用于具有槽屏蔽电极的半导体器件的接触结构和方法
KR100271721B1 (ko) 6 단계의 마스킹 공정을 이용한 이중 확산형 금속 산화물 실리콘(dmos) 트랜지스터 제조방법
US8030705B2 (en) Semiconductor device and method of fabricating the same
US6236099B1 (en) Trench MOS device and process for radhard device
US5382536A (en) Method of fabricating lateral DMOS structure
JP2001044435A (ja) 高導電性トレンチ構造
JP2005510881A (ja) オン抵抗が向上されたトレンチ金属酸化膜半導体電界効果トランジスタデバイス
JP2004521479A (ja) ゲート電荷を低減したトレンチ金属酸化膜半導体電界効果トランジスタ
JP2005510881A5 (ko)
JP2005508083A (ja) ドレインコンタクトが改善されたトレンチ二重拡散金属酸化膜半導体デバイス
US6693011B2 (en) Power MOS element and method for producing the same
CN111509035B (zh) 低成本高性能沟槽型功率半导体器件及其制备方法
JP2008529279A (ja) パワーダイオードを包含する集積回路
US6160288A (en) Vertical type misfet having improved pressure resistance
US6087224A (en) Manufacture of trench-gate semiconductor devices
EP1162665A2 (en) Trench gate MIS device and method of fabricating the same
JPH0244154B2 (ko)
JP2000260990A (ja) 高電圧素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061219

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee