JP2001044435A - 高導電性トレンチ構造 - Google Patents
高導電性トレンチ構造Info
- Publication number
- JP2001044435A JP2001044435A JP2000199084A JP2000199084A JP2001044435A JP 2001044435 A JP2001044435 A JP 2001044435A JP 2000199084 A JP2000199084 A JP 2000199084A JP 2000199084 A JP2000199084 A JP 2000199084A JP 2001044435 A JP2001044435 A JP 2001044435A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- layer
- gate
- conductivity
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 27
- 239000010937 tungsten Substances 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000003989 dielectric material Substances 0.000 claims abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 5
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 18
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000003870 refractory metal Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000002243 precursor Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000005275 alloying Methods 0.000 claims description 5
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 1
- 238000002844 melting Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000001351 cycling effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 240000004050 Pentaglottis sempervirens Species 0.000 description 2
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 241000905957 Channa melasoma Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910008284 Si—F Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
Abstract
(57)【要約】
【課題】 低抵抗ゲートおよび高速スイッチングを実現
するトレンチ型ＭＯＳＦＥＴ等のためのトレンチを提供
する。 【解決手段】 本発明は高融点金属等の高伝導度材料で
充填されたトレンチ構造を提供する。トレンチはまず、
二酸化シリコン等の誘電体材料によってライニングされ
る。次に、ポリシリコン層が前記誘電体層の上に形成さ
れ、応力軽減のためのバッファ作用を提供する。本トレ
ンチは次に、タングステン等の高融点金属で本質的に充
填される。
するトレンチ型ＭＯＳＦＥＴ等のためのトレンチを提供
する。 【解決手段】 本発明は高融点金属等の高伝導度材料で
充填されたトレンチ構造を提供する。トレンチはまず、
二酸化シリコン等の誘電体材料によってライニングされ
る。次に、ポリシリコン層が前記誘電体層の上に形成さ
れ、応力軽減のためのバッファ作用を提供する。本トレ
ンチは次に、タングステン等の高融点金属で本質的に充
填される。
Description
【０００１】
【発明の属する技術分野】本発明は一般的に半導体デバ
イスおよびプロセスに関するものであって、詳細には、
例えばトレンチ型金属半導体電界効果トランジスタ（Ｍ
ＯＳＦＥＴ）で使用されるトレンチ構造とその製造方法
とに関する。
イスおよびプロセスに関するものであって、詳細には、
例えばトレンチ型金属半導体電界効果トランジスタ（Ｍ
ＯＳＦＥＴ）で使用されるトレンチ構造とその製造方法
とに関する。
【０００２】
【従来の技術】図１はｎチャネルのトレンチ型ＭＯＳＦ
ＥＴの一部分の簡略化した断面である。トレンチ１０
は、ゲート誘電体として働く二酸化シリコン等の電気的
に絶縁性の材料１２でライニングされる。次にそれは、
トランジスタのゲート端子を提供するポリシリコン等の
導電性材料１４で充填される。トレンチは、デバイスの
基板を貫通して電気的コンタクトを設けられるｎ形ドレ
イン領域１６中へ延びている。ｐ形ウエルまたはボディ
領域１５が基板の上に形成され、ｎ形ソース領域１８が
図示のようにトレンチ１０のいずれかの側に形成され
る。こうして、ゲート１４に隣接し、ソース１８とドレ
イン１６との間のチャネル領域２０中にＭＯＳトランジ
スタの能動領域が形成される。
ＥＴの一部分の簡略化した断面である。トレンチ１０
は、ゲート誘電体として働く二酸化シリコン等の電気的
に絶縁性の材料１２でライニングされる。次にそれは、
トランジスタのゲート端子を提供するポリシリコン等の
導電性材料１４で充填される。トレンチは、デバイスの
基板を貫通して電気的コンタクトを設けられるｎ形ドレ
イン領域１６中へ延びている。ｐ形ウエルまたはボディ
領域１５が基板の上に形成され、ｎ形ソース領域１８が
図示のようにトレンチ１０のいずれかの側に形成され
る。こうして、ゲート１４に隣接し、ソース１８とドレ
イン１６との間のチャネル領域２０中にＭＯＳトランジ
スタの能動領域が形成される。
【０００３】トレンチ型トランジスタは、電源管理回
路、ハードディスク駆動回路等の電力応用にしばしば使
用される。論理用のＭＯＳＦＥＴが２−５Ｖで動作する
のとは対照的に、トレンチ型トランジスタは１２−１０
０Ｖで動作する。トレンチ型トランジスタのゲートはト
レンチの深さに比例するのであるが、トレンチ型トラン
ジスタの電流処理能力を改善するために比較的幅広く作
られる。トレンチ型トランジスタの図1に示される部分
は、それがダイの上で繰り返されるデバイス部分を含む
ためセルと呼ばれることが多い。例えば電力用ＭＯＳＦ
ＥＴ中のトレンチは、図２に示されるような閉じたセル
構造をなすグリッド・パターン、図３に示されるような
開いたセル構造をなすストライプ・パターン、あるいは
六角形パターンのようなその他のパターンのいずれかに
配置されるのが普通である。ダイの基板はセルのための
共通ドレイン端子として働き、すべてのソース端子は一
緒につながれ、またすべてのゲート端子も一緒につなが
れて、１つの大きいトレンチ型ＭＯＳＦＥＴを構成して
いる。
路、ハードディスク駆動回路等の電力応用にしばしば使
用される。論理用のＭＯＳＦＥＴが２−５Ｖで動作する
のとは対照的に、トレンチ型トランジスタは１２−１０
０Ｖで動作する。トレンチ型トランジスタのゲートはト
レンチの深さに比例するのであるが、トレンチ型トラン
ジスタの電流処理能力を改善するために比較的幅広く作
られる。トレンチ型トランジスタの図1に示される部分
は、それがダイの上で繰り返されるデバイス部分を含む
ためセルと呼ばれることが多い。例えば電力用ＭＯＳＦ
ＥＴ中のトレンチは、図２に示されるような閉じたセル
構造をなすグリッド・パターン、図３に示されるような
開いたセル構造をなすストライプ・パターン、あるいは
六角形パターンのようなその他のパターンのいずれかに
配置されるのが普通である。ダイの基板はセルのための
共通ドレイン端子として働き、すべてのソース端子は一
緒につながれ、またすべてのゲート端子も一緒につなが
れて、１つの大きいトレンチ型ＭＯＳＦＥＴを構成して
いる。
【０００４】
【発明の解決しようとする課題】多くの応用において、
トレンチ型ＭＯＳＦＥＴの重要な動作特性はそのスイッ
チング速度である。トレンチ型ＭＯＳＦＥＴのスイッチ
ング速度を最大化するためには、それのゲート材料の抵
抗率を最小化することが望ましい。大型の電力用ＭＯＳ
ＦＥＴのためのダイの寸法やトレンチの深さが増大する
につれて、トレンチの長さに亘ってゲート電荷が分布す
る速度が関心事となる。大型のトレンチ型ＭＯＳＦＥＴ
用のゲート抵抗率を下げるために、トレンチはより短い
セグメントに分割されるのが普通であり、ゲートの金属
コンタクトはダイの表面に広がって分散される。図４は
ダイの平面図であり、開いたセル方式の大型トレンチ型
電力用ＭＯＳＦＥＴのためのゲートおよびソース配線を
示している。典型的には金属（例えばアルミニウム）で
できたゲートはボンディング・ワイヤ４０２を受け取る
ボンディング・パッド領域４００、ダイ表面を横切って
並行に延びるゲート・バス４０４を含んでいる。ゲート
・バス４０４はゲートのバイアス電圧をトレンチ４０６
へ分配するもので、分かり易いようにそのうちの数個だ
けを示している。従って、ゲート・バイアス電圧を伝搬
させるために、典型的にはポリシリコンである各トレン
チ内部のゲート材料に依存する代わりに、金属バス４０
４はゲート電荷をダイを横切って遠い端のトレンチまで
高速かつより均一に分配することを確実にする。このよ
うに、ゲート・バス４０４は、ゲートのボンディング・
パッド４０２からダイを横切って能動ゲートまでの低抵
抗経路を提供し、ＭＯＳＦＥＴのスイッチング速度を改
善する。
トレンチ型ＭＯＳＦＥＴの重要な動作特性はそのスイッ
チング速度である。トレンチ型ＭＯＳＦＥＴのスイッチ
ング速度を最大化するためには、それのゲート材料の抵
抗率を最小化することが望ましい。大型の電力用ＭＯＳ
ＦＥＴのためのダイの寸法やトレンチの深さが増大する
につれて、トレンチの長さに亘ってゲート電荷が分布す
る速度が関心事となる。大型のトレンチ型ＭＯＳＦＥＴ
用のゲート抵抗率を下げるために、トレンチはより短い
セグメントに分割されるのが普通であり、ゲートの金属
コンタクトはダイの表面に広がって分散される。図４は
ダイの平面図であり、開いたセル方式の大型トレンチ型
電力用ＭＯＳＦＥＴのためのゲートおよびソース配線を
示している。典型的には金属（例えばアルミニウム）で
できたゲートはボンディング・ワイヤ４０２を受け取る
ボンディング・パッド領域４００、ダイ表面を横切って
並行に延びるゲート・バス４０４を含んでいる。ゲート
・バス４０４はゲートのバイアス電圧をトレンチ４０６
へ分配するもので、分かり易いようにそのうちの数個だ
けを示している。従って、ゲート・バイアス電圧を伝搬
させるために、典型的にはポリシリコンである各トレン
チ内部のゲート材料に依存する代わりに、金属バス４０
４はゲート電荷をダイを横切って遠い端のトレンチまで
高速かつより均一に分配することを確実にする。このよ
うに、ゲート・バス４０４は、ゲートのボンディング・
パッド４０２からダイを横切って能動ゲートまでの低抵
抗経路を提供し、ＭＯＳＦＥＴのスイッチング速度を改
善する。
【０００５】しかし、ダイを横切ってゲート電極をバス
接続することによってもたらされるスイッチング速度の
改善は、ソース電極の抵抗率増大という犠牲を強いられ
る。これは、ダイの表面を覆う１層の隣接した金属層を
有する代わりに、ゲートをバス接続するためにソース金
属層をいくつかの区分４０８に分割しなければならない
ためである。ソース抵抗率が高くなることによって、電
力用ＭＯＳＦＥＴのもう一つの速度に敏感な動作特性で
あるＭＯＳＦＥＴのドレインからソースへのオン抵抗Ｒ
DSonに悪影響が及ぶ。
接続することによってもたらされるスイッチング速度の
改善は、ソース電極の抵抗率増大という犠牲を強いられ
る。これは、ダイの表面を覆う１層の隣接した金属層を
有する代わりに、ゲートをバス接続するためにソース金
属層をいくつかの区分４０８に分割しなければならない
ためである。ソース抵抗率が高くなることによって、電
力用ＭＯＳＦＥＴのもう一つの速度に敏感な動作特性で
あるＭＯＳＦＥＴのドレインからソースへのオン抵抗Ｒ
DSonに悪影響が及ぶ。
【０００６】従って、ＲDSonに悪影響を及ぼさないで、
低抵抗のゲートおよびより高速のスイッチングを実現す
るトレンチ型ＭＯＳＦＥＴ等の応用のために、低抵抗率
の材料で充填されたトレンチを作製することが望まし
い。
低抵抗のゲートおよびより高速のスイッチングを実現す
るトレンチ型ＭＯＳＦＥＴ等の応用のために、低抵抗率
の材料で充填されたトレンチを作製することが望まし
い。
【０００７】
【課題を解決するための手段】本発明は、例えば低抵抗
率および高速スイッチング速度を有するＭＯＳＦＥＴゲ
ート端子を形成するために、高融点金属で本質的に充填
されたトレンチ構造を提供する。本発明に従うトレンチ
・プロセスで作製されるトレンチ型トランジスタは、低
いゲート漏れ電流を保持しながら、より高速のスイッチ
ングのためのより低いゲート抵抗率を示す。ゲート材料
の抵抗率がより低くなることによって、ダイ表面でのゲ
ート・コンタクト金属をバス接続する必要がなくなる。
このことは翻って、最適なＲDSonのための単一の矩形の
隣接したソース・コンタクト層を許容する。
率および高速スイッチング速度を有するＭＯＳＦＥＴゲ
ート端子を形成するために、高融点金属で本質的に充填
されたトレンチ構造を提供する。本発明に従うトレンチ
・プロセスで作製されるトレンチ型トランジスタは、低
いゲート漏れ電流を保持しながら、より高速のスイッチ
ングのためのより低いゲート抵抗率を示す。ゲート材料
の抵抗率がより低くなることによって、ダイ表面でのゲ
ート・コンタクト金属をバス接続する必要がなくなる。
このことは翻って、最適なＲDSonのための単一の矩形の
隣接したソース・コンタクト層を許容する。
【０００８】
【発明の実施の形態】特別な実施の形態では、トレンチ
およびゲート誘電体層の形成後に、例えばポリシリコン
のバッファ層がゲート誘電体層を覆って形成される。次
にタングステン等の高融点金属が、例えば六フッ化タン
グステンを用いた低圧化学的気相堆積（ＬＰＣＶＤ）法
によってバッファ用ポリシリコン層を覆って堆積され
る。バッファ用ポリシリコン層はゲート誘電体層中に存
在する応力を軽減し、ゲート漏れ電流を減らす。ゲート
材料として金属を使用することはバッファ用ポリに対す
るドーピングの必要性を減らす。この結果、ｎチャネル
のトレンチ型ＭＯＳＦＥＴのゲート漏れ電流が減少し、
またｐチャネルのトレンチ型ＭＯＳＦＥＴでのホウ素突
き抜け（Ｂｏｒｏｎ ｐｅｎｅｔｒａｔｉｏｎ）のよう
な高エネルギー打ち込みに付随する問題が解消する。
およびゲート誘電体層の形成後に、例えばポリシリコン
のバッファ層がゲート誘電体層を覆って形成される。次
にタングステン等の高融点金属が、例えば六フッ化タン
グステンを用いた低圧化学的気相堆積（ＬＰＣＶＤ）法
によってバッファ用ポリシリコン層を覆って堆積され
る。バッファ用ポリシリコン層はゲート誘電体層中に存
在する応力を軽減し、ゲート漏れ電流を減らす。ゲート
材料として金属を使用することはバッファ用ポリに対す
るドーピングの必要性を減らす。この結果、ｎチャネル
のトレンチ型ＭＯＳＦＥＴのゲート漏れ電流が減少し、
またｐチャネルのトレンチ型ＭＯＳＦＥＴでのホウ素突
き抜け（Ｂｏｒｏｎ ｐｅｎｅｔｒａｔｉｏｎ）のよう
な高エネルギー打ち込みに付随する問題が解消する。
【０００９】従って、１つの実施の形態で本発明は、基
板中に形成されたトレンチ、前記トレンチの少なくとも
１つの壁をライニングして誘電体層を形成する誘電体材
料、前記誘電体層の上に形成された、第１の伝導度を有
するバッファ層、および前記バッファ層に隣接しそれに
対して電気的につながれて形成された、前記第１の伝導
度よりも高い第２の伝導度を有する高伝導度層、を含む
トレンチ構造を提供する。
板中に形成されたトレンチ、前記トレンチの少なくとも
１つの壁をライニングして誘電体層を形成する誘電体材
料、前記誘電体層の上に形成された、第１の伝導度を有
するバッファ層、および前記バッファ層に隣接しそれに
対して電気的につながれて形成された、前記第１の伝導
度よりも高い第２の伝導度を有する高伝導度層、を含む
トレンチ構造を提供する。
【００１０】より具体的な実施の形態では、本発明は、
シリコン基板中に形成されたトレンチ、前記トレンチの
側壁および底面をライニングするゲート酸化物層、前記
ゲート酸化物層をライニングするポリシリコンのバッフ
ァ層、および前記トレンチの中心部分を充填する金属層
を含むトレンチ型の金属酸化物半導体電界効果トランジ
スタ（ＭＯＳＦＥＴ）を提供する。
シリコン基板中に形成されたトレンチ、前記トレンチの
側壁および底面をライニングするゲート酸化物層、前記
ゲート酸化物層をライニングするポリシリコンのバッフ
ァ層、および前記トレンチの中心部分を充填する金属層
を含むトレンチ型の金属酸化物半導体電界効果トランジ
スタ（ＭＯＳＦＥＴ）を提供する。
【００１１】更に別の実施の形態では、本発明は基板中
にトレンチ構造を作製するための方法であって、（ａ）
前記基板中にトレンチを形成する工程、（ｂ）前記トレ
ンチをライニングするように誘電体層を形成する工程、
（ｃ）前記トレンチの第１部分を充填するために前記誘
電体層の上に、第１の電気的伝導度を有するバッファ材
料の層を形成する工程、および、（ｄ）前記トレンチの
第２部分を、前記第１の電気的伝導度よりも大きい第２
の電気的伝導度を有する高伝導度材料で充填する工程、
を含む方法を提供する。
にトレンチ構造を作製するための方法であって、（ａ）
前記基板中にトレンチを形成する工程、（ｂ）前記トレ
ンチをライニングするように誘電体層を形成する工程、
（ｃ）前記トレンチの第１部分を充填するために前記誘
電体層の上に、第１の電気的伝導度を有するバッファ材
料の層を形成する工程、および、（ｄ）前記トレンチの
第２部分を、前記第１の電気的伝導度よりも大きい第２
の電気的伝導度を有する高伝導度材料で充填する工程、
を含む方法を提供する。
【００１２】以下の詳細な説明および添付図面は、本発
明の高融点金属ゲートのトレンチ型ＭＯＳＦＥＴの性質
および特徴をより良く理解する助けとなろう。
明の高融点金属ゲートのトレンチ型ＭＯＳＦＥＴの性質
および特徴をより良く理解する助けとなろう。
【００１３】
【実施例】本発明は、優れた動作特性、具体的にはより
高速のゲート・スイッチングおよびより低いＲDSonを示
す、例えば二重拡散の電力用トランジスタ（ＤＭＯＳ）
で使用するためのトレンチ構造を提供する。これらの特
徴は、本質的に高融点金属等の高伝導度材料で構成され
るゲート材料を使用してトレンチ構造を作製することに
よって得られる。本発明に従うトレンチ構造はトレンチ
型ＭＯＳＦＥＴに関して説明するが、同様な特徴はトレ
ンチ・キャパシタ等のその他の半導体構造においても得
られることを理解されるべきである。
高速のゲート・スイッチングおよびより低いＲDSonを示
す、例えば二重拡散の電力用トランジスタ（ＤＭＯＳ）
で使用するためのトレンチ構造を提供する。これらの特
徴は、本質的に高融点金属等の高伝導度材料で構成され
るゲート材料を使用してトレンチ構造を作製することに
よって得られる。本発明に従うトレンチ構造はトレンチ
型ＭＯＳＦＥＴに関して説明するが、同様な特徴はトレ
ンチ・キャパシタ等のその他の半導体構造においても得
られることを理解されるべきである。
【００１４】図５を参照すると、本発明の１つの実施の
形態に従う低抵抗のゲートを備えるｎチャネルのトレン
チ型トランジスタ例５００の一部分の簡略化した断面が
示されている。各トレンチは二酸化シリコン（ゲート酸
化物）５０２のような誘電体材料の薄い層でライニング
され、次にバッファ層５０４および高伝導度の中心部分
５０６で充填される。バッファ層５０４は好ましくはド
ープされたポリシリコンを含み、また高伝導度の中心部
分５０６はタングステン等の高融点金属を含む。もしこ
のトレンチが後続のプロセスで温度サイクルを施されれ
ば、ポリシリコンとタングステンの界面にはタングステ
ン・ポリサイド（ＷＳｉx）５１２の層が形成されよ
う。ここで用いられる“ポリサイド”という用語はポリ
サイドの他にシリサイドも含んでいることを理解される
べきである。誘電体層５０８がゲート領域を覆い、ゲー
トをソース金属層５１０から電気的に分離する。ゲート
はゲート・バスまたは端子領域５１２へ電気的につなが
れる。ゲートの高伝導度の中心部分はゲート・バスから
能動ゲート領域への低抵抗経路を提供する。
形態に従う低抵抗のゲートを備えるｎチャネルのトレン
チ型トランジスタ例５００の一部分の簡略化した断面が
示されている。各トレンチは二酸化シリコン（ゲート酸
化物）５０２のような誘電体材料の薄い層でライニング
され、次にバッファ層５０４および高伝導度の中心部分
５０６で充填される。バッファ層５０４は好ましくはド
ープされたポリシリコンを含み、また高伝導度の中心部
分５０６はタングステン等の高融点金属を含む。もしこ
のトレンチが後続のプロセスで温度サイクルを施されれ
ば、ポリシリコンとタングステンの界面にはタングステ
ン・ポリサイド（ＷＳｉx）５１２の層が形成されよ
う。ここで用いられる“ポリサイド”という用語はポリ
サイドの他にシリサイドも含んでいることを理解される
べきである。誘電体層５０８がゲート領域を覆い、ゲー
トをソース金属層５１０から電気的に分離する。ゲート
はゲート・バスまたは端子領域５１２へ電気的につなが
れる。ゲートの高伝導度の中心部分はゲート・バスから
能動ゲート領域への低抵抗経路を提供する。
【００１５】高伝導度層５０６とゲート酸化物層５０２
が直接接触すればゲート酸化物中に応力が発生し、その
ためにゲート酸化物層の降伏強度が低下するかもしれな
い。更にゲート漏れ電流ＩGSSも恐らく増加するであろ
う。バッファ層５０４はゲート酸化物層５０２の誘電的
な強度を保持し、ゲート酸化物層５０２と高伝導度ゲー
ト材料５０６との間の接着を促進して剥離を防止する効
果を持つ。現状の技術では、バッファ層５０４は約２，
０００ないし３，０００Åの厚さを有する。
が直接接触すればゲート酸化物中に応力が発生し、その
ためにゲート酸化物層の降伏強度が低下するかもしれな
い。更にゲート漏れ電流ＩGSSも恐らく増加するであろ
う。バッファ層５０４はゲート酸化物層５０２の誘電的
な強度を保持し、ゲート酸化物層５０２と高伝導度ゲー
ト材料５０６との間の接着を促進して剥離を防止する効
果を持つ。現状の技術では、バッファ層５０４は約２，
０００ないし３，０００Åの厚さを有する。
【００１６】本発明に従う例示のｎチャネル金属ゲート
のトレンチ型ＭＯＳＦＥＴを作製する好適な方法につい
て、以下に図６Ａないし図６Ｄに示される断面図および
図７のプロセス・フロー図を参照しながら説明する。ｎ
チャネル・トランジスタを取り上げるのは単に説明の便
宜上の理由からであって、同じ特徴は本発明の原理的な
教えに従って作製されるｐチャネルＭＯＳＦＥＴに関し
ても得られることを理解されたい。図６Ａを参照する
と、トレンチ６０２の形成まで進んだ基板６００の一部
分の断面例が示されている。ここには、ｐウエル６０
４、高濃度ボディ６０６、ソース領域６０８、およびセ
ル終端ウエル６１０を形成する各種工程が含まれる。更
に、トレンチ６０２は基板中に形成されており、薄い誘
電体層６１２がそのトレンチをライニングしている。誘
電体層６１２はゲート誘電体として機能し典型的には二
酸化シリコンを含むが、窒化物や酸・窒化物のようなそ
の他の誘電体材料を含むこともできる。この時点までの
基板の処理を行うこれらあるいは同様な工程を実行する
ために、異なる多数のウエルまたはボディ構造を使用す
るトレンチ・プロセスを含む複数の既知のトレンチ・プ
ロセスのうちの任意のものを採用しても構わないことを
理解されたい。これらの工程を説明する好適なトレンチ
型ＭＯＳＦＥＴプロセスの例は、ここにその全体を参照
として引用する、“電界効果トランジスタおよびその製
造方法（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔ
ｏｒ ａｎｄ Ｍｅｔｈｏｄ ｏｆ ｉｔｓ Ｍａｎｕ
ｆａｃｔｕｒｅ）”と題する共同譲渡された特許出願第
０８／９７０，２２１号に見出すことができる。
のトレンチ型ＭＯＳＦＥＴを作製する好適な方法につい
て、以下に図６Ａないし図６Ｄに示される断面図および
図７のプロセス・フロー図を参照しながら説明する。ｎ
チャネル・トランジスタを取り上げるのは単に説明の便
宜上の理由からであって、同じ特徴は本発明の原理的な
教えに従って作製されるｐチャネルＭＯＳＦＥＴに関し
ても得られることを理解されたい。図６Ａを参照する
と、トレンチ６０２の形成まで進んだ基板６００の一部
分の断面例が示されている。ここには、ｐウエル６０
４、高濃度ボディ６０６、ソース領域６０８、およびセ
ル終端ウエル６１０を形成する各種工程が含まれる。更
に、トレンチ６０２は基板中に形成されており、薄い誘
電体層６１２がそのトレンチをライニングしている。誘
電体層６１２はゲート誘電体として機能し典型的には二
酸化シリコンを含むが、窒化物や酸・窒化物のようなそ
の他の誘電体材料を含むこともできる。この時点までの
基板の処理を行うこれらあるいは同様な工程を実行する
ために、異なる多数のウエルまたはボディ構造を使用す
るトレンチ・プロセスを含む複数の既知のトレンチ・プ
ロセスのうちの任意のものを採用しても構わないことを
理解されたい。これらの工程を説明する好適なトレンチ
型ＭＯＳＦＥＴプロセスの例は、ここにその全体を参照
として引用する、“電界効果トランジスタおよびその製
造方法（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔ
ｏｒ ａｎｄ Ｍｅｔｈｏｄ ｏｆ ｉｔｓ Ｍａｎｕ
ｆａｃｔｕｒｅ）”と題する共同譲渡された特許出願第
０８／９７０，２２１号に見出すことができる。
【００１７】図６Ｂを参照すると、ゲート誘電体層６１
２の形成後、厚い酸化物領域６１８によって基板から分
離された終端領域６１６を含む基板の上にポリシリコン
６１４の層が堆積される。ここで用いられる“ポリシリ
コン”という用語はポリシリコンおよびアモルファス・
シリコンを含むことを理解されたい。ポリシリコン層６
１４は従来のドーピング・プロセス、例えばｎ形ポリ
（ｎチャネル・トランジスタ）にはＰＯＣｌ3、ｐチャ
ネルまたはｎチャネル・トランジスタのためのそれぞれ
ｐ形（例えばホウ素）またはｎ形（例えばリン）の打ち
込み、またはｎまたはｐ形ドーパントのその場ドーピン
グを用いてドープされる。各寸法の大きさの例は、例え
ば、トレンチの初期幅として約１μｍ、ゲート酸化物の
厚さとして約５００Å、そしてポリシリコンの厚さとし
て約３０００Åである。
２の形成後、厚い酸化物領域６１８によって基板から分
離された終端領域６１６を含む基板の上にポリシリコン
６１４の層が堆積される。ここで用いられる“ポリシリ
コン”という用語はポリシリコンおよびアモルファス・
シリコンを含むことを理解されたい。ポリシリコン層６
１４は従来のドーピング・プロセス、例えばｎ形ポリ
（ｎチャネル・トランジスタ）にはＰＯＣｌ3、ｐチャ
ネルまたはｎチャネル・トランジスタのためのそれぞれ
ｐ形（例えばホウ素）またはｎ形（例えばリン）の打ち
込み、またはｎまたはｐ形ドーパントのその場ドーピン
グを用いてドープされる。各寸法の大きさの例は、例え
ば、トレンチの初期幅として約１μｍ、ゲート酸化物の
厚さとして約５００Å、そしてポリシリコンの厚さとし
て約３０００Åである。
【００１８】次に、図６Ｃに示されるように、ポリ６１
４を覆って、金属６２０などの高伝導度材料の層が堆積
される。高伝導度材料６２０の層は、タングステン、チ
タン、白金、銅等の任意の種類の高融点金属でよい。こ
こでは説明の便宜上、タングステンを用いている。金属
形成工程は、前駆体として六フッ化タングステン（ＷＦ
6）のようなフッ化物を含む化合物を用いる低圧化学的
気相堆積（ＬＰＣＶＤ）法を用いて実行されることが望
ましい。その他の方法、例えば物理的気相堆積（スパッ
タリング）後にシンタリングを行う方法を用いてもよい
が、ＬＰＣＶＤは低い付着係数を示し、その結果非常に
等角的な堆積が行われ、ボイドの無いトレンチの充填が
信頼性高く行える。更に、タングステンの形成で用いら
れる前駆体の反応から生ずるフッ素がポリシリコン６１
４中を移動してバルク・シリコンとゲート酸化物６１２
との界面に析出して、ゲート酸化物の表面を保護するＳ
ｉ−Ｆのボンドを生成すると信じられている。Ｓｉ−Ｆ
ボンドは典型的には良く知られたＳｉ−Ｈボンドよりも
強く、そのためフッ素化処理されたゲート誘電体層はよ
り安定且つ丈夫で、応力のために漏れ電流を生ずる可能
性が小さい。ＬＰＣＶＤ堆積法は、例えば、約０．１な
いし０．５Ｔｏｒｒの間で実行できる。
４を覆って、金属６２０などの高伝導度材料の層が堆積
される。高伝導度材料６２０の層は、タングステン、チ
タン、白金、銅等の任意の種類の高融点金属でよい。こ
こでは説明の便宜上、タングステンを用いている。金属
形成工程は、前駆体として六フッ化タングステン（ＷＦ
6）のようなフッ化物を含む化合物を用いる低圧化学的
気相堆積（ＬＰＣＶＤ）法を用いて実行されることが望
ましい。その他の方法、例えば物理的気相堆積（スパッ
タリング）後にシンタリングを行う方法を用いてもよい
が、ＬＰＣＶＤは低い付着係数を示し、その結果非常に
等角的な堆積が行われ、ボイドの無いトレンチの充填が
信頼性高く行える。更に、タングステンの形成で用いら
れる前駆体の反応から生ずるフッ素がポリシリコン６１
４中を移動してバルク・シリコンとゲート酸化物６１２
との界面に析出して、ゲート酸化物の表面を保護するＳ
ｉ−Ｆのボンドを生成すると信じられている。Ｓｉ−Ｆ
ボンドは典型的には良く知られたＳｉ−Ｈボンドよりも
強く、そのためフッ素化処理されたゲート誘電体層はよ
り安定且つ丈夫で、応力のために漏れ電流を生ずる可能
性が小さい。ＬＰＣＶＤ堆積法は、例えば、約０．１な
いし０．５Ｔｏｒｒの間で実行できる。
【００１９】図６Ｄは、ポリシリコン／タングステンの
エッチング後、レジスト剥離前の基板６００の簡略化し
た断面である。終端領域６１６を覆うポリシリコン６１
４およびゲート・タングステン６２０を保護するように
フォトレジスト６２２の層がパターニングされている。
この場所からタングステンおよびポリシリコンを除去す
るエッチング工程は、トレンチからポリシリコンおよび
タングステンを除去するか除去しないか分からないが、
多分、基板の表面からゲートのへこみ６２４を生成する
であろう。トレンチ型トランジスタの各種セルのゲート
は、ゲート・バスおよびゲート・パッドへ従来の方法で
電気的につながれる（図示されていない）。
エッチング後、レジスト剥離前の基板６００の簡略化し
た断面である。終端領域６１６を覆うポリシリコン６１
４およびゲート・タングステン６２０を保護するように
フォトレジスト６２２の層がパターニングされている。
この場所からタングステンおよびポリシリコンを除去す
るエッチング工程は、トレンチからポリシリコンおよび
タングステンを除去するか除去しないか分からないが、
多分、基板の表面からゲートのへこみ６２４を生成する
であろう。トレンチ型トランジスタの各種セルのゲート
は、ゲート・バスおよびゲート・パッドへ従来の方法で
電気的につながれる（図示されていない）。
【００２０】フォトレジスト剥離後の最終的な処理は、
誘電体の堆積とそれに続くコンタクトのマスクおよびエ
ッチと、金属化とそれに続く金属のマスクおよびエッチ
という従来の工程を含む。最終的には、基板のパッシベ
ーションが行われ、その後、パッドのマスクおよびエッ
チと、最終的な合金化工程が続く。この合金化工程は、
例えば約４００℃で行われ、トレンチ内部のポリ／タン
グステン界面を温度サイクルに晒す唯一の工程になる。
この熱処理はポリ／タングステン界面にタングステン・
ポリサイド（ＷＳｉx）６２６の薄い層を形成する。こ
のように、合金化工程後の結果のトレンチ構造は、ゲー
ト酸化物６１２、ポリ・バッファ６１４、ポリサイド６
２６およびタングステン６２０を含む。
誘電体の堆積とそれに続くコンタクトのマスクおよびエ
ッチと、金属化とそれに続く金属のマスクおよびエッチ
という従来の工程を含む。最終的には、基板のパッシベ
ーションが行われ、その後、パッドのマスクおよびエッ
チと、最終的な合金化工程が続く。この合金化工程は、
例えば約４００℃で行われ、トレンチ内部のポリ／タン
グステン界面を温度サイクルに晒す唯一の工程になる。
この熱処理はポリ／タングステン界面にタングステン・
ポリサイド（ＷＳｉx）６２６の薄い層を形成する。こ
のように、合金化工程後の結果のトレンチ構造は、ゲー
ト酸化物６１２、ポリ・バッファ６１４、ポリサイド６
２６およびタングステン６２０を含む。
【００２１】図７は、一例としてトレンチ型ＭＯＳＦＥ
Ｔプロセスについて説明する本発明の実施の形態に従う
金属ゲートのトレンチ７００を形成するためのプロセス
・モジュールの簡略化したフロー図である。図示の例
で、トレンチ・プロセス・モジュール７００は、トレン
チを高温サイクルに晒すことを避けるために、可能な限
りプロセス・フローの後のほうに置かれる。こうして、
本実施の形態に従えば、セル終端を形成し（７１）、能
動領域を定義し（７２）、ウエル（７３）、高濃度ボデ
ィ（７４）、およびソース領域（７５）を形成する工程
はトレンチ形成に先立って実行される。本発明に従うト
レンチ・プロセス・モジュール７００は、基板中にトレ
ンチを形成する工程（工程７０２）と、それに続く、ト
レンチの側壁および底面にゲート誘電体層（例えばＳｉ
Ｏ2）を形成する工程（工程７０４）とを含んでいる。
次に、トレンチ中にゲート誘電体層を覆ってポリシリコ
ン層が形成される（工程７０６）。このポリシリコンは
異なる多様な既知のドーピング機構の１つを用いてドー
プすることができる。次にトレンチは、好ましくはＬＰ
ＣＶＤプロセスを用いて、タングステン等の高伝導度材
料で充填される（工程７０８）。エッチ工程（７１０）
がエッチ・マスクによって保護されている場所を除く基
板のフィールドから金属およびポリシリコンを除去する
間に、マスク工程は金属層およびポリシリコンの選ばれ
た部分を保護する。後続の工程には、コンタクト領域の
定義（７６）、金属化およびパターニング（７７）、パ
ッシベーション（７８）、および合金化（７９）が含ま
れるのが一般的である。これらの後続の工程はトレンチ
型トランジスタの製造プロセスを完成させる既知の方法
をベースにする。
Ｔプロセスについて説明する本発明の実施の形態に従う
金属ゲートのトレンチ７００を形成するためのプロセス
・モジュールの簡略化したフロー図である。図示の例
で、トレンチ・プロセス・モジュール７００は、トレン
チを高温サイクルに晒すことを避けるために、可能な限
りプロセス・フローの後のほうに置かれる。こうして、
本実施の形態に従えば、セル終端を形成し（７１）、能
動領域を定義し（７２）、ウエル（７３）、高濃度ボデ
ィ（７４）、およびソース領域（７５）を形成する工程
はトレンチ形成に先立って実行される。本発明に従うト
レンチ・プロセス・モジュール７００は、基板中にトレ
ンチを形成する工程（工程７０２）と、それに続く、ト
レンチの側壁および底面にゲート誘電体層（例えばＳｉ
Ｏ2）を形成する工程（工程７０４）とを含んでいる。
次に、トレンチ中にゲート誘電体層を覆ってポリシリコ
ン層が形成される（工程７０６）。このポリシリコンは
異なる多様な既知のドーピング機構の１つを用いてドー
プすることができる。次にトレンチは、好ましくはＬＰ
ＣＶＤプロセスを用いて、タングステン等の高伝導度材
料で充填される（工程７０８）。エッチ工程（７１０）
がエッチ・マスクによって保護されている場所を除く基
板のフィールドから金属およびポリシリコンを除去する
間に、マスク工程は金属層およびポリシリコンの選ばれ
た部分を保護する。後続の工程には、コンタクト領域の
定義（７６）、金属化およびパターニング（７７）、パ
ッシベーション（７８）、および合金化（７９）が含ま
れるのが一般的である。これらの後続の工程はトレンチ
型トランジスタの製造プロセスを完成させる既知の方法
をベースにする。
【００２２】本発明に従う金属ゲート・トレンチ（７０
０）の処理は、多様な異なるトレンチ型ＭＯＳＦＥＴプ
ロセスのプロセス・フロー内の異なる時点に実行できる
独立したプロセス・モジュールとみなすことができる。
例えば、上で述べた実施の形態の例では、高温サイクル
が後に続くのを避けて、このトレンチ・プロセス・モジ
ュールを好ましくは最後のドーパント接合形成の後に
（すなわち、工程７５の後に）実行するようにしてい
る。これによって、熱処理のためにポリ−タングステン
境界面に形成されるポリサイド（またはシリサイド）の
量は最小化されて、さもなければ漏れ電流の増大につな
がるかもしれないポリ・バッファの望ましくない薄膜化
が回避される。ポリサイド形成が最小限に抑制されるこ
とによって、ゲート伝導度が最大化される。しかし、本
発明の異なる実施の形態に従えば、トレンチ・プロセス
・モジュール７００はソースおよびボディ領域の形成の
前（例えば、工程７２と７３の間）、あるいは応用に依
存してプロセス・フローのその他の任意の時点に実行し
てもよい。
０）の処理は、多様な異なるトレンチ型ＭＯＳＦＥＴプ
ロセスのプロセス・フロー内の異なる時点に実行できる
独立したプロセス・モジュールとみなすことができる。
例えば、上で述べた実施の形態の例では、高温サイクル
が後に続くのを避けて、このトレンチ・プロセス・モジ
ュールを好ましくは最後のドーパント接合形成の後に
（すなわち、工程７５の後に）実行するようにしてい
る。これによって、熱処理のためにポリ−タングステン
境界面に形成されるポリサイド（またはシリサイド）の
量は最小化されて、さもなければ漏れ電流の増大につな
がるかもしれないポリ・バッファの望ましくない薄膜化
が回避される。ポリサイド形成が最小限に抑制されるこ
とによって、ゲート伝導度が最大化される。しかし、本
発明の異なる実施の形態に従えば、トレンチ・プロセス
・モジュール７００はソースおよびボディ領域の形成の
前（例えば、工程７２と７３の間）、あるいは応用に依
存してプロセス・フローのその他の任意の時点に実行し
てもよい。
【００２３】本発明の金属ゲート・トレンチ型ＭＯＳＦ
ＥＴによって提供される特徴は数多い。ゲートを形成す
るために金属のような高伝導度材料が用いられるので、
トレンチを長距離に伸ばしてもゲート抵抗は制約となら
ない。従って、大型のダイ上に実現される大型のトレン
チ型ＭＯＳＦＥＴに対しても、本発明に従う金属ゲート
のトレンチ型ＭＯＳＦＥＴプロセスはトレンチのセグメ
ント化やダイ表面でのゲート金属のバス接続をゲート・
スイッチング速度と妥協しながら行う必要を無くする。
図８は本発明の１つの実施の形態に従うトレンチ型トラ
ンジスタ・ダイ８００の簡略化した平面図である。トレ
ンチ８０１は、ゲート・パッド８０４から能動ゲート領
域へゲート電荷を分配する周辺ゲート・バス８０２に接
触するように、ダイ８００の全幅に亘って延びている。
このように、ソース・コンタクト層８０６は単一の隣接
した矩形金属でよく、それは従来の内部でゲートのバス
接続を行うトレンチ型トランジスタ・ダイと比べて大幅
に低減されたＲDSonを提供する用意がある。
ＥＴによって提供される特徴は数多い。ゲートを形成す
るために金属のような高伝導度材料が用いられるので、
トレンチを長距離に伸ばしてもゲート抵抗は制約となら
ない。従って、大型のダイ上に実現される大型のトレン
チ型ＭＯＳＦＥＴに対しても、本発明に従う金属ゲート
のトレンチ型ＭＯＳＦＥＴプロセスはトレンチのセグメ
ント化やダイ表面でのゲート金属のバス接続をゲート・
スイッチング速度と妥協しながら行う必要を無くする。
図８は本発明の１つの実施の形態に従うトレンチ型トラ
ンジスタ・ダイ８００の簡略化した平面図である。トレ
ンチ８０１は、ゲート・パッド８０４から能動ゲート領
域へゲート電荷を分配する周辺ゲート・バス８０２に接
触するように、ダイ８００の全幅に亘って延びている。
このように、ソース・コンタクト層８０６は単一の隣接
した矩形金属でよく、それは従来の内部でゲートのバス
接続を行うトレンチ型トランジスタ・ダイと比べて大幅
に低減されたＲDSonを提供する用意がある。
【００２４】本発明の金属ゲート・トレンチ・プロセス
の別の特徴は、ゲート酸化物の信頼性および統合性の大
幅な改善である。これは、本発明によって可能になった
ポリシリコンのドーピング・レベルの低下を含む複数の
因子が組み合わさった結果である。ゲート金属の伝導度
が高くなるため、ゲートのスイッチング速度に悪影響を
及ぼすことなくポリシリコンドーピング濃度を下げるこ
とができる。例えば、高濃度にドープされたポリシリコ
ンの抵抗率は典型的には約５００μΩ−ｃｍである。こ
れに対して、タングステンでは０．５μΩ−ｃｍ、ポリ
サイド（ＷＳｉ 2）では５０μΩ−ｃｍである。このよ
うに、ポリシリコン層は、従来のポリ・ゲートのトレン
チ型ＭＯＳＦＥＴのように高濃度にドープする必要がな
い。例えば、従来のｎチャネルのトレンチ型ＭＯＳＦＥ
Ｔの場合には、ゲートの漏れ電流ＩGSS増大の主たる原
因の１つである、ＰＯＣｌ3で高濃度にドープされたポ
リシリコンを見出すのが普通である。１つの実施の形態
では、ＰＯＣｌ3の代わりに、本発明はバッファ用ポリ
シリコン層のドーピングを、例えばリンを、例えば１×
１０18の少ない低濃度に打ち込むことによって行う。こ
のことは直接的にゲート漏れ電流ＩGSSの減少につなが
る。更に、例えば、従来のｐチャネルのトレンチ型ＭＯ
ＳＦＥＴの場合に打ち込みに伴う望ましくない副作用は
一般にホウ素突き抜けと呼ばれる現象である。ホウ素突
き抜けは、打ち込まれたホウ素がゲート酸化物を通り抜
けてチャネル領域に侵入する場合に発生し、ＭＯＳＦＥ
Ｔのスレッショルド電圧に悪影響を及ぼす。本発明は、
ホウ素ドーピング濃度要求を例えば１×１０18まで減ら
すことを可能とし、それによってホウ素突き抜け効果を
低減する。ｎチャネル・トランジスタに関するゲート漏
れ電流の減少、ｐチャネル・トランジスタの場合のホウ
素突き抜けの減少は、Ｓｉ−ＳｉＯ2界面での強力なＳ
ｉ−Ｆボンド（記述のように）と一緒になって、大幅に
進歩したゲート酸化物の信頼性および統合性を備えるよ
り丈夫なトレンチ型ＭＯＳＦＥＴを提供することに結び
つく。
の別の特徴は、ゲート酸化物の信頼性および統合性の大
幅な改善である。これは、本発明によって可能になった
ポリシリコンのドーピング・レベルの低下を含む複数の
因子が組み合わさった結果である。ゲート金属の伝導度
が高くなるため、ゲートのスイッチング速度に悪影響を
及ぼすことなくポリシリコンドーピング濃度を下げるこ
とができる。例えば、高濃度にドープされたポリシリコ
ンの抵抗率は典型的には約５００μΩ−ｃｍである。こ
れに対して、タングステンでは０．５μΩ−ｃｍ、ポリ
サイド（ＷＳｉ 2）では５０μΩ−ｃｍである。このよ
うに、ポリシリコン層は、従来のポリ・ゲートのトレン
チ型ＭＯＳＦＥＴのように高濃度にドープする必要がな
い。例えば、従来のｎチャネルのトレンチ型ＭＯＳＦＥ
Ｔの場合には、ゲートの漏れ電流ＩGSS増大の主たる原
因の１つである、ＰＯＣｌ3で高濃度にドープされたポ
リシリコンを見出すのが普通である。１つの実施の形態
では、ＰＯＣｌ3の代わりに、本発明はバッファ用ポリ
シリコン層のドーピングを、例えばリンを、例えば１×
１０18の少ない低濃度に打ち込むことによって行う。こ
のことは直接的にゲート漏れ電流ＩGSSの減少につなが
る。更に、例えば、従来のｐチャネルのトレンチ型ＭＯ
ＳＦＥＴの場合に打ち込みに伴う望ましくない副作用は
一般にホウ素突き抜けと呼ばれる現象である。ホウ素突
き抜けは、打ち込まれたホウ素がゲート酸化物を通り抜
けてチャネル領域に侵入する場合に発生し、ＭＯＳＦＥ
Ｔのスレッショルド電圧に悪影響を及ぼす。本発明は、
ホウ素ドーピング濃度要求を例えば１×１０18まで減ら
すことを可能とし、それによってホウ素突き抜け効果を
低減する。ｎチャネル・トランジスタに関するゲート漏
れ電流の減少、ｐチャネル・トランジスタの場合のホウ
素突き抜けの減少は、Ｓｉ−ＳｉＯ2界面での強力なＳ
ｉ−Ｆボンド（記述のように）と一緒になって、大幅に
進歩したゲート酸化物の信頼性および統合性を備えるよ
り丈夫なトレンチ型ＭＯＳＦＥＴを提供することに結び
つく。
【００２５】以上は本発明の特定の実施の形態について
完全な説明であるが、各種の修正、変形、およ変更を採
用してもよい。例えば、低抵抗率のトレンチ・プロセス
・モジュールの特定の実施の形態をトレンチ型ＭＯＳＦ
ＥＴプロセスに関して説明してきたが、同じあるいは同
様なプロセス・モジュールがトレンチ・キャパシタやそ
の他類似の構造を形成するその他のプロセスにも採用で
きる。また、低抵抗率のゲート材料の一例としてタング
ステンを取り上げたが、その他の材料、例えばチタン・
シリサイドや白金シリサイド、あるいはその他の高融点
金属を用いて低抵抗率のゲートを形成することもでき
る。同様に、ゲートのバッファ材料の例としてポリシリ
コンを取り上げたが、その他の材料でもゲート誘電体材
料と接触するゲート材料として働きながら、適当な応力
軽減を提供することができよう。更に、特定の実施の形
態は説明の便宜上、シリコン・ウエハ処理に関連して説
明してきたがその他の種類の基板、例えば絶縁体上の半
導体（ＳＯＩ）、シリコン・ゲルマニウム基板、あるい
はシリコン・カーバイド基板などを使用することも可能
である。従って、本発明のスコープはここに述べた実施
の形態によって制限されるのではなく、特許請求の範囲
によって定義されるべきである。
完全な説明であるが、各種の修正、変形、およ変更を採
用してもよい。例えば、低抵抗率のトレンチ・プロセス
・モジュールの特定の実施の形態をトレンチ型ＭＯＳＦ
ＥＴプロセスに関して説明してきたが、同じあるいは同
様なプロセス・モジュールがトレンチ・キャパシタやそ
の他類似の構造を形成するその他のプロセスにも採用で
きる。また、低抵抗率のゲート材料の一例としてタング
ステンを取り上げたが、その他の材料、例えばチタン・
シリサイドや白金シリサイド、あるいはその他の高融点
金属を用いて低抵抗率のゲートを形成することもでき
る。同様に、ゲートのバッファ材料の例としてポリシリ
コンを取り上げたが、その他の材料でもゲート誘電体材
料と接触するゲート材料として働きながら、適当な応力
軽減を提供することができよう。更に、特定の実施の形
態は説明の便宜上、シリコン・ウエハ処理に関連して説
明してきたがその他の種類の基板、例えば絶縁体上の半
導体（ＳＯＩ）、シリコン・ゲルマニウム基板、あるい
はシリコン・カーバイド基板などを使用することも可能
である。従って、本発明のスコープはここに述べた実施
の形態によって制限されるのではなく、特許請求の範囲
によって定義されるべきである。
【図１】典型的なトレンチ型トランジスタの断面図。
【図２】閉じたセルで構成されるゲートの簡略化した鳥
瞰図。
瞰図。
【図３】開いたセルで構成されるゲートの簡略化した鳥
瞰図。
瞰図。
【図４】ダイ表面でのゲートおよびソースのバス配線を
示す、トレンチ型ＭＯＳＦＥＴダイの平面図。
示す、トレンチ型ＭＯＳＦＥＴダイの平面図。
【図５】本発明の１つの実施の形態に従うトレンチ型ト
ランジスタの一部分の簡略化した断面図。
ランジスタの一部分の簡略化した断面図。
【図６Ａ】本発明の１つの実施の形態に従う金属ゲート
のトレンチ型トランジスタを構成するように作製された
基板の一部分の断面図。
のトレンチ型トランジスタを構成するように作製された
基板の一部分の断面図。
【図６Ｂ】本発明の１つの実施の形態に従う金属ゲート
のトレンチ型トランジスタを構成するように作製された
基板の一部分の断面図。
のトレンチ型トランジスタを構成するように作製された
基板の一部分の断面図。
【図６Ｃ】本発明の１つの実施の形態に従う金属ゲート
のトレンチ型トランジスタを構成するように作製された
基板の一部分の断面図。
のトレンチ型トランジスタを構成するように作製された
基板の一部分の断面図。
【図６Ｄ】本発明の１つの実施の形態に従う金属ゲート
のトレンチ型トランジスタを構成するように作製された
基板の一部分の断面図。
のトレンチ型トランジスタを構成するように作製された
基板の一部分の断面図。
【図７】本発明に従うプロセスの簡略化したフロー図。
【図８】本発明によって可能となったゲートおよびソー
スのバス配線を示す、大型の電力用ＭＯＳＦＥＴダイの
平面図。
スのバス配線を示す、大型の電力用ＭＯＳＦＥＴダイの
平面図。
１０ トレンチ １２ 電気的絶縁材料 １４ ゲート １５ ウエル領域 １６ ドレイン領域 １８ ソース領域 ４００ ボンディング・パッド ４０２ ボンディング・ワイヤ ４０４ ゲート・バス ４０６ トレンチ ５００ トレンチ型トランジスタ ５０２ ゲート酸化物 ５０４ バッファ層 ５０６ 中心部分 ５１０ ソース金属 ５１２ ゲート・バス ６００ 基板 ６０２ トレンチ ６０４ ウエル ６０６ ボディ ６０８ ソース領域 ６１０ セル終端ウエル ６１２ ゲート誘電体層 ６１４ ポリシリコン層 ６１６ 終端領域 ６１８ 絶縁層 ６２０ 金属層 ６２２ フォトレジスト層 ６２４ へこみ ６２６ タングステン・ポリサイド ８００ ダイ ８０１ トレンチ ８０２ ゲート・バス ８０４ ゲート・パッド ８０６ ソース・コンタクト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/285 Ｈ０１Ｌ 21/285 Ｃ ３０１ ３０１Ｒ 29/43 29/62 Ｇ 21/336 29/78 ６５８Ｆ
Claims (27)
- 【請求項１】 トレンチ構造であって、 基板中に形成されたトレンチ、 前記トレンチの少なくとも１つの壁をライニングして誘
電体層を形成する誘電体材料、 前記誘電体層上に形成された、第１の伝導度を有するバ
ッファ層、 前記バッファ層に隣接しそれに対して電気的につながれ
た、前記第１の伝導度よりも大きい第２の伝導度を有す
る高伝導度層、を含むトレンチ構造。 - 【請求項２】 請求項１記載のトレンチ構造であって、
ここにおいて前記バッファ層がポリシリコンを含んでい
るトレンチ構造。 - 【請求項３】 請求項２記載のトレンチ構造であって、
ここにおいて前記ポリシリコンが少なくとも２，０００
ないし３，０００Åの厚さであるトレンチ構造。 - 【請求項４】 請求項２記載のトレンチ構造であって、
ここにおいて前記高伝導度層が前記トレンチの中心部分
を充填し金属を含んでいるトレンチ構造。 - 【請求項５】 請求項４記載のトレンチ構造であって、
ここにおいて前記高伝導度層が、タングステン、チタ
ン、白金、またはそれらの任意の組合せを含む複数の高
融点金属の任意の１つを含んでいるトレンチ構造。 - 【請求項６】 請求項４記載のトレンチ構造であって、
ここにおいて前記トレンチがシリコン基板中に形成さ
れ、また前記誘電体材料が二酸化シリコンを含んでいる
トレンチ構造。 - 【請求項７】 請求項６記載のトレンチ構造であって、
ここにおいて前記高伝導度層が低圧化学的気相堆積法を
用いて堆積したタングステンを含んでおり、またここに
おいて、前記トレンチ構造が更に前記バッファ層と前記
高伝導度層との間にポリサイドの層を含んでいるトレン
チ構造。 - 【請求項８】 請求項７記載のトレンチ構造であって、
更に前記誘電体層と前記トレンチの前記壁との間にフッ
素化処理した界面を含むトレンチ構造。 - 【請求項９】 トレンチ型金属酸化物半導体電界効果ト
ランジスタ（ＭＯＳＦＥＴ）であって、 シリコン基板中に形成されたトレンチ、 前記トレンチの側壁および底面をライニングするゲート
酸化物層、 前記ゲート酸化物層をライニングするポリシリコン・バ
ッファ層、および前記トレンチの中心部分を充填する金
属層、を含むトレンチ型ＭＯＳＦＥＴ。 - 【請求項１０】 請求項９記載のトレンチ型ＭＯＳＦＥ
Ｔであって、更に、前記トレンチのどちらかの側壁上お
よび第２の伝導形のボディ領域の内部に形成された第１
の伝導形のソース領域を含むトレンチ型ＭＯＳＦＥＴ。 - 【請求項１１】 請求項１０記載のトレンチ型ＭＯＳＦ
ＥＴであって、ここにおいて前記金属層がタングステン
を含んでいるトレンチ型ＭＯＳＦＥＴ。 - 【請求項１２】 請求項１１記載のトレンチ型ＭＯＳＦ
ＥＴであって、ここにおいて前記トレンチが更に前記ポ
リシリコン層と前記金属層との間に挟まれたポリサイド
の層を含んでいるトレンチ型ＭＯＳＦＥＴ。 - 【請求項１３】 請求項１２記載のトレンチ型ＭＯＳＦ
ＥＴであって、ここにおいて前記タングステンが、六フ
ッ化物を前駆体として用いる低圧化学的気相堆積法によ
って形成されるトレンチ型ＭＯＳＦＥＴ。 - 【請求項１４】 トレンチ型トランジスタであって、 基板のバルク・シリコン部分に延びるトレンチ、 前記トレンチの壁および底面をライニングするゲート酸
化物層、および前記基板の前記バルク・シリコン部分と
前記ゲート酸化物層との間のフッ素化処理した界面領
域、を含むトレンチ型トランジスタ。 - 【請求項１５】 請求項１４記載のトレンチ型トランジ
スタであって、ここにおいて前記トレンチが更に、 前記ゲート酸化物層をライニングするバッファ用ポリシ
リコン層、および前記トレンチの中心部分を充填する金
属層、を含んでいるトレンチ型トランジスタ。 - 【請求項１６】 請求項１５記載のトレンチ型トランジ
スタであって、ここにおいて前記金属層がタングステン
を含んでおり、またここにおいて前記金属層と前記バッ
ファ用ポリシリコン層との間にポリサイドの層が挟まれ
ているトレンチ型トランジスタ。 - 【請求項１７】 基板中にトレンチ構造を作製するため
の方法であって、（ａ）前記基板中にトレンチを形成す
る工程、（ｂ）前記トレンチをライニングするように誘
電体層を形成する工程、（ｃ）前記トレンチの第１部分
を充填するように前記誘電体層の上に、第１の電気伝導
度を有するバッファ材料を層を形成する工程、および
（ｄ）前記トレンチの第２部分を、前記第１の電気伝導
度よりも大きい第２の電気伝導度を有する高伝導度材料
で充填する工程、を含む方法。 - 【請求項１８】 請求項１７記載の方法であって、ここ
においてバッファ材料の層を形成する前記工程が、ポリ
シリコンの層を形成する工程を含んでいる方法。 - 【請求項１９】 請求項１８記載の方法であって、ここ
においてポリシリコンの層を形成する前記工程が、更
に、ポリシリコンの層への打ち込み工程を含んでいる方
法。 - 【請求項２０】 請求項１８記載の方法であって、ここ
において高伝導度材料で前記トレンチの第２部分を充填
する前記工程が、タングステン等の高融点金属層を形成
する工程を含んでいる方法。 - 【請求項２１】 請求項２０記載の方法であって、ここ
において高融点金属層を形成する前記工程が低圧化学的
気相堆積（ＬＰＣＶＤ）法を含んでいる方法。 - 【請求項２２】 請求項２１記載の方法であって、ここ
において前記ＬＰＣＶＤ法でフッ化物を含む前駆体が使
用される方法。 - 【請求項２３】 請求項２１記載の方法であって、ここ
において前記フッ化物を含む前駆体が六フッ化タングス
テンを含んでいる方法。 - 【請求項２４】 請求項２０記載の方法であって、ここ
において前記トレンチ構造がトレンチ型トランジスタの
一部として形成され、またここにおいて前記トレンチを
形成する前記工程がドーパント接合の形成を含む工程の
後で実行される方法。 - 【請求項２５】 請求項２４記載の方法であって、更
に、前記トレンチ構造が形成された後の合金化工程を含
み、それによって前記金属層と前記ポリシリコン・バッ
ファ層との界面にポリサイドが形成される方法。 - 【請求項２６】 トレンチ型トランジスタを作製するた
めの方法であって、（ａ）基板のバルク・シリコン領域
にトレンチを形成する工程、（ｂ）前記トレンチをライ
ニングするようにゲート酸化物層を成長させる工程、
（ｃ）前記トレンチの第１部分を充填するように、前記
ゲート酸化物層の上にポリシリコンの等角的な層を堆積
させる工程、および（ｄ）前記トレンチの残りを、低圧
化学的気相堆積（ＬＰＣＶＤ）法で形成した金属層で本
質的に充填する工程、を含む方法。 - 【請求項２７】 請求項２６記載の方法であって、ここ
において前記充填工程が六フッ化タングステンを前駆体
として使用するＬＰＣＶＤ法によってタングステンを堆
積させる工程を含んでいる方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/343,330 US6274905B1 (en) | 1999-06-30 | 1999-06-30 | Trench structure substantially filled with high-conductivity material |
| US343330 | 1999-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044435A true JP2001044435A (ja) | 2001-02-16 |
Family
ID=23345670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000199084A Pending JP2001044435A (ja) | 1999-06-30 | 2000-06-30 | 高導電性トレンチ構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6274905B1 (ja) |
| JP (1) | JP2001044435A (ja) |
| DE (1) | DE10031626B4 (ja) |
| FR (1) | FR2799304B1 (ja) |
| TW (1) | TW477026B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005510087A (ja) * | 2001-11-15 | 2005-04-14 | ゼネラル セミコンダクター，インク． | ゲート電荷が低いトレンチ金属酸化膜半導体電界効果トランジスタ |
| JP2007073757A (ja) * | 2005-09-07 | 2007-03-22 | Denso Corp | 半導体装置の製造方法 |
| KR100790267B1 (ko) | 2006-07-27 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 및 그 제조방법 |
| DE102008024467A1 (de) | 2007-05-25 | 2008-11-27 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| US7582931B2 (en) | 2004-06-04 | 2009-09-01 | Samsung Electronics Co., Ltd. | Recessed gate electrodes having covered layer interfaces and methods of forming the same |
| JP2010118701A (ja) * | 2003-03-05 | 2010-05-27 | Advanced Analogic Technologies Inc | トレンチゲート縦型ｍｏｓｆｅｔ |
| JP2014038963A (ja) * | 2012-08-17 | 2014-02-27 | Rohm Co Ltd | 半導体装置 |
| JP2016015439A (ja) * | 2014-07-03 | 2016-01-28 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| JP2020127017A (ja) * | 2020-04-02 | 2020-08-20 | ローム株式会社 | 半導体装置 |
Families Citing this family (112)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001257344A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP3773755B2 (ja) * | 2000-06-02 | 2006-05-10 | セイコーインスツル株式会社 | 縦形ｍｏｓトランジスタ及びその製造方法 |
| US6635534B2 (en) * | 2000-06-05 | 2003-10-21 | Fairchild Semiconductor Corporation | Method of manufacturing a trench MOSFET using selective growth epitaxy |
| US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US6700158B1 (en) * | 2000-08-18 | 2004-03-02 | Fairchild Semiconductor Corporation | Trench corner protection for trench MOSFET |
| US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6893923B2 (en) * | 2001-03-21 | 2005-05-17 | International Rectifier Corporation | Reduced mask count process for manufacture of mosgated device |
| GB0122122D0 (en) * | 2001-09-13 | 2001-10-31 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices and their manufacture |
| DE10297694T5 (de) * | 2002-03-29 | 2005-05-12 | Fairchild Semiconductor Corp. | Feldeffekttransistor mit einer lateralen Verarmungs-Struktur |
| US7122884B2 (en) * | 2002-04-16 | 2006-10-17 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
| US7102167B1 (en) * | 2002-04-29 | 2006-09-05 | Micrel, Inc. | Method and system for providing a CMOS output stage utilizing a buried power buss |
| JP2003324197A (ja) * | 2002-04-30 | 2003-11-14 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| JP4158453B2 (ja) * | 2002-08-22 | 2008-10-01 | 株式会社デンソー | 半導体装置及びその製造方法 |
| US6943434B2 (en) * | 2002-10-03 | 2005-09-13 | Fairchild Semiconductor Corporation | Method for maintaining solder thickness in flipchip attach packaging processes |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| KR100452947B1 (ko) * | 2002-12-07 | 2004-10-14 | 한국전자통신연구원 | 반도체 소자의 제조 방법 |
| US6838741B2 (en) * | 2002-12-10 | 2005-01-04 | General Electtric Company | Avalanche photodiode for use in harsh environments |
| US8227860B2 (en) * | 2003-02-28 | 2012-07-24 | Micrel, Inc. | System for vertical DMOS with slots |
| US7087491B1 (en) * | 2003-02-28 | 2006-08-08 | Micrel, Inc. | Method and system for vertical DMOS with slots |
| US6958275B2 (en) * | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
| US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| JP4627974B2 (ja) * | 2003-08-01 | 2011-02-09 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| US6987305B2 (en) * | 2003-08-04 | 2006-01-17 | International Rectifier Corporation | Integrated FET and schottky device |
| JP4917246B2 (ja) * | 2003-11-17 | 2012-04-18 | ローム株式会社 | 半導体装置およびその製造方法 |
| KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| US20050164469A1 (en) * | 2004-01-28 | 2005-07-28 | Infineon Technologies North America Corp. | Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches |
| KR100593734B1 (ko) * | 2004-03-05 | 2006-06-28 | 삼성전자주식회사 | 채널부 홀 내 채널 영역을 갖는 반도체 장치의트랜지스터들 및 그 제조 방법들 |
| DE102004012855B4 (de) * | 2004-03-16 | 2006-02-02 | Infineon Technologies Ag | Herstellungsverfahren für einen Grabenkondensator mit Isolationskragen |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US7755137B2 (en) * | 2004-10-07 | 2010-07-13 | Fairchild Semiconductor Corporation | Bandgap engineered MOS-gated power transistors |
| JP2008536316A (ja) | 2005-04-06 | 2008-09-04 | フェアチャイルド・セミコンダクター・コーポレーション | トレンチゲート電界効果トランジスタおよびその形成方法 |
| US7120046B1 (en) | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| KR101296922B1 (ko) | 2005-06-10 | 2013-08-14 | 페어차일드 세미컨덕터 코포레이션 | 전하 균형 전계 효과 트랜지스터 |
| US7888721B2 (en) | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
| US7768051B2 (en) | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
| US7943990B2 (en) * | 2005-08-17 | 2011-05-17 | International Rectifier Corporation | Power semiconductor device with interconnected gate trenches |
| US7696567B2 (en) | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
| US7687342B2 (en) | 2005-09-01 | 2010-03-30 | Micron Technology, Inc. | Method of manufacturing a memory device |
| US7557032B2 (en) * | 2005-09-01 | 2009-07-07 | Micron Technology, Inc. | Silicided recessed silicon |
| US7867845B2 (en) * | 2005-09-01 | 2011-01-11 | Micron Technology, Inc. | Transistor gate forming methods and transistor structures |
| US7416943B2 (en) | 2005-09-01 | 2008-08-26 | Micron Technology, Inc. | Peripheral gate stacks and recessed array gates |
| US7851349B2 (en) * | 2005-09-26 | 2010-12-14 | Infineon Technologies Austria Ag | Method for producing a connection electrode for two semiconductor zones arranged one above another |
| US7462550B2 (en) * | 2005-10-24 | 2008-12-09 | Semiconductor Components Industries, L.L.C. | Method of forming a trench semiconductor device and structure therefor |
| KR100650626B1 (ko) * | 2005-11-15 | 2006-11-27 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US7679146B2 (en) * | 2006-05-30 | 2010-03-16 | Semiconductor Components Industries, Llc | Semiconductor device having sub-surface trench charge compensation regions |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| US7656024B2 (en) | 2006-06-30 | 2010-02-02 | Fairchild Semiconductor Corporation | Chip module for complete power train |
| US7858471B2 (en) | 2006-09-13 | 2010-12-28 | Micron Technology, Inc. | Methods of fabricating an access transistor for an integrated circuit device, methods of fabricating periphery transistors and access transistors, and methods of fabricating an access device comprising access transistors in an access circuitry region and peripheral transistors in a peripheral circuitry region spaced from the access circuitry region |
| US8058687B2 (en) * | 2007-01-30 | 2011-11-15 | Alpha & Omega Semiconductor, Ltd. | Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET |
| US7564099B2 (en) * | 2007-03-12 | 2009-07-21 | International Rectifier Corporation | Monolithic MOSFET and Schottky diode device |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| EP2208229A4 (en) | 2007-09-21 | 2011-03-16 | Fairchild Semiconductor | SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES |
| US8426912B2 (en) * | 2007-09-27 | 2013-04-23 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US7825465B2 (en) * | 2007-12-13 | 2010-11-02 | Fairchild Semiconductor Corporation | Structure and method for forming field effect transistor with low resistance channel region |
| US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
| US7772668B2 (en) * | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US7956411B2 (en) * | 2008-01-15 | 2011-06-07 | Fairchild Semiconductor Corporation | High aspect ratio trench structures with void-free fill material |
| US7807576B2 (en) * | 2008-06-20 | 2010-10-05 | Fairchild Semiconductor Corporation | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8298889B2 (en) | 2008-12-10 | 2012-10-30 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a trench and a conductive structure therein |
| US8664713B2 (en) | 2008-12-31 | 2014-03-04 | Stmicroelectronics S.R.L. | Integrated power device on a semiconductor substrate having an improved trench gate structure |
| KR101544509B1 (ko) * | 2009-02-03 | 2015-08-13 | 삼성전자주식회사 | 트랜지스터를 갖는 반도체소자의 제조방법 |
| US8227855B2 (en) | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
| US8148749B2 (en) | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| CN101826551B (zh) * | 2009-03-03 | 2012-12-05 | M-Mos半导体香港有限公司 | 具有低栅电阻的沟槽型半导体功率器件及其制备方法 |
| US8143125B2 (en) * | 2009-03-27 | 2012-03-27 | Fairchild Semiconductor Corporation | Structure and method for forming a salicide on the gate electrode of a trench-gate FET |
| US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
| JP5511308B2 (ja) * | 2009-10-26 | 2014-06-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR101675373B1 (ko) * | 2010-03-24 | 2016-11-11 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2011243948A (ja) * | 2010-04-22 | 2011-12-01 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| TWI438901B (zh) * | 2010-05-27 | 2014-05-21 | Sinopower Semiconductor Inc | 具有低閘極輸入電阻之功率半導體元件及其製作方法 |
| US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| US20120021577A1 (en) * | 2010-07-21 | 2012-01-26 | Purtell Robert J | Gate trench conductor fill |
| TWI406393B (zh) * | 2010-08-30 | 2013-08-21 | Sinopower Semiconductor Inc | 具有額外電容結構之半導體元件及其製作方法 |
| TWI453831B (zh) | 2010-09-09 | 2014-09-21 | 台灣捷康綜合有限公司 | 半導體封裝結構及其製造方法 |
| CN102446914B (zh) * | 2010-10-08 | 2013-09-11 | 大中积体电路股份有限公司 | 具有额外电容结构的半导体组件及其制作方法 |
| US8598654B2 (en) | 2011-03-16 | 2013-12-03 | Fairchild Semiconductor Corporation | MOSFET device with thick trench bottom oxide |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| JP2013004636A (ja) * | 2011-06-15 | 2013-01-07 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| KR101898027B1 (ko) | 2011-11-23 | 2018-09-12 | 아콘 테크놀로지스 인코포레이티드 | 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선 |
| JP2014007184A (ja) * | 2012-06-21 | 2014-01-16 | Ps4 Luxco S A R L | 半導体装置及びその製造方法 |
| US9601630B2 (en) | 2012-09-25 | 2017-03-21 | Stmicroelectronics, Inc. | Transistors incorporating metal quantum dots into doped source and drain regions |
| US9748356B2 (en) | 2012-09-25 | 2017-08-29 | Stmicroelectronics, Inc. | Threshold adjustment for quantum dot array devices with metal source and drain |
| US9105713B2 (en) | 2012-11-09 | 2015-08-11 | Infineon Technologies Austria Ag | Semiconductor device with metal-filled groove in polysilicon gate electrode |
| US9171738B2 (en) * | 2012-12-18 | 2015-10-27 | Infineon Technologies Austria Ag | Systems and methods for integrating bootstrap circuit elements in power transistors and other devices |
| US9589929B2 (en) | 2013-03-14 | 2017-03-07 | Vishay-Siliconix | Method for fabricating stack die package |
| US9966330B2 (en) | 2013-03-14 | 2018-05-08 | Vishay-Siliconix | Stack die package |
| US9129820B2 (en) | 2013-07-25 | 2015-09-08 | Infineon Technologies Ag | Integrated circuit and method of manufacturing an integrated circuit |
| US10002938B2 (en) | 2013-08-20 | 2018-06-19 | Stmicroelectronics, Inc. | Atomic layer deposition of selected molecular clusters |
| US20150118810A1 (en) * | 2013-10-24 | 2015-04-30 | Madhur Bobde | Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path |
| US9773863B2 (en) * | 2014-05-14 | 2017-09-26 | Infineon Technologies Austria Ag | VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body |
| US10468479B2 (en) | 2014-05-14 | 2019-11-05 | Infineon Technologies Austria Ag | VDMOS having a drift zone with a compensation structure |
| US20160211348A1 (en) * | 2015-01-21 | 2016-07-21 | Maxchip Electronics Corp. | Trench lateral diffusion metal oxide semiconductor device and manufacturing method of the same |
| CN104779294A (zh) * | 2015-04-17 | 2015-07-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型功率mos晶体管及其制造方法和集成电路 |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| US10170627B2 (en) | 2016-11-18 | 2019-01-01 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
| CN106684126A (zh) * | 2016-12-12 | 2017-05-17 | 中航（重庆）微电子有限公司 | 一种沟槽型晶体管器件结构及制作方法 |
| JP2018181911A (ja) * | 2017-04-04 | 2018-11-15 | 浜松ホトニクス株式会社 | 光半導体装置 |
| DE102019109368A1 (de) | 2018-05-15 | 2019-11-21 | Infineon Technologies Ag | Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04145628A (ja) * | 1990-10-06 | 1992-05-19 | Nippon Telegr & Teleph Corp <Ntt> | 縦型ゲート絶縁型電界効果トランジスタ及びその製法 |
| JPH05315620A (ja) * | 1992-05-08 | 1993-11-26 | Rohm Co Ltd | 半導体装置およびその製造法 |
| JPH0923001A (ja) * | 1995-07-05 | 1997-01-21 | Nec Corp | 半導体装置の製造方法 |
| JPH11163342A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 半導体装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441247A (en) | 1981-06-29 | 1984-04-10 | Intel Corporation | Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate |
| US4983535A (en) | 1981-10-15 | 1991-01-08 | Siliconix Incorporated | Vertical DMOS transistor fabrication process |
| US4503601A (en) | 1983-04-18 | 1985-03-12 | Ncr Corporation | Oxide trench structure for polysilicon gates and interconnects |
| US4881105A (en) | 1988-06-13 | 1989-11-14 | International Business Machines Corporation | Integrated trench-transistor structure and fabrication process |
| JPH02206175A (ja) | 1989-02-06 | 1990-08-15 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| US5341011A (en) | 1993-03-15 | 1994-08-23 | Siliconix Incorporated | Short channel trenched DMOS transistor |
| JP3481287B2 (ja) | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| EP0676814B1 (en) * | 1994-04-06 | 2006-03-22 | Denso Corporation | Process of producing trench semiconductor device |
| US5455190A (en) | 1994-12-07 | 1995-10-03 | United Microelectronics Corporation | Method of making a vertical channel device using buried source techniques |
| US5648670A (en) | 1995-06-07 | 1997-07-15 | Sgs-Thomson Microelectronics, Inc. | Trench MOS-gated device with a minimum number of masks |
| US5895951A (en) * | 1996-04-05 | 1999-04-20 | Megamos Corporation | MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches |
| US5808340A (en) * | 1996-09-18 | 1998-09-15 | Advanced Micro Devices, Inc. | Short channel self aligned VMOS field effect transistor |
| JPH10173072A (ja) * | 1996-12-09 | 1998-06-26 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| US6051468A (en) * | 1997-09-15 | 2000-04-18 | Magepower Semiconductor Corp. | Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance |
| US6097061A (en) * | 1998-03-30 | 2000-08-01 | Advanced Micro Devices, Inc. | Trenched gate metal oxide semiconductor device and method |
| US6486067B1 (en) * | 1999-10-29 | 2002-11-26 | Taiwan Semiconductor Manufacturing Company | Method for improving the electrical isolation between the contact and gate in a self-aligned contact MOSFET device structure |
-
1999
- 1999-06-30 US US09/343,330 patent/US6274905B1/en not_active Expired - Lifetime
-
2000
- 2000-06-29 FR FR0008387A patent/FR2799304B1/fr not_active Expired - Fee Related
- 2000-06-29 DE DE10031626A patent/DE10031626B4/de not_active Expired - Fee Related
- 2000-06-30 JP JP2000199084A patent/JP2001044435A/ja active Pending
- 2000-09-13 TW TW089112872A patent/TW477026B/zh not_active IP Right Cessation
-
2001
- 2001-06-11 US US09/879,029 patent/US6737323B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04145628A (ja) * | 1990-10-06 | 1992-05-19 | Nippon Telegr & Teleph Corp <Ntt> | 縦型ゲート絶縁型電界効果トランジスタ及びその製法 |
| JPH05315620A (ja) * | 1992-05-08 | 1993-11-26 | Rohm Co Ltd | 半導体装置およびその製造法 |
| JPH0923001A (ja) * | 1995-07-05 | 1997-01-21 | Nec Corp | 半導体装置の製造方法 |
| JPH11163342A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 半導体装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005510087A (ja) * | 2001-11-15 | 2005-04-14 | ゼネラル セミコンダクター，インク． | ゲート電荷が低いトレンチ金属酸化膜半導体電界効果トランジスタ |
| JP2010118701A (ja) * | 2003-03-05 | 2010-05-27 | Advanced Analogic Technologies Inc | トレンチゲート縦型ｍｏｓｆｅｔ |
| US8034701B2 (en) | 2004-06-04 | 2011-10-11 | Samsung Electronics Co., Ltd. | Methods of forming recessed gate electrodes having covered layer interfaces |
| US7582931B2 (en) | 2004-06-04 | 2009-09-01 | Samsung Electronics Co., Ltd. | Recessed gate electrodes having covered layer interfaces and methods of forming the same |
| JP2007073757A (ja) * | 2005-09-07 | 2007-03-22 | Denso Corp | 半導体装置の製造方法 |
| JP4501820B2 (ja) * | 2005-09-07 | 2010-07-14 | 株式会社デンソー | 半導体装置の製造方法 |
| KR100790267B1 (ko) | 2006-07-27 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 및 그 제조방법 |
| DE102008024467A1 (de) | 2007-05-25 | 2008-11-27 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| DE102008064686B4 (de) * | 2007-05-25 | 2014-04-10 | Mitsubishi Electric Corp. | Halbleitervorrichtung |
| US9484444B2 (en) | 2007-05-25 | 2016-11-01 | Mitsubishi Electric Corporation | Semiconductor device with a resistance element in a trench |
| JP2014038963A (ja) * | 2012-08-17 | 2014-02-27 | Rohm Co Ltd | 半導体装置 |
| JP2016015439A (ja) * | 2014-07-03 | 2016-01-28 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| JP2020127017A (ja) * | 2020-04-02 | 2020-08-20 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2799304B1 (fr) | 2008-09-26 |
| US6737323B2 (en) | 2004-05-18 |
| FR2799304A1 (fr) | 2001-04-06 |
| DE10031626A1 (de) | 2001-02-22 |
| TW477026B (en) | 2002-02-21 |
| US20020024091A1 (en) | 2002-02-28 |
| DE10031626B4 (de) | 2012-12-13 |
| US6274905B1 (en) | 2001-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001044435A (ja) | 高導電性トレンチ構造 | |
| KR100415490B1 (ko) | 파워 모스 소자 및 그 제조 방법 | |
| CN104157688B (zh) | 具有槽屏蔽电极结构的半导体器件 | |
| JP5500898B2 (ja) | トレンチゲート電極を有する金属−絶縁体−半導体デバイスの製造方法 | |
| JP3728073B2 (ja) | 電界効果によって制御可能な半導体デバイス及びその製造方法 | |
| US6518127B2 (en) | Trench DMOS transistor having a double gate structure | |
| US5567634A (en) | Method of fabricating self-aligned contact trench DMOS transistors | |
| JP3383377B2 (ja) | トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法 | |
| US7186618B2 (en) | Power transistor arrangement and method for fabricating it | |
| US9735266B2 (en) | Self-aligned contact for trench MOSFET | |
| US7494876B1 (en) | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same | |
| US6693011B2 (en) | Power MOS element and method for producing the same | |
| JP2001223358A (ja) | トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタを製造する方法 | |
| JP2668081B2 (ja) | Ｃｍｏｓｅｐｒｏｍメモリセルを製造する方法 | |
| EP1573824A1 (en) | Vertical insulated gate transistor and manufacturing method | |
| EP0749158B1 (en) | Method of manufacturing a semiconductor device with auto-aligned polycide gate | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| US7413954B2 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
| US8324669B2 (en) | Process for manufacturing a MOS device with intercell ion implant confined to the gate electrode region | |
| JP3113425B2 (ja) | 絶縁ゲート半導体装置およびその製造方法 | |
| US6893923B2 (en) | Reduced mask count process for manufacture of mosgated device | |
| TWI808856B (zh) | 帶有遮罩電極的底部源極溝槽mosfet | |
| KR100327435B1 (ko) | 반도체 소자의 제조방법 | |
| JPH02174235A (ja) | 半導体装置およびその製造方法 | |
| JPS6358861A (ja) | Ｍｏｓ電界効果トランジスタ対 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101224 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110324 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110329 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110422 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110715 |