JP2001223358A - トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタを製造する方法 - Google Patents
トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタを製造する方法Info
- Publication number
- JP2001223358A JP2001223358A JP2000327825A JP2000327825A JP2001223358A JP 2001223358 A JP2001223358 A JP 2001223358A JP 2000327825 A JP2000327825 A JP 2000327825A JP 2000327825 A JP2000327825 A JP 2000327825A JP 2001223358 A JP2001223358 A JP 2001223358A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- substrate
- region
- source
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 114
- 239000004020 conductor Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 17
- 210000000746 body region Anatomy 0.000 abstract 2
- 239000000463 material Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000007943 implant Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 230000001351 cycling effect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 トランジスタのセル・ピッチについて妥協す
ることなくトランジスタの堅固さを向上させる、トレン
チ型電界効果トランジスタの製造方法を提供する。 【解決手段】 高量注入および熱サイクルの代わりに、
トレンチを基体領域にエッチングして、その高重基体ト
レンチをその基体およびソース領域の双方にコンタクト
を形成する金属のような高導電材料で充填することによ
ってトランジスタの高重基体を形成する。
ることなくトランジスタの堅固さを向上させる、トレン
チ型電界効果トランジスタの製造方法を提供する。 【解決手段】 高量注入および熱サイクルの代わりに、
トレンチを基体領域にエッチングして、その高重基体ト
レンチをその基体およびソース領域の双方にコンタクト
を形成する金属のような高導電材料で充填することによ
ってトランジスタの高重基体を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般には半導体技
術に関し、特にはトレンチ型電界効果トランジスタおよ
びその製造方法に関する。
術に関し、特にはトレンチ型電界効果トランジスタおよ
びその製造方法に関する。
【０００２】
【従来の技術】図１は、代表的なトレンチ型電界効果ト
ランジスタの一部の簡略化された断面図である。トレン
チ１００は、エピタキシャル層（図示されない）を典型
的に含む基板１０２に延びる。各トレンチ１００は、ゲ
ート誘電体として働く、二酸化シリコン（ＳｉＯ2）の
ような電気的な絶縁または誘電材料１０４で内側を覆わ
れる。そしてトレンチは、トランジスタのゲート端子を
提供するポリシリコンのような導電材料１０６で充填さ
れる。ウェルまたは基体領域１０８が基板１０２の上面
に形成され、図示されるように各トレンチ１００の両側
にソース領域１１０が形成される。高重基体１１２とし
て言及される領域が、隣り合うトレンチの間のソース領
域間に延びる。誘電体材料１１４は、トレンチの開口お
よびその隣り合うソース領域を覆う。金属１１６の層
が、シリコンの上面を一面に覆う。ｎチャンネルＭＯＳ
ＦＥＴについて、様々な領域のドーピング極性は、以下
の通りである：（トランジスタのドレイン端子を提供す
る）ｎ型基板１０２、ｐ型基体１０８、ｐ＋高重基体１
１２およびｎ＋ソース１１０。電界効果トランジスタの
活性領域が、こうして各トレンチ（またはゲート）１０
０の側面に沿ってソース１１０と基板（またはドレイ
ン）１０２との間に形成される。
ランジスタの一部の簡略化された断面図である。トレン
チ１００は、エピタキシャル層（図示されない）を典型
的に含む基板１０２に延びる。各トレンチ１００は、ゲ
ート誘電体として働く、二酸化シリコン（ＳｉＯ2）の
ような電気的な絶縁または誘電材料１０４で内側を覆わ
れる。そしてトレンチは、トランジスタのゲート端子を
提供するポリシリコンのような導電材料１０６で充填さ
れる。ウェルまたは基体領域１０８が基板１０２の上面
に形成され、図示されるように各トレンチ１００の両側
にソース領域１１０が形成される。高重基体１１２とし
て言及される領域が、隣り合うトレンチの間のソース領
域間に延びる。誘電体材料１１４は、トレンチの開口お
よびその隣り合うソース領域を覆う。金属１１６の層
が、シリコンの上面を一面に覆う。ｎチャンネルＭＯＳ
ＦＥＴについて、様々な領域のドーピング極性は、以下
の通りである：（トランジスタのドレイン端子を提供す
る）ｎ型基板１０２、ｐ型基体１０８、ｐ＋高重基体１
１２およびｎ＋ソース１１０。電界効果トランジスタの
活性領域が、こうして各トレンチ（またはゲート）１０
０の側面に沿ってソース１１０と基板（またはドレイ
ン）１０２との間に形成される。
【０００３】トレンチ型電界効果トランジスタの設計に
おいて、ソース領域１１０の下に延びる重くドープされ
た基体領域１１２を有することが望ましい。この高重基
体は、ソース領域の周りに低抵抗路を提供し、基体−ソ
ース接合が決して順方向にバイアスされないようにする
のに役立つ。寄生バイポーラ・トランジスタがオンとな
るのを回避するトランジスタの能力が、通常、堅固さと
して言及される。高重基体はまた、電界およびその破壊
電流路をトレンチの角部でのシリコン／誘電体（Ｓｉ／
ＳｉＯ2）の界面から遠ざけるよう移動させるのに役立
つ。トレンチの角部から電界を遠ざけるよう移動させる
ことにより、ホット・エレクトロンによってゲート酸化
膜に損傷が引き起こされる可能性が低減される。
おいて、ソース領域１１０の下に延びる重くドープされ
た基体領域１１２を有することが望ましい。この高重基
体は、ソース領域の周りに低抵抗路を提供し、基体−ソ
ース接合が決して順方向にバイアスされないようにする
のに役立つ。寄生バイポーラ・トランジスタがオンとな
るのを回避するトランジスタの能力が、通常、堅固さと
して言及される。高重基体はまた、電界およびその破壊
電流路をトレンチの角部でのシリコン／誘電体（Ｓｉ／
ＳｉＯ2）の界面から遠ざけるよう移動させるのに役立
つ。トレンチの角部から電界を遠ざけるよう移動させる
ことにより、ホット・エレクトロンによってゲート酸化
膜に損傷が引き起こされる可能性が低減される。
【０００４】
【発明が解決しようとする課題】現在の技術では、高エ
ネルギー注入を用いて高重基体を形成し、それに続けて
の温度サイクルによって、高重基体ドーパントを所望の
深さに至らせることによって、トランジスタの堅固さと
ゲート酸化膜の無欠性を向上させる。しかしながら、ド
ーパントを拡散させる温度サイクルはまた、高重基体領
域の横方向の拡散をも引き起こす。横方向に拡散される
高重基体ドーパントは、活性チャンネル領域と干渉し、
トランジスタの敷居値電圧をかき乱す。高重基体ドーパ
ントの横方向の拡散によって引き起こされる、この種の
望ましくない敷居値の多様化を回避するために、最小限
のセル・ピッチ（隣り合うトレンチ間の距離）に制限を
設ける。最小限のセル・ピッチが大きくなることで、ダ
イスごとのセル密度が低減するのみならず、ドレイン−
ソース間でトレンチ型トランジスタの抵抗ＲDSonに寄与
し、トランジスタの性能に悪影響を及ぼすものとなる。
ネルギー注入を用いて高重基体を形成し、それに続けて
の温度サイクルによって、高重基体ドーパントを所望の
深さに至らせることによって、トランジスタの堅固さと
ゲート酸化膜の無欠性を向上させる。しかしながら、ド
ーパントを拡散させる温度サイクルはまた、高重基体領
域の横方向の拡散をも引き起こす。横方向に拡散される
高重基体ドーパントは、活性チャンネル領域と干渉し、
トランジスタの敷居値電圧をかき乱す。高重基体ドーパ
ントの横方向の拡散によって引き起こされる、この種の
望ましくない敷居値の多様化を回避するために、最小限
のセル・ピッチ（隣り合うトレンチ間の距離）に制限を
設ける。最小限のセル・ピッチが大きくなることで、ダ
イスごとのセル密度が低減するのみならず、ドレイン−
ソース間でトレンチ型トランジスタの抵抗ＲDSonに寄与
し、トランジスタの性能に悪影響を及ぼすものとなる。
【０００５】したがって、セル・ピッチまたはＲDSonの
値について妥協することなく、堅固さを向上するトレン
チ型ＭＯＳＦＥＴ構造および製造方法の必要性がある。
値について妥協することなく、堅固さを向上するトレン
チ型ＭＯＳＦＥＴ構造および製造方法の必要性がある。
【０００６】
【課題を解決するための手段】本発明は、トレンチとさ
れた基体を備えるトレンチ型電解効果トランジスタの構
造および製造方法を提供する。広くは、高エネルギーの
代わりに、高量の注入に続けて拡散を行い、基体中に延
びるトレンチによって本発明による高重基体が形成され
る。続いてトレンチは、金属のような高導電性材料で充
填される。特定の実施例においては、基体トレンチをエ
ッチングした後、ソース金属がトレンチ中に蒸着され、
ソース領域への垂直コンタクトおよび基体領域への平面
コンタクトを提供する。シリコンへの金属プラグによっ
て形成されるトレンチとされた高重基体は、注入された
高重基体と比較してソース領域の周りにより低い抵抗路
を提供する。更には、横方向の拡散を削減することによ
り、本発明によるトレンチとされた基体では、セル・ピ
ッチを低減し、ＲDSonをより低くすることが可能とな
る。
れた基体を備えるトレンチ型電解効果トランジスタの構
造および製造方法を提供する。広くは、高エネルギーの
代わりに、高量の注入に続けて拡散を行い、基体中に延
びるトレンチによって本発明による高重基体が形成され
る。続いてトレンチは、金属のような高導電性材料で充
填される。特定の実施例においては、基体トレンチをエ
ッチングした後、ソース金属がトレンチ中に蒸着され、
ソース領域への垂直コンタクトおよび基体領域への平面
コンタクトを提供する。シリコンへの金属プラグによっ
て形成されるトレンチとされた高重基体は、注入された
高重基体と比較してソース領域の周りにより低い抵抗路
を提供する。更には、横方向の拡散を削減することによ
り、本発明によるトレンチとされた基体では、セル・ピ
ッチを低減し、ＲDSonをより低くすることが可能とな
る。
【０００７】したがって、１つの実施例において、本発
明は、第１の導電型を有する基体上のトレンチ型電界効
果トランジスタを製造する方法を提供し、その方法は、
基板中に延びる第１のトレンチを形成し、その第１のト
レンチの内側を誘電体材料で覆い、その第１のトレンチ
を導電材料で実質的に充填して電界効果トランジスタの
ゲート電極を形成し、基板中に第２の導電型を有する基
体領域を形成し、その基体領域の内側で前記第１のトレ
ンチに隣接する第１の導電型を有するソース領域を形成
し、そのソース領域に隣接してそのソース領域の下の基
体領域に延びる第２のトレンチを形成し、そしてその第
２のトレンチを高導電材料で充填して、前記基体領域へ
のコンタクトを形成するステップを含む。基体領域への
コンタクトを形成する高導電材料はまた、ソース領域へ
のコンタクトも形成する。
明は、第１の導電型を有する基体上のトレンチ型電界効
果トランジスタを製造する方法を提供し、その方法は、
基板中に延びる第１のトレンチを形成し、その第１のト
レンチの内側を誘電体材料で覆い、その第１のトレンチ
を導電材料で実質的に充填して電界効果トランジスタの
ゲート電極を形成し、基板中に第２の導電型を有する基
体領域を形成し、その基体領域の内側で前記第１のトレ
ンチに隣接する第１の導電型を有するソース領域を形成
し、そのソース領域に隣接してそのソース領域の下の基
体領域に延びる第２のトレンチを形成し、そしてその第
２のトレンチを高導電材料で充填して、前記基体領域へ
のコンタクトを形成するステップを含む。基体領域への
コンタクトを形成する高導電材料はまた、ソース領域へ
のコンタクトも形成する。
【０００８】別の実施例においては、本発明は、第１の
導電型を有する基板、第２の導電型を有しその基板上に
堆積される基体領域、その基体領域を経て前記基板中に
延びるゲート・トレンチ、第１の導電型を有し前記基体
領域上に堆積され前記ゲート・トレンチに隣接するソー
ス領域、および前記基体領域中に延びる基体トレンチを
含むトレンチ型電界効果トランジスタを提供し、ここ
で、その基体トレンチは、実質的に高導電材料で充填さ
れて、前記基体領域へのコンタクトを形成する。高導電
材料はまた、ソース領域へのコンタクトも形成する。
導電型を有する基板、第２の導電型を有しその基板上に
堆積される基体領域、その基体領域を経て前記基板中に
延びるゲート・トレンチ、第１の導電型を有し前記基体
領域上に堆積され前記ゲート・トレンチに隣接するソー
ス領域、および前記基体領域中に延びる基体トレンチを
含むトレンチ型電界効果トランジスタを提供し、ここ
で、その基体トレンチは、実質的に高導電材料で充填さ
れて、前記基体領域へのコンタクトを形成する。高導電
材料はまた、ソース領域へのコンタクトも形成する。
【０００９】以下の詳細な説明および添付した図面によ
って、トレンチ基体電界効果トランジスタおよびその製
造方法の性質および利点がより良く理解される。
って、トレンチ基体電界効果トランジスタおよびその製
造方法の性質および利点がより良く理解される。
【００１０】
【発明の実施の形態】図２Ａおよび図２Ｂを参照する
と、トレンチとされた高重基体の形成前および形成後そ
れぞれの、本発明によるトレンチ型電界効果トランジス
タの断面図が示されている。この代表的な実施例におい
て、高重基体構造２００を除いて、この装置の残りの観
点は、図１に示されるトレンチ型トランジスタと同様で
ある。同じ素子を示すのに、ここでの種々の図面におい
て同じ参照番号が用いられている。本発明の好ましい実
施例において、装置を製造するプロセスは、トレンチ１
００、基体領域１０８およびソース領域１１０の形成、
そして好ましくはソース領域１１０のためのコンタクト
範囲の開口までを含め、コンタクト層を境とするまで周
知の製造プロセスによって完了される。そのプロセス
は、高重基体の形成において従来のアプローチとは大き
くかけ離れている。注入および拡散サイクルの代わり
に、本発明のトランジスタにおける高重基体２００は、
まず、ソース・シリコンを経て基体領域１０８へのエッ
チングによって形成される。続いて、金属（例えば、ア
ルミニウム）のような高導電材料が、その高重基体トレ
ンチに蒸着される。このように金属層１１６は、ソース
領域１１０への垂直コンタクトおよび基体１０８への平
面コンタクトを形成する。こうして、高重基体トレンチ
へ延びるソース金属層１１６は、以前に注入された高重
基体領域（図１における１１２）に置き換わる。
と、トレンチとされた高重基体の形成前および形成後そ
れぞれの、本発明によるトレンチ型電界効果トランジス
タの断面図が示されている。この代表的な実施例におい
て、高重基体構造２００を除いて、この装置の残りの観
点は、図１に示されるトレンチ型トランジスタと同様で
ある。同じ素子を示すのに、ここでの種々の図面におい
て同じ参照番号が用いられている。本発明の好ましい実
施例において、装置を製造するプロセスは、トレンチ１
００、基体領域１０８およびソース領域１１０の形成、
そして好ましくはソース領域１１０のためのコンタクト
範囲の開口までを含め、コンタクト層を境とするまで周
知の製造プロセスによって完了される。そのプロセス
は、高重基体の形成において従来のアプローチとは大き
くかけ離れている。注入および拡散サイクルの代わり
に、本発明のトランジスタにおける高重基体２００は、
まず、ソース・シリコンを経て基体領域１０８へのエッ
チングによって形成される。続いて、金属（例えば、ア
ルミニウム）のような高導電材料が、その高重基体トレ
ンチに蒸着される。このように金属層１１６は、ソース
領域１１０への垂直コンタクトおよび基体１０８への平
面コンタクトを形成する。こうして、高重基体トレンチ
へ延びるソース金属層１１６は、以前に注入された高重
基体領域（図１における１１２）に置き換わる。
【００１１】図３は、本発明によるトレンチとされた高
重基体を備えるトレンチ型電解効果トランジスタのため
の代表的なプロセス・フローを図示する、簡略化された
フロー図である。ステップ３００で、高重基体ドーピン
グ（注入）および関連する熱サイクルを除いて、コンタ
クト層を境とするまでのかつソース領域のためのコンタ
クト範囲を開口するまでの全てのプロセス・ステップが
行われている。この時点までのプロセスの簡略化された
バージョンは、典型的には、シリコン基板中にゲート・
トレンチをエッチングし、そのゲート・トレンチの内側
を誘電体材料（例えばＳｉＯ2）で覆い、そしてそれを
ポリシリコンで充填し、基板の極性と反対のものを有す
る不純物を注入することによって基体領域を形成し、基
板と同じ不純物を注入することによってソース領域を形
成し、そしてソース・コンタクト窓を開口することを含
む。共同で譲渡されたモーらによる「電界効果トランジ
スタとその製造方法」という名称の米国特許出願第０８
／９７０，２２１号は、参照することによってここに組
み入れられるが、この時点までのプロセスについて好ま
しい実施例の詳細な説明を提供する。本発明によると、
ソース・コンタクト窓が露呈されて、シリコンがソース
を経て基体中にエッチングされ、高重基体トレンチを形
成する。ゲート・トレンチのために用いられるものと同
様の標準的なシリコン・エッチング・プロセス（例え
ば、異方性エッチング）が、このステップに用いられ
る。エッチ・レートとタイミングは、所望のトレンチの
深さによって調整される。すなわち、より浅い高重基体
トレンチには、より短いエッチング時間が当てられる。
これに続いて、選択的に低エネルギー注入および熱サイ
クル３０４が行われてオーミック・コンタクトが向上す
る。このステップは、完全にオプショナルであるが、ｐ
チャンネルのトランジスタについては、ソース金属１１
６とｎ型基体領域１０８との間のオーミック・コンタク
トをよりよくするために推奨される。
重基体を備えるトレンチ型電解効果トランジスタのため
の代表的なプロセス・フローを図示する、簡略化された
フロー図である。ステップ３００で、高重基体ドーピン
グ（注入）および関連する熱サイクルを除いて、コンタ
クト層を境とするまでのかつソース領域のためのコンタ
クト範囲を開口するまでの全てのプロセス・ステップが
行われている。この時点までのプロセスの簡略化された
バージョンは、典型的には、シリコン基板中にゲート・
トレンチをエッチングし、そのゲート・トレンチの内側
を誘電体材料（例えばＳｉＯ2）で覆い、そしてそれを
ポリシリコンで充填し、基板の極性と反対のものを有す
る不純物を注入することによって基体領域を形成し、基
板と同じ不純物を注入することによってソース領域を形
成し、そしてソース・コンタクト窓を開口することを含
む。共同で譲渡されたモーらによる「電界効果トランジ
スタとその製造方法」という名称の米国特許出願第０８
／９７０，２２１号は、参照することによってここに組
み入れられるが、この時点までのプロセスについて好ま
しい実施例の詳細な説明を提供する。本発明によると、
ソース・コンタクト窓が露呈されて、シリコンがソース
を経て基体中にエッチングされ、高重基体トレンチを形
成する。ゲート・トレンチのために用いられるものと同
様の標準的なシリコン・エッチング・プロセス（例え
ば、異方性エッチング）が、このステップに用いられ
る。エッチ・レートとタイミングは、所望のトレンチの
深さによって調整される。すなわち、より浅い高重基体
トレンチには、より短いエッチング時間が当てられる。
これに続いて、選択的に低エネルギー注入および熱サイ
クル３０４が行われてオーミック・コンタクトが向上す
る。このステップは、完全にオプショナルであるが、ｐ
チャンネルのトランジスタについては、ソース金属１１
６とｎ型基体領域１０８との間のオーミック・コンタク
トをよりよくするために推奨される。
【００１２】次に、アルミニウムのようなソース金属
が、シリコンの上面および高重基体トレンチの内側に蒸
着される。より良いフローおよびトレンチの充填を可能
とするのに、ホット・アルミニウムが好まれる。高重基
体トレンチがより深い場合には、物理的気相蒸着（ＰＶ
Ｄ）プロセスを用いる金属蒸着が好ましい。１つの実施
例において、ソースと基体のコンタクト抵抗は、アルミ
ニウムの下にチタンまたは窒化チタンのような薄いバリ
ア・メタルを含むことによって低減される。プラチナ、
コバルト、タングステンその他を含む他の種類の金属を
薄いバリア／メタル層として用いることもできる。最後
に、標準的な金属被覆およびパッシベーション・ステッ
プ３０８でプロセスを完了する。
が、シリコンの上面および高重基体トレンチの内側に蒸
着される。より良いフローおよびトレンチの充填を可能
とするのに、ホット・アルミニウムが好まれる。高重基
体トレンチがより深い場合には、物理的気相蒸着（ＰＶ
Ｄ）プロセスを用いる金属蒸着が好ましい。１つの実施
例において、ソースと基体のコンタクト抵抗は、アルミ
ニウムの下にチタンまたは窒化チタンのような薄いバリ
ア・メタルを含むことによって低減される。プラチナ、
コバルト、タングステンその他を含む他の種類の金属を
薄いバリア／メタル層として用いることもできる。最後
に、標準的な金属被覆およびパッシベーション・ステッ
プ３０８でプロセスを完了する。
【００１３】本発明によるトレンチとされた高重基体を
備えるトレンチ型電界効果トランジスタには、従来の注
入された高重基体トレンチ型トランジスタに優る数多く
の利点がある。注入された高重基体に置き換わるシリコ
ンへの高重基体金属プラグは、ソース領域の周りにずっ
と低い抵抗路を提供し、結果として堅固さを向上させて
いる。この堅固さの向上は、最小限のセル・ピッチを制
限することなく達成され、高重基体の横方向拡散がもは
や問題ではないので、そのセル・ピッチを低減すること
ができる。さらには、高重基体は、注入プラス熱サイク
ルとは反対にエッチング・プロセスによって形成される
ので、その大きさは、エッチングのパラメーターを変え
ることによって、より容易に制御することができる。本
発明のプロセスおよび構造の別の利点は、マスキング・
ステップ数の低減である。シリコン・エッチング高重基
体をソース・コンタクト層と自己整合することにより、
典型的には別々のソースおよび高重基体マスクが必要と
される、従来の注入された高重基体プロセスと比べて、
少なくとも１つのマスキング・ステップが削減される。
備えるトレンチ型電界効果トランジスタには、従来の注
入された高重基体トレンチ型トランジスタに優る数多く
の利点がある。注入された高重基体に置き換わるシリコ
ンへの高重基体金属プラグは、ソース領域の周りにずっ
と低い抵抗路を提供し、結果として堅固さを向上させて
いる。この堅固さの向上は、最小限のセル・ピッチを制
限することなく達成され、高重基体の横方向拡散がもは
や問題ではないので、そのセル・ピッチを低減すること
ができる。さらには、高重基体は、注入プラス熱サイク
ルとは反対にエッチング・プロセスによって形成される
ので、その大きさは、エッチングのパラメーターを変え
ることによって、より容易に制御することができる。本
発明のプロセスおよび構造の別の利点は、マスキング・
ステップ数の低減である。シリコン・エッチング高重基
体をソース・コンタクト層と自己整合することにより、
典型的には別々のソースおよび高重基体マスクが必要と
される、従来の注入された高重基体プロセスと比べて、
少なくとも１つのマスキング・ステップが削減される。
【００１４】本発明の更に別の利点は、ソースの接合深
さを変えることによりおよび／またはソース領域を通し
てのシリコン・エッチングの傾斜を変えることにより、
ソース・コンタクト範囲を変えることができるというも
のである。例えば、ソース注入量および拡散を増やすこ
とによって、ソース接合深さ２０２を増大することがで
きる。増大されたソース接合深さは、直接ソース・コン
タクト範囲を増大する。同様に、高重基体トレンチのエ
ッチング・プロフィールを変えることによって、ソース
接合の端を傾斜させることができ、ソース・コンタクト
範囲を増大させる。この増大されたソース・コンタクト
範囲によって、トランジスタのセル・ピッチを制限する
ことなくＲDSonが低減される。
さを変えることによりおよび／またはソース領域を通し
てのシリコン・エッチングの傾斜を変えることにより、
ソース・コンタクト範囲を変えることができるというも
のである。例えば、ソース注入量および拡散を増やすこ
とによって、ソース接合深さ２０２を増大することがで
きる。増大されたソース接合深さは、直接ソース・コン
タクト範囲を増大する。同様に、高重基体トレンチのエ
ッチング・プロフィールを変えることによって、ソース
接合の端を傾斜させることができ、ソース・コンタクト
範囲を増大させる。この増大されたソース・コンタクト
範囲によって、トランジスタのセル・ピッチを制限する
ことなくＲDSonが低減される。
【００１５】本発明による高重基体トレンチの深さは、
装置の要件によって異なる。一般には、高重基体トレン
チが深く形成されればされるほどトランジスタはより堅
固になる。１つの実施例において、高重基体トレンチ
は、ゲート・トレンチと同じかそれよりも深くなるほど
にさえ形成される。図４を参照すると、より深い高重基
体トレンチを備える本発明のトランジスタの実施例は示
されている。この実施例において、高重基体トレンチ４
００は、ゲート・トレンチ１００とほぼ同じぐらい深く
形成されており、図示することのみが目的であるが、そ
のトレンチは、ソース端４０２に沿って傾斜してエッチ
ングされており、ソース・コンタクト範囲が増大してい
る。より深い高重基体トレンチの実施例は、とりわけｐ
チャンネルのトランジスタに適する。これは、ソース金
属１１６（例えば、アルミニウム）が、典型的にはｎ型
基体４０８と良好なオーミック・コンタクトを形成しな
いからである。この場合には、高重基体トレンチ４００
の下の浅いｎ＋注入４０４（例えば、５０ＫｅＶまでの
砒素１×１０15原子／ｃｍ2、好ましくは零度の角度
で）がソース／高重基体金属１１６と基体領域４０８と
の間のオーミック・コンタクトを向上するのに役立つ。
同様のオプショナルの注入がｎチャンネル・トランジス
タにも用いられ、浅い注入（例えば、４０ＫｅＶまでの
硼素１×１０14原子／ｃｍ2）が用いられて、オーミッ
ク・コンタクトが向上される。注入された高重基体接合
範囲を低減するために、この実施例による本発明のプロ
セスは、高重基体ドーパントを活性化するために、通常
の炉の代わりにＲＴＰを用いる。幾分かの横方向への拡
散があっても、より深い高重基体トレンチ４００によっ
て、この浅い注入４０４がセル・ピッチに不利な影響を
与えないことが確実となる。すなわち、高重基体トレン
チ４００の底部が、活性チャンネル領域の下で移動され
るので、浅い注入４０４の横方向への拡散が問題とはな
らない。したがって、ｐチャンネル・トランジスタの場
合のより深い高重基体トレンチは、なおもトランジスタ
の縮小を可能とする。
装置の要件によって異なる。一般には、高重基体トレン
チが深く形成されればされるほどトランジスタはより堅
固になる。１つの実施例において、高重基体トレンチ
は、ゲート・トレンチと同じかそれよりも深くなるほど
にさえ形成される。図４を参照すると、より深い高重基
体トレンチを備える本発明のトランジスタの実施例は示
されている。この実施例において、高重基体トレンチ４
００は、ゲート・トレンチ１００とほぼ同じぐらい深く
形成されており、図示することのみが目的であるが、そ
のトレンチは、ソース端４０２に沿って傾斜してエッチ
ングされており、ソース・コンタクト範囲が増大してい
る。より深い高重基体トレンチの実施例は、とりわけｐ
チャンネルのトランジスタに適する。これは、ソース金
属１１６（例えば、アルミニウム）が、典型的にはｎ型
基体４０８と良好なオーミック・コンタクトを形成しな
いからである。この場合には、高重基体トレンチ４００
の下の浅いｎ＋注入４０４（例えば、５０ＫｅＶまでの
砒素１×１０15原子／ｃｍ2、好ましくは零度の角度
で）がソース／高重基体金属１１６と基体領域４０８と
の間のオーミック・コンタクトを向上するのに役立つ。
同様のオプショナルの注入がｎチャンネル・トランジス
タにも用いられ、浅い注入（例えば、４０ＫｅＶまでの
硼素１×１０14原子／ｃｍ2）が用いられて、オーミッ
ク・コンタクトが向上される。注入された高重基体接合
範囲を低減するために、この実施例による本発明のプロ
セスは、高重基体ドーパントを活性化するために、通常
の炉の代わりにＲＴＰを用いる。幾分かの横方向への拡
散があっても、より深い高重基体トレンチ４００によっ
て、この浅い注入４０４がセル・ピッチに不利な影響を
与えないことが確実となる。すなわち、高重基体トレン
チ４００の底部が、活性チャンネル領域の下で移動され
るので、浅い注入４０４の横方向への拡散が問題とはな
らない。したがって、ｐチャンネル・トランジスタの場
合のより深い高重基体トレンチは、なおもトランジスタ
の縮小を可能とする。
【００１６】結果として、本発明は、トレンチとされた
高重基体を備えるトレンチ型電界効果トランジスタおよ
びその製造方法を改良して提供する。高重注入および温
度サイクルの代わりに、本発明の高重基体は、ソース金
属によって充填されるトレンチをエッチングすることに
より形成される。本発明によるトレンチとされた高重基
体は、トランジスタのセル・ピッチに悪影響を与えるこ
となく、トランジスタの堅固さおよび全体的な性能を向
上させる。以上で本発明の特定の実施例の記述を完了す
るが、種々の修正バリエーションおよび代替が使用され
てよい。例えば、トレンチ特性の異なるトレンチ・プロ
セスの異なる様々な種類のものをトレンチを構成するの
に用いることができる。ゲート・トレンチの内側のポリ
シリコンは、例えば、シリコンの表面と同じ高さか、く
ぼんでいても良く、トレンチの角部は丸められてもいな
くても良く、ゲート・トレンチは基体領域の形成前また
は形成後に形成されても良いといったものである。更に
は、例示する目的でのみ特定の実施例が、シリコン・ウ
ェハーのプロセスをコンテクストとして記述されている
が、シリコン−ゲルマニウム基板のような、他の種類の
基板を用いることができる。したがって、この発明の範
囲は、記述された実施例に制限されるものではなく、そ
の代わりに、特許請求の範囲によって定められるもので
ある。
高重基体を備えるトレンチ型電界効果トランジスタおよ
びその製造方法を改良して提供する。高重注入および温
度サイクルの代わりに、本発明の高重基体は、ソース金
属によって充填されるトレンチをエッチングすることに
より形成される。本発明によるトレンチとされた高重基
体は、トランジスタのセル・ピッチに悪影響を与えるこ
となく、トランジスタの堅固さおよび全体的な性能を向
上させる。以上で本発明の特定の実施例の記述を完了す
るが、種々の修正バリエーションおよび代替が使用され
てよい。例えば、トレンチ特性の異なるトレンチ・プロ
セスの異なる様々な種類のものをトレンチを構成するの
に用いることができる。ゲート・トレンチの内側のポリ
シリコンは、例えば、シリコンの表面と同じ高さか、く
ぼんでいても良く、トレンチの角部は丸められてもいな
くても良く、ゲート・トレンチは基体領域の形成前また
は形成後に形成されても良いといったものである。更に
は、例示する目的でのみ特定の実施例が、シリコン・ウ
ェハーのプロセスをコンテクストとして記述されている
が、シリコン−ゲルマニウム基板のような、他の種類の
基板を用いることができる。したがって、この発明の範
囲は、記述された実施例に制限されるものではなく、そ
の代わりに、特許請求の範囲によって定められるもので
ある。
【図１】代表的なトレンチ型電界効果トランジスタの断
面図を示す。
面図を示す。
【図２】Ａは、トレンチとされる高重基体の形成前の本
発明によるトレンチ型電界効果トランジスタの断面図を
提供する。Ｂは、トレンチとされる高重基体の形成後の
本発明によるトレンチ型電界効果トランジスタの断面図
を提供する。
発明によるトレンチ型電界効果トランジスタの断面図を
提供する。Ｂは、トレンチとされる高重基体の形成後の
本発明によるトレンチ型電界効果トランジスタの断面図
を提供する。
【図３】本発明によるトレンチとされた高重基体を備え
るトレンチ型電界効果トランジスタを製造する代表的な
プロセス・フローを図示するフロー図である。
るトレンチ型電界効果トランジスタを製造する代表的な
プロセス・フローを図示するフロー図である。
【図４】本発明によるより深い高重基体トレンチを備え
るトレンチ型電界効果トランジスタの代わりの実施例の
断面図である。
るトレンチ型電界効果トランジスタの代わりの実施例の
断面図である。
１００ トレンチ １０２ 基板 １０４ 誘電材料 １０６ 導電材料 １０８ 基体領域 １１０ ソース領域 １１２ 高重基体 １１４ 誘電体材料 １１６ 金属層 ２００ 高重基体 ２０２ ソース接合深さ ４００ 高重基体トレンチ ４０２ ソース端 ４０４ 浅い注入 ４０８ 基体領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ディーン プロブスト アメリカ合衆国 ユタ、ウエスト ジョー ダン、 ウエスト 6960 サウス 4857 (72)発明者 ポール サラップ アメリカ合衆国 ユタ、ウエスト ジョー ダン、 ウエスト オディン レーン 4693 (72)発明者 デンセン、カオ アメリカ合衆国 ユタ、サンディ、 イー スト ダーバン ロード 2851
Claims (17)
- 【請求項１】 第１の導電型を有する基板上に、トレン
チ型電解効果トランジスタを製造する方法であって、 前記基板中に延びる第１のトレンチを形成する前記第１
のトレンチの内側を誘電体材料で覆う前記第１のトレン
チを導電材料で実質的に充填して、前記電界効果トラン
ジスタのゲート電極を形成する前記基板中に第２の導電
型を有する基体領域を形成する前記基体領域の内側で前
記第１のトレンチに隣接し、前記第１の導電型を有する
ソース領域を形成する前記ソース領域に隣接し、そのソ
ース領域の下の前記基体領域に延びる第２のトレンチを
形成するその第２のトレンチを高導電材料で充填して、
前記基体領域へのコンタクトを形成するステップを具備
する方法。 - 【請求項２】 前記第２のトレンチを高導電材料で充填
して、前記基体領域へのコンタクトを形成するステップ
が、また前記ソース領域へのコンタクトも形成する請求
項１に記載の方法。 - 【請求項３】 前記第２のトレンチを高導電材料で充填
するステップが、前記基体領域および前記ソース領域の
双方とのコンタクトを形成する自己整合のマスキング・
ステップを具備する請求項２に記載の方法。 - 【請求項４】 さらに、前記第２の導電型の不純物を、
前記第２のトレンチの下の前記基体領域に注入するステ
ップを、前記第２のトレンチを充填するステップの前に
具備する請求項２に記載の方法。 - 【請求項５】 さらに、前記基板を加熱するステップ
を、前記基体領域に更に不純物を拡散させるため、注入
するステップの後に具備する請求項４に記載の方法。 - 【請求項６】 さらに、前記高導電材料と前記基体領域
との間にバリア・メタルの薄い層を形成するステップを
具備する請求項２に記載の方法。 - 【請求項７】 前記高導電性材料が、アルミニウムを具
備し、また前記バリア・メタルの薄い層がチタンを具備
する請求項６に記載の方法。 - 【請求項８】 前記第２のトレンチを形成するステップ
が、前記ソースおよび基体領域を経てシリコンをエッチ
ングするステップを具備する請求項２に記載の方法。 - 【請求項９】 前記第２のトレンチが、前記第１のトレ
ンチよりも浅い請求項２に記載の方法。 - 【請求項１０】 前記第２のトレンチが、前記第１のト
レンチとほぼ同じ深さである請求項２に記載の方法。 - 【請求項１１】 前記第２のトレンチが、前記第１のト
レンチよりも深い請求項２に記載の方法。 - 【請求項１２】 前記エッチングのステップが、前記ソ
ース領域のエッチングされた側面に沿って傾斜した端部
を結果として生じる角度でシリコンをエッチングする請
求項８に記載の方法。 - 【請求項１３】 トレンチ型電界効果トランジスタを製
造する方法であって、 第１の導電型を有する基板に第１のトレンチをエッチン
グする前記第１のトレンチの内側を誘電体材料の層で覆
う前記トレンチをポリシリコンで実質的に充填する第２
の導電型の不純物を前記基板に注入して、前記基板に渡
って前記第２の導電型を有する基体領域を形成する。前
記第１の導電型の不純物を前記基体領域の内側に注入し
て、前記第１のトレンチに隣接するソース領域を形成す
る前記ソース領域を経て、前記基体領域中に第２のトレ
ンチをエッチングする前記第２のトレンチを金属で充填
して、前記ソース領域および前記基体領域の双方とコン
タクトを形成するステップを具備する製法。 - 【請求項１４】 さらに、前記第２導電型の不純物を前
記第２のトレンチの下の前記基体領域に注入するステッ
プを、前記第２のトレンチを金属で充填するステップの
前に具備する請求項１３に記載の製法。 - 【請求項１５】 前記第２のトレンチをエッチングする
ステップが、前記第２のトレンチを前記第１のトレンチ
よりも浅い深さまでエッチングする請求項１３に記載の
製法。 - 【請求項１６】 前記第２のトレンチをエッチングする
ステップが、前記第２のトレンチを前記第１のトレンチ
と実質的に同じ深さまでエッチングする請求項１３に記
載の製法。 - 【請求項１７】 前記第２のトレンチをエッチングする
ステップが、前記第２のトレンチを前記第１のトレンチ
よりも深くエッチングする請求項１３に記載の製法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US405210 | 1982-08-03 | ||
| US09/405,210 US20030060013A1 (en) | 1999-09-24 | 1999-09-24 | Method of manufacturing trench field effect transistors with trenched heavy body |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001223358A true JP2001223358A (ja) | 2001-08-17 |
Family
ID=23602750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327825A Pending JP2001223358A (ja) | 1999-09-24 | 2000-09-21 | トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタを製造する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030060013A1 (ja) |
| JP (1) | JP2001223358A (ja) |
| TW (1) | TW488013B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004055803A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
| US6888196B2 (en) | 2002-04-24 | 2005-05-03 | Nec Electronics Corporation | Vertical MOSFET reduced in cell size and method of producing the same |
| JP2008529307A (ja) * | 2005-01-27 | 2008-07-31 | インターナショナル レクティファイアー コーポレイション | エンドレスゲートトレンチを備える電力半導体素子 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200134B1 (en) | 1998-01-20 | 2001-03-13 | Kerr Corporation | Apparatus and method for curing materials with radiation |
| US7098506B2 (en) | 2000-06-28 | 2006-08-29 | Renesas Technology Corp. | Semiconductor device and method for fabricating the same |
| US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
| US6921939B2 (en) * | 2000-07-20 | 2005-07-26 | Fairchild Semiconductor Corporation | Power MOSFET and method for forming same using a self-aligned body implant |
| US6696726B1 (en) * | 2000-08-16 | 2004-02-24 | Fairchild Semiconductor Corporation | Vertical MOSFET with ultra-low resistance and low gate charge |
| US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| FI120310B (fi) * | 2001-02-13 | 2009-09-15 | Valtion Teknillinen | Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä |
| US7728345B2 (en) | 2001-08-24 | 2010-06-01 | Cao Group, Inc. | Semiconductor light source for illuminating a physical space including a 3-dimensional lead frame |
| US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| US7368777B2 (en) * | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| US20050199918A1 (en) * | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
| US7352036B2 (en) * | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| KR100582374B1 (ko) * | 2004-09-08 | 2006-05-22 | 매그나칩 반도체 유한회사 | 고전압 트랜지스터 및 그 제조 방법 |
| US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
| AT504998A2 (de) * | 2005-04-06 | 2008-09-15 | Fairchild Semiconductor | Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben |
| US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
| US7667265B2 (en) * | 2006-01-30 | 2010-02-23 | Fairchild Semiconductor Corporation | Varying mesa dimensions in high cell density trench MOSFET |
| US8022482B2 (en) * | 2006-02-14 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Device configuration of asymmetrical DMOSFET with schottky barrier source |
| WO2009024931A1 (en) * | 2007-08-22 | 2009-02-26 | Nxp B.V. | An insulated gate semiconductor device and manufacture thereof |
| CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
| JP5196980B2 (ja) * | 2007-12-10 | 2013-05-15 | 株式会社東芝 | 半導体装置 |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US9072572B2 (en) | 2009-04-02 | 2015-07-07 | Kerr Corporation | Dental light device |
| US9066777B2 (en) | 2009-04-02 | 2015-06-30 | Kerr Corporation | Curing light device |
| US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4138649A (en) * | 1977-03-25 | 1979-02-06 | Emerson Electric Co. | Amplifier system |
| US4560975A (en) * | 1982-03-22 | 1985-12-24 | Indata Corporation | Method of and apparatus for error compensation in electronic analog sensing systems and the like |
| US4542354A (en) * | 1983-08-01 | 1985-09-17 | Robinton Products, Inc. | Delta-sigma pulse modulator with offset compensation |
| US4590458A (en) * | 1985-03-04 | 1986-05-20 | Exxon Production Research Co. | Offset removal in an analog to digital conversion system |
| US5164325A (en) * | 1987-10-08 | 1992-11-17 | Siliconix Incorporated | Method of making a vertical current flow field effect transistor |
| US4853345A (en) * | 1988-08-22 | 1989-08-01 | Delco Electronics Corporation | Process for manufacture of a vertical DMOS transistor |
| JP2606404B2 (ja) * | 1990-04-06 | 1997-05-07 | 日産自動車株式会社 | 半導体装置 |
| US5071782A (en) * | 1990-06-28 | 1991-12-10 | Texas Instruments Incorporated | Vertical memory cell array and method of fabrication |
| JPH05304297A (ja) * | 1992-01-29 | 1993-11-16 | Nec Corp | 電力用半導体装置およびその製造方法 |
| US5554862A (en) * | 1992-03-31 | 1996-09-10 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| DE4417150C2 (de) * | 1994-05-17 | 1996-03-14 | Siemens Ag | Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen |
| US5405794A (en) * | 1994-06-14 | 1995-04-11 | Philips Electronics North America Corporation | Method of producing VDMOS device of increased power density |
| US6008520A (en) * | 1994-12-30 | 1999-12-28 | Siliconix Incorporated | Trench MOSFET with heavily doped delta layer to provide low on- resistance |
| JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチｍｏｓｆｅｔ |
| JP3325736B2 (ja) * | 1995-02-09 | 2002-09-17 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| US5567634A (en) * | 1995-05-01 | 1996-10-22 | National Semiconductor Corporation | Method of fabricating self-aligned contact trench DMOS transistors |
| US6078090A (en) * | 1997-04-02 | 2000-06-20 | Siliconix Incorporated | Trench-gated Schottky diode with integral clamping diode |
| US5648670A (en) * | 1995-06-07 | 1997-07-15 | Sgs-Thomson Microelectronics, Inc. | Trench MOS-gated device with a minimum number of masks |
| US5689128A (en) * | 1995-08-21 | 1997-11-18 | Siliconix Incorporated | High density trenched DMOS transistor |
| US5629543A (en) * | 1995-08-21 | 1997-05-13 | Siliconix Incorporated | Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness |
| US5879971A (en) * | 1995-09-28 | 1999-03-09 | Motorola Inc. | Trench random access memory cell and method of formation |
| US5705409A (en) * | 1995-09-28 | 1998-01-06 | Motorola Inc. | Method for forming trench transistor structure |
| US5770878A (en) * | 1996-04-10 | 1998-06-23 | Harris Corporation | Trench MOS gate device |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| US6110799A (en) * | 1997-06-30 | 2000-08-29 | Intersil Corporation | Trench contact process |
| US6037628A (en) * | 1997-06-30 | 2000-03-14 | Intersil Corporation | Semiconductor structures with trench contacts |
| US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
| US6188105B1 (en) * | 1999-04-01 | 2001-02-13 | Intersil Corporation | High density MOS-gated power device and process for forming same |
-
1999
- 1999-09-24 US US09/405,210 patent/US20030060013A1/en not_active Abandoned
-
2000
- 2000-09-21 JP JP2000327825A patent/JP2001223358A/ja active Pending
- 2000-09-22 TW TW089119653A patent/TW488013B/zh active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6888196B2 (en) | 2002-04-24 | 2005-05-03 | Nec Electronics Corporation | Vertical MOSFET reduced in cell size and method of producing the same |
| JP2004055803A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
| JP2008529307A (ja) * | 2005-01-27 | 2008-07-31 | インターナショナル レクティファイアー コーポレイション | エンドレスゲートトレンチを備える電力半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW488013B (en) | 2002-05-21 |
| US20030060013A1 (en) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001223358A (ja) | トレンチとされた高重基体を備えるトレンチ型電界効果トランジスタを製造する方法 | |
| TWI441334B (zh) | 用於使用多晶矽的溝槽dmos器件的源極和本體連接結構 | |
| US7858478B2 (en) | Method for producing an integrated circuit including a trench transistor and integrated circuit | |
| TWI344211B (en) | Configuration and method to form mosfet devices with low resistance silicide gate and mesa contact regions | |
| US20060113588A1 (en) | Self-aligned trench-type DMOS transistor structure and its manufacturing methods | |
| US20100264488A1 (en) | Low Qgd trench MOSFET integrated with schottky rectifier | |
| US20140339634A1 (en) | Lateral Transistor Component and Method for Producing Same | |
| KR100992180B1 (ko) | 반도체 소자 및 제조 방법 | |
| US7217976B2 (en) | Low temperature process and structures for polycide power MOSFET with ultra-shallow source | |
| JP4106231B2 (ja) | ポリシリコン・シードを有するトランジスタ及びその製造方法 | |
| KR101332590B1 (ko) | 개선된 성능을 갖는 파워 반도체 장치 및 방법 | |
| JP3429654B2 (ja) | 半導体集積回路装置の製造方法 | |
| US20170098609A1 (en) | Source-Gate Region Architecture in a Vertical Power Semiconductor Device | |
| JP2002110978A (ja) | 電力用半導体素子 | |
| JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| US6992353B1 (en) | Self-aligned source structure of planar DMOS power transistor and its manufacturing methods | |
| JPH10321841A (ja) | 半導体デバイスの構造及びその製造方法 | |
| JPH1126758A (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 | |
| US6927101B2 (en) | Field-effect-controllable semiconductor component and method for fabricating the component | |
| US5869378A (en) | Method of reducing overlap between gate electrode and LDD region | |
| US6596598B1 (en) | T-shaped gate device and method for making | |
| JP2005229066A (ja) | 半導体装置及びその製造方法 | |
| US6518631B1 (en) | Multi-Thickness silicide device formed by succesive spacers | |
| US7391079B2 (en) | Metal oxide semiconductor device | |
| JP3831615B2 (ja) | 半導体装置とその製造方法 |