JPH04145628A - 縦型ゲート絶縁型電界効果トランジスタ及びその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、縦型ゲート絶縁型電界効果トランジスタ及び
その製法に関する。

【従来の技術】

従来、第３図を伴って次に述べる縦型ゲート絶縁型電界
効果トランジスタが提案されている。 すなわち、例えばｎ型を有し且つ比較的低い比抵抗を有
し、従ってｎ÷型を有するとともに例えば単結晶シリコ
ンでなる半導体基板１上に半導体基板１に比し高い比抵
抗を有し、従ってｎ型またはｎ−型を有し且つ単結晶シ
リコンでなるドレイン領域としての半導体層３と、ｐ型
を有し且つ単結晶シリコンでなるチャンネル形成用領域
としての半導体層と、ｎ型またはｎ゛型を有し且つ単結
晶シリコンでなるソース領域としての半導体Ｗ１４とが
それらの順に積層されている半導体積層体２が形成され
ている。 また、半導体積層体２上に、例えばシリコン酸化物でな
る絶縁膜６及び２１が、それらの順に積層されている。 ざらに、絶縁膜６及び２１の積層体に、半導体積層体２
を外部に臨ませる窓２２が形成されまた、半導体ｇ［Ｍ
体２に、半導体基板１側とは反対側から半導体基板１側
に向って延長し且つ絶縁膜６及び２１の積層体の窓２２
とほぼ同じ大きさを有する溝１０が、絶縁膜６及び２１
の積層体の窓２２と連通し且つ半導体層３内に終絡する
深さに形成されている。なお、図においては、同じ縦型
ゲート絶縁型電界効果トランジスタの２つを示すべく、
ｆ１２１の２つと、溝１０の２つとが示されている。 また、半導体積層体２に形成されている溝１０の内面に
、例えばシリコン酸化物でなるゲート絶縁膜としての絶
縁膜１１が、例えば熱酸化処理によって形成されている
。なお、絶縁膜１１がこのように熱酸化処理によって形
成される場合、溝１０の内面が、図示のように、絶縁膜
１１の内面になる。 さらに、溝１０内に、ゲート電極としての導電性層１２
が形成されている。 この場合、導電性層１２は、ゲート絶縁膜としての絶縁
膜１１上、絶縁ｇ１６及び２１の積層体の窓２２の内面
上及びその積層体上の窓２２側の一部領域上にそれらと
接して連続延長して形成され、且つ例えば燐でなる導電
性を与える不純物を高濃度に導入している例えば多結晶
シリコンでなる多結晶半導体で形成されている導電性層
部１３を有する。 また、導電性層１２上及び絶縁膜６及び２１の積層体上
にそれらと接し且つ溝１０を埋めるように連続延長して
形成されている例えばシリコン酸化物でなる絶縁膜２３
が形成されている。 さらに、絶縁膜６．２１及び２３でなる積層体と、半導
体積層体２の半導体層５とに、それらを通した、半導体
積層体２の半導体層４を外部に臨ませる窓２４が形成さ
れている。 また、絶縁膜２３上に、窓２４を通じて半導体積層体２
の半導体層４にオーミックに連結しているソース電極と
しての導電性層１９が形成され、また、半導体基板１に
、半導体積層体２側とは反対側の面上において、それと
オーミックに連結しているドレイン電極としての導電性
層２０が形成されている。 以上が、従来提案されている縦型ゲート絶縁型電界効果
トランジスタの構成である。 このような構成を有する従来の縦型ゲート絶縁型電界効
果トランジスタによれば、ソース電極としての導電性層
１９とドレイン電極としての導電性層２０との間に、負
荷を通じて所要の電源を接続している状態で、ゲート電
極としての導電性層１２に、制御電圧を、ソース電極と
しての導電性層１９を基準として、負極性のある値（閾
値）以上の値で印加させれば、半導体積層体２のチャン
ネル形成用領域としての半導体層４に、ゲート絶縁膜と
しての絶縁膜１１側において、ｎ型のチャンネルが形成
されることによって、導電性層１９及び２０間がオン状
態になり、よって、負荷に電源から電流を供給させるこ
とができる。 従って、第３図に示す従来の縦型ゲート絶縁型電界効果
トランジスタによれば、スイッチング素子として動作す
る電界効果トランジスタとしての機能を呈する。 また、第３図に示す従来の縦型ゲート絶縁型電界効果ト
ランジスタの場合、半導体積層体２のチャンネル形成用
領域としての半導体層４に形成されるｎ型のチャンネル
が、半導体積層体２に形成されている溝１０の延長方向
に沿う縦方向に、半導体層４の厚さによる長さを有して
形成されるので、縦型であり、そして、いま述べたｎ型
のチャンネルを、半導体層４の厚さに応じた短い長さに
することができるので、電界効果トランジスタとしての
機能を高速に得ることができる。 さらに、ドレイン領域としての半導体層４が、半導体基
板１に比し高い仕抵抗を有するので、ソース電極として
の導電性層１９とドレイン電極としての導電性層２０と
の間で高い耐圧特性を呈する。 さらに、ゲート電極としての導電性層１２が導電性層部
１３を有し、その導電性層部１３が、導電性を与える不
純物を導入している多結晶半導体でなり、そして、電界
効果トランジスタとしての閾値電圧が多結晶半導体に導
入している導電性を与える不純物の濃度にも依存し、一
方、導電性を与える不純物を導入している多結晶半導体
でなる導電性層部１３を、導電性を与える不純物の濃度
の制御されているものとして形成するのが容易であるこ
とから、縦型ゲート絶縁型電界効果トランジスタを、導
電性層部１３に導入されている導電性を与える不純物の
濃度に依存している同値電圧を有するものとして、容易
に製造することができる。 次に、第４図を伴って、従来の縦型ゲート絶縁型電界効
果トランジスタの製法を、第３図で上述した従来の縦型
ゲート絶縁型電界効果トランジスタを製造する場合に適
用された場合で述べよう。 第４図において、第３図との対応部分には同一符号を付
し詳細説明を省略する。 第４図に示す従来の縦型ゲート絶縁型電界効果トランジ
スタの製法は、次に述べる順次の工程をとって、第３図
で上述した従来の縦型ゲート絶縁型電界効果トランジス
タを製造する。 すなわち、第３図で上述したと同様のｎ＋型を有し且つ
単結晶シリコンでなる半導体基板１を予め用意する（第
４図Ａ）。 そして、その半導体基板１上に、爾後上面側から第３図
で上述したと同様のチャンネル形成用領域としての半導
体層４とソース領域としての半導体層５とが形成される
、第３図で上述したと同様の、ドレイン領域としてのｐ
型またはｎ　型を有し且つ単結晶シリコンでなる半導体
Ｍ３を、エピタキシャル成長法によって形成し、次に、
その半導体層３上に、熱酸化法によって、シリコン酸化
物でなる絶縁膜６を形成する（第４図Ｂ）。 次に、半導体層３に対する絶縁膜６を通しての例えばボ
ロンでなるｎ型不純物のイオンの打込処理、続く例えば
燐でなるｎ型不純物のイオンの打込処理、続く熱処理に
よって、半導体層３内に、その絶縁膜６側において、ｐ
型を有する半導体領域及びｐ型またはｎ＋型を有する半
導体領域を、第３図で上述したチャンネル形成用領域と
してのｐ型を有し且つ単結晶シリコンでなる半導体層４
及びチャンネル領域としてのｐ型またはｎ＋型を有し且
つ単結晶シリコンでなる半導体層５としてそれぞれ形成
する（第４図Ｃ）。 次に、絶縁膜６上に、第３図で上述したと同様のシリコ
ン酸化物でなる絶縁１！Ａ２１を、減圧ＣＶＤ法によっ
て形成する（第４図Ｄ）。 次に、絶縁１１６及び２１の積層体に、第３図で上述し
たと同様の、半導体積層体２を外部に臨ませる窓２２を
、マスクを用いたイオンエツチング処理（ＲＩＥ法によ
る）によって形成する（第４図Ｅ）。 次に、半導体積層体２に対する絶縁ｌＩ２１をマスクと
するイオンエツチング処理（ＲＩＥａによる）によって
、半導体積層体２に、第３図で上述したと同様の、１２
２に連通し且つ半導体Ｉ！ｉ３内に終絡する溝１０を形
成する（第４図Ｆ）。 次に、半導体積層体２に形成されているｒＲｌｏの内面
に満１０の形成時に無視し得ない損傷層がある場合、そ
のｉａｉ層を、熱酸化処理と続くエツチング液を用いた
エツチング処理とによって除去して後、）ｌｌｉｌｏの
内面に、第３図で上述したと同様の、シリコン酸化物で
なるゲート絶縁膜としての絶縁Ｍ１１を、熱酸化処理に
よって形成する（第４図Ｇ）。 次に、第３図で上述したと同様の、ゲート絶縁膜として
の絶縁膜１１上、絶縁膜６及び２１の積層体の窓２２の
内面上及びその積層体上の窓２２側の領域上にそれらと
接して連続延長し、且つ例えば燐でなる導電性を与える
不純物を高濃度に導入している多結晶半導体でなる導電
性肩部１３を、減圧ＣＶＤ法によってゲート絶縁膜とし
ての絶縁膜１１上及び絶縁膜６及び２１の８！１層体上
に連続延長している導電性肩部１３になる層を形成し、
次でその層に対するマスクを用いたエツチング処理によ
って形成し、それによって、第３図で上述したと同様の
導電性層１２を形成する（第４図Ｈ）。 次に、導電性層１２上及び絶縁膜６及び２１の積層体上
に連続延長している、第３図で上述したと同様の例えば
シリコン酸化物でなる絶縁ＷＡ２３を、第３図で上述し
たと同様に溝１０を埋めるように、減圧ＣＶＤ法によっ
て形成する（第４図■）。 次に、絶縁膜６．２１及び２３でなる積層体と、半導体
積層体２の半導体層５とに、それらを通した、第３図で
上述したと同様の半導体積層体２の半導体層４を外部に
臨ませる窓２４を、マスクを用いた絶縁膜６．２１及び
２３でなる積層体に対するエツチング処理、続く同じマ
スクを用いた半導体積層体２の半導体層５に対するエツ
チング処理によって形成する（第４図Ｊ）次に、絶縁膜
２３上に、第３図で上述したと同様の、窓２４を通じて
半導体積層体２の半導体層４にオーミックに連結してい
るソース電極としての導電性層１９を形成し、また、半
導体基板１に、第３図で上述したと同様の、半導体積層
体１とは反対側の面上において、それとオーミックに連
結しているドレイン電極としての導電性層２０を形成す
る（第４図Ｋ）。 以上が、従来提案されている縦型ゲート絶縁型電界効果
トランジスタの製法である。 このような従来の縦型ゲート絶縁型電界効果トランジス
タの製法によれば、ｎ＋型を有する半導体基板１上に、
ｎまたはｎ−型を有するドレイン領域としての半導体層
３と、ｐ型を有するチャンネル形成用領域としての半導
体層４と、ｎまたはｎ＋型を有するチャンネル領域とし
ての半導体ＷＩＩ５とがそれらの順に積層されている半
導体積層体２を形成する工程（第４図Ａ〜第４図Ｃ）と
、半導体ｇＩＷｉ体２に、半導体基板１側とは反対側か
ら半導体基板１側に向って延長しているＷ４１０を、半
導体層３内に終絡する深さに形成する工程（第４図Ｄ〜
第４図Ｆ）と、半導体積層体２に形成されている溝１０
の内面に、ゲート絶縁膜としての絶縁Ｗ！Ａ１１を形成
する工程（第４図Ｇ）と、半導体積層体２に形成されて
いる満１０内に、ゲート電極としての導電性層１２を、
ゲート絶縁膜としての絶縁膜１１と接して形成する工程
（第４図Ｈ）とを有し、そして、ゲート電極としての導
電性Ｈ１２を形成する工程（第４図Ｈ）が、ゲート絶縁
膜としての絶縁膜１１上、及び半導体積層体２の溝１０
の周りの領域上に連続延長し、ている多結晶半導体でな
る導電性陥部１３を形成する工程を有する、という工程
をとって、第３図で上述した従来の縦型ゲート絶縁型電
界効果トランジスタを、前述した特徴を有するものとし
て製造することができる。

【発明が解決しようとする課題】

第３図で上述した従来の縦型ゲート絶縁型電界効果トラ
ンジスタの場合、ゲート電極としての導電性Ｉ！１２が
、前述した特徴を有する導電性を与える不純物を導入し
ている多結晶半導体でなる導電性陥部１３を有するが、
その導電性陥部１３は、内面にゲート絶縁膜としての絶
縁膜１１を形成している満１０を埋めてはいず、また、
導電性を与える不純物が高濃度に導入されているとして
も、金属でなる場合に比し高い比抵抗を有することから
、ゲート電極としての１ｌＴｉ性層が、十分低い抵抗を
有しない。 このため、第３図で上述した従来の縦型ゲート絶縁型電
界効果トランジスタとしての場合、電界効果トランジス
タとしての機能を、十分高速に得ることができない、と
いう欠点を有していた。 また、第４図で上述した従来の縦型ゲート絶縁型電界効
果トランジスタの製法の場合、上述した欠点を有する縦
型ゲート絶縁型電界効果トランジスタしか製造すること
ができない、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規な縦型ゲ
ート絶縁型電界効果トランジスタ及びその製法を提案せ
んとするものである。

【課題を解決するための手段】

本発明による縦型ゲート絶縁型電界効果トランジスタは
、第３図で上述した従来の縦型ゲート絶縁型電界効果ト
ランジスタの場合と同様に、■第１の導電型を有する半
導体基板上に、第１の導電型を有し且つ上記半導体基板
に比し高い比抵抗を有するドレイン領域としての第１の
半導体層と、第１の導電型とは逆の第２の導電型を有す
るチャンネル形成用領域としての第２の半導体層と、第
１の導電型を有するソース領域としての第３の半導体層
とがそれらの順にＷ４１１９されている半導体積層体が
形成され、■上記半導体積層体に、上記半導体基板側と
は反対側から上記半導体基板側に向って延長している溝
が、上記第１の半導体層内に終絡する深さに形成され、
■上記溝の内面に、ゲート絶縁膜としての絶縁膜が形成
され、■上記溝内に、ゲート電極としての導電性層が、
上記絶縁膜と接゛して形成されている構成を有する。 しかしながら、本発明による縦型ゲート絶縁型電界効果
トランジスタは、このような構成を有する縦型ゲート絶
縁型電界効果トランジスタにおいて、■上記導電性層が
、（ｉ）上記第１の絶縁膜上にそれと接して形成され且
つ導電性を与える不純物を高濃度に導入している多結晶
半導体でなる第１の導電性陥部と、（ｉｉ）上記第１の
導電性層部上にそれと接し且つ上記溝を埋めるように形
成されている金属でなる第２の導電性層部とを有する。 本発明による縦型ゲート絶縁型電界効果トランジスタの
製法は、第４図で前述した従来の縦型ゲート絶縁型電界
効果トランジスタの製法の場合と同様に、■第１の導電
型を有する半導体基板上に、第１の導電型を有し且つ上
記半導体基板に比し高い比抵抗を有するドレイン領域と
しての第１の半導体層と、第１の導電型とは逆の第２の
導電型を有するチャンネル形成用領域としての第２の半
導体層と、第１の導電型を有するソース領域としての第
３の半導体層とがそれらの順に積層されている半導体積
層体を形成する工程と、■上記半導体積層体に、上記半
導体基板側とは反対側から上記半導体基板側に向って延
長している溝を、上記第１の半導体層内に終絡する深さ
に形成する工程と、■上記溝の内面に、ゲート絶縁膜と
しての絶縁膜を形成する工程と、■上記溝内に、ゲート
電極としての導電性層を、上記絶縁膜と接して形成する
工程とを有する。 しかしながら、本発明による縦型ゲート絶縁型電界効果
トランジスタの製法は、このような縦型ゲート絶縁型電
界効果トランジスタの製法において、■上記導電性層を
形成する工程が、（ｉ）上記絶縁膜上、及び上記半導体
積層体の上記溝の周りの領域に連続延長している多結晶
半導体でなる第１の導電性層部と、上記第１の導電性層
部上に、上記半導体積層体の上記溝の周りの領域上に延
長している領域及びその領域側の一部領域を除いた領域
において延長し且つ耐酸化性を有する第１のマスク層と
を形成する工程と、（ｉｉ）上記第１の導電性層部に対
する上記第１のマスク層をマスクとする酸化処理によっ
て、上記第１の導電性層部の、上記半導体積層体の上記
溝の周りの領域上に延長している領域及びその領域側の
一部領域の表面に、それら領域の材料の酸化物でなる第
２のマスク層を形成する工程と、（ｉｉｉ）上記第２の
マスク層を形成して後、上記第１のマスク層を除去する
工程と、（ｉｖｌ上記第１のマスク層を除去して後、上
記第１の導電性層部上に、金属でなる第２の導電性層部
を、上記第２のマスク層によってマスクされていない領
域において、それと接し且つ上記溝を埋めるように堆積
形成する工程とを有する。

【作用・効果］ 本発明による縦型ゲート絶縁型電界効果トランジスタに
よれば、ゲート電極としての導電性層が、ゲート絶縁膜
としての絶縁膜上にそれと接して形成され且つ導電性を
与える不純物を高濃度に導入している多結晶半導体でな
る第１の導電性層部のみを有する第３図で前述した従来
の縦型ゲート絶縁型電界効果トランジスタの場合に代え
、その第１の導電性層部と、その第１の導電性層部上に
それと接し且つ半導体積層体に形成した溝を埋めるよう
に形成されている金属でなる第２のＳ電性層部を有する
ことを除いて、第３図で上述した従来の縦型ゲート絶縁
型電界効果トランジスタの場合と同様の構成を有する。 従って、詳細説明は省略するが、第３図で上述した従来
の縦型ゲート絶縁型電界効果トランジスタの場合と同様
の電界効果トランジスタとしての機能を、第３図で上述
した従来の縦型ゲート絶縁型電界効果トランジスタの場
合と同様の特徴を以って呈する。 しかしながら、本発明による縦型ゲート絶縁型電界効果
トランジスタの場合、ゲート電極としての導電性層が、
第３図で上述した従来の縦型ゲート絶縁型電界効果トラ
ンジスタの場合と同様の第１の導電性層部を有する外、
第２の導電性層部を有し、そして、それが、金属でなる
ため、十分低い比抵抗を有し、また第１の導電性層部と
接し且つ半導体積層体の溝を埋めているので、ゲート電
極としての導電性層が、第３図で上述した従来の縦型ゲ
ート絶縁型電界効果トランジスタの場合に比し十分低い
抵抗を有する。 このため、本発明による縦型ゲート絶縁型電界効果トラ
ンジスタによれば、電界効果トランジスタとしての機能
を、第３図で上述した従来の縦型ゲート絶縁型電界効果
トランジスタの場合に比し格段的に＾速に得ることがで
きる。 また、本発明による縦型ゲート絶縁型電界効果トランジ
スタの製法によれば、上述した優れた特徴を有する本発
明による縦型ゲート絶縁型電界効果トランジスタを、容
易に製造することができる。 【実施例１】 次に、第１図を伴って本発明による縦型ゲート絶縁型電
界効果トランジスタの実施例を述べよう。 第１図において、第３図との対応部分には同一符号を付
して詳細説明を省略する。 第１図に示す本発明による縦型ゲート絶縁型電界効果ト
ランジスタは、次に述べる構成を有する。 すなわち、第３図で上述した従来の縦型ゲート絶縁型電
界効果トランジスタ場合と同様の例えばｎ＋型を有し且
つ例えば単結晶シリコンでなる半導体基板１上に、第３
図で上述した従来の縦型ゲート絶縁型電界効果トランジ
スタの場合と同様の、ｐ型またはｎ−型５を有し且つ単
結晶シリコンでなるドレイン領域としての半導体層３と
、ｐ型を有し且つ単結晶シリコンでなるチャンネル形成
用領域としての半導体層４と、ｐ型またはｎ＋型を有し
且つ単結晶シリコンでなるソース領域としての半導体層
５とがそれらの順に積層されている半導体積層体２が形
成されている。 また、半導体積層体２上に、第３図で上述した従来の縦
型ゲート絶縁型電界効果トランジスタの場合に準じて、
例えばシリコン酸化物でなる絶縁膜６と、例えばシリコ
ン窒化物でなる耐酸化性を有する絶縁膜７とが、それら
の順に積層されている。 さらに、絶縁膜６及び７に、半導体積層体２を外部に臨
ませる窓９が形成され、また、半導体積層体２に、半導
体基板１側とは反対側から半導体基板１側に向って延長
している絶縁膜６及び７の積層体の窓９とほぼ同じ大き
さを右する満１０が、絶縁膜６及び７のｗＡ層体の窓９
と連通し且つ半導体層３に終絡する深さに形成されてい
る。 また、半導体積層体２に形成されている溝１０の内面に
、第３図で上述した従来の縦型ケト絶縁型電界効果トラ
ンジスタの場合と同様のゲート絶縁膜としての絶縁１１
１１が、第３図で上述した従来の縦型ゲート絶縁型電界
効果トランジスタの場合と同様に、例えば熱酸化処理に
よって形成されている。 さらに、溝１０内に、第３図で上述した従来の縦型ゲー
ト絶縁型電界効果トランジスタの場合と同様に、ゲート
電極としての導電性層１２が形成されている。 ただし、この場合、導電性層１２は、第３図で上述した
従来の縦型ゲート絶縁型電界効果トランジスタの場合に
準じた、ゲート絶縁膜としての絶縁膜１１上、絶縁膜６
及び７の積層体の窓９の内面上及びそのＷｉ層体上の窓
９側の一部領域上にそれらと接して連続延長して形成さ
れ、且つ導電性を与える不純物を高濃度に導入している
例えば多結晶シリコンでなる多結晶半導体で形成されて
いる導電性層部１３を有するが、その導電性層部１３の
外、導電性滑部１３上に、それと、溝１０の底面から、
満１０の半導体層５が対向している領域内の高さ位置ま
たは溝１０の上端の高さ位置もしくはその近傍、または
次に述べる絶縁１１１５の窓９内の高さ位置く図におい
ては窓９内の高さ位置）までの領域において接し、且つ
溝１０を埋めるように形成されているとともに例えばタ
ングステンでなる金属で形成されている導電性層部１６
を有する。 また、ゲート電極としての導電性Ｈ１２が有する導電性
層部１３の外表面に、絶縁膜６及び７の積層体上に延長
している領域から窓９内の高さ位置または満１０の半導
体ＷＩ５が対向している領域内の高さ位置または溝１０
の上端の高さ位置もしくはその近傍の位置（図において
は、窓９内の＾ざ位置）までの領域において、導電性間
部１３の材料であるシリコンの酸化物でなる絶縁膜１５
が、熱酸化法によって形成されている。 さらに、導電性層１２の導電性層部１３上、絶縁膜１５
上、及び絶縁膜６及び７の８ｉ層体上にそれらと連続し
て接し且つ導電性間部１３の上端高さ位置が窓９内の高
さ位置または溝１０の上端の高さ位置にある場合は窓９
を埋めるように、またｍ電性層部１３の上端高さ位置が
溝１０の半導体層５が対向している領域内の高さ位置に
ある場合は溝１０及び窓９を埋めるように連続延長して
形成されているとともに例えばシリコン窒化物でなる絶
縁膜１７が形成されている。 また、第３図で上述した従来の縦型ゲート絶縁型電界効
果トランジスタの場合に準じて、絶縁膜６．７及び１９
に、それらを通した、半導体積層体２を外部に臨ませる
窓１８が形成されている。 さらに、絶縁膜１９上に、第３図で上述した従来の縦型
ゲート絶縁型電界効果トランジスタの場合に準じて、窓
１８を通じて半導体積層体２の半導体層５にオーミック
に連結しているソース電極としての導電性Ｊｉｉ１９が
形成され、また、半導体基板１に、半導体積層体２側と
は反対側の面上において、それとオーミックに連結して
いるドレイン電極としての導電性層２０が形成されてい
る。 以上が、本発明による縦型ゲート絶縁型電界効果トラン
ジスタの実施例の構成である。 このような構成を有する本発明による縦型ゲート絶縁型
電界効果トランジスタによれば、第３図で上述した従来
の縦型ゲート絶縁型電界効果トランジスタの場合と同様
に、ソース電極としての導電性層１９とドレイン電極と
しての導電性１ｉ２０との間に、負荷を通じて所要の電
源を接続している状態で、ゲート電極としての導電性層
１２に、制御電圧を、ソース電極としての導電性層１９
を基準として、負極性のある値（閾値）以上の値で印加
させれば、半導体積層体２のチャンネル形成用領域とし
ての半導体層４に、ゲート絶縁膜としての絶縁膜１１側
において、ｎ型のチャンネルが形成されることによって
、導電性層１９及び２０間がオン状態になり、よって、
負荷に電源から電流を供給させることができる。 従って、第１図に示す本発明による縦型ゲート絶縁型電
界効果トランジスタも、第３図で上述した従来の縦型ゲ
ート絶縁型電界効果トランジスタと同様に、スイッチン
グ素子として動作する電界効果トランジスタとしての機
能を呈する。 また、第１図に示す本発明による縦型ゲート絶縁型電界
効果トランジスタの場合も、第３図で上述した従来の縦
型ゲート絶縁型電界効果トランジスタと同様に、半導体
積層体２のチャンネル形成用領域としての半導体層４に
形成されるｎ型のチャンネルが、半導体積層体２に形成
されている溝１０の延長方向に沿う縦方向に、半導体層
４の厚さによる長さを有して形成されるので、縦型であ
り、そして、いま述べたｎ型のチャンネルを、半導体層
４の厚さに応じた短い長さにすることができるので、電
界効果トランジスタとしての機能を高速に得ることがで
きる。 さらに、第３図で上述した従来の縦型ゲート絶縁型電界
効果トランジスタの場合と同様に、ドレイン領域として
の半導体層４が、半導体基板１に比し高い比抵抗を右す
るので、ソース電極としての導電性層１９とトレイン電
極としての導電性層２０との間で高い耐圧特性を呈する
。 さらに、第３図で上述した従来の縦型ゲート絶縁型電界
効果トランジスタの場合と同様に、ゲート電極としての
導電性層１２が導電性間部１３を有し、その導電性間部
１３が、導電性を与える不純物を導入している多結晶半
導体でなり、そして、電界効果トランジスタとしての閾
値電圧が多結晶半導体に導入している導電性を与える不
純物の濃度にも依存し、一方、導電性を与える不純物を
導入している多結晶半導体でなる導電性間部１３を、導
電性を与える不純物の濃度の制御されているものとして
形成するのが容易であることから、縦型ゲート絶縁型電
界効果トランジスタを、導電性間部１３に導入されてい
る導電性を与える不純物の濃度に依存している閾値電圧
を有するものとして、容易に製造することができる。 しかしながら、第１図に示す本発明による縦型ゲート絶
縁型電界効果トランジスタの場合、ゲート電極としての
導電性層１２が、第３図で上述した従来の縦型ゲート絶
縁型電界効果トランジスタの場合と同様の導電性間部１
３を有する外、導電性間部１６を有し、そして、それが
、金属でなるため、十分低い比抵抗を有し、また導電性
間部１３と接し且つ半導体積層体２の溝１０を埋めてい
るので、ゲート電極としての導電性層１２が、第３図で
上述した従来の縦型ゲート絶縁型電界効果トランジスタ
の場合に比し十分低い抵抗を有する。 このため、第１図に示す本発明による縦型ゲート絶縁型
電界効果トランジスタによれば、電界効果トランジスタ
としての機能を、第３図で上述した従来の縦型ゲート絶
縁型電界効果トランジスタの場合に比し格段的に高速に
得ることができる。

【実施例２】 次、第２図を伴って、本発明による縦型ゲート絶縁型電
界効果トランジスタの実施例を、第１図で上述した本発
明による縦型ゲート絶縁型電界効果トランジスタを製造
する場合に適用した実施例として述べよう。 第２図において、第１図及び第４図との対応部分には同
一符号を付し詳細説明を省略する。 第１図に示す本発明による縦型ゲート絶縁型電界効果ト
ランジスタの製法は、次に述べる順次の工程をとって、
第１図で上述した従来の縦型ゲート絶縁型電界効果トラ
ンジスタを製造する。 すなわち、第１図で上述したと同様のｎ＋型を有し且つ
単結晶シリコンでなる半導体基板１を予め用意する（第
２図Ａ）。 そして、その半導体基板１上に、爾後上面側から第１図
で上述したと同様のチャンネル形成用領域としての半導
体層４とソース領域としての半導体層５とが形成される
、第１図で上述したと同様の、ドレイン領域としてのｐ
型またはｎ　型を有し且つ単結晶シリコンでなる半導体
層３を、第４図で前述した従来の縦型ゲート絶縁型電界
効果トランジスタの製法の場合と同様に、それ自体は公
知のエピタキシャル成長法によって形成し、次に、その
半導体層３上に、第４図で前述した従来の縦型ゲート絶
縁型電界効果トランジスタの製法の場合と同様に、それ
自体は公知の熱酸化法によって、シリコン酸化物でなる
絶縁膜６を形成する（第２図Ｂ）。 次に、第４図で前述した従来の縦型ゲート絶縁型電界効
果トランジスタの製法の場合と同様に、半導体層３に対
する絶縁膜６を通しての例えばボロンでなるｎ型不純物
のイオンの打込処理、続く例えば燐でなるｎ型不純物の
イオンの打込処理、続く熱処理によって、半導体層３内
に、その絶縁！！！６側において、ｐ型を有する半導体
領域及びｐ型またはｎ＋型を有する半導体領域を、第１
図で上述したチャンネル形成用領域としてのｐ型を有し
且つ単結晶シリコンでなる半導体層４及びチャンネル領
域としてのｐ型またはｎ＋型を有し且つ単結晶シリコン
でなる半導体層５としてそれぞれ形成する（第２図Ｃ）
次に、絶縁膜６上に、第１図で上述したと同様の例えば
シリコン窒化物でなる耐酸化性を有する絶縁膜７と、第
１図で上述したと同様の例えばシリコン酸化物でなる絶
縁膜８とを、それ自体は公知の減圧ＣＶＤ法によってそ
れらの順に積層して形成する（第２図Ｄ）。 次に、絶縁膜６．７及び８の８！ｉＷ！Ｉ体に、第４図
で前述した従来の縦型ゲート絶縁型電界効果トランジス
タの製法の場合に準じて、半導体積層体２を外部に臨ま
せる窓９を、それ自体は公知のマスクを用いたイオンエ
ツチング処理（ＲＩＥ法による）によって形成する（第
２図Ｅ）。 次に、第４図で前述した従来の縦型ゲート絶縁型電界効
果トランジスタの製法の場合に準じて、半導体積層体２
に対する絶縁ＷＩＡ６をマスクとするそれ自体は公知の
イオンエツチング処理（ＲＩＥ法による）によって、半
導体積層体２に、第１図で上述したと同様の、窓２２に
連通し且つ半導体層３内に終絡する溝１０を形成する（
第２図Ｆ）。 次に、絶縁１ｉ１８を絶縁膜７上から除去する（第２図
Ｇ）。 次に、半導体積層体２に形成されている溝１０の内面に
溝１０の形成時に無視し得ない損傷層がある場合、その
損傷層を、第４図で前述した従来の縦型ゲート絶縁型電
界効果トランジスタの製法の場合と同様に、熱酸化処理
と続くエツチング液を用いたエツチング処理とによって
除去して後、満１０の内面に、第１図で上述したと同様
の、シリコン酸化物でなるゲート絶縁膜としての絶縁膜
１１を、第４図で前述した従来の縦型ゲート絶縁型電界
効果トランジスタの製法の場合と同様に、それ自体は公
知の熱酸化処理によって形成する（第２図■）。 次に、第１図で上述したと同様の、ゲート絶縁膜として
の絶縁膜１１上、及び絶縁膜６及び７の積層体にそれら
と接して連続延長し且つ例えば燐でなる導電性を与える
不純物を高濃度に導入している多結晶半導体でなる導電
性層部１３とその導電性周部１３上に延長し且つ例えば
シリコン窒化物でなる耐酸化性を有するマスク層２５と
をそれ自体は公知の減圧ＣＶＤ法によってそれらの順に
形成し、次で、そのマスク層２５上に、例えばシリコン
酸化物でなりマスク層１４を、溝１０内を全く埋めるよ
うに且つ平らな上面が得られるように、それ自体は公知
のＣＶＤ法によって、比較的厚い厚さに形成する（第２
図１）。 次に、マスク層１４に対するそれ自体は公知のＲＩＥ法
を用いたエッチバック処理によって、マスク層１４を、
溝１０の底面から、溝１０の半導体層５と対向している
領域内の高さ位置または溝１０の上端の高さ位置もしく
はその近傍、または窓９内の高さ位置、望ましくは、図
示のように、窓９の絶縁膜６と対向している領域内また
はその領域の上端の高さ位置までしか延長していないも
のに形成し、それによって、マスク層２５を、いま形成
されたマスク１１１４下の領域以外の領域において、外
部に露呈させる（第２図Ｊ）。 次に、マスク層２５に対する第２図Ｊの工程で形成され
たマスク層１４をマスクとする、それ自体は公知の例え
ば熱燐酸を用いたウェットエツチング処理によって、マ
スク層２５を、第２図Ｊの工程で形成されたマスク１１
４下のみでなるものに形成し、それによって、導電性層
部１３を、いま形成されたマスク１１２５下の領域以外
の領域において、外部に露呈させる（第２図Ｋ）。 次に、導電性層部１３に対する、それ自体は公知のマス
クを用いたエツチング処理によって、導電性層部１３を
、絶縁膜１１上に延長し、且つその絶縁ＦＪ１１上から
半導体８！１層体２の溝１０の周りの領域上に絶縁ｇ１
６及び７の積層体を介して連続延長しているものに形成
する（第２図Ｌ）。 次に、マスク層１４を、それ自体は公知の方法によって
、マスク層２５上から除去する（第２図Ｍ）。 次に、第２図Ｍの工程で形成された導電性層部１３に対
する、それ自体は公知の熱酸化処理によって、導電性層
部１３の表面上に、第１図で上述したと同様のシリコン
酸化物でなる絶縁膜１５を、第１図で上述したと同様に
、絶縁膜６及び７の積層体上に延長している領域から窓
９の高さ位置または溝１０の半導体層５が対向している
領域内の高さ位置または溝１０の上端の高さ位置もしく
はその近傍の位置（図においては、窓９内の高さ位置）
までの領域においてマスク層として形成する（第２図Ｎ
）。 次に、マスク層２５を、それ自体は公知の例えば熱燐酸
を用いたウェットエツチング処理によって、導電性間部
１３上から除去する（第２図０）。 次に、導電性間部１３上に、例えばタングステンによる
金属でなる導電性局部１６を、減圧ＣＶＤ法によって、
絶縁ＷＡ１５及び７上に実質的に成長しないことを利用
して、マスク層としての絶縁膜１５によってマスクされ
ていない領域においてそれと接し且つ溝１０を埋めるよ
うに形成し、それによって、導電性局部１３とによるゲ
ート電極としてのＦ４導電性１２を形成する（第２図Ｐ
）。 次に、導電性層１２の導電性間部１３上、絶縁層１５、
及び絶縁膜６及び７の積層体上に、第１図で上述したと
同様の例えばシリコン窒化物でなる絶縁膜１７を、第１
図で上述したと同様に、導電性層１２の導電性局部１３
、絶縁層１５及び絶縁膜６及び７の積層体と連続延長し
且つ導電性局部１３の上端高さ位置が窓９内の高さ位置
または溝１０の上端の高さ位置にある場合は窓９を埋め
るように、また、ｗ３導電性部１３の上端高さ位置が溝
１０の半導体層５が対向している領域内の高さ位置にあ
る場合は溝１０及び窓９を埋めるように、減圧ＣＶＤ法
によって形成する（第２図Ｑ）。 次に、絶縁膜６．７及び１７に、それらを通した、第１
図で上述したと同様の半導体積層体２の半導体層５を外
部に臨ませる窓１８を、マスクを用いた絶縁膜６．７及
び１７に対する順次のエツチング処理によって形成する
（第２図Ｒ）。 次に、絶縁膜２３上に、第１図で上述したと同様の、窓
１８を通じて半導体積層体２の半導体層５にオーミック
に連結しているソース電極としての導電性層１９を形成
し、また、半導体基板１に、第１図で上述したと同様の
、半導体積層体１とは反対側の面上において、それとオ
ーミックに連結しているドレイン電極としての導電性層
２０を形成する（第２図Ｓ〉。 以上が、本発明による縦型ゲート絶縁型電界効果トラン
ジスタの製法である。 このような本発明による縦型ゲート絶縁型電界効果トラ
ンジスタの製法によれば、ｎ＋型を有する半導体基板１
上に、ｎまたはｎ　型を有するドレイン領域としての半
導体層３と、ｐ型を有するチャンネル形成用領域として
の半導体層４と、ｎまたはｎ゛型を有するチャンネル領
域としての半導体層５がそれらの順に積層されている半
導体積層体２を形成する工程（第２図Ａ〜第２図Ｃ）と
、半導体積層体２に、半導体基板１側とは反対側から半
導体基板１側に向って延長している溝１０を、半導体層
３内に終絡する深さに形成する工程（第２図Ｄ〜第２図
Ｇ）と、半導体積層体２に形成されている溝１０の内面
に、ゲート絶縁膜としての絶縁膜１１を形成する工程〈
第２図Ｈ）と、半導体積層体２に形成されている溝１０
内に、ゲート電極としての導電性層１２を、ゲート絶縁
膜としての絶縁膜１１と接して形成する工程（第２図Ｉ
〜第２図Ｐ）とを、第４図で前述した従来の縦型ゲート
絶縁型電界効果トランジスタの製法の場合と同様に有す
るが、ゲート電極としての導電性層１２を形成する工程
（第２図Ｉ〜Ｈ）が、（ｉ）ゲート絶縁膜としての絶縁
ＩＩ！ｉ！１１上、及び半導体積層体２の溝１０の周り
の領域上に連続延長している多結晶半導体でなる導電性
局部１３と、その導電性間部１３上に、半導体積層体２
の溝１０の周りの領域上に延長している領域及びその領
域側の一部領域を除いた領域において延長し且つ耐酸化
性を有するマスク層２５を形成する工程（第２図■〜第
２図Ｍ）と、（ｉｔ）導電性局部１３に対するマスク層
２５をマスクとする酸化処理によって、導電性局部１３
の、半導体積層体２の満１０の周りの領域上に延長して
いる領域及びその領域側の一部領域の表面に、それら領
域の材料の酸化物でなるマスク層としての絶縁膜１５を
形成する工程（第２図Ｎ）と、（ｉｉｉ）マスク層とし
ての絶縁膜１５を形成して後、マスク層２５を除去する
工程（第２図Ｏ）と、（ｉｖ）マスク１！２５を除去し
て後、導電性層部１３上に、金属でなる第２の導電性層
部１６を、マスク層としての絶縁膜によってマスクされ
ていない領域において、それと接し且つ溝１０を埋める
ように堆積形成する工程とを有する、という工程をとっ
て、第１図で上述した本発明による縦型ゲート絶縁型電
界効果トランジスタを、第１図で上述した特徴を有する
ものとして容易に製造することができる。 なお、上述においては、本発明による縦型ゲート絶縁型
電界効果トランジスタ、及びその製法のそれぞれについ
て、１つの実施例を示したに留まり、本発明の精神を脱
することなしに、種々の変型、変更をなし得るであろう
。

【図面の簡単な説明】

第１図は、本発明による縦型ゲート絶縁型電界効果トラ
ンジスタの実施例を示す路線的断面図である。 第２図は、第１図に示す本発明による縦型ゲート絶縁型
電界効果トランジスタを製造する場合に適用された本発
明よる縦型ゲート絶縁型電界効果トランジスタの製法の
実施例を示す順次の工程における路線的断面図である。 第３図は、従来の縦型グー１絶縁型電界効果トランジス
タの実施例を示す路線的断面図である。 第４図は、第３図に示す従来の縦型ゲート絶縁型電界効
果トランジスタを製造する場合に適用された従来の縦型
ゲート絶縁型電界効果トランジスタの製法を示す順次の
工程における路線的断面図である。 １・・・・・・・・・・・・・・・半導体基板２・・・
・・・・・・・・・・・・半導体積層体３・・・・・・
・・・・・・・・・ドレイン領域としての半導体層 ４・・・・・・・・・・・・・・・チャンネル形成用領
域としての半導体層 ５・・・・・・・・・・・・・・・ソース領域としての
半導体層 ６・・・・・・・・・・・・・・・絶縁膜７・・・・・
・・・・・・・・・・耐酸化性を有する絶縁膜９・・・
・・・・・・・・・・・・窓 １０・・・・・・・・・・・・・・・溝１１・・・・・
・・・・・・・・・・ゲート絶縁膜としての絶縁膜 １２・・・・・・・・・・・・・・・ゲート電極として
の導電性層 １３・・・・・・・・・・・・・・・導電性層部１７・
・・・・・・・・・・・・・・絶縁膜１８・・・・・・
・・・・・・・・・窓１９・・・・・・・・・・・・・
・・ソース電極としての導電性層 ２０・・・・・・・・・・・・・・・ドレイン電極とし
ての導電性層 ２１・・・・・・・・・・・・・・・絶縁膜２２・・・
・・・・・・・・・・・・窓２３・・・・・・・・・・
・・・・・絶縁膜２４・・・・・・・・・・・・・・・
窓２５・・・・・・・・・・・・・・・耐酸化性を有す
るマスク層第２図Ｅ 第２図Ｆ 第２図Ｇ 第２図Ｉ 第２図Ｊ 第２図に １口 第２図Ｌ 第２図Ｍ 第２図Ｎ 第３図 １ｔｌ 第４図Ｇ 第４図Ｈ 第４図Ｉ 第４図Ｊ ＋２（ＩＪｌ Ｕ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 　第１の導電型を有する半導体基板上に、第１の導電型
   を有し且つ上記半導体基板に比し高い比抵抗を有するド
   レイン領域としての第１の半導体層と、第１の導電型と
   は逆の第２の導電型を有するチャンネル形成用領域とし
   ての第２の半導体層と、第１の導電型を有するソース領
   域としての第３の半導体層とがそれらの順に積層されて
   いる半導体積層体が形成され、 上記半導体積層体に、上記半導体基板側とは反対側から
   上記半導体基板側に向つて延長している溝が、上記第１
   の半導体層内に終絡する深さに形成され、 上記溝の内面に、ゲート絶縁膜としての絶縁膜が形成さ
   れ、 上記溝内に、ゲート電極としての導電性層が、上記絶縁
   膜と接して形成されている縦型ゲート絶縁型電界効果ト
   ランジスタにおいて、 上記導電性層が、（ｉ）上記絶縁膜上にそれと接して形
   成され且つ導電性を与える不純物を高濃度に導入してい
   る多結晶半導体でなる第１の導電性層部と、（ｉｉ）上
   記第１の導電性層部上にそれと接し且つ上記溝を埋める
   ように形成されている金属でなる第２の導電性層部とを
   有することを特徴とする縦型ゲート絶縁型電界効果トラ
   ンジスタ。
2. 【請求項２】 　第１の導電型を有する半導体基板上に、第１の導電型
   を有し且つ上記半導体基板に比し高い比抵抗を有するド
   レイン領域としての第１の半導体層と、第１の導電型と
   は逆の第２の導電型を有するチャンネル形成用領域とし
   ての第２の半導体層と、第１の導電型を有するソース領
   域としての第３の半導体層とがそれらの順に積層されて
   いる半導体積層体を形成する工程と、上記半導体積層体
   に、上記半導体基板側とは反対側から上記半導体基板側
   に向つて延長している溝を、上記第１の半導体層内に終
   絡する深さに形成する工程と、 上記溝の内面に、ゲート絶縁膜としての絶縁膜を形成す
   る工程と、 上記溝内に、ゲート電極としての導電性層を、上記絶縁
   膜と接して形成する工程とを有する縦型ゲート絶縁型電
   界効果トランジスタの製法において、 上記導電性層を形成する工程が、（ｉ）上記絶縁膜上、
   及び上記半導体積層体の上記溝の周りの領域上に連続延
   長している多結晶半導体でなる第１の導電性層部と、上
   記第１の導電性層部上に、上記半導体積層体の上記溝の
   周りの領域上に延長している領域及びその領域側の一部
   領域を除いた領域において延長し且つ耐酸化性を有する
   第１のマスク層とを形成する工程と、（ｉｉ）上記第１
   の導電性層部に対する上記第１のマスク層をマスクとす
   る酸化処理によつて、上記第１の導電性層部の、上記半
   導体積層体の上記溝の周りの領域上に延長している領域
   及びその領域側の一部領域の表面に、それら領域の材料
   の酸化物でなる第２のマスク層を形成する工程と、（ｉ
   ｉｉ）上記第２のマスク層を形成して後、上記第１のマ
   スク層を除去する工程と、（ｉｖ）上記第１のマスク層
   を除去して後、上記第１の導電性層部上に、金属でなる
   第２の導電性層部を、上記第２のマスク層によってマス
   クされていない領域において、それと接し且つ上記溝を
   埋めるように堆積形成する工程とを有することを特徴と
   する縦型ゲート絶縁型電界効果トランジスタの製法。