JP4619140B2 - Ｍｏｓ型電界効果トランジスタ及びその製造方法 - Google Patents
Ｍｏｓ型電界効果トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP4619140B2 JP4619140B2 JP2005012508A JP2005012508A JP4619140B2 JP 4619140 B2 JP4619140 B2 JP 4619140B2 JP 2005012508 A JP2005012508 A JP 2005012508A JP 2005012508 A JP2005012508 A JP 2005012508A JP 4619140 B2 JP4619140 B2 JP 4619140B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- field effect
- effect transistor
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 230000005669 field effect Effects 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 71
- 238000010586 diagram Methods 0.000 description 24
- 239000010410 layer Substances 0.000 description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 10
- 239000010409 thin film Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910005883 NiSi Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- MKYBYDHXWVHEJW-UHFFFAOYSA-N N-[1-oxo-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propan-2-yl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(C(C)NC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 MKYBYDHXWVHEJW-UHFFFAOYSA-N 0.000 description 1
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 1
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、薄膜ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有するＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電界効果トランジスタおよびその製造方法に関する。
近年、情報処理やデータ通信の高速化、低消費電力化のために、低リーク電流で高速動作のできる、より性能の向上したＭＯＳ型電界効果トランジスタが求められるようになってきた。ところが、ＭＯＳ型電界効果トランジスタは、構造の微細化を進めることにより、性能が高くしかも低コストを実現するためには、種々の要素を考慮しながら構造の最適化を行わなければならない。
微細化に伴って性能が低下しないようにするためにはゲート長を短くしなければならないが、ゲート長の減少ともとに短チャネル効果と呼ばれる現象が増長される。短チャネル効果とは、ゲート長の減少に伴ってトランジスタのしきい値やソース・ドレイン間耐圧が低下し、サブスレショールド値が増大してしまう現象である。
この短チャンネル効果を抑制して良好な特性のトランジスタを実現するために、一般的にはゲート長の減少に合わせてチャネル部の不純物濃度を増加させ、また、寄生抵抗低減のためにソース・ドレイン領域の濃度を高くする必要があるが、それに伴いソース・ドレイン領域のｐｎ接合容量は増大し、寄生容量の充放電に要する時間が増加して高速化を阻害する要因となる。
この短チャンネル効果を抑制して良好な特性のトランジスタを実現するために、一般的にはゲート長の減少に合わせてチャネル部の不純物濃度を増加させ、また、寄生抵抗低減のためにソース・ドレイン領域の濃度を高くする必要があるが、それに伴いソース・ドレイン領域のｐｎ接合容量は増大し、寄生容量の充放電に要する時間が増加して高速化を阻害する要因となる。
ｐｎ接合容量を低減化して動作速度の高速化を可能にすることができるものとしてＳＯＩ構造を有する基板を用いた半導体が知られている。ＳＯＩ構造は、埋め込み酸化膜上にシリコン層（ＳＯＩ）が積層された構造で、特にＳＯＩ層が薄い、薄膜ＳＯＩ構造は、移動度を大きく改善し、寄生容量を大きく低減でき、トランジスタの駆動電流を大きく増大することができる。
例えば、特許文献１では、シリコン（Ｓｉ）層のチャネル領域が完全空乏化するのに十分なほど薄くし、チャネル領域外のソース領域及びドレイン領域ではコンタクトホールの突き抜けが発生しない程度に厚くなるような薄膜トランジスタを形成することができる技術が開示されている。
また、特許文献２では、Ｓｉ基板内に埋め込み酸化物を形成し、この上のＳｉ上に、ＳｉＧｅＣ結晶を堆積することで、ＭＯＳトランジスタの性能を向上する技術が開示されている。
また、特許文献２では、Ｓｉ基板内に埋め込み酸化物を形成し、この上のＳｉ上に、ＳｉＧｅＣ結晶を堆積することで、ＭＯＳトランジスタの性能を向上する技術が開示されている。
しかしながら、上記の薄膜ＳＯＩ構造では、複雑な製造プロセスを用いて、均一なＳＯＩ膜厚のＳＯＩ基板を作製するため、基板コストが高く、製造コストが高くなる。特に、大きな特性向上が期待できる完全空乏タイプの薄膜ＳＯＩ基板は高価になる。また、特に完全空乏型薄膜ＳＯＩ構造では、チャネルとともに寄生部分の膜厚も薄くなるため、寄生抵抗を低減するのが難しいという問題があった。
上記問題点に鑑み、本発明は、薄膜ＳＯＩ構造を用いて高速化及び低消費電力化を実現するＭＯＳ型電界効果トランジスタの製造方法を提供することを課題とする。
また、このＭＯＳ型電界効果トランジスタの製造方法により、プロセス工程を大幅に変更することなく、既存プロセスとの整合性が高く、コスト的に優位性があるＭＯＳ型電界効果トランジスタを提供することを課題とする。
また、このＭＯＳ型電界効果トランジスタの製造方法により、プロセス工程を大幅に変更することなく、既存プロセスとの整合性が高く、コスト的に優位性があるＭＯＳ型電界効果トランジスタを提供することを課題とする。
上記課題を解決するために、本発明は以下のことを特徴とする。
１．本発明のＭＯＳ型電界効果トランジスタの製造方法は、基板上に第１膜を形成する工程と、前記第１膜上に半導体膜を形成する工程と、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の側壁を覆う第１のサイドウォールを形成する工程と、前記ゲート電極及び第１のサイドウォールをマスクとして、前記半導体膜、前記第１膜及び前記基板をエッチングし、前記基板に段差部を形成する工程と、前記基板をエッチングする工程の後、前記第１膜を除去して前記半導体膜の下に中空部分を形成する工程と、
前記基板上、前記中空部分及び前記半導体膜の前記段差部の側壁を覆う絶縁膜を形成する工程と、前記絶縁膜をエッチバックし、前記中空部分に埋め込まれた埋め込み酸化膜を形成するとともに、前記段差部の側壁に第２のサイドウォールを形成する工程と、前記埋め込み酸化膜及び第２のサイドウォールを形成した後、前記基板及び第２のサイドウォール上にシリコン層を形成する工程と、前記シリコン層に不純物を注入してソース・ドレイン領域を形成する工程と、を有することを特徴とする。
１．本発明のＭＯＳ型電界効果トランジスタの製造方法は、基板上に第１膜を形成する工程と、前記第１膜上に半導体膜を形成する工程と、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の側壁を覆う第１のサイドウォールを形成する工程と、前記ゲート電極及び第１のサイドウォールをマスクとして、前記半導体膜、前記第１膜及び前記基板をエッチングし、前記基板に段差部を形成する工程と、前記基板をエッチングする工程の後、前記第１膜を除去して前記半導体膜の下に中空部分を形成する工程と、
前記基板上、前記中空部分及び前記半導体膜の前記段差部の側壁を覆う絶縁膜を形成する工程と、前記絶縁膜をエッチバックし、前記中空部分に埋め込まれた埋め込み酸化膜を形成するとともに、前記段差部の側壁に第２のサイドウォールを形成する工程と、前記埋め込み酸化膜及び第２のサイドウォールを形成した後、前記基板及び第２のサイドウォール上にシリコン層を形成する工程と、前記シリコン層に不純物を注入してソース・ドレイン領域を形成する工程と、を有することを特徴とする。
２．前記ボックス酸化膜は、前記ソース・ドレイン領域と前記チャネル層との間で、ゲートバイアス印加により反転層が形成される領域より下に形成されることを特徴とする。
３．前記第２のサイドウォールは、ＣＶＤ法によるシリコン酸化膜からなることを特徴とする。
４．前記第２のサイドウォールは、熱酸化によるシリコン酸化膜からなることを特徴とする。
３．前記第２のサイドウォールは、ＣＶＤ法によるシリコン酸化膜からなることを特徴とする。
４．前記第２のサイドウォールは、熱酸化によるシリコン酸化膜からなることを特徴とする。
本発明により、薄膜ＳＯＩ構造を用いて高速化及び低消費電力化を実現するＭＯＳ型電界効果トランジスタの製造方法を提供することができる。
また、このＭＯＳ型電界効果トランジスタの製造方法により、プロセス工程を大幅に変更することなく、既存プロセスとの整合性が高く、コスト的に優位性があるＭＯＳ型電界効果トランジスタを提供することができる。
また、このＭＯＳ型電界効果トランジスタの製造方法により、プロセス工程を大幅に変更することなく、既存プロセスとの整合性が高く、コスト的に優位性があるＭＯＳ型電界効果トランジスタを提供することができる。
以下に、本発明を実施するための最良の形態を図面に基づいて説明する。なお、以下の説明はこの発明の最良の形態の例であって、いわゆる当業者は特許請求の範囲内で、変更・修正をして他の実施形態をなすことは容易であり、以下の説明が特許請求の範囲を限定するものではない。
図１は、本発明に係るＭＯＳ型電界効果トランジスタの構造を示す図である。
図１に示すように、ボックス酸化膜５は、ゲート電極３側壁の第１のサイドウォール１６直下の範囲内で、チャネル領域下にのみに形成され、ソース・ドレイン領域直下には形成されない。このために、ＳＯＩ膜厚が薄い場合でも寄生領域４の厚さを十分に確保でき、寄生抵抗を低減できる。また、第２のサイドウォールは、ゲート電極３側の第１のサイドウォールに自己整合して、ボックス酸化膜の側壁に延在して下方へ向かって伸びており、ソース・ドレイン領域のｐｎ接合界面と重なるように形成されている。これにより、接合容量も低減でき、トランジスタを高速化できる。
本構造は、Ｓｉ基板上に商用のＣＶＤ装置で、Ｓｉと選択エッチングが可能な材料として、例えばＳｉＧｅ等を含むヘテロ接合層を成長し、その層をシリコン酸化膜で置き換え、その側壁に第２のサイドウォールを形成することで作製できるため、ＳＯＩ基板を必要とせず、ＳＯＩ基板コストを削除でき、製造コストを削減できる。
また、チャネル下のボックス酸化膜５を熱酸化工程で形成することで、チャネルＳｉに面内引張り歪を印加することができ、移動度を向上し、さらに高速化できる。
図１に示すように、ボックス酸化膜５は、ゲート電極３側壁の第１のサイドウォール１６直下の範囲内で、チャネル領域下にのみに形成され、ソース・ドレイン領域直下には形成されない。このために、ＳＯＩ膜厚が薄い場合でも寄生領域４の厚さを十分に確保でき、寄生抵抗を低減できる。また、第２のサイドウォールは、ゲート電極３側の第１のサイドウォールに自己整合して、ボックス酸化膜の側壁に延在して下方へ向かって伸びており、ソース・ドレイン領域のｐｎ接合界面と重なるように形成されている。これにより、接合容量も低減でき、トランジスタを高速化できる。
本構造は、Ｓｉ基板上に商用のＣＶＤ装置で、Ｓｉと選択エッチングが可能な材料として、例えばＳｉＧｅ等を含むヘテロ接合層を成長し、その層をシリコン酸化膜で置き換え、その側壁に第２のサイドウォールを形成することで作製できるため、ＳＯＩ基板を必要とせず、ＳＯＩ基板コストを削除でき、製造コストを削減できる。
また、チャネル下のボックス酸化膜５を熱酸化工程で形成することで、チャネルＳｉに面内引張り歪を印加することができ、移動度を向上し、さらに高速化できる。
以下、実施例により本発明を更に説明するが、本発明はこれに限定されるものではない。
（実施例１）
図２、図３、図４は、実施例１に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図２（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。図２（ｂ）は、ソース／ドレイン領域にエッチングを施した状態を示す図である。図２（ｃ）は、Ｓｉ／ＳｉＧｅ層を除去した状態を示す図である。図３（ｄ）は、シリコン酸化膜を堆積した状態を示す図である。図３（ｅ）は、サイドウォールを形成した状態を示す図である。図３（ｆ）は、ソース・ドレイン領域を形成した状態を示す図である。図４（ｇ）は、コンタクトエッチングストップ膜を形成した状態を示す図である。図４（ｈ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。
図２、図３、図４は、実施例１に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図２（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。図２（ｂ）は、ソース／ドレイン領域にエッチングを施した状態を示す図である。図２（ｃ）は、Ｓｉ／ＳｉＧｅ層を除去した状態を示す図である。図３（ｄ）は、シリコン酸化膜を堆積した状態を示す図である。図３（ｅ）は、サイドウォールを形成した状態を示す図である。図３（ｆ）は、ソース・ドレイン領域を形成した状態を示す図である。図４（ｇ）は、コンタクトエッチングストップ膜を形成した状態を示す図である。図４（ｈ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。
図２に示すように、素子分離工程終了後、半導体膜としてＳｉ１と第１膜としてＳｉＧｅ２との積層構造を活性領域に選択的に形成し、ＳｉＯＮからなるゲート絶縁膜７、ポリシリコンからなるゲート電極３を形成する。次に、ゲート電極３の側壁に第１のサイドウォール１６を形成した後、これをマスクにソース・ドレイン領域をエッチングする。その後、例えば、アンモニア系のエッチング液でＳｉＧｅ層２を選択的に除去する。
次に、図３に示すように、ここで一度ゲート電極の第１のサイドウォール１６を除去した後、ＣＶＤ法により、例えば、シリコン酸化膜（ＳｉＯ２）を、ＳｉＧｅ２が除去された中空部分に埋め込むと同時に、ゲート電極３側壁及びＳｉ基板側壁に堆積する。その後、異方性ドラインエッチングで、オーバーエッチング量を調節することにより、埋め込み酸化膜であるボックス酸化膜５の側壁を覆い、側壁に延在して中空部分の酸化膜埋め込み領域より下方に向かって伸びるように絶縁膜として第２のサイドウォール６を形成する。次に、ソース・ドレイン領域をＳｉでＣＶＤ法により成長させた後、一度、第１のサイドウォール１６を除去し、ポケット、エクステンション不純物を注入し、再度ゲート電極３側壁の第１のサイドウォール１６を形成した後、ソース・ドレインに不純物を注入することで歪み薄膜ＳＯＩ構造を作製する。
次に、図４に示すように、活性化アニールにより注入イオンを活性化した後、シリサイド１１として、例えばＮｉＳｉを形成する。その後、ＮｉＳｉの上にコンタクトエッチングストップ膜１０として、例えば、テンサイルストレスをもつシリコン窒化（ＳｉＮ）膜１０を形成し、層間絶縁膜１２を形成してコンタクトホールをあけ、電極１３を形成することで実施例１のＭＯＳ型電界効果トランジスタができあがる。
本構造は、チャネル領域下のみにボックス酸化膜５があり、さらに、ゲート電極３の側面又は第１のサイドウォール１６の外端部ではボックス酸化膜５の側壁に延在する第２のサイドウォールは下方へ向かって伸びており、ソース・ドレイン領域直下にはないため、低寄生抵抗、高移動度を低コストで実現することができる。
なお、本実施例では、第２のサイドウォールをＳｉＯ２の１層にしているが、ＳｉＯ２とにＳｉＯＮを積層した２層の絶縁膜にしてもよい。これにより、第２のサイドウォールから基板に印加される歪みを制御し、駆動電流を最適化し、増大化がすることが可能になる。
本構造は、チャネル領域下のみにボックス酸化膜５があり、さらに、ゲート電極３の側面又は第１のサイドウォール１６の外端部ではボックス酸化膜５の側壁に延在する第２のサイドウォールは下方へ向かって伸びており、ソース・ドレイン領域直下にはないため、低寄生抵抗、高移動度を低コストで実現することができる。
なお、本実施例では、第２のサイドウォールをＳｉＯ２の１層にしているが、ＳｉＯ２とにＳｉＯＮを積層した２層の絶縁膜にしてもよい。これにより、第２のサイドウォールから基板に印加される歪みを制御し、駆動電流を最適化し、増大化がすることが可能になる。
（実施例２）
図５、図６、図７は、実施例２に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図５（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。図５（ｂ）は、ソース／ドレイン領域にエッチングを施した状態を示す図である。図５（ｃ）は、Ｓｉ／ＳｉＧｅ層を除去した状態を示す図である。図６（ｄ）は、熱酸化工程によりシリコン酸化膜を堆積した状態を示す図である。図６（ｅ）は、サイドウォールを形成した状態を示す図である。図６（ｆ）は、ソース・ドレイン領域を形成した状態を示す図である。図７（ｇ）は、コンタクトエッチングストップ膜を形成した状態を示す図である。図７（ｈ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。
図５、図６、図７は、実施例２に係るＭＯＳ型電界効果トランジスタの製造プロセスを示す図である。図５（ａ）は、Ｓｉ／ＳｉＧｅ積層構造にゲート絶縁膜、ゲート電極を形成した状態を示す図である。図５（ｂ）は、ソース／ドレイン領域にエッチングを施した状態を示す図である。図５（ｃ）は、Ｓｉ／ＳｉＧｅ層を除去した状態を示す図である。図６（ｄ）は、熱酸化工程によりシリコン酸化膜を堆積した状態を示す図である。図６（ｅ）は、サイドウォールを形成した状態を示す図である。図６（ｆ）は、ソース・ドレイン領域を形成した状態を示す図である。図７（ｇ）は、コンタクトエッチングストップ膜を形成した状態を示す図である。図７（ｈ）は、層間絶縁膜を形成し、コンタクトホールをあけ、電極を形成した状態を示す図である。
図５に示すように、素子分離工程終了後、Ｓｉ１とＳｉＧｅ２との積層構造を活性領域に選択的に形成し、ＳｉＯＮからなるゲート絶縁膜７、ポリシリコンからなるゲート電極３を形成する。次に、ゲート電極３の側壁にサイドウォール１６を形成した後、これをマスクにソース・ドレイン領域をエッチングする。その後、例えば、アンモニア系のエッチング液でＳｉＧｅ層２を選択的に除去する。
次に、図６に示すように、一度、ゲート電極３の第１のサイドウォール１６を除去した後、実施例１とは異なる熱酸化工程により、例えば、シリコン酸化膜（ＳｉＯ２）を、ＳｉＧｅ２が除去された中空部分に埋め込むと同時に、Ｓｉ基板側壁に堆積する。本工程によりＳｉチャネル部分に、垂直方向に圧縮することで面内引っ張り歪みを印加できる。その後、異方性ドライエッチングで、オーバーエッチング量を調節することにより、ボックス酸化膜５の端部を下方に向かって伸ばすために、第２のサイドウォールを中空部分の酸化膜埋め込み領域より下方に形成する。次に、ソース・ドレイン領域をＳｉでＣＶＤ法により成長させた後、一度、第１のサイドウォール１６を除去し、ポケット、エクステンション不純物を注入し、再度、第１のサイドウォール１６を形成した後、ソース・ドレインに不純物を注入することで歪み薄膜ＳＯＩ構造を作製する。
次に、図７に示すように、活性化アニールにより注入イオンを活性化した後、シリサイド１１として、例えばＮｉＳｉを形成する。その後、ＮｉＳｉの上にコンタクトエッチングストップ膜１０として、例えば、テンサイルストレスをもつシリコン窒化（ＳｉＮ）膜１０を形成し、層間絶縁膜１２を形成してコンタクトホールをあけ、電極１３を形成することで実施例２のＭＯＳ型電界効果トランジスタができあがる。
本構造も、実施例１と同様に、チャネル領域下のみにボックス酸化膜５があり、さらに、ゲート電極３の側面又は第１のサイドウォール１６の外端部ではボックス酸化膜５の側壁に延在する第２のサイドウォールは下方へ向かって伸びており、ソース・ドレイン領域直下にはないため、低寄生抵抗、高移動度を低コストで実現することができる。
また、チャネル領域下のボックス酸化膜を熱酸化工程で形成することで、チャネルＳｉに面内引張り歪を印加することができ、移動度を向上し、さらに高速化できる。
なお、本実施例では、第２のサイドウォールをＳｉＯ２の１層にしているが、ＳｉＯ２とにＳｉＯＮを積層した２層の絶縁膜にしてもよい。これにより、第２のサイドウォールから基板に印加される歪みを制御し、駆動電流を最適化し、増大化がすることが可能になる。
次に、図７に示すように、活性化アニールにより注入イオンを活性化した後、シリサイド１１として、例えばＮｉＳｉを形成する。その後、ＮｉＳｉの上にコンタクトエッチングストップ膜１０として、例えば、テンサイルストレスをもつシリコン窒化（ＳｉＮ）膜１０を形成し、層間絶縁膜１２を形成してコンタクトホールをあけ、電極１３を形成することで実施例２のＭＯＳ型電界効果トランジスタができあがる。
本構造も、実施例１と同様に、チャネル領域下のみにボックス酸化膜５があり、さらに、ゲート電極３の側面又は第１のサイドウォール１６の外端部ではボックス酸化膜５の側壁に延在する第２のサイドウォールは下方へ向かって伸びており、ソース・ドレイン領域直下にはないため、低寄生抵抗、高移動度を低コストで実現することができる。
また、チャネル領域下のボックス酸化膜を熱酸化工程で形成することで、チャネルＳｉに面内引張り歪を印加することができ、移動度を向上し、さらに高速化できる。
なお、本実施例では、第２のサイドウォールをＳｉＯ２の１層にしているが、ＳｉＯ２とにＳｉＯＮを積層した２層の絶縁膜にしてもよい。これにより、第２のサイドウォールから基板に印加される歪みを制御し、駆動電流を最適化し、増大化がすることが可能になる。
１ Ｓｉ層
２ ＳｉＧｅ層
３ ゲート電極
４ 寄生抵抗領域
５ ボックス絶縁膜
６ 第２のサイドウォール
７ ゲート絶縁膜
１０ コンタクトエッチングストップ膜（ＳｉＮ）
１１ シリサイド
１２ 層間絶縁膜
１３ 電極
１６ 第１のサイドウォール
２ ＳｉＧｅ層
３ ゲート電極
４ 寄生抵抗領域
５ ボックス絶縁膜
６ 第２のサイドウォール
７ ゲート絶縁膜
１０ コンタクトエッチングストップ膜（ＳｉＮ）
１１ シリサイド
１２ 層間絶縁膜
１３ 電極
１６ 第１のサイドウォール
Claims (4)
- 基板上に第１膜を形成する工程と、
前記第１膜上に半導体膜を形成する工程と、
前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の側壁を覆う第１のサイドウォールを形成する工程と、
前記ゲート電極及び第１のサイドウォールをマスクとして、前記半導体膜、前記第１膜及び前記基板をエッチングし、前記基板に段差部を形成する工程と、
前記基板をエッチングする工程の後、前記第１膜を除去して前記半導体膜の下に中空部分を形成する工程と、
前記基板上、前記中空部分及び前記半導体膜の前記段差部の側壁を覆う絶縁膜を形成する工程と、
前記絶縁膜をエッチバックし、前記中空部分に埋め込まれた埋め込み酸化膜を形成するとともに、前記段差部の側壁に第２のサイドウォールを形成する工程と、
前記埋め込み酸化膜及び第２のサイドウォールを形成した後、前記基板及び第２のサイドウォール上にシリコン層を形成する工程と、
前記シリコン層に不純物を注入してソース・ドレイン領域を形成する工程と、を有する
ことを特徴とするＭＯＳ型電界効果トランジスタの製造方法。 - 請求項１に記載のＭＯＳ型電界効果トランジスタの製造方法において、
前記埋め込み酸化膜は、前記ソース・ドレイン領域と前記チャネル層との間で、ゲートバイアス印加により反転層が形成される領域より下に形成される
ことを特徴とするＭＯＳ型電界効果トランジスタの製造方法。 - 請求項１又は２に記載のＭＯＳ型電界効果トランジスタの製造方法において、
前記絶縁膜は、ＣＶＤ法によるシリコン酸化膜からなる
ことを特徴とするＭＯＳ型電界効果トランジスタの製造方法。 - 請求項１又は２に記載のＭＯＳ型電界効果トランジスタの製造方法において、
前記絶縁膜は、熱酸化によるシリコン酸化膜からなる
ことを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012508A JP4619140B2 (ja) | 2005-01-20 | 2005-01-20 | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
| US11/117,615 US7456473B2 (en) | 2005-01-20 | 2005-04-29 | MOS field effect transistor and manufacture method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012508A JP4619140B2 (ja) | 2005-01-20 | 2005-01-20 | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006202950A JP2006202950A (ja) | 2006-08-03 |
| JP4619140B2 true JP4619140B2 (ja) | 2011-01-26 |
Family
ID=36683007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005012508A Expired - Fee Related JP4619140B2 (ja) | 2005-01-20 | 2005-01-20 | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7456473B2 (ja) |
| JP (1) | JP4619140B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5055846B2 (ja) * | 2006-06-09 | 2012-10-24 | ソニー株式会社 | 半導体装置およびその製造方法 |
| US7671418B2 (en) * | 2007-09-14 | 2010-03-02 | Advanced Micro Devices, Inc. | Double layer stress for multiple gate transistors |
| US9786755B2 (en) * | 2015-03-18 | 2017-10-10 | Stmicroelectronics (Crolles 2) Sas | Process for producing, from an SOI and in particular an FDSOI type substrate, transistors having gate oxides of different thicknesses, and corresponding integrated circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0276264A (ja) * | 1988-09-12 | 1990-03-15 | Sony Corp | Ｓｏｉ型半導体装置 |
| JPH05160404A (ja) | 1991-12-10 | 1993-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08316473A (ja) * | 1995-05-23 | 1996-11-29 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| JPH118379A (ja) * | 1997-06-16 | 1999-01-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6437404B1 (en) * | 2000-08-10 | 2002-08-20 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator transistor with recessed source and drain |
| JP2003174161A (ja) | 2001-12-05 | 2003-06-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2005
- 2005-01-20 JP JP2005012508A patent/JP4619140B2/ja not_active Expired - Fee Related
- 2005-04-29 US US11/117,615 patent/US7456473B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060157784A1 (en) | 2006-07-20 |
| US7456473B2 (en) | 2008-11-25 |
| JP2006202950A (ja) | 2006-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8106456B2 (en) | SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics | |
| JP5695730B2 (ja) | 薄いｂｏｘ金属バックゲート型極薄ｓｏｉデバイス | |
| TWI255043B (en) | Chip incorporating partially-depleted and fully-depleted transistors and method of fabricating the same | |
| WO2006006438A1 (ja) | 半導体装置及びその製造方法 | |
| US6821856B2 (en) | Method of manufacturing semiconductor device having source/drain regions included in a semiconductor layer formed over an isolation insulating film and a semiconductor device fabricated thereby | |
| JP3597831B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US7316943B2 (en) | Method for manufacturing semiconductor apparatus having drain/source on insulator | |
| JP5968708B2 (ja) | 半導体装置 | |
| US8389391B2 (en) | Triple-gate transistor with reverse shallow trench isolation | |
| JPH05183154A (ja) | 半導体装置及びその製造方法 | |
| JPWO2006030505A1 (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JP4619140B2 (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JP4704416B2 (ja) | Ｓｏｉ基板を用いた半導体装置及びその製造方法 | |
| JP4434832B2 (ja) | 半導体装置、及びその製造方法 | |
| JP2007287913A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP4265890B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP2019004187A (ja) | 半導体装置の製造方法 | |
| US7211491B2 (en) | Method of fabricating gate electrode of semiconductor device | |
| JP4265889B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP2006202949A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPH098308A (ja) | 半導体素子のトランジスター及びその製造方法 | |
| JP3805917B2 (ja) | 半導体装置の製造方法 | |
| KR100569708B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4942951B2 (ja) | Ｍｏｓ型トランジスタの製造方法及びｍｏｓ型トランジスタ | |
| JP5168941B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4619140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |