CN104779294A - 沟槽型功率mos晶体管及其制造方法和集成电路 - Google Patents
沟槽型功率mos晶体管及其制造方法和集成电路 Download PDFInfo
- Publication number
- CN104779294A CN104779294A CN201510187498.1A CN201510187498A CN104779294A CN 104779294 A CN104779294 A CN 104779294A CN 201510187498 A CN201510187498 A CN 201510187498A CN 104779294 A CN104779294 A CN 104779294A
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- power mos
- type power
- groove
- groove type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000013078 crystal Substances 0.000 claims description 38
- 150000004767 nitrides Chemical class 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种沟槽型功率MOS晶体管及其制造方法和集成电路，其中，所述沟槽型功率MOS晶体管包括：衬底，所述衬底中形成有沟槽；形成于所述衬底上并填满所述沟槽的多晶硅栅极；其中，所述多晶硅栅极中设置有一多晶硅化物层。在本发明提供的沟槽型功率MOS晶体管及其制造方法和集成电路中，通过在多晶硅栅极的中间设置多晶硅化物层，有效地降低了栅极结构的电阻，从而降低了沟槽型功率MOS晶体管的功耗。
Description
技术领域
本发明涉及功率MOS晶体管技术领域，特别涉及一种沟槽型功率MOS晶体管及其制造方法和集成电路。
背景技术
功率MOS晶体管是一种在集成电路中提供和切换功率的特定类型的MOS晶体管，其不仅继承了MOS场效应管的优点，还具有耐压高、工作电流大、输出功率高、开关速度快等优良特性。正是由于它将电子管与功率晶体管的优点集于一身，因此在开关电源、逆变器、电压放大器、功率放大器等电路中获得广泛应用。
功率MOS晶体管要求能够在高电压下正常工作，另一方面还要求能够输出大电流。因而，典型的做法是将大量的功率MOS晶体管单元组合成单个功率MOS晶体管，其中每一功率MOS晶体管单元输出相对少量的电流。然而，这种做法制成的功率MOS晶体管非常大，不符合如今的尺寸要求。
为了减小功率MOS晶体管的尺寸，目前引入了沟槽型MOS(trench MOS)晶体管。沟槽型功率MOS晶体管的沟道是垂直的，因此能够提高沟道密度，减小芯片尺寸。沟槽型MOS晶体管的栅极结构不是与衬底表面平行，而是构建在垂直于衬底表面的沟道里。请参考图1，其为现有技术的沟槽型功率MOS晶体管的部分剖视图。如图1所示，所述沟槽型功率MOS晶体管100包括：衬底10；形成于所述衬底10中的沟槽12；形成于所述衬底10表面及沟槽12底部和侧壁的栅氧化层14；形成于所述栅氧化层14上的多晶硅栅16。其中，所述多晶硅栅16作为所述沟槽型功率MOS晶体管100的栅极结构，其电阻的大小会影响所述沟槽型功率MOS晶体管100的性能。
目前，随着沟槽型MOS器件的尺寸继续减小，多晶硅栅极的电阻已经成为影响器件功耗的主要因素。在实际使用过程中发现，所述沟槽型功率MOS晶体管100因栅极电阻过大，使得功耗过高，导致器件的操作速度减慢。
因此，如何解决现有的沟槽型功率MOS晶体管因栅极电阻大而导致其功耗过高的问题成为当前亟需解决的技术问题。
发明内容
本发明的目的在于提供一种沟槽型功率MOS晶体管及其制造方法和集成电路，以解决现有的沟槽型功率MOS晶体管因栅极电阻大而导致其功耗高的问题。
为解决上述技术问题，本发明提供一种沟槽型功率MOS晶体管，所述沟槽型功率MOS晶体管包括：衬底，所述衬底中形成有沟槽；形成于所述衬底上并填满所述沟槽的多晶硅栅极；其中，所述多晶硅栅极中设置有一多晶硅化物层。
可选的，在沟槽型功率MOS晶体管中，所述多晶硅栅极包括第一多晶硅层和第二多晶硅层，所述多晶硅化物层位于所述第一多晶硅层与第二多晶硅层之间。
可选的，在沟槽型功率MOS晶体管中，所述多晶硅化物层的厚度范围在10纳米到100纳米之间。
可选的，在沟槽型功率MOS晶体管中，所述多晶硅化物层由硅化钨、硅化钽或硅化钼制成，所述多晶硅化物层的形成工艺为化学气相沉积工艺。
可选的，在沟槽型功率MOS晶体管中，还包括：栅氧化层，所述栅氧化层设置于所述多晶硅栅极和衬底之间。
可选的，在沟槽型功率MOS晶体管中，所述沟槽式MOS晶体管被用作功率器件。
本发明还提供一种沟槽型功率MOS晶体管的制造方法，所述沟槽型功率MOS晶体管制造方法包括：。
提供一衬底，所述衬底中形成有沟槽；
在所述衬底的表面及沟槽的底部和侧壁上依次形成第一多晶硅层和多晶硅化物层；以及
在所述多晶硅化物层上形成第二多晶硅层，所述第二多晶硅层填满所述沟槽。
可选的，在沟槽型功率MOS晶体管的制造方法中，所述多晶硅化物层的厚度范围在10纳米到100纳米之间。
可选的，在沟槽型功率MOS晶体管的制造方法中，所述多晶硅化物层由硅化钨、硅化钽或硅化钼制成，所述多晶硅化物层的形成工艺为化学气相沉积工艺。
本发明还提供一种集成电路，所述集成电路包括：如上所述的沟槽型功率MOS晶体管。
在本发明提供的沟槽型功率MOS晶体管及其制造方法和集成电路中，通过在多晶硅栅极的中间设置多晶硅化物层，有效地降低了栅极结构的电阻，从而降低了沟槽型功率MOS晶体管的功耗。
附图说明
图1是现有技术的沟槽型功率MOS晶体管的部分剖视图；
图2至图6是本发明实施例的沟槽型功率MOS晶体管的制造方法中各步骤的部分剖视图。
具体实施方式
以下结合附图和具体实施例对本发明提出的沟槽型功率MOS晶体管及其制造方法和集成电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图6，其为本发明实施例的沟槽型功率MOS晶体管的部分剖视图。如图6所示，所述沟槽型功率MOS晶体管200包括：衬底20，所述衬底20中形成有沟槽22；形成于所述衬底20上并填满所述沟槽22的多晶硅栅极；其中，所述多晶硅栅极中设置有一多晶硅化物层28。
具体的，所述衬底20是半导体衬底，所述半导体衬底采用的材料可以是单晶硅或者绝缘体上硅(SOI)。所述衬底20中形成有沟槽22，所述沟槽22的结构和形成工艺均为本领域技术人员所熟知，此处不再详述。
请继续参考图6，所述沟槽型功率MOS晶体管200的多晶硅栅极包括第一多晶硅层24和第二多晶硅层26，所述第一多晶硅层24和第二多晶硅层26之间设置有一多晶硅化物层(Polycide)28。所述多晶硅化物层28的材料包括硅化钨、硅化钽或硅化钼。所述多晶硅化物层28的厚度范围为10～100纳米，进一步的，所述多晶硅化物层28的厚度范围为30～80纳米，例如所述多晶硅化物层28的厚度为40纳米、50纳米或60纳米。
请继续参考图6，所述沟槽型功率MOS晶体管200包括还包括栅氧化层23，所述栅氧化层23设置于所述衬底20和多晶硅栅极之间。
本实施例中，所述栅氧化层23由二氧化硅(SiO2)制成。优选的，所述栅氧化层23的厚度范围为20～80纳米，进一步的，所述栅氧化层23的厚度范围为10～30纳米，例如所述栅氧化层23的厚度为15纳米、20纳米或25纳米。
所述沟槽型功率MOS晶体管200的多晶硅栅极中设置有多晶硅化物层28，所述多晶硅化物层28能够有效地降低栅极结构的电阻，从而降低功耗，尤其是当所述沟槽式MOS晶体管200被用作功率器件时的功耗。
相应的，本发明实施例还提供了一种沟槽型功率MOS晶体管的制造方法。请结合参考图2至图6，所述沟槽型功率MOS晶体管及其制造方法包括：
步骤一：提供一衬底20，所述衬底20中形成有沟槽22；
步骤二：在所述衬底20的表面及沟槽22的底部和侧壁上依次形成第一多晶硅层24和多晶硅化物层28；
步骤三：在所述多晶硅化物层28上形成第二多晶硅层26，所述第二多晶硅层26填满所述沟槽22。
具体的，首先，提供一衬底20。如图2所示，所述衬底20中形成有沟槽22。
接着，如图3所示，在所述衬底20的表面及所述沟槽22的底部和侧壁上形成栅氧化层23。所述栅氧化层23的形成工艺可以采用本领域技术人员熟知的任何现有技术，优选的为热氧化工艺。
然后，如图4所示，在所述栅氧化层23上形成厚度基本一致的第一多晶硅层24，所述第一多晶硅层24覆盖在所述栅氧化层23上。
之后，如图5所示，在所述第一多晶硅层24上形成所述多晶硅化物层28，所述多晶硅化物层28覆盖在所述第一多晶硅层24上。本实施例中，所述多晶硅化物层28由硅化钨、硅化钽或硅化钼制成，所述多晶硅化物层28的形成工艺为化学气相沉积工艺。
最后，如图6所示，在所述多晶硅化物层28上形成第二多晶硅层26，所述第二多晶硅层26覆盖在所述多晶硅化物层28上且填满所述沟槽22。
所述第一多晶硅层24和第二多晶硅层26的形成工艺可以采用本领域技术人员熟知的任何现有技术，优选的为化学气相沉积工艺。
之后，还可以继续进行后续的工艺，例如形成阱、源极、接触孔以及金属布线等，从而完成沟槽型功率MOS晶体管的整个制作工序。
相应的，本发明实施例还提供了一种集成电路，所述集成电路包括如上所述的沟槽型功率MOS晶体管200。具体请参考上文，此处不再赘述。
综上，在本发明实施例提供的沟槽型功率MOS晶体管及其制造方法和集成电路中，通过在多晶硅栅极的中间设置多晶硅化物层，有效地降低了栅极结构的电阻，从而降低了沟槽型功率MOS晶体管的功耗。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种沟槽型功率MOS晶体管，其特征在于，包括：衬底，所述衬底中形成有沟槽；形成于所述衬底上并填满所述沟槽的多晶硅栅极；其中，所述多晶硅栅极中设置有一多晶硅化物层。
2.如权利要求1所述的沟槽型功率MOS晶体管，其特征在于，所述多晶硅栅极包括第一多晶硅层和第二多晶硅层，所述多晶硅化物层位于所述第一多晶硅层与第二多晶硅层之间。
3.如权利要求1所述的沟槽型功率MOS晶体管，其特征在于，所述多晶硅化物层的厚度范围在10纳米到100纳米之间。
4.如权利要求1所述的沟槽型功率MOS晶体管，其特征在于，所述多晶硅化物层由硅化钨、硅化钽或硅化钼制成，所述多晶硅化物层的形成工艺为化学气相沉积工艺。
5.如权利要求1所述的沟槽型功率MOS晶体管，其特征在于，还包括：栅氧化层，所述栅氧化层设置于所述多晶硅栅极和衬底之间。
6.如权利要求1所述的沟槽型功率MOS晶体管，其特征在于，所述沟槽式MOS晶体管被用作功率器件。
7.一种沟槽型功率MOS晶体管的制造方法，其特征在于，包括：
提供一衬底，所述衬底中形成有沟槽；
在所述衬底的表面及沟槽的底部和侧壁上依次形成第一多晶硅层和多晶硅化物层；以及
在所述多晶硅化物层上形成第二多晶硅层，所述第二多晶硅层填满所述沟槽。
8.如权利要求7所述的沟槽型功率MOS晶体管的制造方法，其特征在于，所述多晶硅化物层的厚度范围在10纳米到100纳米之间。
9.如权利要求7所述的沟槽型功率MOS晶体管的制造方法，其特征在于，所述多晶硅化物层由硅化钨、硅化钽或硅化钼制成，所述多晶硅化物层的形成工艺为化学气相沉积工艺。
10.一种集成电路，其特征在于，包括：如权利要求1至6中任一项所述的沟槽型功率MOS晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510187498.1A CN104779294A (zh) | 2015-04-17 | 2015-04-17 | 沟槽型功率mos晶体管及其制造方法和集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510187498.1A CN104779294A (zh) | 2015-04-17 | 2015-04-17 | 沟槽型功率mos晶体管及其制造方法和集成电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104779294A true CN104779294A (zh) | 2015-07-15 |
Family
ID=53620658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510187498.1A Pending CN104779294A (zh) | 2015-04-17 | 2015-04-17 | 沟槽型功率mos晶体管及其制造方法和集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104779294A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449355A (zh) * | 2015-08-06 | 2017-02-22 | 北大方正集团有限公司 | 一种沟槽电容及其制备方法 |
| CN106816370A (zh) * | 2015-11-27 | 2017-06-09 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10173072A (ja) * | 1996-12-09 | 1998-06-26 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| TW477026B (en) * | 1999-06-30 | 2002-02-21 | Fairchild Semiconductor | Trench structure substantially filled with high-conductivity material |
| US20040173844A1 (en) * | 2003-03-05 | 2004-09-09 | Advanced Analogic Technologies, Inc. Advanced Analogic Technologies (Hongkong) Limited | Trench power MOSFET with planarized gate bus |
| US20040232407A1 (en) * | 1999-12-20 | 2004-11-25 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
-
2015
- 2015-04-17 CN CN201510187498.1A patent/CN104779294A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10173072A (ja) * | 1996-12-09 | 1998-06-26 | Sony Corp | 半導体装置の製造方法および半導体装置 |
| TW477026B (en) * | 1999-06-30 | 2002-02-21 | Fairchild Semiconductor | Trench structure substantially filled with high-conductivity material |
| US20040232407A1 (en) * | 1999-12-20 | 2004-11-25 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
| US20040173844A1 (en) * | 2003-03-05 | 2004-09-09 | Advanced Analogic Technologies, Inc. Advanced Analogic Technologies (Hongkong) Limited | Trench power MOSFET with planarized gate bus |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449355A (zh) * | 2015-08-06 | 2017-02-22 | 北大方正集团有限公司 | 一种沟槽电容及其制备方法 |
| CN106816370A (zh) * | 2015-11-27 | 2017-06-09 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8574958B2 (en) | Method for manufacturing a gate-control diode semiconductor memory device | |
| CN102097477B (zh) | 带栅极的mis及mim器件 | |
| CN103560153B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN103928402A (zh) | 共用栅极的半导体结构及对应的形成方法 | |
| CN208767305U (zh) | 屏蔽栅极场效应晶体管 | |
| CN104795445A (zh) | 一种低损耗的超结功率器件及其制造方法 | |
| CN101777557A (zh) | 半导体电路结构及其制造方法 | |
| CN104779294A (zh) | 沟槽型功率mos晶体管及其制造方法和集成电路 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN102412302B (zh) | 一种抑制双极效应的隧穿场效应晶体管及其制备方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN103594492B (zh) | Ldmos晶体管及其形成方法 | |
| CN213635990U (zh) | 半导体结构 | |
| CN103594519A (zh) | 一种隧穿场效应浮栅晶体管及其制造方法 | |
| CN204885163U (zh) | 一种具有u型沟槽的半浮栅存储器件 | |
| CN107808905A (zh) | 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法 | |
| KR101685572B1 (ko) | 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| CN115101476B (zh) | 一种提高电流能力的对称碳化硅mosfet的制造方法 | |
| CN107731914A (zh) | 倒u栅辅控双侧栅主控双向隧穿晶体管及其制造方法 | |
| CN104485353B (zh) | 具有u形隧穿绝缘层的绝缘栅隧穿双极晶体管及制造工艺 | |
| CN103545375A (zh) | 近源栅近漏栅分立控制型无掺杂场效应晶体管 | |
| TW201444082A (zh) | 功率半導體元件之製法及結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150715 |
|
| RJ01 | Rejection of invention patent application after publication |