CN106816370A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN106816370A CN106816370A CN201510848950.4A CN201510848950A CN106816370A CN 106816370 A CN106816370 A CN 106816370A CN 201510848950 A CN201510848950 A CN 201510848950A CN 106816370 A CN106816370 A CN 106816370A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- polysilicon layer
- metal silicide
- layer
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 131
- 229920005591 polysilicon Polymers 0.000 claims abstract description 129
- 238000000151 deposition Methods 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 52
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 35
- 230000008021 deposition Effects 0.000 claims abstract description 30
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 125000006850 spacer group Chemical group 0.000 claims description 13
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 11
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 238000000137 annealing Methods 0.000 abstract description 9
- 238000004062 sedimentation Methods 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 description 13
- 239000007789 gas Substances 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000035882 stress Effects 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910000077 silane Inorganic materials 0.000 description 8
- 239000002243 precursor Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910003978 SiClx Inorganic materials 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000012686 silicon precursor Substances 0.000 description 4
- KPGXUAIFQMJJFB-UHFFFAOYSA-H tungsten hexachloride Chemical compound Cl[W](Cl)(Cl)(Cl)(Cl)Cl KPGXUAIFQMJJFB-UHFFFAOYSA-H 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 125000003963 dichloro group Chemical group Cl* 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 3
- 239000005052 trichlorosilane Substances 0.000 description 3
- QGHDLJAZIIFENW-UHFFFAOYSA-N 4-[1,1,1,3,3,3-hexafluoro-2-(4-hydroxy-3-prop-2-enylphenyl)propan-2-yl]-2-prop-2-enylphenol Chemical group C1=C(CC=C)C(O)=CC=C1C(C(F)(F)F)(C(F)(F)F)C1=CC=C(O)C(CC=C)=C1 QGHDLJAZIIFENW-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- 229910019044 CoSix Inorganic materials 0.000 description 2
- 229910003091 WCl6 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 230000006315 carbonylation Effects 0.000 description 2
- 238000005810 carbonylation reaction Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009429 distress Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- -1 silicon Alkane Chemical class 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件的制造方法，涉及半导体技术领域。包括：提供半导体衬底，在所述半导体衬底的表面上形成有第一多晶硅层；在所述第一多晶硅层上沉积形成金属硅化物，其中，采用化学气相沉积法沉积所述金属硅化物，且使其沉积温度大于440℃；在所述金属硅化物上沉积形成掺杂的第二多晶硅层。根据本发明的制造方法，通过增加金属硅化物的沉积温度，以及延长金属硅化物上的多晶硅层中的未掺杂的多晶硅的沉积时间来降低相应材料层的应力，进而防止其在之后退火步骤中发生应力的变化而导致金属硅化物和其上层的多晶硅层发生剥离问题，因此，提高了器件的良率和性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
在一些采用多晶硅栅极的半导体器件中，为了提高器件性能，通常希望栅极电阻能比较小。降低多晶硅栅极电阻的方法一般有如下几种：增加多晶硅厚度；对多晶硅进行掺杂；在多晶硅上沉积金属硅化物等。其中，硅化钨沉积工艺在半导体0.35μm以上制程中是一道至关重要的工序，它直接影响了多晶硅电阻，在现有工艺中，在硅化钨上还往往会沉积形成一层掺杂的多晶硅层，在线产品发现硅化钨沉积工艺之后的高温退火工艺(例如，离子注入后的高温1035度快速热退火RTA)之后，晶圆(wafer)边缘应力变化，使得硅化钨由退火前的正应力转变为退火后的负应力，而其上的掺杂的多晶硅层则由原理的负应力转变为退火后的正应力，如图1所示，导致硅化钨与其上层多晶硅之间发生剥离(peeling)，进而影响产品良率和性能，甚至最终使得晶圆报废。
因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明实施例一提供一种半导体器件的制造方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底的表面上形成有第一多晶硅层；
步骤S2：在所述第一多晶硅层上沉积形成金属硅化物，其中，采用化学气相沉积法沉积所述金属硅化物，且使其沉积温度大于440℃；
步骤S3：在所述金属硅化物上沉积形成掺杂的第二多晶硅层。
可选地，所述掺杂的第二多晶硅层包括自下而上的未掺杂的多晶硅和掺杂的多晶硅。
本发明实施例二提供一种半导体器件的制造方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底的表面上形成有第一多晶硅层；
步骤S2：在所述第一多晶硅层上沉积形成金属硅化物，其中，采用化学气相沉积法沉积所述金属硅化物，且使其沉积温度400℃以上；
步骤S3：在所述金属硅化物上沉积形成掺杂的第二多晶硅层，其中，采用化学气相沉积法沉积形成掺杂的所述第二多晶硅层，沉积所述第二多晶硅层包括：首先沉积4～6分钟的未掺杂的多晶硅，再沉积4～6分钟的掺杂的多晶硅。
可选地，所述金属硅化物包括硅化钨。
可选地，沉积所述第二多晶硅层包括：首先沉积5分钟的未掺杂的多晶硅，再沉积5分钟的掺杂的多晶硅。
可选地，在所述半导体衬底的表面上所述第一多晶硅层的下方形成有栅极介电层。
可选地，在所述步骤S3之后，还包括在所述第二多晶硅层上沉积形成隔离材料层，以及在所述隔离材料层上沉积形成控制栅极材料层的步骤。
可选地，所述隔离材料层为氧化物-氮化物-氧化物的结构绝缘隔离层，所述控制栅极材料层为未掺杂的多晶硅。
可选地，所述第一多晶硅层为掺杂的多晶硅。
综上所述，根据本发明的制造方法，通过增加金属硅化物的沉积温度，以及延长金属硅化物上的多晶硅层中的未掺杂的多晶硅的沉积时间来降低相应材料层的应力，进而防止其在之后退火步骤中发生应力的变化而导致金属硅化物和其上层的多晶硅层发生剥离问题，因此，提高了器件的良率和性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了现有的退火后硅化钨和其上层掺杂的多晶硅之间应力发生变化的示意图；
图2示出了本发明一具体实施方式的半导体器件的制造方法实施所获得结构的剖视图；
图3为本发明一具体实施方式的半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参考图2以及图3对本发明一具体实施例的半导体器件的制造方法做详细描述。其中，图2示出了本发明一具体实施方式的半导体器件的制造方法实施所获得结构的剖视图；图3为本发明一具体实施方式的半导体器件的制造方法的流程图。
实施例一
作为示例，本发明的半导体器件的制造方法，包括以下步骤：
首先，执行步骤S301，提供半导体衬底200，在所述半导体衬底200的表面上形成有第一多晶硅层202。
如图2所示，其中，所述半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
此外，半导体衬底200上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
在所述半导体衬底200上形成栅极介电层201，其中，所述栅极介电层201可以选用本领域常用的介电材料，例如可以选用氧化物。
当选用氧化物作为所述栅极介电层201时，所述栅极介电层201的形成方法可以为高温氧化或者沉积方法，并不局限于某一种方法，可以根据需要进行选择。
在本发明中选用SiO2层作为栅极介电层201，所述栅极介电层201的厚度可以为1-20nm，但不仅仅局限于该厚度，本领域技术人员可以根据需要进行调整，以获得更好效果。
在该步骤中作为一种具体实施方式，沉积所述SiO2层时可以选用热氧化、原子层沉积、化学气相沉积、电子束蒸发或磁控溅射方法。
如图2所示，第一多晶硅层202形成于栅极介电层201的表面上。所述第一多晶硅层202的沉积方法可以选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。示例性地，第一多晶硅层202还可以为掺杂的多晶硅，其掺杂类型根据器件类型可具体选择为N型或者P型，其中，P型掺杂剂包括但不限于硼，N型掺杂剂包括但不限于磷或者砷等。
在该实施例中，形成第一多晶硅层202的方法可以选用外延方法形成，在具体实施例中以硅为例作进一步说明，反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在栅极介电层表面上外延生长。
进一步地，可采用原位掺杂沉积工艺形成掺杂的第一多晶硅层202，也即在沉积多晶硅的同时，将掺杂剂引入反应室。
示例性地，第一多晶硅层202的厚度范围可以为500～2000埃，较佳地为1500埃。
接着，进行步骤S302，在所述第一多晶硅层202上沉积形成金属硅化物203，其中，采用化学气相沉积法沉积所述金属硅化物203，且使其沉积温度大于440℃。
如图2所示，一金属硅化物层203沉积于第一多晶硅层202上。示例性地，金属硅化物层203的厚度可以为500～1500埃，较佳地为1200埃。该金属硅化物203包括，例如，硅化钨(WSix)、硅化钼(MoSix)、硅化钽(TaSix)、硅化钛(TiSix)、硅化钴(CoSix)或其它金属硅化物。本实施例中，金属硅化物较佳地为硅化钨(WSix)。可采用本领域技术人员熟知的任何方法形成该金属硅化物203，例如化学气相沉积、物理气相沉积、磁控溅射等工艺。
在一个示例中，采用化学气相沉积工艺沉积(WSix)膜。其源气体包括硅先驱物和钨先驱物。硅先驱物包括，例如，硅烷(SiH4)、乙硅烷(Si2H6)或者二氯甲硅烷(SiH2Cl2)等。W先驱物包括六氟化钨(WF6)、六氯化钨(WCl6)或者六羰基化钨(W[CO]6)等。将先驱物引入到CVD的反应腔室中。本实施例中，CVD的沉积温度大于440℃，例如，450℃、500℃、550℃、600℃、650℃、700℃等。该沉积温度相对于现有工艺的沉积温度高，因此可以降低沉积形成的硅化钨的应力，进而降低其之后应力变化导致的与上层材料之间的剥离的问题出现。
接着，进行步骤S303，在所述金属硅化物203上沉积形成掺杂的第二多晶硅层204。
具体地，所述掺杂的第二多晶硅层204包括自下而上的未掺杂的多晶硅和掺杂的多晶硅。
可采用本领域技术人员熟知的任何方法形成该第二多晶硅层204，例如可以选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本实施例中，掺杂的第二多晶硅层204的形成方法可选用化学气相淀积(CVD)工艺。形成所述第二多晶硅层204的工艺条件包括：反应气体为四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种，较佳地选用硅烷，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350mTorr(毫毫米汞柱)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20slm(升/分钟)，如8slm、10slm或15slm。其中，根据预定形成的第二多晶硅层的厚度等，来控制调整沉积总时间，例如，第二多晶硅层的厚度范围可以为200～500埃，较佳地为300埃。通过延长第二多晶硅层沉积时的未掺杂的多晶硅层的厚度来降低第二多晶硅层204的应力。
在一个示例中，沉积所述第二多晶硅层所用的总的沉积时间范围为9～11分钟，所述沉积包括：首先沉积10～120s的未掺杂的多晶硅，再沉积8～10分钟的掺杂的多晶硅。也即首先沉积的未掺杂的多晶硅的时间较短，与之后沉积的掺杂的多晶硅的时间较长。
其中，对于掺杂的多晶硅的工艺可直接通过在CVD工艺中伴随通入包括掺杂剂的前驱物，进行原位掺杂工艺，其掺杂类型根据器件类型可具体选择为N型或者P型，其中，P型掺杂剂包括但不限于硼，N型掺杂剂包括但不限于磷或者砷等。包括P型掺杂剂的前驱物包括，例如，BH3、B2H6等，包括N型掺杂剂的前驱物包括，例如，PH3等。
其中，第一多晶硅层202、金属硅化物203和第二多晶硅层204共同构成栅极材料层，例如可作为浮栅，其具有较小的电阻，较佳的导电性能。
之后，还包括在所述第二多晶硅层204上沉积形成隔离材料层205，以及在所述隔离材料层205上沉积形成控制栅极材料层206的步骤。
所述隔离材料层205可以选用本领域常用的绝缘材料，例如ONO(氧化物-氮化物-氧化物的结构绝缘隔离层)，但是并不局限于所述材料。
然后在所述隔离材料层的上方形成控制栅极材料层206，其中控制栅极材料层206可以选用未掺杂的多晶硅，也可以为金属栅极等。控制栅极材料层206的厚度范围可以为1000～3000埃，较佳地为2200埃。
值得一提的是，本发明的制造方法尤其适用于0.35μm以上的半导体器件的制造工艺，对于其它节点的器件的制造也可适用。
至此完成了本发明的半导体器件的制造方法的关键步骤的介绍，对于完整的器件的制备还需其他中间或者后续制程，在此均不再赘述。
实施例二
本发明实施例二提供一种半导体器件的制造方法，具体包括以下步骤：
继续参考图2，首先，提供半导体衬底200，在所述半导体衬底200的表面上形成有第一多晶硅层202。
示例性地，在所述半导体衬底200上形成栅极介电层201，
其中，所述栅极介电层201可以选用本领域常用的介电材料，例如可以选用氧化物。第一多晶硅层202形成于栅极介电层201的表面上。
其中，本步骤与前述实施例一中的步骤基本上相同，在此不再赘述。
接着，在所述第一多晶硅层202上沉积形成金属硅化物203，其中，采用化学气相沉积法沉积所述金属硅化物203，且使其沉积温度400℃以上。
如图2所示，一金属硅化物层203沉积于第一多晶硅层202上。示例性地，金属硅化物层203的厚度可以为500～1500埃，较佳地为1200埃。该金属硅化物203包括，例如，硅化钨(WSix)、硅化钼(MoSix)、硅化钽(TaSix)、硅化钛(TiSix)、硅化钴(CoSix)或其它金属硅化物。本实施例中，金属硅化物较佳地为硅化钨(WSix)。可采用本领域技术人员熟知的任何方法形成该金属硅化物203，例如化学气相沉积、物理气相沉积、磁控溅射等工艺。
在一个示例中，采用化学气相沉积工艺沉积(WSix)膜。其源气体包括硅先驱物和钨先驱物。硅先驱物包括，例如，硅烷(SiH4)、乙硅烷(Si2H6)或者二氯甲硅烷(SiH2Cl2)等。W先驱物包括六氟化钨(WF6)、六氯化钨(WCl6)或者六羰基化钨(W[CO]6)等。将先驱物引入到CVD的反应腔室中。本实施例中，CVD的沉积温度在400℃以上，例如，400℃、410℃、415℃、425℃、430℃、450℃、500℃、550℃、600℃、650℃、700℃等。其中，与之后预定形成的掺杂的第二多晶硅层204配合，可使得本步骤中的沉积工艺采用相对比较低的沉积温度，例如400℃～440℃之间的沉积温度。
接着，在所述金属硅化物203上沉积形成掺杂的第二多晶硅层204，其中，采用化学气相沉积法沉积形成掺杂的所述第二多晶硅层204，沉积所述第二多晶硅层204包括：首先沉积4～6分钟的未掺杂的多晶硅，再沉积4～6分钟的掺杂的多晶硅。
具体地，所述掺杂的第二多晶硅层204包括自下而上的未掺杂的多晶硅和掺杂的多晶硅。
掺杂的第二多晶硅层204的形成方法可选用化学气相淀积(CVD)工艺。形成所述第二多晶硅层204的工艺条件包括：反应气体为四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种，较佳地选用硅烷，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350mTorr(毫毫米汞柱)，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20slm(升/分钟)，如8slm、10slm或15slm。其中，根据预定形成的第二多晶硅层的厚度等，来控制调整沉积总时间，例如，第二多晶硅层的厚度范围可以为200～500埃，较佳地为300埃。通过延长第二多晶硅层沉积时的未掺杂的多晶硅层的厚度来降低第二多晶硅层204的应力。
在一个示例中，沉积所述第二多晶硅层所用的总的沉积时间范围为9～11分钟，所述沉积包括：首先沉积4～6分钟的未掺杂的多晶硅，再沉积4～6分钟的掺杂的多晶硅。进一步地，可使得首先沉积的未掺杂的多晶硅的时间与之后沉积的掺杂的多晶硅的时间相等。其中，较佳的是，首先沉积5分钟的未掺杂的多晶硅，再沉积5分钟的掺杂的多晶硅。
对于掺杂的多晶硅的工艺可直接通过在CVD工艺中伴随通入包括掺杂剂的前驱物，进行原位掺杂工艺，其掺杂类型根据器件类型可具体选择为N型或者P型，其中，P型掺杂剂包括但不限于硼，N型掺杂剂包括但不限于磷或者砷等。包括P型掺杂剂的前驱物包括，例如，BH3、B2H6等，包括N型掺杂剂的前驱物包括，例如，PH3等。
其中，第一多晶硅层202、金属硅化物203和第二多晶硅层204共同构成栅极材料层，例如可作为浮栅，其具有较小的电阻，较佳的导电性能。
通过延长第二多晶硅层204中未掺杂的多晶硅层的沉积时间可以减小其应力。同时，由于本步骤对于第二多晶硅层204沉积方式的改进，可使得前述步骤中金属硅化物的沉积工艺也可采用相对比较低的沉积温度，例如400℃～440℃之间的沉积温度，也可以避免之后金属硅化物与第二多晶硅层204之间剥离问题的出现，还扩大了金属硅化物的沉积温度的窗口。
之后，还包括在所述第二多晶硅层204上沉积形成隔离材料层205，以及在所述隔离材料层205上沉积形成控制栅极材料层206的步骤。
所述隔离材料层205可以选用本领域常用的绝缘材料，例如ONO(氧化物-氮化物-氧化物的结构绝缘隔离层)，但是并不局限于所述材料。
然后在所述隔离材料层的上方形成控制栅极材料层206，其中控制栅极材料层206可以选用未掺杂的多晶硅，也可以为金属栅极等。控制栅极材料层206的厚度范围可以为1000～3000埃，较佳地为2200埃。
值得一提的是，本发明的制造方法尤其适用于0.35μm以上的半导体器件的制造工艺，对于其它节点的器件的制造也可适用。
至此完成了本发明的半导体器件的制造方法的关键步骤的介绍，对于完整的器件的制备还需其他中间或者后续制程，在此均不再赘述。
综上所述，根据本发明的制造方法，通过增加金属硅化物的沉积温度，以及延长金属硅化物上的多晶硅层中的未掺杂的多晶硅的沉积时间来降低相应材料层的应力，进而防止其在之后退火步骤中发生应力的变化而导致金属硅化物和其上层的多晶硅层发生剥离问题，因此，提高了器件的良率和性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括：
步骤S1：提供半导体衬底，在所述半导体衬底的表面上形成有第一多晶硅层；
步骤S2：在所述第一多晶硅层上沉积形成金属硅化物，其中，采用化学气相沉积法沉积所述金属硅化物，且使其沉积温度大于440℃；
步骤S3：在所述金属硅化物上沉积形成掺杂的第二多晶硅层。
2.如权利要求1所述的制造方法，其特征在于，所述掺杂的第二多晶硅层包括自下而上的未掺杂的多晶硅和掺杂的多晶硅。
3.一种半导体器件的制造方法，其特征在于，包括：
步骤S1：提供半导体衬底，在所述半导体衬底的表面上形成有第一多晶硅层；
步骤S2：在所述第一多晶硅层上沉积形成金属硅化物，其中，采用化学气相沉积法沉积所述金属硅化物，且使其沉积温度在400℃以上；
步骤S3：在所述金属硅化物上沉积形成掺杂的第二多晶硅层，其中，采用化学气相沉积法沉积形成掺杂的所述第二多晶硅层，沉积所述第二多晶硅层包括：首先沉积4～6分钟的未掺杂的多晶硅，再沉积4～6分钟的掺杂的多晶硅。
4.如权利要求1或3所述的制造方法，其特征在于，所述金属硅化物包括硅化钨。
5.如权利要求3所述的制造方法，其特征在于，沉积所述第二多晶硅层包括：首先沉积5分钟的未掺杂的多晶硅，再沉积5分钟的掺杂的多晶硅。
6.如权利要求3所述的制造方法，其特征在于，所述金属硅化物的沉积温度为400℃-440℃。
7.如权利要求1或3所述的制造方法，其特征在于，在所述半导体衬底的表面上所述第一多晶硅层的下方形成有栅极介电层。
8.如权利要求1或3所述的制造方法，其特征在于，在所述步骤S3之后，还包括在所述第二多晶硅层上沉积形成隔离材料层，以及在所述隔离材料层上沉积形成控制栅极材料层的步骤。
9.如权利要求8所述的制造方法，其特征在于，所述隔离材料层为氧化物-氮化物-氧化物的结构绝缘隔离层，所述控制栅极材料层为未掺杂的多晶硅。
10.如权利要求1或3所述的制造方法，其特征在于，所述第一多晶硅层为掺杂的多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510848950.4A CN106816370B (zh) | 2015-11-27 | 2015-11-27 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510848950.4A CN106816370B (zh) | 2015-11-27 | 2015-11-27 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106816370A true CN106816370A (zh) | 2017-06-09 |
| CN106816370B CN106816370B (zh) | 2019-12-03 |
Family
ID=59103438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510848950.4A Active CN106816370B (zh) | 2015-11-27 | 2015-11-27 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106816370B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109987568A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 薄膜结构的形成方法、声电换能器件及其形成方法 |
| CN110838491A (zh) * | 2018-08-15 | 2020-02-25 | 无锡华润上华科技有限公司 | 半导体结构及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010008609A (ko) * | 1999-07-02 | 2001-02-05 | 김영환 | 반도체장치의 다층 텅스텐 폴리사이드구조의 게이트전극 형성방법 |
| US20070148856A1 (en) * | 2005-12-28 | 2007-06-28 | Young Wook Shin | Method of forming pip capacitor |
| CN102446962A (zh) * | 2010-10-14 | 2012-05-09 | 上海华虹Nec电子有限公司 | 兼容自对准孔的mosfet闸极膜结构及图形制作方法 |
| CN102931239A (zh) * | 2011-08-10 | 2013-02-13 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| CN104779294A (zh) * | 2015-04-17 | 2015-07-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型功率mos晶体管及其制造方法和集成电路 |
-
2015
- 2015-11-27 CN CN201510848950.4A patent/CN106816370B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010008609A (ko) * | 1999-07-02 | 2001-02-05 | 김영환 | 반도체장치의 다층 텅스텐 폴리사이드구조의 게이트전극 형성방법 |
| US20070148856A1 (en) * | 2005-12-28 | 2007-06-28 | Young Wook Shin | Method of forming pip capacitor |
| CN102446962A (zh) * | 2010-10-14 | 2012-05-09 | 上海华虹Nec电子有限公司 | 兼容自对准孔的mosfet闸极膜结构及图形制作方法 |
| CN102931239A (zh) * | 2011-08-10 | 2013-02-13 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| CN104779294A (zh) * | 2015-04-17 | 2015-07-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型功率mos晶体管及其制造方法和集成电路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109987568A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 薄膜结构的形成方法、声电换能器件及其形成方法 |
| CN110838491A (zh) * | 2018-08-15 | 2020-02-25 | 无锡华润上华科技有限公司 | 半导体结构及其制造方法 |
| CN110838491B (zh) * | 2018-08-15 | 2022-05-10 | 无锡华润上华科技有限公司 | 半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106816370B (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7122449B2 (en) | Methods of fabricating semiconductor structures having epitaxially grown source and drain elements | |
| KR100935039B1 (ko) | 성막 장치 및 성막 방법 | |
| CN102709183B (zh) | 用于制造半导体器件的方法 | |
| JP2014512669A (ja) | 低温選択エピタキシー方法 | |
| US9881991B2 (en) | Capacitor and method of forming a capacitor | |
| KR100603588B1 (ko) | 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법 | |
| JP2882410B2 (ja) | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 | |
| US10312096B2 (en) | Methods for titanium silicide formation using TiCl4 precursor and silicon-containing precursor | |
| CN103943621A (zh) | 浅沟槽隔离结构及其形成方法 | |
| US10763328B2 (en) | Epitaxial semiconductor material grown with enhanced local isotropy | |
| TWI774344B (zh) | 半導體元件與方法 | |
| CN106816370A (zh) | 一种半导体器件的制造方法 | |
| US9679763B1 (en) | Silicon-on-insulator fin field-effect transistor device formed on a bulk substrate | |
| KR20120032792A (ko) | 에피택시얼 블로킹막을 이용하는 반도체 장치의 제조 방법 | |
| TWI484556B (zh) | 在矽基材上形成高生長速率低電阻率的鍺膜之方法（二） | |
| CN106356301A (zh) | 一种半导体器件及其制造方法 | |
| US20200144401A1 (en) | Method of forming epitaxial silicon layer and semiconductor device thereof | |
| CN104183488A (zh) | 一种FinFET半导体器件及其制备方法 | |
| CN103633027A (zh) | 一种形成源漏区双外延层的方法 | |
| CN113206086A (zh) | 半导体装置及形成半导体装置的方法 | |
| CN105448678B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN104517846B (zh) | 一种半导体器件的制造方法 | |
| CN105990147B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| US20130240958A1 (en) | Semiconductor structure and method for forming the same | |
| CN113394159A (zh) | Mos晶体管制造方法及mos晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |