CN102446962A - 兼容自对准孔的mosfet闸极膜结构及图形制作方法 - Google Patents

兼容自对准孔的mosfet闸极膜结构及图形制作方法 Download PDF

Info

Publication number
CN102446962A
CN102446962A CN2010105073547A CN201010507354A CN102446962A CN 102446962 A CN102446962 A CN 102446962A CN 2010105073547 A CN2010105073547 A CN 2010105073547A CN 201010507354 A CN201010507354 A CN 201010507354A CN 102446962 A CN102446962 A CN 102446962A
Authority
CN
China
Prior art keywords
gate
membrane structure
compatible
mosfet
autoregistration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105073547A
Other languages
English (en)
Inventor
陈瑜
孙尧
罗啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2010105073547A priority Critical patent/CN102446962A/zh
Publication of CN102446962A publication Critical patent/CN102446962A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种兼容自对准孔的MOSFET闸极膜结构及其图形制作方法；在硅衬底上自下而上依次包括以下的薄膜结构：闸极氧化硅、闸极多晶硅、闸极金属硅化物、垫层氧化硅、顶层氮化硅。采用本发明的闸极膜层结构，不同区域的闸极多晶硅分别掺杂保证了不同型的MOS管的表面沟道，金属硅化物的结构可以满足足够大的驱动电流，而垫层氧化膜则缓冲了自对准孔工艺所需要的氮化硅膜与金属硅化物之间的应力，避免了在之后的高温工艺过程氮化硅膜的剥离。

Description

兼容自对准孔的MOSFET闸极膜结构及图形制作方法
技术领域
本发明涉及一种集成电路生产制造方法，具体涉及一种MOSFET闸极膜结构及其图形制造技术。
背景技术
随着半导体集成电路芯片中器件的集成度越来越高，其中常用的金属-氧化物-半导体场效应管(MOSFET)的尺寸将进一步缩小，且要求更大的工作状态下的驱动电流。为缩小器件尺寸，节约晶圆表面空间，业界常常采用所谓的“自对准通孔”(SAC)的方法；而对提高驱动电流，尤其是P型沟道的MOS管，则需要用到表面沟道(surface channel)器件。但是，当二者结合起来的时候，对于闸极膜结构将会有特殊的要求：单纯采用传统的掺杂多晶硅-氮化硅不能满足表面沟道所需要的较大驱动电流要求，采用金属硅化物-氮化硅做闸极膜则因为工艺过程中的高温工艺会引起表面氮化硅层的剥离(peeling)，不能用于生产。因此，目前的技术瓶颈在于闸极的膜层结构。
发明内容
本发明所要解决的技术问题是提供一种兼容自对准孔的MOSFET的闸极膜结构，它可以同时兼容自对准孔和表面沟道工艺，从而既节约了晶圆表面空间，又能提高驱动电流，提高芯片整体性能。
为了解决以上技术问题，本发明提供了一种兼容自对准孔的MOSFET闸极膜结构；在硅衬底上自下而上依次包括以下的薄膜结构：闸极氧化硅、闸极多晶硅、闸极金属硅化物、垫层氧化硅、顶层氮化硅。
本发明的有益效果在于：采用本发明的闸极膜层结构，不同区域的闸极多晶硅分别掺杂保证了不同型的MOS管的表面沟道，金属硅化物的结构可以满足足够大的驱动电流，而垫层氧化膜则缓冲了自对准孔工艺所需要的氮化硅膜与金属硅化物之间的应力，避免了在之后的高温工艺过程氮化硅膜的剥离。
本发明还提供了上述膜层结构的图形制作方法，包括以下步骤：
步骤一、从下而上依次形成硅半导体、闸极氧化硅、闸极多晶硅、闸极金属硅化物、垫层氧化硅、氮化硅结构；
步骤二、光刻和蚀刻定义闸极层图形结构；
步骤三、快速热氧化在多晶硅表面形成修复氧化膜保护闸极结构；
步骤四、采用化学气相沉积方法形成侧墙氮化硅；
步骤五、蚀刻形成侧墙，完成闸极图形。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是本发明实施例所述方法中，在硅衬底上形成所需闸极层膜结构步骤的示意图；
图2是本发明实施例所述方法中，利用光刻和蚀刻形成闸极图形步骤的示意图；
图3是本发明实施例所述方法中，采用快速热氧化的方法在多晶硅表面形成修复氧化膜，用以保护闸极多晶硅步骤的示意图；
图4是本发明实施例所述方法中，用物理气相沉积的方法形成覆盖于闸极图形结构表面的侧墙氮化硅层步骤的示意图；
图5是本发明实施例所述方法中，用蚀刻的方法形侧墙氮化硅，完成最终闸极图形步骤的示意图；
图6是本发明实施例所述方法的流程图。
附图中标记说明：
1为顶层氮化硅(top SiN)，2为垫层氧化硅(pad oxide)，3为金属硅化物(MSix，通常是硅化钨)，4为N型多晶硅(N+poly)，5为P型多晶硅(P+poly)，6为闸极氧化硅(gate oxide)，7为P阱(Pwell)，8为N阱(Nwell)，9为修复氧化膜(protect oxide)，10为侧墙氮化硅(spacer SiN)。
具体实施方式
如图5所示，本发明提出了一种新型的MOSFET的闸极膜结构，在硅衬底上依次沉积以下的薄膜结构，即闸极氧化膜、闸极多晶硅、金属硅化物(通常是硅化钨)、垫层氧化硅、自对准通孔用氮化硅，这一系列膜整体构成MOSFET闸极膜层，亦即闸极层最终的图形纵向结构。
其中，闸极多晶硅层采用低压化学气相沉积，在NMOS区域(P阱衬底)为N型饱和掺杂，在PMOS区域(N阱衬底)为P型饱和掺杂，这样两种MOS都可以形成表面沟道。图5为最终形成的闸极剖面结构(包含侧墙)；
金属硅化物层采用物理气相沉积，根据电阻需求其厚度可以变动，一般在500～1000A，由于方块电阻较小，可以通过较大的驱动电流；
垫层氧化硅采用化学气相沉积，其厚度一般在100～300A，用以缓冲金属硅化物和氮化硅层之间的应力，避免在之后的快速热氧化过程中因为挤压应力造成氮化硅的剥离；
顶层氮化硅采用化学气相沉积，其厚度在1000～2000A，和之后形成的氮化硅侧墙共同起到自对准通孔的作用。
采用本发明所提出的新型的MOSFET的闸极膜结构，可以同时兼容SAC和surface channel的工艺，从而既节约了晶圆表面空间，又能提高驱动电流。由于此结构从下而上依次为硅半导体-闸极氧化硅-闸极多晶硅-闸极金属硅化物-垫层氧化硅-氮化硅，其中对于闸极多晶硅而言，N型沟道MOS为N型掺杂，P型沟道MOS为P型掺杂，所以采用此种结构，既实现了N/PMOS管的表面沟道，又能满足足够大的驱动电流，同时兼容自对准孔所需要的氮化硅膜，从而提高了芯片的整体性能。
本发明还提供了上述膜层结构的图形制作方法，如图6所示，包括以下步骤：
1、如图1所示，形成从下而上依次为硅半导体-闸极氧化硅-闸极多晶硅-闸极金属硅化物-垫层氧化硅-氮化硅的结构，采用热氧化的方法在硅衬底(substrate)上形成闸极氧化硅(gate oxide)；采用低压化学气相沉积法沉积多晶硅膜(poly silicon)；对NMOS和PMOS区域分别进行N+和P+离子注入，离子注入要饱和；采用物理气相沉积形成金属硅化物(MSix)；采用化学气相沉积方法形成垫层氧化硅(pad oxide)；采用化学气相沉积方法形成顶层氮化硅(top SiN)：
2、如图2所示，光刻和蚀刻定义闸极层图形结构；
3、如图3所示，快速热氧化在多晶硅表面形成修复氧化膜(protect oxide)保护闸极结构；
4、如图4所示，采用化学气相沉积方法形成侧墙(spacer)氮化硅；
5、如图5所示，蚀刻形成侧墙，完成闸极图形。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (10)

1.一种兼容自对准孔的MOSFET闸极膜结构；其特征在于，在硅衬底上自下而上依次包括以下的薄膜结构：闸极氧化硅、闸极多晶硅、闸极金属硅化物、垫层氧化硅、顶层氮化硅。
2.如权利要求1所述的兼容自对准孔的MOSFET闸极膜结构；其特征在于，所述闸极多晶硅层在NMOS区域为N型掺杂，在PMOS区域为P型掺杂，上述两种MOS形成表面沟道。
3.如权利要求1所述的兼容自对准孔的MOSFET闸极膜结构；其特征在于，所述闸极金属硅化物层厚度为500至1000A。
4.如权利要求1所述的兼容自对准孔的MOSFET闸极膜结构；其特征在于，所述垫层氧化硅厚度为100至300A。
5.如权利要求1所述的兼容自对准孔的MOSFET闸极膜结构；其特征在于，所述顶层氮化硅厚度为1000至2000A。
6.如权利要求1所述的形成兼容自对准孔的MOSFET闸极膜结构，其特征在于，采用低压化学气相沉积的方法形成所述闸极多晶硅层。
7.如权利要求1所述的形成兼容自对准孔的MOSFET闸极膜结构，其特征在于，采用物理气相沉积的方法形成上述闸极金属硅化物层。
8.如权利要求1所述的形成兼容自对准孔的MOSFET闸极膜结构，其特征在于，采用化学气相沉积的方法形成所述垫层氧化硅。
9.如权利要求1所述的形成兼容自对准孔的MOSFET闸极膜结构，其特征在于，采用化学气相沉积的方法形成所述顶层氮化硅。
10.形成如权利要求1所述的兼容自对准孔的MOSFET闸极膜的图形制作方法；其特征在于，包括以下步骤：
步骤一、从下而上依次形成硅半导体、闸极氧化硅、闸极多晶硅、闸极金属硅化物、垫层氧化硅、氮化硅结构；
步骤二、光刻和蚀刻定义闸极层图形结构；
步骤三、在多晶硅表面热氧化形成修复氧化膜保护闸极结构；
步骤四、采用化学气相沉积方法形成侧墙氮化硅；
步骤五、蚀刻形成侧墙，完成闸极图形。
CN2010105073547A 2010-10-14 2010-10-14 兼容自对准孔的mosfet闸极膜结构及图形制作方法 Pending CN102446962A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105073547A CN102446962A (zh) 2010-10-14 2010-10-14 兼容自对准孔的mosfet闸极膜结构及图形制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105073547A CN102446962A (zh) 2010-10-14 2010-10-14 兼容自对准孔的mosfet闸极膜结构及图形制作方法

Publications (1)

Publication Number Publication Date
CN102446962A true CN102446962A (zh) 2012-05-09

Family

ID=46009289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105073547A Pending CN102446962A (zh) 2010-10-14 2010-10-14 兼容自对准孔的mosfet闸极膜结构及图形制作方法

Country Status (1)

Country Link
CN (1) CN102446962A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579317A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 栅极结构及制造方法
CN106816370A (zh) * 2015-11-27 2017-06-09 无锡华润上华科技有限公司 一种半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1300827C (zh) * 2003-10-16 2007-02-14 南亚科技股份有限公司 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法
US20070170588A1 (en) * 2006-01-25 2007-07-26 Satoru Goto Connection structure and fabrication method for the same
CN101452814A (zh) * 2007-12-06 2009-06-10 上海华虹Nec电子有限公司 提高自对准接触孔击穿电压的方法和多晶硅栅极结构
CN100505311C (zh) * 2004-12-24 2009-06-24 海力士半导体有限公司 非对称凹陷栅极金属氧化物半导体场效应晶体管及其制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1300827C (zh) * 2003-10-16 2007-02-14 南亚科技股份有限公司 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法
CN100505311C (zh) * 2004-12-24 2009-06-24 海力士半导体有限公司 非对称凹陷栅极金属氧化物半导体场效应晶体管及其制法
US20070170588A1 (en) * 2006-01-25 2007-07-26 Satoru Goto Connection structure and fabrication method for the same
CN101452814A (zh) * 2007-12-06 2009-06-10 上海华虹Nec电子有限公司 提高自对准接触孔击穿电压的方法和多晶硅栅极结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579317A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 栅极结构及制造方法
CN106816370A (zh) * 2015-11-27 2017-06-09 无锡华润上华科技有限公司 一种半导体器件的制造方法

Similar Documents

Publication Publication Date Title
CN101834206B (zh) 半导体器件结构及其形成方法
CN102282668B (zh) 嵌埋硅/锗材料相对沟道区的偏移降低的晶体管
CN101814492B (zh) 具有金属栅极堆叠的集成电路与其形成方法
JP5781720B2 (ja) 半導体装置及び半導体装置の製造方法
CN100362648C (zh) 半导体器件及其制造方法
CN100477131C (zh) 形成半导体装置的方法
US7544594B2 (en) Method of forming a transistor having gate protection and transistor formed according to the method
US20210028289A1 (en) Trench split-gate device and method for manufacturing the same
CN101919045B (zh) 在半导体装置中通过使用在双应力衬层上方的额外层而获得的n沟道晶体管的增进的晶体管效能
CN102157380B (zh) 制造半导体装置的方法
CN101419979A (zh) 一种半导体器件
CN1973368A (zh) 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质
CN101866859A (zh) 一种沟道应力引入方法及采用该方法制备的场效应晶体管
CN101320711B (zh) 金属氧化物半导体晶体管及其制作方法
CN101136407A (zh) 半导体装置
CN101355035A (zh) 半导体器件的制造方法
CN103390556A (zh) 半导体器件制造方法
CN101331598A (zh) 绝缘体上硅中的源极和漏极的形成
JP2009200155A (ja) 半導体装置及びその製造方法
CN102446962A (zh) 兼容自对准孔的mosfet闸极膜结构及图形制作方法
CN101197282A (zh) 半导体器件及其制造方法
CN101452956B (zh) 高压pmos器件及制造方法
US20090065858A1 (en) Dmos transistor and fabrication method thereof
CN102376646B (zh) 改善双应力氮化物表面形态的方法
CN102610506A (zh) Bcd工艺中双栅极氧化层的刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120509