CN1300827C - 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法 - Google Patents

堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法 Download PDF

Info

Publication number
CN1300827C
CN1300827C CNB2003101028167A CN200310102816A CN1300827C CN 1300827 C CN1300827 C CN 1300827C CN B2003101028167 A CNB2003101028167 A CN B2003101028167A CN 200310102816 A CN200310102816 A CN 200310102816A CN 1300827 C CN1300827 C CN 1300827C
Authority
CN
China
Prior art keywords
layer
manufacture method
tungsten
metal level
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003101028167A
Other languages
English (en)
Other versions
CN1607647A (zh
Inventor
何慈恩
吴昌荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CNB2003101028167A priority Critical patent/CN1300827C/zh
Publication of CN1607647A publication Critical patent/CN1607647A/zh
Application granted granted Critical
Publication of CN1300827C publication Critical patent/CN1300827C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一使用于半导体元件中的堆叠式栅极结构的制造方法,其步骤包括相继于半导体基板上形成一介电层、一多晶硅层、一金属层、一WNX层,再于氮气中进行快速回火(rapid thermal annealing),在最上方的部分WNX层会因此转换为一钨层,然后在钨层上形成一氮化硅层,最后将所形成的多层薄膜结构依预设图案形成栅极结构。

Description

堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造 方法
(1)技术领域
本发明是关于一种半导体元件的堆叠式栅极结构的制造方法,特别是有关于场效晶体管的堆叠式栅极结构的制造方法。
(2)背景技术
长久以来,较高的元件操作速度一直是芯片制造者所追求的目标,而降低栅极的片电阻及接触孔(contact)的阻值是可以实现前述目标的有效方法之一,因此,目前在0.18μm世代以后的动态随机存取存储器(DRAM)制程当中,poly-Si/WN/W栅极结构已被视为深具潜力的结构,其中,WN是用以作为阻挡层(barrier layer),可防止多晶硅中的硅原子与上层的钨原子交互扩散(inter-diffusion),此栅极结构的片电阻(sheet resistance)可低于10Ω/□,较传统poly-Si/WSi结构的15~20Ω/□为更低。
图1A与1B为前述poly-Si/WN/W栅极结构制造方式的剖面图。首先,一介电层102、一多晶硅层104、一阻挡层106、一钨层108与一氮化硅层110相继于形成于半导体基板100上,就如图1A所示。然后再进行平印(lithography)与蚀刻制程,依预设图案(pattern)在氮化硅层110上形成其图案,作为硬掩模110A(hardmask),接着依序对钨层108、阻挡层106、多晶硅层104、介电层102、进行蚀刻(etching)处理,可得到由介电层102A、多晶硅层104A、阻挡层106A与钨层108A所构成的栅极结构,如图1B所示。
在传统中,阻挡层106的形成所常采用的方式,为在多晶硅上形成一WNX层,然后在氮气中以快速回火(rapid thermal annealing,RTA)的方式,将氮原子从WNX中驱出,于是WNX层转变为钨层,并在钨层与多晶硅层的界面形成一WN/SiN复合层以作为阻挡层,由于SiN本身为绝缘层,所以WN/SiN复合层的阻值并不会很低。
(3)发明内容
本发明的主要目的是提供一使用于半导体元件中的堆叠式栅极结构的制造方法,此制造方法所制备的栅极结构具有较低的栅极电阻与接触孔阻值。
为实现上述的目的,本发明提供一种栅极结构的制造方法,其步骤包括:1)相继于半导体基板上形成一介电层、一多晶硅层、一金属层以及一WNX层;2)在氮气中进行快速回火(rapid thermal annealing)处理,使金属层与多晶硅层反应形成一金属硅化层,并使WNx层的部分转换为一钨层,同时并于金属硅化层与该钨层之间形成一阻挡层;3)依序形成钨层、阻挡层、金属硅化物层以及多晶硅层,成为堆叠式栅极结构。
此外,本发明还提供另一种栅极结构的制造方法,其步骤包括:1)相继于半导体基板上形成一介电层、一多晶硅层、一金属层以及一WNX层;2)依序形成WNX层、金属层、多晶硅层,成为堆叠式栅极结构;3)在氮气中进行快速回火,使该金属层与该多晶硅层反应形成一金属硅化层,并使该WNX层的部分转换为一钨层,同时并于该金属硅化层与该钨层之间形成一阻挡层。
同时,本发明又提供一种场效晶体管的制造方法,此制造方法为使用前述的制造方法,于半导体基板上形成一由多晶硅层、金属硅化层、阻挡层与钨层所构成的堆叠式栅极结构,此堆叠式栅极结构上有氮化硅层作掩模,再以该堆叠式栅极结构上的氮化硅层作为掩模,将离子注入半导体基板,形成彼此隔开的第一源/漏极区,接着,于该堆叠式栅极结构的侧壁形成一隔离层(spacer),再以该隔离层作为掩模,将离子注入半导体基板,形成彼此隔开的第二源/漏极区,该第二源/漏极区的掺杂浓度较第一源/漏极区为高。
为进一步说明本发明的上述目的、结构特点和效果,以下将结合附图对本发明进行详细的描述。
(4)附图说明
图1A和1B是传统poly-Si/WN/W栅极结构制造方式的剖面图;
图2A至2C是本发明一较佳实施例堆叠式栅极结构的制造方法的剖面图;
图3A至3C是本发明另一较佳实施例堆叠式栅极结构的制造方法的剖面图;
图4是本发明一较佳实施例具堆叠式栅极结构的场效晶体管的制造方法的剖面图。
(5)具体实施方式
请先参考图2A~2C,图2A~2C是本发明一较佳实施例堆叠式栅极结构的制造方法的剖面图。一开始,如图2A所示,相继于半导体基底200上形成一介电层202、一多晶硅层204、一金属层206以及一WNX层208,其中,介电层202可为SiO2、SiNX、Si3N4、SiON、TaO2或TaON。多晶硅层204的厚度约为500~2000埃(angstrom),可用化学气相沉积(chemical vapor deposition,CVD)的方式形成;金属层206是选自钛(Titanium)、钴(Cobalt)、镍(Nickel)、铂(Platinum)、钨(Tungsten)、钽(Tantalum)、钼(Molybdenum)、铪(Hafnium)与铌(Niobium)其中之一,其厚度约为5~30埃,可用化学气相沉积或物理气相沉积(PVD)的方式形成;WNX层208的厚度约为200~600埃,可用物理气相沉积或溅镀(sputtering)的方式形成。然后,在氮气中进行快速退火,其温度条件约为750~1150℃,而时间约持续60~120秒。如图2B所示,在进行快速回火的过程当中,金属层206会和多晶硅层204发生化学反应,而形成金属硅化层205,可降低栅极片电阻,并防止WNX层208中的氮原子和多晶硅层204中的硅原子反应,形成导致阻值升高的SiN;此外,在进行快速回火的过程当中,一部份WNX层208中的氮原子会延着晶粒界面(grain boundary)扩散和金属反应,形成金属氮化物,而与WN形成一阻挡层207,成为具高度可靠性的阻挡层,可防止多晶硅中的硅原子与上层的钨原子交互扩散,另一方面,一部份WNX层208中的氮原子会延着晶粒界面扩散,而最终散逸于氮气中,留下一钨层209,可使栅极片电阻与接触孔电阻大幅降低。接着,在钨层209上形成一氮化硅层,其厚度约为500~3000埃,可于炉管(furnace)中成长或于腔室(chamber)中以化学气相沉积的方式形成;最后,如图2C所示,再进行平印与蚀刻制程,依光罩上的预设图案在氮化硅层上形成其图案,作为硬掩模210,接着再进行蚀刻,可得到由介电层202A、多晶硅层204A、金属硅化层205A、阻挡层207A与钨层209A所构成的堆叠式栅极结构212。
此外,本发明也提供另一制造方法,步骤包括:相继于半导体基底300上形成一介电层302、一多晶硅层304、一金属层306、一WNX层308以及一氮化硅层310,如图3A所示;其中,介电层302可为SiO2、SiNX、Si3N4、SiON、TaO2或TaON。多晶硅层304的厚度约为500~2000埃(angstrom),可用化学气相沉积(chemical vapor deopstion,CVD)的方式形成;金属层306是选自钛(Titanium)、钴(Cobalt)、镍(Nickel)、铂(Platinum)、钨(Tungsten)、钽(Tantalum)、钼(Molybdenum)、铪(Hafnium)与铌(Niobium)其中之一,其厚度约为5~30埃,可用化学气相沉积或物理气相沉积(PVD)的方式形成;WNX层308的厚度约为200~600埃,可用物理气相沉积或溅镀(sputtering)的方式形成;氮化硅层310的厚度约为500~3000埃,可于炉管(furnace)中成长或于腔室(chamber)中以化学气相沉积的方式形成。然后再进行平印与蚀刻制程,依光罩上的预设图案在氮化硅层上形成其图案,作为硬掩模,接着再进行蚀刻,可得到由介电层302A、多晶硅层304A、金属层306A以及WNX层308A所构成的堆叠式栅极结构312,其上有硬掩模-氮化硅层310A,如图3B所示。最后,在氮气中进行快速退火,其温度条件约为750~1150℃,而时间约持续60~120秒。如图3C所示,在进行快速回火的过程当中,金属层306A会和多晶硅层304A发生化学反应,而形成金属硅化层305,可降低栅极片电阻,并防止WNX层308A中的氮原子和多晶硅层304A中的硅原子反应,形成导致阻值升高的SiN;此外,在进行快速回火的过程当中,一部份WNX层308A中的氮原子会延着晶粒界面扩散和金属反应,形成金属氮化物,而与WN形成一阻挡层307,成为具高度可靠性的阻挡层,可防止多晶硅中的硅原子与上层的钨原子交互扩散,另一方面,一部份WNX层308A中的氮原子会延着晶粒界面扩散,而最终散逸于氮气中,留下一钨层309,可使栅极片电阻与接触孔电阻大幅降低。
同时,本发明还提供场效晶体管的制造方法,此制造方法为使用前述的制造方法,于半导体基板400上形成由介电层402、多晶硅层404、金属硅化层405、阻挡层407与钨层408所构成的一堆叠式栅极结构,此堆叠式栅极结构上有氮化硅层410作掩模,如图4所示,再以该堆叠式栅极结构上的氮化硅层作为掩模,将离子注入半导体基板400,形成彼此隔开的第一源/漏极区412,接着,于该堆叠式栅极结构的侧壁形成一隔离层414,再以该隔离层作为掩模,将离子注入半导体基板400,形成彼此隔开的第二源/漏极区416,该第二源/漏极区416的掺杂浓度较第一源/漏极区412为高。
根据本发明,在进行快速回火的过程当中,金属层会和多晶硅层发生化学反应,而形成金属硅化层,可降低栅极片电阻,并防止WNX层中的氮原子和多晶硅层的硅原子反应,形成导致阻值升高的SiN,因此,可得到较高的元件操作速度。
虽然本发明已参照当前的具体实施例来描述,但是本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本发明,应理解其中可作各种变化和修改而在广义上没有脱离本发明,所以并非作为对本发明的限定,只要在本发明的实质精神范围内,对以上所述实施例的变化、变形都将落在本发明权利要求书的范围内。

Claims (16)

1.一种堆叠式栅极结构的制造方法,该制造方法包括下列步骤:
(a)于半导体基板上形成一介电层;
(b)于该介电层上形成一多晶硅层;
(c)于该多晶硅层上形成一金属层;
(d)于该金属层上形成一WNX层;
(e)进行快速回火处理,使该金属层与该多晶硅层反应形成一金属硅化层,并使该WNx层+的部分转换为一钨层,同时并于该金属硅化层与该钨层之间形成一阻挡层;
(f)依序形成该钨层、该阻挡层、该金属硅化物层、该多晶硅层,成为该堆叠式栅极结构。
2.如权利要求1所述的制造方法,其特征在于,该金属层选自由钛、钴、镍、铂、钨、钽、钼、铪与铌。
3.如权利要求1所述的制造方法,其特征在于,该阻挡层是一金属氮化物复合层。
4.如权利要求1所述的制造方法,其特征在于,步骤(e)是于氮气中进行。
5.一种堆叠式栅极结构的制造方法,该制造方法包括下列步骤:
(a)于半导体基板上形成一介电层;
(b)于该介电层上形成一多晶硅层;
(c)于该多晶硅层上形成一金属层;
(d)于该金属层上形成一WNX层;
(e)依序形成该WNX层、该金属层以及该多晶硅层,成为该堆叠式栅极结构;以及
(f)进行快速回火,使该金属层与该多晶硅层反应形成一金属硅化层,并使该WNX层的部分转换为一钨层,同时并于该金属硅化层与该钨层之间形成一阻挡层。
6.如权利要求5所述的制造方法,其特征在于,该金属层选自由钛、钴、镍、铂、钨、钽、钼、铪与铌。
7.如权利要求5所述的制造方法,其特征在于,步骤(f)是于氮气中进行。
8.如权利要求5所述的制造方法,其特征在于,该阻挡层是一WN和金属氮化物复合层。
9.一种场效晶体管的制造方法,该制造方法包括下列步骤:
(a)于半导体基板上形成一介电层;
(b)于该介电层上形成一多晶硅层;
(c)于该多晶硅层上形成一金属层;
(d)于该金属层上形成一WNX层;
(e)进行快速回火处理,使该金属层与该多晶硅层反应形成一金属硅化层,并使该WNx层的部分转换为一钨层,同时并于该金属硅化层与该钨层之间形成一阻挡层;
(f)依序形成该钨层、该阻挡层以及该金属硅化层、该多晶硅层,成为该堆叠式栅极结构;
(g)以该堆叠式栅极结构作为掩模,将离子注入半导体基板,形成彼此隔开的第一源/漏极区;
(h)于该堆叠式栅极结构的侧壁形成一隔离层;以及
(i)以该隔离层作为掩模,将离子注入半导体基板,形成彼此隔开的第二源/漏极区,该第二源/漏极区的掺杂浓度较第一源/漏极区为高。
10.如权利要求9所述的制造方法,其特征在于,该金属层选自由钛、钴、镍、铂、钨、钽、钼、铪与铌。
11.如权利要求9所述的制造方法,其特征在于,该阻挡层是一WN和金属氮化物复合层。
12.如权利要求9所述的制造方法,其特征在于,步骤(e)是于氮气中进行。
13.一种场效晶体管的制造方法,该制造方法包括下列步骤:
(a)于半导体基板上形成一介电层;
(b)于该介电层上形成一多晶硅层;
(c)于该多晶硅层上形成一金属层;
(d)于该金属层上形成一WNX层;
(e)依序形成该WNX层、该金属层以及该多晶硅层,成为该堆叠式栅极结构;
(f)进行快速回火处理,使该金属层与该多晶硅层反应形成一金属硅化层,并使该WNx层的部分转换为一钨层,同时并于该金属硅化层与该钨层之间形成一阻挡层;
(g)以该堆叠式栅极结构作为掩模,将离子注入半导体基板,形成彼此隔开的第一源/漏极区。
(h)于该堆叠式栅极结构的侧壁形成一隔离层;以及
(i)以该隔离层作为掩模,将离子注入半导体基板,形成彼此隔开的第二源/漏极区,该第二源/漏极区的掺杂浓度较第一源/漏极区为高。
14.如权利要求13所述的制造方法,其特征在于,该金属层选自由钛、钴、镍、铂、钨、钽、钼、铪与铌。
15.如权利要求13所述的制造方法,其特征在于,该阻挡层是一WN和金属氮化物复合层。
16.如权利要求13所述的制造方法,其特征在于,步骤(f)是于氮气中进行。
CNB2003101028167A 2003-10-16 2003-10-16 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法 Expired - Lifetime CN1300827C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101028167A CN1300827C (zh) 2003-10-16 2003-10-16 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101028167A CN1300827C (zh) 2003-10-16 2003-10-16 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN1607647A CN1607647A (zh) 2005-04-20
CN1300827C true CN1300827C (zh) 2007-02-14

Family

ID=34756462

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101028167A Expired - Lifetime CN1300827C (zh) 2003-10-16 2003-10-16 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN1300827C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446962A (zh) * 2010-10-14 2012-05-09 上海华虹Nec电子有限公司 兼容自对准孔的mosfet闸极膜结构及图形制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211768B (zh) * 2006-12-25 2010-12-22 中芯国际集成电路制造(上海)有限公司 栅极电极及其形成方法
CN106257621B (zh) * 2015-06-17 2019-12-03 华邦电子股份有限公司 栅极导电体及其制造方法
CN107221495B (zh) * 2017-06-05 2018-07-20 睿力集成电路有限公司 一种半导体器件结构及其制备方法
CN111627992B (zh) * 2020-06-05 2023-04-04 福建省晋华集成电路有限公司 栅极结构与其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365082A (en) * 1992-09-30 1994-11-15 Texas Instruments Incorporated MOSFET cell array
US5543339A (en) * 1994-08-29 1996-08-06 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
CN1250949A (zh) * 1998-10-13 2000-04-19 世大积体电路股份有限公司 具有电流增益的单一多晶硅dram存储单元及其制造方法
CN1375877A (zh) * 2001-03-19 2002-10-23 联华电子股份有限公司 双位元非挥发性存储器的结构与制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365082A (en) * 1992-09-30 1994-11-15 Texas Instruments Incorporated MOSFET cell array
US5543339A (en) * 1994-08-29 1996-08-06 Motorola, Inc. Process for forming an electrically programmable read-only memory cell
CN1250949A (zh) * 1998-10-13 2000-04-19 世大积体电路股份有限公司 具有电流增益的单一多晶硅dram存储单元及其制造方法
CN1375877A (zh) * 2001-03-19 2002-10-23 联华电子股份有限公司 双位元非挥发性存储器的结构与制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446962A (zh) * 2010-10-14 2012-05-09 上海华虹Nec电子有限公司 兼容自对准孔的mosfet闸极膜结构及图形制作方法

Also Published As

Publication number Publication date
CN1607647A (zh) 2005-04-20

Similar Documents

Publication Publication Date Title
US6140671A (en) Semiconductor memory device having capacitive storage therefor
US8395266B2 (en) Semiconductor memory device
US9064854B2 (en) Semiconductor device with gate stack structure
JP2000188401A (ja) 半導体素子のゲ―ト電極形成方法
KR100456314B1 (ko) 반도체 소자의 게이트전극 형성 방법
JP3774088B2 (ja) Mosデバイスの作製
KR100522427B1 (ko) 반도체 소자의 캐패시터 제조방법
CN1300827C (zh) 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法
JP2000311871A (ja) 半導体装置の製造方法
US6297137B1 (en) Method for forming gate electrode in semiconductor device capable of preventing distortion of oxidation profile thereof
GB2344693A (en) Tungsten silicide nitride as an electrode for tantalum pentoxide devices
KR20020016312A (ko) 텅스텐 게이트 형성방법
KR100327588B1 (ko) 반도체 소자의 텅스텐 게이트 전극 형성방법
US6919269B2 (en) Production method for a semiconductor component
JP2004228584A (ja) 集積回路のコンタクトを形成する方法
US6306666B1 (en) Method for fabricating ferroelectric memory device
US20050124127A1 (en) Method for manufacturing gate structure for use in semiconductor device
US20040197986A1 (en) Method of filling bit line contact via
CN1617303A (zh) 半导体元件的闸极结构的制造方法
KR100315037B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR101003488B1 (ko) 반도체소자의 제조 방법
KR20040086858A (ko) 반도체소자의 비트라인 형성방법
JP3563288B2 (ja) 半導体装置の製造方法
KR20020050521A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
US20050227469A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070214