CN101211768B - 栅极电极及其形成方法 - Google Patents
栅极电极及其形成方法 Download PDFInfo
- Publication number
- CN101211768B CN101211768B CN2006101478707A CN200610147870A CN101211768B CN 101211768 B CN101211768 B CN 101211768B CN 2006101478707 A CN2006101478707 A CN 2006101478707A CN 200610147870 A CN200610147870 A CN 200610147870A CN 101211768 B CN101211768 B CN 101211768B
- Authority
- CN
- China
- Prior art keywords
- layer
- tungsten
- gate electrode
- annealing
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种栅极电极的形成方法，包括：提供半导体衬底，在半导体衬底上依次形成栅介质层、掺杂多晶硅层、金属钨层、氮化钨层及难熔金属层；对半导体衬底进行退火步骤，退火后，所述金属钨层及氮化钨层与掺杂多晶硅层反应生成硅化钨层、氮硅化钨层及残留的氮化钨层，采用本发明生成的栅极电极，由于生成的硅化钨及氮硅化钨具有较小的厚度，能够起到阻挡难熔金属层及氮化钨与向掺杂多晶硅层扩散，同时形成的栅极电极的界面电阻较小。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种栅极电极及其形成方法。
背景技术
在大规模集成电路(LSI)中，为了形成低电阻的栅极电极以满足较高操作速度的需要，人们开发了大量栅极电极结构，比如，最早采用在栅介质层上形成金属铝作为栅极电极，金属铝具有较小的电阻，然而，这种金属栅极电极在较高温度范围内具有较低的热电阻缺点。因此，这种金属栅极电极不适合用于自对准结构，在自对准结构中，金属栅极电极必须在高温热处理之前形成。
后来，人们在栅介质层上形成掺杂多晶硅(DOPOS)作为硅栅极电极，这种硅栅极电极具有较小的电阻，这种DOPOS栅极电极可以在制作半导体器件的工艺中较前期形成，例如，在形成栅介质层后直接形成，因此适合于自对准工艺。DOPOS栅极电极具有另外一个优点是可以阻止栅介质层上的灰尘之类的沾污，然而，DOPOS栅极电极具有较高的方块电阻，难以获得低电阻栅极电极。
还有另外一种低电阻栅极电极，采用多晶硅化物结构，这种结构中，在DOPOS薄膜上形成高熔点金属(难熔金属)硅化物层，以获得较低栅极电极。多晶硅化物栅极电极具有较高的热电阻，适合自对准工艺，而且不会与栅介质层反应等等优点，然而，多晶硅化物栅极电极结构也具有高方块电阻的缺点，也难以获得低电阻栅极电极。另外一种栅极电极结构是在DOPOS薄膜上形成难熔金属层比如金属钨层，这种栅极电极结构与硅栅极电极相比具有较低的方块电阻，因此可以提高MOS器件的反应速度。然而，在这种栅极电极结构中，难熔金属层与DOPOS薄膜反应生成难熔金属硅化物，比如WSi2，与多晶硅化物栅结构相类似，具有难以进一步降低栅极电极电阻的局限。另外，也具有其他比如会降低DOPOS掺杂浓度和难熔金属层金属原子容易扩散问题。
由于W可以在氮化钨(WNx)上形成其较低的栅接触电阻，近年来成为阻挡金属钨向DOPOS扩散的首选材料。但是WNx不稳定，当温度升高到800℃以上后容易分解生成W和N2，在后序高温工艺中，当和多晶硅接触的时候，如选择性生长氧化硅和进行掺杂物激活时候，W和N从WNx化合物中分离出来，扩散进入多晶硅薄膜。由于Si-N键比硅化钨更稳定，首先生成非晶氮化硅；然后，随着退火时间的延长和退火温度的升高，氮化硅与W进一步反应生成非晶氮硅化钨(WSiN)起到阻挡W扩散作用，但是现有技术中生成的氮化硅或WSiN层过厚，导致形成更高的界面电阻，从而难以进一步降低栅极电极的界面电阻。
专利号为6800543的美国专利公开了一种在WNx/多晶硅层之间插入一层化学气相沉积(CVD)形成的WSix层。由于W和硅化钨之间的键的比较稳定，可以有效减少非晶WSiN层厚度，从而降低栅极电极的界面电阻，但是采用这种工艺增加了工艺复杂度以及工艺成本。下面参照附图1A至1B加以说明，参照图1A，在带有隔离槽11的半导体衬底10上形成栅介质层12、多晶硅层13、硅化物层14、氮化钨层16、金属钨层17以及氮化硅层18，其中所述氮化硅层18为采用现有光刻以及蚀刻工艺图形化形成作为硬掩模层；所述硅化物层14为采用化学气相沉积(CVD)装置制备；形成硅化物层14之后还包括对硅化物层14进行脱气(outgassing)处理以及对硅化物层14表面进行预处理去除表面自然氧化硅层；然后再形成氮化钨层16，所述氮化钨层16和金属钨层17为采用化学气相沉积(CVD)或者溅射装置制备。参照图1B，以氮化硅层18为硬掩模蚀刻金属钨层17、氮化钨层16、硅化物层14以及多晶硅层13形成栅极结构；然后对这些层结构进行退火以恢复蚀刻多晶硅层13对栅介质层12造成的损伤，在多晶硅层13两侧形成氧化层20；接着在栅极结构两侧形成侧墙21；在半导体衬底10中在栅极结构两侧形成源/漏极19a/19b。上述工艺形成硅化物层14为采用CVD装置，之后还包括对硅化物层14进行脱气(outgassing)处理以及对硅化物层14表面进行预处理去除表面氧化硅层，增加了工艺复杂度以及工艺成本。
发明内容
本发明解决的问题是现有技术中形成栅极电极工艺比较复杂，工艺成本较高。
为解决上述问题，本发明提供一种栅极电极的形成方法，包括：提供半导体衬底，在半导体衬底上依次形成栅介质层、掺杂多晶硅层、金属钨层、氮化钨层及难熔金属层；对掺杂多晶硅层、金属钨层、氮化钨层在800至1100℃下进行退火步骤，退火后，反应生成硅化钨层、氮硅化钨层及残留的氮化钨层。
所述难熔金属层为金属钨、钽或者钼。
所述难熔金属层为金属钨。
所述金属钨层厚度范围限定以反应形成3至20nm的硅化钨为准。
所述氮化钨层厚度范围为5至20nm。
所述难熔金属层范围为50nm至100nm。
栅极电极的形成进一步包括图形化步骤，图形化难熔金属层、氮化钨层、金属钨层及掺杂多晶硅层形成栅极电极。
所述退火步骤包括第一退火和第二退火，所述第一退火为在掺杂多晶硅层两侧进行氧化，所述第一退火步骤在图形化步骤之后；所述第二退火为在半导体衬底中形成源/漏扩散区激活注入离子，所述第二退火在第一退火之后。
所述退火步骤包括第一退火，所述第一退火温度范围为800至1100℃，时间为5至60s，所述第一退火在图形化步骤之后。
所述退火步骤包括第二退火和第三退火，所述第二退火为在掺杂多晶硅层两侧进行氧化，所述第二退火在第一退火之后；所述第三退火为在半导体衬底中形成源/漏扩散区激活注入离子，所述第三退火为在第二退火之后。
所述退火步骤包括第一退火，所述第一退火在800至1100℃下退火时间为5至60s。
栅极电极的形成进一步包括图形化步骤，图形化难熔金属层、残留的氮化钨层、氮硅化钨层、硅化钨层及掺杂多晶硅层，所述第一退火在图形化步骤之前。
所述退火步骤包括第二退火和第三退火，所述第二退火为在掺杂多晶硅层两侧进行氧化，所述第二退火在第一退火之后；所述第三退火为在半导体衬底中形成源/漏扩散区激活注入离子，所述第三退火为在第二退火之后。
所述金属钨层、氮化钨层及难熔金属层采用物理气相沉积装置制备。
与现有技术相比，本发明具有以下优点：本发明通过在半导体衬底上依次形成栅介质层、掺杂多晶硅层、金属钨层、氮化钨层及难熔金属层；然后对半导体衬底进行退火步骤，所述金属钨层及氮化钨层与多晶硅反应生成硅化钨层、氮硅化钨层及残留的氮化钨层，形成防止W原子扩散的氮化钨阻挡层以及防止氮化钨与多晶硅层进行反应的硅化钨阻挡层。
本发明通过在同一个PVD装置中先后形成第一金属W层、氮化钨层及难熔金属层，由于没有暴露在空气中，不需要清洗步骤可以获得非常清洁的界面，简化了工艺。
本发明的形成防止W原子扩散的氮化钨阻挡层以及防止氮化钨与多晶硅层进行反应的硅化钨阻挡层可以通过专门的退火形成，或者在随后的对掺杂多晶硅两侧进行氧化形成侧墙的退火工艺中和在半导体衬底中形成源/漏扩散区激活注入离子的退火工艺中进行。
附图说明
图1A至1B是现有技术的形成栅极电极的结构示意图。
图2A至2G是本发明形成栅极电极的结构示意图。
具体实施方式
本发明的实质是在栅介质层上形成掺杂多晶硅层、金属钨层、氮化钨层及难熔金属层；然后对多晶硅层、金属钨层和氮化钨层进行退火；退火后，反应生成硅化钨层、氮硅化钨层及残留的氮化钨层。本实施例中，所述的金属钨层、氮化钨层及难熔金属层均为在PVD装置中制备，也可以采用其他装置比如化学气相沉积(CVD)等装置制备，在此不应过多限制本发明的保护范围；本实施例中，所述退火为在后续形成对掺杂多晶硅两侧进行选择性氧化的第一退火工艺中和在半导体衬底中形成源/漏扩散区激活注入离子的第二退火工艺中进行，也可以单独对多晶硅层、金属钨层和氮化钨层进行专门的第一退火，然后再进行形成侧墙的第二退火工艺和形成源/漏扩散区的第三退火工艺，在此不应过多限制本发明的保护范围。
本发明首先给出一种栅极电极的形成方法，包括：提供半导体衬底，在半导体衬底上依次形成栅介质层、掺杂多晶硅层、金属钨层、氮化钨层及难熔金属层；对掺杂多晶硅层、金属钨层及氮化钨层在800至1100℃下进行退火步骤，退火后，所述金属钨层及氮化钨层与多晶硅反应生成硅化钨层、氮硅化钨层及残留的氮化钨层。
参照图2A，提供半导体衬底41，所述半导体衬底41中形成有进行有源区隔离的隔离槽42；在半导体衬底41上形成栅介质层23和掺杂多晶硅层24。所述形成栅介质层23为本领域技术人员公知技术，作为本发明的一个实施方式，所述栅介质层23为氧化硅、氮化硅、氮氧化硅或者其组合构成。
所述形成掺杂多晶硅层24工艺为在栅介质层23上形成多晶硅层，然后对多晶硅层进行离子注入掺杂而形成。
然后对掺杂多晶硅层24表面进行清洗，去除掺杂多晶硅层24表面的自然氧化层。
参照图2B，在掺杂多晶硅层24上形成金属钨层25，形成所述金属钨层25可以采用化学气相沉积(CVD)、物理气相沉积(PVD)等装置制备。所述金属钨层25的限定厚度范围限定以形成3nm至20nm的WSiX为准。所述金属钨层25的厚度至关重要，以便在后续的退火工艺中和掺杂多晶硅层24完全反应生成硅化钨，同时硅化钨层也不能太厚，以免增加栅极电阻。
作为本发明的一个优化实施方式，采用PVD装置制备金属钨层25，制备的条件为：采用金属钨作为靶，真空腔内气压范围为900至1600Pa，真空腔内气氛为Ar，半导体衬底41的温度为150至250℃，功率为1400至1600W，形成的金属钨层25的厚度为
参照图2C，在金属钨层25上形成氮化钨层26，所述形成氮化钨层26可以采用物理气相沉积(PVD)、化学气相沉积(CVD)等装置制备。所述氮化钨层26的厚度范围为为5至20nm。
作为本发明的一个优化实施方式，采用PVD装置制备氮化钨层26，制备的条件为：采用金属钨作为靶，真空腔内气压范围为900至1600Pa，真空腔内气氛为Ar和N2，半导体衬底41的温度为150至250℃，功率为700至900W，形成的氮化钨层26的厚度为
参照图2D，在氮化钨层26上形成难熔金属层27，所述难熔金属层27为金属钨、钽或者钼，所述形成难熔金属层27可以采用化学气相沉积(CVD)、物理气相沉积(PVD)等装置制备。所述难熔金属层27的厚度范围为50至100nm。
作为本发明的一个优化实施方式，所述难熔金属层27为金属钨，采用PVD装置制备难熔金属层27，制备的条件为：采用金属钨作为靶，真空腔内气压范围为900至1600Pa，真空腔内气氛为Ar，半导体衬底41的温度为150至250℃，功率为1400至1600W，形成的难熔金属层27的厚度为50nm。
参照图2E，在难熔金属层27上形成氮化硅层28。形成所述氮化硅层28工艺为：在形成氮化硅层28之前进行预处理清洗难熔金属层27的表面，采用CVD装置形成氮化硅层28，然后在氮化硅层28上形成光刻胶，然后采用现有光刻工艺定义出栅极形状，以光刻胶为掩模蚀刻氮化硅层28，去除光刻胶。
参照图2F，图形化难熔金属层27、氮化钨层26、金属钨层25及掺杂多晶硅层24，工艺为：以氮化硅层28为硬掩模，采用干法蚀刻技术，依次蚀刻难熔金属层27、氮化钨层26、金属钨层25及掺杂多晶硅层24，形成难熔金属层27a、氮化钨层26a、金属钨层25a及掺杂多晶硅层24a构成栅极结构，暴露出栅介质层23。在采用等离子干法蚀刻掺杂多晶硅层24工艺中，容易在栅介质层23与多晶硅层24a交界处29造成损伤。
参照图2G，对多晶硅层24a进行选择性热氧化即第一退火。所述第一退火温度范围为800至1100℃，所述第一退火时间范围为5至60s，第一退火气氛为H2、H2O或N2，退火后，在多晶硅层24a两侧形成氧化层30保护栅介质层23和多晶硅层24a，同时恢复栅介质层23表面的损伤。
接着，在栅介质层23上，栅极结构两侧形成侧墙31，所述形成侧墙31工艺为：在栅介质层23上形成介质层(未图示)，所述介质层为氧化硅、氮化硅或者它们的组合，然后蚀刻介质层，形成侧墙31。
然后，以栅极结构和侧墙31为掩模，向半导体衬底41中进行离子注入形成源/漏扩散区32。
最后，对源/漏扩散区进行第二退火以激活注入的离子，所述第二退火温度范围为800至1100℃，所述第二退火时间范围为5至60s，第二退火气氛为N2。
在本发明中，在进行第一退火和第二退火时候，金属钨层25a首先扩散进入掺杂多晶硅层24a发生固化反应，生成硅化钨层33，然后氮化钨层26a中的部分N分解在硅化钨层33和氮化钨层27的界面，与硅化钨中的硅进行结合，形成薄的氮硅化钨层34，同时由于硅化钨与WN以及多晶硅的界面都比较稳定，会阻止WN与掺杂多晶硅层之间进一步的反应，生成的氮硅化钨层34同时可以阻止难熔金属层27与掺杂多晶硅层24a之间进行反应，因此获得的较薄的大约在2至5nm之间氮硅化钨层34，小于2nm不能起到阻挡的作用，大于5nm会增大栅极电极的电阻。
本发明还可以在形成难熔金属层27之后对掺杂多晶硅层24、金属钨层25和氮化钨层26进行专门的第一退火，采用快速退火设备，在N2气氛下，在800至1100℃下，退火后，金属钨层25与掺杂多晶硅24之间反应生成硅化钨层，然后与氮化钨层26进一步发生反应生成氮硅化钨。然后实施图形化步骤，图形化形成难熔金属层27a、残留的氮化物层26a、氮硅化钨层34、硅化钨层33和掺杂多晶硅层24a，然后对多晶硅层24a进行选择性热氧化的第二退火及对源/漏扩散区32进行第三退火以激活注入的离子。
本发明的退火还可以在形成图形化步骤之后进行，图形化形成难熔金属层、氮化钨层26a、金属钨层25a及掺杂多晶硅层24a构成栅极结构之后，进行第一退火，采用快速退火设备，在N2气氛下，在800至1100℃下退火，退火后，金属钨层25a与掺杂多晶硅24a之间反应生成硅化钨层，然后与氮化钨层26a进一步发生反应生成氮硅化钨。然后再对掺杂多晶硅层24a进行选择性氧化的第二退火以及对源/漏扩散区32进行第三退火以激活注入的掺杂离子。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种栅极电极的形成方法，其特征在于包括：提供半导体衬底，在半导体衬底上依次形成栅介质层、掺杂多晶硅层、金属钨层、氮化钨层及难熔金属层；对掺杂多晶硅层、金属钨层、氮化钨层在800至1100℃下进行第一退火步骤，所述第一退火时间为5至60s；在半导体衬底中进行离子注入形成源/漏扩散区，对源/漏扩散区进行第二退火，所述第二退火温度范围为800至1100℃，所述第二退火时间为5至60s，反应生成硅化钨层、氮硅化钨层及残留的氮化钨层。
2.根据权利要求1所述的栅极电极的形成方法，其特征在于：所述难熔金属层为金属钨、钽或者钼。
3.根据权利要求2所述的栅极电极的形成方法，其特征在于：所述难熔金属层为金属钨。
4.根据权利要求1所述的栅极电极的形成方法，其特征在于：所述金属钨层厚度范围限定以反应形成3至20nm的硅化钨为准。
5.根据权利要求1所述的栅极电极的形成方法，其特征在于：所述氮化钨层厚度范围为5至20nm。
6.根据权利要求1所述的栅极电极的形成方法，其特征在于：所述难熔金属层范围为50nm至100nm。
7.根据权利要求1所述的栅极电极的形成方法，其特征在于：栅极电极的形成进一步包括图形化步骤，图形化难熔金属层、氮化钨层、金属钨层及掺杂多晶硅层形成栅极电极，所述图形化步骤在形成栅介质层、掺杂多晶硅层、金属钨层、氮化钨层及难熔金属层之后，所述第一退火在图形化步骤之后。
8.根据权利要求1所述的栅极电极的形成方法，其特征在于：栅极电极的形成进一步包括图形化步骤，图形化难熔金属层、残留的氮化钨层、氮硅化钨层、硅化钨层及掺杂多晶硅层，所述图形化步骤在第一退火之后。
9.根据权利要求1所述的栅极电极的形成方法，其特征在于：所述金属钨层、氮化钨层及难熔金属层采用物理气相沉积装置制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101478707A CN101211768B (zh) | 2006-12-25 | 2006-12-25 | 栅极电极及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006101478707A CN101211768B (zh) | 2006-12-25 | 2006-12-25 | 栅极电极及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101211768A CN101211768A (zh) | 2008-07-02 |
| CN101211768B true CN101211768B (zh) | 2010-12-22 |
Family
ID=39611683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101478707A Expired - Fee Related CN101211768B (zh) | 2006-12-25 | 2006-12-25 | 栅极电极及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101211768B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111769043B (zh) * | 2019-04-02 | 2023-02-17 | 中芯国际集成电路制造(上海)有限公司 | 栅介质层的形成方法、半导体结构及其形成方法 |
| CN116316055B (zh) * | 2023-05-16 | 2023-09-01 | 苏州长光华芯光电技术股份有限公司 | 半导体激光器接触电极及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1516900A (zh) * | 2001-03-12 | 2004-07-28 | ������������ʽ���� | 半导体集成电路器件和用于制造半导体集成电路器件的方法 |
| US6800543B2 (en) * | 2001-11-29 | 2004-10-05 | Elpida Memory, Inc. | Semiconductor device having a low-resistance gate electrode |
| CN1607647A (zh) * | 2003-10-16 | 2005-04-20 | 南亚科技股份有限公司 | 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法 |
| CN1610115A (zh) * | 2003-10-06 | 2005-04-27 | 尔必达存储器株式会社 | 具有hmp金属栅的半导体器件 |
-
2006
- 2006-12-25 CN CN2006101478707A patent/CN101211768B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1516900A (zh) * | 2001-03-12 | 2004-07-28 | ������������ʽ���� | 半导体集成电路器件和用于制造半导体集成电路器件的方法 |
| US6800543B2 (en) * | 2001-11-29 | 2004-10-05 | Elpida Memory, Inc. | Semiconductor device having a low-resistance gate electrode |
| CN1610115A (zh) * | 2003-10-06 | 2005-04-27 | 尔必达存储器株式会社 | 具有hmp金属栅的半导体器件 |
| CN1607647A (zh) * | 2003-10-16 | 2005-04-20 | 南亚科技股份有限公司 | 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101211768A (zh) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4484392B2 (ja) | 半導体素子のゲート電極形成方法 | |
| US6180988B1 (en) | Self-aligned silicided MOSFETS with a graded S/D junction and gate-side air-gap structure | |
| US7666786B2 (en) | Methods of fabricating semiconductor devices having a double metal salicide layer | |
| JP2008244059A (ja) | 半導体装置の製造方法 | |
| JP2003168741A (ja) | デュアルゲート酸化膜の形成方法及びそれを利用した半導体素子の製造方法 | |
| JP2004128314A (ja) | 半導体装置の製造方法 | |
| CN101211768B (zh) | 栅极电极及其形成方法 | |
| KR100758112B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20060063362A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JPH0982812A (ja) | 半導体装置の製造方法 | |
| JP3362722B2 (ja) | 半導体装置の製造方法 | |
| KR100355868B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2005019885A (ja) | 半導体装置及びその製造方法 | |
| JP2005175143A (ja) | 半導体装置およびその製造方法 | |
| KR100920038B1 (ko) | 반도체 소자의 게이트 및 그의 형성방법 | |
| KR100881736B1 (ko) | 반도체 소자의 제조방법 | |
| KR20090067966A (ko) | 반도체 소자 및 그 제조방법 | |
| JP3833956B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100548579B1 (ko) | 반도체소자의 제조방법 | |
| JPH08130305A (ja) | 半導体装置の製造方法 | |
| JP2004319567A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100546059B1 (ko) | 반도체 제조 방법 | |
| JP2003347312A (ja) | 半導体装置の製造方法 | |
| JP2008071914A (ja) | 半導体装置及びその製造方法 | |
| KR20040059917A (ko) | 타이타늄-지르코늄 합금 실리사이드를 이용한 셀프얼라인비트라인 콘택저항 감소방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101222 Termination date: 20181225 |