KR100881736B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR100881736B1 KR100881736B1 KR1020020086480A KR20020086480A KR100881736B1 KR 100881736 B1 KR100881736 B1 KR 100881736B1 KR 1020020086480 A KR1020020086480 A KR 1020020086480A KR 20020086480 A KR20020086480 A KR 20020086480A KR 100881736 B1 KR100881736 B1 KR 100881736B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- gate
- tungsten
- polysilicon
- hard mask
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 52
- 239000010937 tungsten Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 41
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 40
- 230000003647 oxidation Effects 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 238000010405 reoxidation reaction Methods 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910010038 TiAl Inorganic materials 0.000 claims description 3
- 229910008484 TiSi Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- -1 tungsten nitride Chemical class 0.000 abstract description 12
- 238000011109 contamination Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 텅스텐막/텅스텐질화막/폴리실리콘막 구조 게이트의 선택적 산화에 의한 게이트 재산화공정시 계면 사이의 산화막 생성 및 텅스텐 오염 등을 방지함과 동시에 GGO막을 증가시켜 소자의 특성 및 동작속도를 향상시킬 수 있는 반도체 소자의 제조방법을 제공한다.
본 발명은 반도체 기판 상에 게이트 산화막을 형성하는 단계; 게이트 산화막 상부에 폴리실리콘막, 확산방지막, 텅스텐막 및 하드 마스크를 순차적으로 형성하는 단계; 하드 마스크를 이용하여 텅스텐막, 확산방지막 및 폴리실리콘막을 순차적으로 식각하되, 식각을 폴리실리콘막의 저부에지가 양의 기울기를 갖도록 수행하여, 텅스텐막/확산방지막/폴리실리콘막 구조의 게이트를 형성하는 단계; 게이트 및 하드 마스크 측벽에 절연막의 스페이서를 형성하는 단계; 및 기판을 선택적 산화에 의한 게이트 재산화공정으로 산화하는 단계를 포함하는 반도체 소자의 제조방법에 의해 달성될 수 있다.
게이트 재산화, 선택적 산화, 텅스텐막, 폴리실리콘막, GGO
Description
도 1은 종래의 텅스텐막/텅스텐질화막/폴리실리콘막 구조의 게이트에서 선택적 산화공정을 수행한 후 게이트 계면에 산화막이 생성된 경우를 나타낸 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 텅스텐막/텅스텐질화막/폴리실리콘막 구조의 게이트를 가지는 반도체 소자의 제조방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 21 : 게이트 산화막
22 : 폴리실리콘막 23 : 확산방지막
24 : 텅스텐막 25A : 하드 마스크
26 : 포토레지스트 패턴 27 ; 절연막
27A : 절연막의 스페이서 28 : GGO막
200 : 게이트
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 텅스텐막/텅스텐질화막/폴리실리콘막 구조의 게이트를 가지는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따른 동작속도를 확보하기 위하여, 최근에는 폴리실리콘막과 텅스텐실리사이드(WSix)막이 적층된 폴리사이드 구조의 게이트 대신, 고온에서의 열안정성이 우수하고 폴리사이드 게이트 보다 낮은 저항을 갖는 텅스텐막/폴리실리콘막 구조로 형성하고 있는데, 이때 텅스텐막 형성시 폴리실리콘막으로 플로린(F) 이온 등이 확산하는 것을 방지하기 위하여 이들 계면에 텅스텐질화막(WNx)과 같은 확산방지막(diffusion barrier)을 적용하여 실질적으로는 W/WNx/폴리실리콘 구조로 게이트를 형성하고 있다. 또한, 게이트 형성을 위한 식각 공정 후에는, 식각에 의해 게이트 산화막에 야기되는 마이크로 트렌치(micro-trench) 및 플라즈마 손상(plasma damage) 등을 회복시키고, 게이트 에지(edge)의 게이트 산화막 두께를 증가시켜 GGO(Graded Gate Oxide)를 형성하여 소자의 신뢰성을 향상시키기 위하여, O2 또는 H2O 분위기에서 게이트 재산화(gate reoxidation)공정을 수행한다. 여기서, GGO는 핫캐리어(hot carrier) 및 GIDL(Gate Induced Drain Leakage) 특성과 밀접한 관련이 있는데, 이러한 특성을 향상시키기 위해서는 그 크기를 가능하면 크게 형성해야 하고, 이를 위해서는 재산화공정시 온도를 높이거나 열처리 시간을 증가시켜야 한다. 또한, W/WNx/폴리실리콘 구조의 게이트에서는 게이트 재산화공정시 텅스텐의 산화로 인하여 급격한 부피팽창이 야기되기 때문 에, 게이트 재산화공정을 텅스텐의 산화를 막으면서 폴리실리콘막을 선택적으로 산화하는 이른바 선택적 산화(selective oxidation) 공정으로 실시하고 있으며, 이러한 선택적 산화공정은 일반적으로 H2 분위기에서 H2O 또는 O2를 소량 혼합하여 열처리하는 것으로 수행하고 있다.
그러나, W/WNx/폴리실리콘 구조의 게이트에서는 GGO를 크게 하기 위하여 선택적 산화에 의한 게이트 재산화 공정시 열처리 온도를 높이면, 상술한 바와 같이 핫캐리어 및 GIDL 특성 등을 향상되는 반면, 게이트 내부에까지 산화막이 생성되어 소자특성이 크게 저하되는 문제가 발생하게 된다. 특히, 선택적 산화에 의한 게이트 재산화 공정시 열처리 온도를 900℃ 이상으로 높이게 되면, 도 1에 도시된 바와 같이, W(14)/WNx(13)/폴리실리콘(12) 구조 게이트(100)의 측부 뿐만 아니라 계면에 2㎚ 이상의 두께를 갖는 SiO2의 산화막(16)이 생성되어 게이트(100)의 수직저항(vertical resistance)을 증가시킴으로써 고주파(high- frequency) 동작시 신호지연 등의 문제를 일으키게 된다. 또한, 텅스텐(14)이 노출된 상태로 선택적 산화공정을 수행하기 때문에, 선택적 산화공정시 H2O에 의한 텅스텐의 산화와 H2에 의한 텅스텐의 환원반응이 동시에 발생되어 반응챔버와 웨이퍼(기판)에 텅스텐 오염이 크게 발생되어 소자 특성에 악영향을 미치게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으 로, 텅스텐막/텅스텐질화막/폴리실리콘막 구조 게이트의 선택적 산화에 의한 게이트 재산화공정시 계면 사이의 산화막 생성 및 텅스텐 오염 등을 방지함과 동시에 GGO막을 증가시켜 소자의 특성 및 동작속도를 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 게이트 산화막을 형성하는 단계; 게이트 산화막 상부에 폴리실리콘막, 확산방지막, 텅스텐막 및 하드 마스크를 순차적으로 형성하는 단계; 하드 마스크를 이용하여 텅스텐막, 확산방지막 및 폴리실리콘막을 순차적으로 식각하되, 식각을 폴리실리콘막의 저부에지가 양의 기울기를 갖도록 수행하여, 텅스텐막/확산방지막/폴리실리콘막 구조의 게이트를 형성하는 단계; 게이트 및 하드 마스크 측벽에 절연막의 스페이서를 형성하는 단계; 및 기판을 선택적 산화에 의한 게이트 재산화공정으로 산화하는 단계를 포함하는 반도체 소자의 제조방법에 의해 달성될 수 있다.
여기서, 절연막의 스페이서는 게이트 및 하드 마스크를 덮도록 기판 전체 표면 상에 절연막을 증착한 후, 하드 마스크 및 게이트 산화막의 표면이 노출되도록 절연막을 전면식각하여 형성하는데, 바람직하게 절연막은 원자층증착으로 200 내지 600℃의 온도에서 10 내지 500Å의 두께로 증착한다. 또한, 절연막은 산화막 또는 질화막으로 형성하는데, 산화막은 SiO2막, HfO2막, ZrO2막, Ta2O
5막, Al2O3막, LaO3막, Y2O3막 및 CeO2막, 및 SiOxFy막 중 선택되는 하나의 막이고, 질화막은 SiNx막이다. 이때, SiOxFy막의 x와 y는 각각 0.1 내지 4.0의 값을 가지고, SiNx막의 x는 0.5 내지 2.0의 값을 갖는다.
또한, 게이트 재산화공정은 H2, D2 또는 N2 분위기에서 산소함유 기체를 소량 주입하여 700℃ 이상의 고온에서 열처리하는 것으로 이루어지는데, 이때 산소함유 기체로서 H2O, D2O, O2, O3, N2O, NO 등을 사용한다.
또한, 폴리실리콘막은 폴리-Si1-xGex막으로 대체할 수 있고, 확산방지막은 WNx막, SiNx막, HfNx막, ZrNx막, AlNx막, TaNx막, TiNx막, TiAlxNy막, TaSixNy막 및 TiSixNy막 중 선택되는 하나의 막, 바람직하게 WNx막으로 형성하며, 텅스텐막은 Mo막, Ta막, Ti막, Ru막, Ir막, 및 Pt막 중 선택되는 하나의 막으로 대체할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 텅스텐막/텅스텐질화막/폴리실리콘막 구조의 게이트를 가지는 반도체 소자의 제조방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(20) 상에 게이트 산화막(21)을 게이트 산화 막(21) 상에 폴리실리콘막(22), 확산방지막(23) 및 텅스텐(W)막(24)을 순차적으로 형성한다. 여기서, 폴리실리콘막(22)은 폴리-Si1-xGex막으로 대체할 수 있는데, 이때 x는 0.01 내지 0.99의 값을 갖는다. 또한, 확산방지막(23)은 x가 0.1 내지 2.0의 값을 가지는 텅스텐질화(WNx)막으로 10 내지 300Å의 두께로 형성하는 것이 가장 바람직하나, 텅스텐질화막 대신 5 내지 20Å 두께로 실리콘질화(SiNx)막을 형성할 수도 있는데, 이때 SiNx막 x는 WNx막과 마찬가지로 0.1 내지 2.0의 값을 갖는다. 또한, 확산방지막(23)은 HfNx막, ZrNx막, AlNx막, TaNx막, TiN
x막, TiAlxNy막, TaSixNy막 및 TiSixNy막 중 선택되는 하나의 막으로도 형성할 수 있는데, 이때 x 및 y는 각각 0.1 내지 4.0의 값을 갖는다. 또한, 텅스텐막(24)은 Mo막, Ta막, Ti막, Ru막, Ir막, 및 Pt막 중 선택되는 하나의 막으로 대체할 수 있다. 그 다음, 텅스텐막(24) 상부에 하드 마스크용 물질막으로서 질화막(25)을 형성하고, 질화막(25) 상부에 포토레지스트막을 도포하고 노광 및 현상하여 포토레지스트 패턴(26)을 형성한다.
도 2b를 참조하면, 포토레지스트 패턴(26)을 식각마스크로하여 질화막(25)을 패터닝하여 하드 마스크(25A)를 형성하고, 하드 마스크(25A) 및 포토레지스트 패턴(26)을 식각 마스크로하여 텅스텐막(24)/텅스텐질화막(25)/폴리실리콘막(24)을 순차적으로 식각하여 게이트(200)를 형성한다. 이때, 폴리실리콘막(24)의 저부에지가 양의 기울기(positive slope)을 갖도록 한다. 그 후, 공지된 방법으로 포토 레지스트 패턴(27)을 제거한다.
도 2c를 참조하면, 게이트(200) 및 하드 마스크(25A)를 덮도록 기판 전체 표면 상에 원자층증착(Atomic Layer Deposition; ALD)에 의해 200 내지 600℃의 비교적 저온에서 10 내지 500Å의 얇은 두께로 절연막(27)을 증착한다. 이때, ALD 대신 산화공정이나 화학기상증착(Chemical Vapor Deposition; CVD)을 적용할 수도 있는데, 이러한 경우에는 증착이 비교적 고온에서 이루어지므로 텅스텐막(24)의 산화문제를 고려하여 600℃ 이하의 저온에서 증착이 가능한 ALD에 의해 절연막(27)을 증착하는 것이 가장 바람직하다. 여기서, 절연막(27)은 산화막 또는 질화막으로 증착하는데, 바람직하게 산화막으로서는 SiO2막이나 SiOxFy막을 사용하고, 질화막으로서는 SiNx막을 사용한다. 여기서, SiOxFy막의 x와 y는 각각 0.1 내지 4.0의 값을 가지며, SiNx막의 x는 0.5 내지 2.0의 값을 갖는다. 또한, 산화막으로 HfO2막, ZrO2막, Ta2O5막, Al2O3막, LaO3막, Y2O3막, CeO2막 등의 고유전막을 사용할 수도 있다. 또한, 도시되지는 않았지만, 절연막(27)을 증착한 후, 절연막(27) 상부에 10 내지 35Å 두께의 매우 얇은 폴리실리콘막을 더 증착할 수도 있다.
도 2d를 참조하면, 하드 마스크(25A) 및 게이트 산화막(21)의 표면이 노출되도록 절연막(27)을 에치백(etch-back) 공정으로 전면식각하여, 게이트(200) 및 하드 마스크(25A) 측벽에 절연막의 스페이서(27A)를 형성한다. 즉, 게이트 산화막(21) 상부에 증착된 절연막(27)은 게이트 산화막(21)에 비해 치밀성이 부족하고 상대적으로 결합(bonding)이 약하기 때문에, 에치백 공정시 하부의 게이트 산 화막(21)에는 거의 손상(damage)을 주지 않으면서 게이트 산화막(21) 상부의 절연막(27)을 제거하는 것이 가능하다.
도 2e를 참조하면, 도 2d의 구조를 선택적 산화에 의한 게이트 재산화공정으로 산화시켜 식각에 의한 게이트 산화막(21)의 손상을 복구시키고 게이트(200) 저부 에지 부근에 GGO막(28)을 형성한다. 바람직하게, 게이트 재산화 공정은 H2 또는 D2(중수소) 분위기에서 산소함유 기체를 소량 주입하여 700℃ 이상의 고온에서 열처리하고, 예컨대 절연막의 스페이서(27A)의 두께가 50Å일 경우에는 H2 대신 N2 분위기에서 산소함유 기체를 소량 주입하여 700℃ 이상의 고온에서 열처리하는 것으로 이루어지며, 더욱 바람직하게 산소함유 기체로서는 H2O, D2O, O2, O3
, N2O, NO 등을 사용한다. 이때, 절연막의 스페이서(27A)에 의해 폴리실리콘막(22)이 덮이더라도, 폴리실리콘막(22)의 저부 에지에 발생된 양의 경사에 의해 폴리실리콘막(22)의 저부에지, 즉 게이트(200) 저부 에지의 산화정도에는 영향을 미치지 않게 된다. 이와 같이, 게이트 재산화공정을 700℃ 이상의 고온에서 수행하더라도 절연막의 스페이서(27A)에 게이트(200)의 텅스텐막(24)/확산방지막(23)/폴리실리콘막(22) 계면으로 산소가 침투하는 것이 방지되므로, 계면에 산화막을 생성하는 것 없이 GGO막(28)을 핫캐리어 및 GIDL 특성 등을 향상시키기에 충분히 큰 크기로 GGO막(30A)을 형성하는 것이 가능하다. 또한, 절연막의 스페이서(27A)에 의해 텅스텐막(24)의 노출이 방지되므로 선택적 산화에 의한 게이트 재산화공정시 텅스텐막(24)의 오염도 방지될 수 있다.
그 후, 도시되지는 않았지만, 게이트 스페이서 공정, LDD(Lightly Doped Drain) 공정, 소오스/드레인 공정 및 배선 공정 등의 후속 공정을 수행한다.
상기 실시예에 의하면, 게이트 측벽에 절연막의 스페이서를 적용하되 폴리실리콘막의 저부 에지, 즉 게이트 저부에지는 양의 경사를 갖도록 함으로써, 선택적 산화에 의한 게이트 재산화공정을 고온에서 수행하더라도 게이트의 텅스텐막/텅스텐질화막/폴리실리콘막 계면에서의 산화막 생성 및 텅스텐막의 오염을 방지하면서 GGO막의 크기를 증가시키는 것이 가능해지므로, 소자의 특성 및 동작속도를 향상시킬 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 텅스텐막/텅스텐질화막/폴리실리콘막 구조 게이트의 재산화공정시 계면 사이의 산화막 생성 및 텅스텐 오염 등을 방지함과 동시에 GGO막을 증가시킴으로써 소자의 특성 및 동작속도를 향상시킬 수 있다.
Claims (12)
- 반도체 기판 상에 게이트 산화막을 형성하는 단계;상기 게이트 산화막 상부에 폴리실리콘막, 확산방지막, 텅스텐막 및 하드 마스크를 순차적으로 형성하는 단계;상기 하드 마스크를 이용하여 상기 텅스텐막, 확산방지막 및 폴리실리콘막을 순차적으로 식각하되, 상기 식각을 폴리실리콘막의 저부에지가 양의 기울기를 갖도록 수행하여, 텅스텐막/확산방지막/폴리실리콘막 구조의 게이트를 형성하는 단계;상기 게이트 및 하드 마스크 측벽에 절연막의 스페이서를 형성하는 단계; 및상기 기판을 선택적 산화에 의한 게이트 재산화공정으로 산화하는 단계를 포함하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 절연막의 스페이서를 형성하는 단계는상기 게이트 및 하드 마스크를 덮도록 상기 기판 전체 표면 상에 절연막을 증착하는 단계와, 상기 하드 마스크 및 게이트 산화막의 표면이 노출되도록 상기 절연막을 전면식각하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2 항에 있어서,상기 절연막은 원자층증착으로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 2 항 또는 제 3 항에 있어서,상기 절연막은 200 내지 600℃의 온도에서 10 내지 500Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 4 항에 있어서,상기 절연막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 산화막은 SiO2막, HfO2막, ZrO2막, Ta2O5막, Al2O3막, LaO3막, Y2O3막 및 CeO2막, 및 SiOxFy막 중 선택되는 하나의 막이고, 상기 SiOxF y막의 x와 y는 각각 0.1 내지 4.0의 값을 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 질화막은 SiNx막이고, 상기 SiNx막의 x는 0.5 내지 2.0의 값을 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 게이트 재산화공정은 H2, D2 또는 N2 분위기에서 산소함유 기체를 소량 주입하여 700℃ 이상의 고온에서 열처리하는 것으로 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 8 항에 있어서,상기 산소함유 기체로서 H2O, D2O, O2, O3, N2O, NO 등을 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 폴리실리콘막은 폴리-Si1-xGex막으로 대체할 수 있는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 확산방지막은 WNx막, SiNx막, HfNx막, ZrNx막, AlNx 막, TaNx막, TiNx막, TiAlxNy막, TaSixNy막 및 TiSixNy막 중 선택되는 하나의 막, 바람직하게 WNx막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 텅스텐막은 Mo막, Ta막, Ti막, Ru막, Ir막, 및 Pt막 중 선택되는 하나의 막으로 대체할 수 있는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086480A KR100881736B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086480A KR100881736B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040059972A KR20040059972A (ko) | 2004-07-06 |
| KR100881736B1 true KR100881736B1 (ko) | 2009-02-06 |
Family
ID=37351926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020086480A KR100881736B1 (ko) | 2002-12-30 | 2002-12-30 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100881736B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100849363B1 (ko) * | 2006-12-27 | 2008-07-29 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100942982B1 (ko) * | 2007-03-31 | 2010-02-17 | 주식회사 하이닉스반도체 | 텅스텐게이트를 구비한 반도체소자의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0149387B1 (ko) * | 1995-09-22 | 1998-12-01 | 김광호 | 반도체장치의 제조방법 |
| KR100228275B1 (ko) | 1995-06-23 | 1999-11-01 | 윤종용 | 반도체 장치의 제조 방법 |
| KR20000003342A (ko) * | 1998-06-27 | 2000-01-15 | 김영환 | 반도체 장치의 자기정렬 콘택홀 형성방법 |
| KR20000041238A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 반도체 소자의 제조방법 |
-
2002
- 2002-12-30 KR KR1020020086480A patent/KR100881736B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100228275B1 (ko) | 1995-06-23 | 1999-11-01 | 윤종용 | 반도체 장치의 제조 방법 |
| KR0149387B1 (ko) * | 1995-09-22 | 1998-12-01 | 김광호 | 반도체장치의 제조방법 |
| KR20000003342A (ko) * | 1998-06-27 | 2000-01-15 | 김영환 | 반도체 장치의 자기정렬 콘택홀 형성방법 |
| KR20000041238A (ko) * | 1998-12-22 | 2000-07-15 | 김영환 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040059972A (ko) | 2004-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100591157B1 (ko) | 반도체 소자의 제조방법 | |
| JP4854245B2 (ja) | 半導体装置の製造方法 | |
| JP5090173B2 (ja) | 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法 | |
| JPH10223617A (ja) | ＴｉｘＮｙの選択的除去 | |
| KR100471407B1 (ko) | 폴리메탈 게이트 전극을 갖는 트랜지스터 제조 방법 | |
| KR100543207B1 (ko) | 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법 | |
| JP3654285B2 (ja) | 半導体装置の製造方法 | |
| KR20070002559A (ko) | 이중 확산방지막을 갖는 게이트전극 및 그를 구비한반도체소자의 제조 방법 | |
| JP3539491B2 (ja) | 半導体装置の製造方法 | |
| KR100881736B1 (ko) | 반도체 소자의 제조방법 | |
| US6294449B1 (en) | Self-aligned contact for closely spaced transistors | |
| KR101062835B1 (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| KR100529873B1 (ko) | 반도체소자의 제조방법 | |
| KR100792403B1 (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| KR100806138B1 (ko) | 금속 게이트전극을 구비한 반도체소자의 제조 방법 | |
| KR100806136B1 (ko) | 금속 게이트전극을 구비한 반도체소자의 제조 방법 | |
| KR100844929B1 (ko) | 금속 게이트전극을 구비한 반도체소자의 제조 방법 | |
| KR20040059988A (ko) | 반도체 소자의 제조방법 | |
| KR100558045B1 (ko) | 확산배리어를 포함하는 텅스텐폴리메탈게이트를 갖는반도체소자 및 그의 제조 방법 | |
| KR100542249B1 (ko) | 스트레스 버퍼층을 갖는 폴리메탈 게이트 전극 및 그 제조방법 | |
| KR100625814B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR101006512B1 (ko) | 엠이이엘 소자의 제조방법 | |
| KR100844953B1 (ko) | 선택적 텅스텐 성장법을 이용한 게이트 제조 방법 | |
| KR100791691B1 (ko) | 모스 트랜지스터 구조 및 그 제조 방법 | |
| KR20050010227A (ko) | 폴리메탈게이트전극을 구비한 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |