JP3563288B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3563288B2 JP3563288B2 JP05518599A JP5518599A JP3563288B2 JP 3563288 B2 JP3563288 B2 JP 3563288B2 JP 05518599 A JP05518599 A JP 05518599A JP 5518599 A JP5518599 A JP 5518599A JP 3563288 B2 JP3563288 B2 JP 3563288B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- cvd
- semiconductor device
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、更に詳細には、半導体装置の一部として、金属酸化物からなる誘電体膜と、誘電体膜上に成膜されたＣＶＤ−高融点金属窒化膜との積層構造を形成する際、誘電体膜のリーク電流が小さくなるようにＣＶＤ−高融点金属窒化膜を成膜するようにした、半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
最近の大容量ＤＲＡＭでは、メモリセルの高集積化に伴い容量素子の所要面積を小さくするために、メモリセル選択用ＭＯＳＦＥＴの上部に容量素子を配置するスタクッド・キャパシタ構造が採用されると共に微小化された容量素子の蓄積電荷量を増大させるために、容量素子の容量絶縁膜として高誘電体材料の酸化タンタル（Ｔａ２ Ｏ５ ）が使用されている。
容量素子の容量絶縁膜としてＴａ２ Ｏ５ 膜を採用する際には、通常、上部電極としてタングステン（Ｗ）等の高融点金属、ポリシリコン、リンドープト・ポリシリコンが使用され、ＣＶＤ法により成膜される。そして、上部電極層を形成する際に、例えばＳｉＨ４ 等の反応ガスがＴａ２ Ｏ５ 膜に侵入してＴａ２ Ｏ５ 膜の膜質を劣化させないように、Ｔａ２ Ｏ５ 膜上に保護膜としてＴｉＮ膜を成膜した後に、上部電極を形成している。
【０００３】
ここで、特開平９−２１９５０１号公報を参照して、Ｔａ２ Ｏ５ 膜を容量絶縁膜として有する容量素子を作製する従来の方法を説明する。図８（ａ）から（ｃ）は、従来の方法に従って容量素子を作製する際の基本的工程毎の基板断面を示す模式図である。
先ず、図８（ａ）に示すように、ＭＯＳＦＥＴが形成されているシリコン基板１上に絶縁膜２を成膜し、次いでＭＯＳＦＥＴの拡散領域を露出させるコンタクトホールを絶縁膜２に開口する。続いて、コンタクトホールを埋め込みつつ絶縁膜２上に厚さ１０００ｎｍ程度のポリシリコン膜からなる下部電極３を形成する。この下部電極３の表面をＨＳＧ化しても良い。
次いで、この下部電極３上にＴａ２ Ｏ５ 膜からなる容量絶縁膜４をＣＶＤ法などで厚さ１０ｎｍ程度成膜する。
【０００４】
次いで、図８（ｂ）に示すように、ＣＶＤ成膜装置を使って、Ｔａ２ Ｏ５ 膜４上に保護膜としてＣＶＤ−ＴｉＮ膜５を成膜する。
ＣＶＤ−ＴｉＮ膜５の成膜に次いで、図８（ｃ）に示すように、ポリシリコン膜６を成長させた後に、ＣＶＤ−ＴｉＮ膜５及びポリシリコン膜６をパターニングしてプレート電極７を形成する。
【０００５】
ここで、図９から図１１を参照して、ＣＶＤ−ＴｉＮ膜の成膜工程を更に詳しく説明する。図９から図１１は、それぞれ、ＣＶＤ−ＴｉＮ膜の成膜工程でのガスの導入スケジュールを示す。
ＣＶＤ−ＴｉＮ膜５の成膜工程は、基板加熱ステップ、成膜ステップ、及び還元ステップ、更に詳しくは、図９から図１１に示すように、昇温ステップと、保護膜形成ステップ、成膜ステップ、及び降温ステップとから構成されている。
【０００６】
図９に示すガス導入スケジュールでは、チャンバ内を所定の真空度に排気した後、基板を昇温させながら不活性ガスを導入し、基板温度がほぼ一定になったところで、チタン含有ソースガスを導入してこれを熱分解させることにより、Ｔａ２ Ｏ５ 膜５上にＴｉを主成分とする膜を形成する。
次いでチャンバ内に窒素含有還元性ガスを導入し、チタン含有ソースガスと反応させることにより、Ｔｉを主成分とする膜上にＴｉＮ膜を成膜する。ＣＶＤ−ＴｉＮ膜５は、Ｔｉを主成分とする膜とＴｉＮ膜との積層膜である。
【０００７】
チタン含有ソースガスは、図１０に示すように、基板の昇温時に不活性ガスとほぼ同時に導入するか、あるいは図１１に示すように、不活性ガスを導入した後、窒素含有還元性ガスを導入する直前に導入する。いずれの場合にも、窒素含有還元性ガスに先立ってチタン含有ソースガスを導入する。
従来の技術では、以上のガス導入スケジュールにより、チタン含有ソースガスの熱分解によってＴａ２ Ｏ５ 膜４上にＴｉを主成分とする膜が形成され、この膜がその後に導入される窒素含有還元性ガスとＴａ２ Ｏ５ 膜４との接触を防ぐので、Ｔａ２ Ｏ５ 膜の劣化が防止されるとしている。
【０００８】
通常、ＴｉＮ膜の成膜に際しては、チタン含有ソースガスとして、四塩化チタン（ＴｉＣｌ４ ）、テトラキス・ジエチル・アミノ・チタン（ＴＤＭＡＴ）、テトラキス・ジエチル・アミン（ＴＤＥＡＴ）等を使用し、窒素含有還元性ガスとして、アンモニア（ＮＨ３ ）、ＭＭＨ等のガスを使用し、不活性ガスとしはＨｅ、Ａｒ、Ｎ２ 等を使用する。
基板温度は４００℃〜７００℃、特に窒素含有還元性ガスとしてＮＨ３ を使用するときには４００℃〜５５０℃である。ＣＶＤ成膜装置の成膜チャンバ（以下、簡単に成膜チャンバと言う）内の圧力は、数ｔｏｒｒ〜２０ｔｏｒｒの範囲である。
成膜ステップに続いて、成膜チャンバのガスパージステップでは、ＴｉＣｌ４ ガス及びＮＨ３ ガス以外の不活性ガスを用いて、成膜チャンバの反応生成ガス及び未反応ガスをパージする。
【０００９】
【発明が解決しようとする課題】
しかし、上述した従来の方法で成膜したＣＶＤ−ＴｉＮ膜を保護膜とする容量素子では、予期したレベル以上にＴａ２ Ｏ５ 膜を流れるリーク電流が発生するために、静電容量を増加させることが難しいという問題があった。これでは、容量素子を微細化して高集積度の半導体装置を製造することは難しい。
上述の説明では、Ｔａ２ Ｏ５ 膜からなる容量絶縁膜上にＣＶＤ−ＴｉＮ膜を成膜する例を上げて、ＣＶＤ−ＴｉＮ膜のリーク電流の問題を説明しているが、こに限らず、例えばＴａ２ Ｏ５ 膜をゲート酸化膜とし、その上にゲート電極層としてＴｉＮ膜、及びポリシリコン層又はＷ層を順次成膜して積層膜を形成する際にも、ゲート酸化膜のリーク電流を減少させることが難しいという問題があった。これでは、トランジスタ特性の良好な半導体装置を製造することは難しい。
また、上述の説明では、、Ｔａ２ Ｏ５ 膜を誘電体膜の例とし、ＣＶＤ−ＴｉＮ膜をＣＶＤ−高融点金属窒化膜の例として説明しているが、他の金属酸化物からなる誘電体膜、或いは他のＣＶＤ−高融点金属窒化膜であっても、同じ問題を有する。
【００１０】
そこで、本発明の目的は、金属酸化物からなる誘電体膜と、誘電体膜上に成膜されたＣＶＤ−高融点金属窒化膜との積層構造を形成するに際し、リーク電流の小さい積層構造を形成するようにした、半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明者は、従来の方法で容量素子を形成した際に容量絶縁膜のリーク電流が大きい原因を追求した過程で、従来のＣＶＤ−ＴｉＮ膜の成膜方法では、Ｔａ２ Ｏ５ 膜上にＣＶＤ−ＴｉＮ膜を成膜する際に、チタン含有ソースガスの導入後に、ＮＨ３ ガスを導入しているために、Ｔａ２ Ｏ５ 膜が劣化し、そのために、リーク電流が大きくなるのではないかと考え、次の実験を行った。
【００１２】
実験例１
図３に示す処理ステップ、チャンバ圧力、ガス種、及びガス流量でＣＶＤ−ＴｉＮ膜の成膜実験を行った。
（１）先ず、図１２に示すように、６インチのシリコン・ウエハ上に膜厚５０００ÅのＤＯＰＯＳ膜を下部電極として形成し、次いで膜厚１００ÅのＴａ２ Ｏ５ 膜を容量絶縁膜として成膜したウエハを試料とする。但し、試料ウエハは、Ｔａ２ Ｏ５ 膜の成膜後、ＴｉＮ膜の成膜まで、１カ月保管されていたものである。
試料ウエハをＣＶＤ成膜装置に送入し、成膜チャンバを０．１ｍＴｏｒｒになるように排気した。排気ステップの排気所要時間は、１０〜６０秒であった。
【００１３】
（２）次いで、基板加熱ステップに移行し、４００ｓｃｃｍの流量で成膜チャンバにＮＨ３ ガスを導入して、ＮＨ３ ガスの分圧（この時点では、チャンバ圧力と同じ）を０．３Ｔｏｒｒに保持し、６００℃になるようにウエハを加熱し、その温度に保持した。基板加熱ステップの所要時間は５０秒から７０秒であった。
（３）次いで、ガス流量の安定化ステップに移行した。ガス流量の安定化ステップでは、チャンバに導入するガスの流量の変動を収束させて流量を安定させ、ＣＶＤ−ＴｉＮ膜の成膜ステップに移行するまでの暫定期間である。
３０００ｓｃｃｍの流量でＮ２ ガスを成膜チャンバに導入すると共にＮＨ３ ガスの流量を１２０ｓｃｃｍに低下させ、チャンバ圧力を２０Ｔｏｒｒに昇圧した。この時点のＮＨ３ ガスの分圧は０．８Ｔｏｒｒであった。また、ガス流量の安定化ステップの所要時間は１０秒であった。
【００１４】
（４）成膜ステップに移行し、チャンバ圧力を２０Ｔｏｒｒに保持しつつ４０ｓｃｃｍの流量でＴｉＣｌ４ ガスを成膜チャンバに導入して、ＣＶＤ−Ｔｉ／ＴｉＮ膜を成膜した。成膜ステップの所要時間は１５秒から３０秒であった。
（５）チャンバ圧力、及びＮ２ ガスの流量を成膜ステップと同じ条件に保持しつつ、ＴｉＣｌ４ ガスの流量はゼロとし、ＮＨ３ ガスの流量を１０００ｓｃｃｍに増加して、ＮＨ３ ガスの分圧を５Ｔｏｒｒに昇圧し、ＣＶＤ−ＴｉＮ膜にＮＨ３ アニールを施し、膜厚１００ÅのＴｉＮ膜を成膜した。ＮＨ３ アニール・ステップの所要時間は、３０秒であった。
【００１５】
（６）次いで、パージ・ステップに移行し、Ｎ２ ガス以外のガスの導入を停止し、真空吸引してチャンバ圧力を０．１ｍＴｏｒｒに減圧した。パージ・ステップの所要時間は１０秒から３０秒であった。
（７）次いで、Ｎ２ ガスの導入を停止し、続いて排気する。
（８）次いで、ＷＳｉ膜の成膜工程に移行し、１１００ÅのＷＳｉ膜を上部電極としてＴｉＮ膜上に成膜し、図１２に示す容量素子を備えた試料ウエハを作製した。
（９）続いて、図１２に示すようにして、得た試料ウエハのＷＳｉとＤＯＰＯＳ膜との間に１．２Ｖの電圧を印加し、ウエハ面内の６９点で電流計により電流値を測定してリーク電流とし、また、容量値を測定した。
【００１６】
そして、リーク電流の測定結果を、面内分布最小値、面内分布５０％の値、及び面内分布最大値で表示して、表１に示した。また、面内分布５０％の容量値をＴＯＸで表１に表示した。ＴＯＸが小さいほど、容量値が大きい。
ＴＯＸは、
ここで、ε０ ：真空の誘電率、８．８５４×１０−１４
εｒ ：ＳｉＯ２ 膜に比誘電率、３．８２
Ｓ ：電極面積
Ｑ ：容量値
【表１】
【００１７】
実験例２から４
基板加熱ステップのＮＨ３ ガスの分圧を１Ｔｏｒｒ、５Ｔｏｒｒ及び２０Ｔｏｒｒにしたことを除いて、実験例１と同様にして、容量素子を作製し、同様にしてリーク電流及び容量値を測定した。
測定結果は、表１に示す通りである。
【００１８】
実験例５及び従来例
実験例５は、Ｔａ２ Ｏ５ 膜を成膜した後、経過時間が１日ないし２日のウエハ上に、実験例１と同様にして、ＴｉＮ膜を成膜し、容量素子を作製した例である。
また、実験例６は、実験例５で使用したウエハと同じ条件のウエハに、特開平９−２１９５０１号公報に記載の成膜方法及び成膜条件に従ってＴｉＮ膜を成膜したことを除いて、実験例１と同様に容量素子を作製した例であって、いわゆる従来例に相当する。
実験例５及び実験例６とも、実験例１と同様にしてリーク電流及び容量値を測定し、その測定結果を表２に示した。
【表２】
【００１９】
実験例１の面内分布の５０％の値のリーク電流及びＴＯＸの測定値を１とし、表１を整理したものが、表３である。また、実験例５の面内分布の５０％の値のリーク電流及びＴＯＸの測定値を１とし、表２を整理したものが、表４である。
【表３】
【表４】
【００２０】
表３から判る通り、実験例３及び実験例４は、実験例１及び２に比べて、リーク電流が著しく増大し、容量値が低下する。即ち、ＮＨ３ ガスの分圧が１Ｔｏｒｒを越えると、リーク電流が著しく増大し、容量値が低下する。従って、リーク電流の小さい容量素子を作製しようとすると、１ＴｏｒｒがＮＨ３ ガスの分圧の臨界値であると解釈できる。
また、表４から判る通り、従来例は、ＮＨ３ ガスの分圧が１Ｔｏｒｒ以下の実験例１及び実験例２に比べて、容量値は同じであるものの、リーク電流が著しく高い。
更には、実験により、ＣＶＤ−ＴｉＮ膜の膜厚は、８０Åから１２０Åの範囲、特に１００Å位がリーク電流を抑制する上で最適であることを確認した。
また、ＣＶＤ−ＴｉＮ膜に限らず、高融点金属窒化膜のＣＶＤ法による成膜についても、基板加熱中のＮＨ３ ガスの分圧に関し、ＣＶＤ−ＴｉＮ膜と同じ条件が適用できることを実験で確認した。
【００２１】
上記目的を達成するために、上述の知見に基づいて、本発明に係る半導体装置の製造方法は、金属酸化物からなる誘電体膜と、誘電体膜上に成膜されたＣＶＤ−高融点金属窒化膜との積層構造を備えた半導体装置の製造方法であって、高融点金属含有ソースガスを導入して、高融点金属窒化膜を誘電体膜上にＣＶＤ法により成膜する際、
高融点金属含有ソースガスを導入する前に、ＮＨ 3 ガスのみ、又は、ＮＨ 3 ガス及び不活性ガスのみからなる雰囲気で、且つ１．０Torr以下０．１Torr以上のＮＨ3 ガス分圧のＮＨ3 ガス雰囲気内で、誘電体膜が形成された基板を所定の加熱温度で加熱することを特徴としている。
【００２２】
本発明で、金属酸化物からなる誘電体膜は、誘電体膜上に高融点金属窒化膜をＣＶＤ法により成膜する際に、損傷を受けるような誘電体膜である限り、制約はなく、例えば酸化タンタル（Ｔａ２ Ｏ５ ）膜である。
【００２３】
本発明方法では、ＮＨ3 ガス雰囲気を生成するためのＮＨ3 ガスは、高融点金属含有ソースガスを導入する前である限り、基板の加熱と同時に導入しても良く、また、不活性ガスを導入する際の流量安定化のステップで導入しても良い。
即ち、高融点金属含有ソースガスを導入する前に、基板を所定の加熱温度で加熱する基板加熱ステップと、基板温度を保持しつつ酸化タンタルに対する非反応性ガスを導入して、流量を安定化させる流量安定化ステップとを備え、
ＮＨ3 ガスを基板加熱ステップ又は流量安定化ステップで導入する。
好適には、流量安定化ステップに続いて、
高融点金属含有ソースガスを導入して、ＣＶＤ−高融点金属窒化膜を成膜するステップと、
ＣＶＤ−高融点金属窒化膜の成膜ステップの後半では、ＮＨ 3 ガスの分圧を高くして、ＮＨ 3 ガスによる熱処理を施すステップと
を有する。
また、酸化タンタルに対する非反応性ガスとして、アルゴンガスを含む希ガス、窒素ガス、水素ガス及びそれらの混合ガスのいずれかのガスを導入する。
【００２４】
本発明に係る別の半導体装置の製造方法は、金属酸化物からなる誘電体膜と、誘電体膜上に成膜されたＣＶＤ−高融点金属窒化膜との積層構造を備えた半導体装置の製造方法であって、高融点金属含有ソースガスを導入して、高融点金属窒化膜を誘電体膜上にＣＶＤ法により成膜する際、
高融点金属含有ソースガスを導入する前に、
基板を所定の加熱温度で加熱する基板加熱ステップと、
基板温度を保持しつつ不活性ガスを導入して、流量を安定化させる流量安定化ステップとを備え、更に
流量安定化ステップに続いて、高融点金属含有ソースガスを導入して、ＣＶＤ−高融点金属窒化膜を成膜するステップと、
ＣＶＤ−高融点金属窒化膜の成膜ステップの後半では、ＮＨ3 ガスの分圧を高くして、ＮＨ3 ガスによる熱処理を施すステップとを有し、
基板加熱ステップ又は流量安定化ステップでＮＨ 3 ガスを導入して、１．０ Torr 以下０．１ Torr 以上のＮＨ 3 ガス分圧のＮＨ 3 ガス雰囲気内で、誘電体膜が形成された基板を所定の加熱温度で加熱することを特徴としている。
本発明の好適な実施態様では、誘電体膜が酸化タンタル膜であり、不活性ガスが酸化タンタルに対する非反応性ガスである。また、酸化タンタルに対する非反応性ガスとして、アルゴンガスを含む希ガス、窒素ガス、水素ガス及びそれらの混合ガスのいずれかのガスを導入する。
【００２５】
本発明方法は、ＣＶＤ−高融点金属窒化膜の成膜に制約なく適用でき、例えば高融点金属窒化膜としてＣＶＤ−ＴｉＮ膜の成膜に好適である。その際には、高融点金属含有ソースガスとして、四塩化チタン（ＴｉＣｌ4 ）、テトラキス・ジエチル・アミノ・チタン・（ＴＤＭＡＴ）及びテトラキス・ジエチル・アミン（ＴＤＥＡＴ）の少なくとも一種類のガスを導入する。
また、ＣＶＤ−ＷＮ膜の成膜にも好適であって、その際には、高融点金属含有ソースガスとして、ＷＦ6 ガスを導入する。
本発明の好適な実施態様では、基板の加熱温度は、４００℃以上７００℃以下の温度である。
【００２６】
本発明方法は、誘電体膜上にＣＶＤ−高融点金属窒化膜を有する積層構造を備えている限り、半導体装置の構成に制約なく適用できるが、好適には、例えば容量素子を備え、容量素子の容量絶縁膜が誘電体膜であり、容量絶縁膜と容量素子の上部電極との間に介在する容量絶縁膜の保護膜がＣＶＤ−高融点金属窒化膜である半導体装置であり、また、ＭＯＳＦＥＴを備え、ＭＯＳＦＥＴのゲート絶縁膜が誘電体膜であり、積層ゲート電極層の最下層がＣＶＤ−高融点金属窒化膜である半導体装置等である。
【００２７】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例１
本実施形態例は、ＮＭＯＳと容量素子を備えたＤＲＡＭのメモリセルの製造に、本発明に係る半導体装置の製造方法を適用した実施形態の一の例であって、図１（ａ）から（ｃ）、及び図２（ｄ）と（ｅ）は、それぞれ、本実施形態例の製造方法を適用して、半導体装置を製造する際の基板の断面図である。
本実施形態例の製造方法では、先ず、図１（ａ）に示すように、ｐ型シリコン基板１０にフィールド絶縁膜１２を形成してフィールド領域を区画し、ｎ型不純物をイオン注入して、ソース／ドレイン領域１４Ａ、Ｂを形成する。次いで、ゲート酸化膜として熱酸化ＳｉＯ２ 膜１５を成膜し、ＣＶＤ法によりポリシリコン層１６及びＳｉ３ Ｎ４ 膜１８を成膜し、パターニングして、ゲート電極（ワード線）２０を形成する。
【００２８】
次いで、図１（ｂ）に示すように、ゲート電極２０上にＳｉ３ Ｎ４ 膜をＣＶＤ法により成膜し、エッチバックして、Ｓｉ３ Ｎ４ 膜からなるサイドウォール２２を形成する。
続いて、基板全面にＣＶＤ法によりＳｉＯ２ 膜２４を成膜し、更に、ＳｉＯ２ 膜２４を貫通してソース／ドレイン領域Ａ、Ｂの一方を露出させるコンタクトホールを開口する。次いで、基板全面にＣＶＤ法によりポリシリコン層を成膜し、エッチバックしてコンタクトホールを埋め込んだコンタクトプラグ２６Ａ、Ｂを形成する。
【００２９】
次に、基板全面にＢＰＳＧ膜２８をＣＶＤ法により成膜し、更にＢＰＳＧ膜２８を貫通して、コンタクトプラグ２６Ａの上端面を露出させる接続孔３０を開口する。続いて、下記の成膜条件で、膜厚７０００Åのポリシリコン層３２を基板全面にＣＶＤ法により成膜し、パターニングして容量素子の下部電極３２を形成する。尚、下部電極３２には、ＨＳＧ化を施しても良い。
成膜条件
基板温度：５５０℃
圧力 ：２Ｔｏｒｒ
ガス流量：ＳｉＨ４ ／１６００ｓｃｃｍ、ＰＨ３ ／６０ｓｃｃｍ
【００３０】
次いで、図２（ｄ）に示すように、下部電極３２上に以下の条件で２０Å〜２００Åの膜厚、例えば膜厚１００ÅのＴａ２ Ｏ５ 膜３４をＣＶＤ法により成膜する。
成膜条件
基板温度：４５０℃
圧力 ：０．５Ｔｏｒｒ
ガス流量：Ｔａ２ Ｏ５ ガス／０．１ｍｌ／分、Ｏ２ ガス／２ＳＬＭ
【００３１】
次に、前述の実験例１と同じ条件及び同じ導入ガスのスケジュールでＣＶＤ法によりＴｉＮ膜３６を成膜する。即ち、図３のフローチャートに従って、
（１）基板をＣＶＤ成膜装置に送入し、成膜チャンバを０．１ｍＴｏｒｒになるように排気する。排気ステップの排気所要時間は、１０〜６０秒である。
（２）次いで、基板加熱ステップに移行し、４００ｓｃｃｍの流量で成膜チャンバにＮＨ３ ガスを導入して、ＮＨ３ ガスの分圧（この時点では、チャンバ圧力と同じ）を０．３Ｔｏｒｒに保持し、６００℃になるように基板を加熱し、その温度に保持する。基板加熱ステップの所要時間は５０秒から７０秒である。
尚、本実施形態例では、基板加熱ステップでＮＨ３ ガスを導入しているが、必ずしもこれに限らず、成膜ステップの前であれば良く、流量安定化ステップでＮＨ３ ガスを導入してもよい。
【００３２】
（３）次いで、ガス流量の安定化ステップに移行する。ガス流量の安定化ステップでは、チャンバに導入するガスの流量の変動を収束させて流量を安定させ、ＣＶＤ−ＴｉＮ膜の成膜に移行するまでの暫定期間である。３０００ｓｃｃｍの流量でＮ２ ガスを成膜チャンバに導入すると共にＮＨ３ ガスの流量を１２０ｓｃｃｍに低下させ、チャンバ圧力を２０Ｔｏｒｒに昇圧する。ＮＨ３ ガスの分圧は０．８Ｔｏｒｒである。また、ガス流量の安定化ステップの所要時間は１０秒である。
【００３３】
（４）成膜ステップに移行し、チャンバ圧力を２０Ｔｏｒｒに保持しつつ４０ｓｃｃｍの流量でＴｉＣｌ４ ガスを成膜チャンバに導入して、ＣＶＤ−ＴｉＮ膜を成膜する。成膜ステップの所要時間は１５秒から３０秒である。
（５）チャンバ圧力、及びＮ２ ガスの流量を成膜ステップと同じ条件に保持しつつ、ＴｉＣｌ４ ガスの流量は０として、ＮＨ３ ガスの流量を１０００ｓｃｃｍに増加して、ＮＨ３ ガスの分圧を５Ｔｏｒｒに昇圧し、ＣＶＤ−ＴｉＮ膜にＮＨ３ アニールを施し、膜厚１００ÅのＴｉＮ膜を成膜する。ＮＨ３ アニール・ステップの所要時間は、３０秒である。
（６）次いで、パージ・ステップに移行し、Ｎ２ ガス以外のガスの導入を停止し、真空吸引してチャンバ圧力を０．１ｍＴｏｒｒに減圧する。パージ・ステップの所要時間は１０秒から３０秒である。
（７）次いで、Ｎ２ ガスの導入を停止し、続いて排気する。
【００３４】
次いで、ＴｉＮ膜３６上に、ＣＶＤ法により次の成膜条件で膜厚１８００ÅのＤＯＰＯＳ（リンドープト・ポリシリコン）膜３８を成膜する。
基板温度：５５０℃
圧力 ：２Ｔｏｒｒ
ガス流量：ＳｉＨ４ ／１６００ｓｃｃｍ、ＰＨ３ ／６０ｓｃｃｍ
以上の工程を経て、図２（ｄ）に示す層構造の基板を得ることができる。
【００３５】
次いで、図２（ｅ）に示すように、Ｔａ２ Ｏ５ 膜３４、ＴｉＮ膜３６及びＤＯＰＯＳ膜３８をパターニングして容量素子４０を形成する。次いで、基板全面にＢＰＳＧ膜４２をＣＶＤ法により成膜し、平坦化する。ＢＰＳＧ膜４２に代えて、ＰＳＧ膜、ＢＳＧ膜、又はＳｉＯ２ 膜でも良い。平坦化は、リフロー、エッチバック、又はＣＭＰ法のいずれかの方法により行う。
次いで、ＢＰＳＧ膜４２を貫通して、コンタクトプラグ２６Ｂの上端面を露出させる接続孔４４を開口する。更に基板全面にタングステン（Ｗ）膜をＣＶＤ法により成膜し、エッチバック又はＣＭＰ法でＢＰＳＧ膜４２上のＷ膜を除去して接続孔４４を埋め込んだＷプラグ４６を形成する。
【００３６】
続いて、ＣＶＤ−Ｗ膜又はＡｌ膜、Ａｕ膜を基板全面に堆積して、ビット線４８を形成し、必要に応じてその上にパッシベーション膜（図示せず）を成膜する。これにより、図２（ｅ）に示す、容量素子とＮＭＯＳとを備えた半導体装置４９を作製することができる。
【００３７】
実施形態例２
本実施形態例は、Ｔａ２ Ｏ５ 膜からなるゲート絶縁膜と、ＴｉＮ膜及びＤＯＰＯＳ膜の積層膜からなるゲート電極とを有するＮＭＯＳを備えた備えた半導体装置の製造に、本発明に係る半導体装置の製造方法を適用した実施形態の一の例である。図４（ａ）及び（ｂ）と図５（ｃ）及び（ｄ）は、それぞれ、本実施形態例の製造方法を適用して、上述の半導体装置を製造する際の基板の断面図である。
本実施形態例の製造方法では、先ず、実施形態例１と同様にして、図４（ａ）に示すように、ｐ型シリコン基板５０にフィールド絶縁膜５２を形成してフィールド領域を区画し、ｎ型不純物をイオン注入して、ソース／ドレイン領域５４Ａ、Ｂを形成する。ｐ型シリコン基板５０は、シリコン基板中に設けられたｐ型ウェルでも良い。
【００３８】
次いで、ゲート酸化膜として熱酸化ＳｉＯ２ 膜５５を成膜し、ＣＶＤ法によりポリシリコン層５６を成膜し、パターニングして、ゲート電極（ワード線）形成領域６０を形成する。
ポリシリコン層５６は、ゲート長を規定するためのダミーであって、後述するように、熱酸化ＳｉＯ２ 膜５５及びポリシリコン層５６を除去して、ワード線とは別構成のゲート電極を形成する。
次いで、ゲート形成領域６０上にＳｉ３ Ｎ４ 膜をＣＶＤ法により成膜し、エッチバックして、Ｓｉ３ Ｎ４ 膜からなるサイドウォール６２を形成し、更に基板全面にＣＶＤ法によりＳｉＯ２ 膜６４を成膜する。
続いて、ポリシリコン層５６が露出するようにＳｉＯ２ 膜６４をエッチバックして、図４（ａ）に示す基板を得る。
【００３９】
次に、図４（ｂ）に示すように、ウェットエッチング法により、熱酸化ＳｉＯ２ 膜５５及びポリシリコン層５６を除去して、ゲート形成領域６０を開口する。
【００４０】
次いで、図５（ｃ）に示すように、実施形態例１と同様にして、Ｔａ２ Ｏ５ 膜６６及びＴｉＮ膜６８を成膜する。続いて、ＴｉＮ膜６８上にＤＯＰＯＳ膜７０を成膜する。尚、ＤＯＰＯＳ膜７０に代えて、Ｗ−ＣＶＤ膜、ポリサイド膜でも良い。
【００４１】
次いで、図５（ｄ）に示すように、ＤＯＰＯＳ膜７０、ＴｉＮ膜６８、及びＴａ２ Ｏ５ 膜６６をエッチングして、ゲート電極７２を形成する。ＤＯＰＯＳ膜７０上にＢＰＳＧ膜７４を成膜し、続いてＢＰＳＧ膜７４を貫通してソース／ドレイン領域５４Ａ、Ｂをそれぞれ露出させるコンタクトホールを開口し、次いで実施形態例１と同様にＷプラグ７６及びＷ配線７８を形成する。
これにより、図５（ｄ）に示すように、ゲート絶縁膜としてＴａ２ Ｏ５ 膜６６を、ゲート電極としてＴｉＮ膜６８とＤＯＰＯＳ膜７０との積層膜を備えたＮＭＯＳを有する半導体装置７９を得ることができる。
尚、ＢＰＳＧ膜７４に代えて、ＰＳＧ膜、ＢＳＧ膜、又はＳｉＯ２ 膜でも良い。配線７４は、Ｗに代えてＡｌやＡｕでも良い。
【００４２】
実施形態例３
本実施形態例は、本発明に係る半導体装置の製造方法の実施形態の更に別の例であって、図６は本実施形態例の方法で製造した半導体装置の断面を示す模式図である。図７は、本実施形態例でＣＶＤ−ＷＮ膜を成膜する際のチャンバ圧力及び導入ガスのスケジュールを示すフローチャートである。
実施形態例１の製造方法では、ＴｉＮ膜３６に代えてＷＮ膜８０、及び、ＤＯＰＯＳ膜３８に代えてＷ膜８２を成膜することを除いて、実施形態例１と同様にして、半導体装置を製造する。これにより、容量絶縁膜としてＴａ２ Ｏ５ 膜３４を有する容量素子と、ＮＭＯＳとを備えた半導体装置８４を製造することができる。
【００４３】
尚、ＷＮ膜８０を成膜する際には、図７に示すフローチャートに従って、ＣＶＤ法により成膜する。
（１）基板をＣＶＤ成膜装置に送入し、成膜チャンバを０．１ｍＴｏｒｒになるように排気する。排気ステップの排気所要時間は、１０〜６０秒である。
（２）次いで、基板加熱ステップに移行し、１００ｓｃｃｍの流量で成膜チャンバにＮＨ３ ガスを導入して、ＮＨ３ ガスの分圧（この時点では、チャンバ圧力と同じ）を０．３Ｔｏｒｒに保持し、４００℃から５００℃、例えば４５０℃になるように基板を加熱し、その温度に保持する。基板加熱ステップの所要時間は５０秒から７０秒である。
尚、本実施形態例では、基板加熱ステップでＮＨ３ ガスを導入しているが、必ずしもこれに限らず、成膜ステップの前であれば良く、流量安定化ステップでＮＨ３ ガスを導入してもよい。
【００４４】
（３）次いで、ガス流量の安定化ステップに移行する。ガス流量の安定化ステップでは、チャンバに導入するガスの流量の変動を収束させて流量を安定させ、ＣＶＤ−ＷＮ膜の成膜に移行するまでの暫定期間である。１０００ｓｃｃｍの流量でＮ２ ガスを成膜チャンバに導入すると共にＮＨ３ ガスの流量を１００ｓｃｃｍに保持し、チャンバ圧力を３Ｔｏｒｒに昇圧する。ＮＨ３ ガスの分圧は０．３Ｔｏｒｒである。また、ガス流量の安定化ステップの所要時間は１０秒である。
【００４５】
（４）成膜ステップに移行し、チャンバ圧力を３Ｔｏｒｒに保持しつつ１０ｓｃｃｍの流量でＷＦ６ ガスを成膜チャンバに導入して、ＣＶＤ−ＷＮ膜を成膜する。成膜ステップの所要時間は１５秒から３０秒である。
（５）チャンバ圧力、及びＮ２ ガスの流量を成膜ステップと同じ条件に保持しつつ、ＷＦ６ ガスの流量は０として、ＮＨ３ ガスの流量を１０００ｓｃｃｍに増加して、ＮＨ３ ガスの分圧を５Ｔｏｒｒに昇圧し、ＣＶＤ−ＷＮ膜にＮＨ３ アニールを施し、膜厚１００ÅのＷＮ膜を成膜する。ＮＨ３ アニール・ステップの所要時間は、３０秒である。
（６）次いで、パージ・ステップに移行し、Ｎ２ ガス以外のガスの導入を停止し、真空吸引してチャンバ圧力を０．１ｍＴｏｒｒに減圧する。パージ・ステップの所要時間は１０秒から３０秒である。
（７）次いで、Ｎ２ ガスの導入を停止し、続いて排気する。
【００４６】
実施形態例１から３の製造方法に従って、半導体装置４９、７９、８４と同じ構成の試料半導体装置を作製し、リーク電流を測定したところ、実験例１及び実験例５と同様にリーク電流が小さいことが確認できた。
【００４７】
【発明の効果】
本発明によれば、高融点金属含有ソースガスを導入して、高融点金属窒化膜を誘電体膜上にＣＶＤ法により成膜する際、高融点金属含有ソースガスを導入する前に、１．０Ｔｏｒｒ以下０．１Ｔｏｒｒ以上のＮＨ３ ガス分圧のＮＨ３ ガス雰囲気内で、誘電体膜が形成された基板を所定の加熱温度で加熱することにより、誘電体膜のリーク電流を小さくし、特性の良好な半導体装置を製造することができる。
【図面の簡単な説明】
【図１】図１（ａ）から（ｃ）は、それぞれ、実施形態例１の製造方法を適用して、半導体装置を製造する際の基板の断面図である。
【図２】図２（ｄ）と（ｅ）は、それぞれ、図１（ｃ）に続いて、実施形態例１の製造方法を適用して、半導体装置を製造する際の基板の断面図である。
【図３】実施形態例１でＣＶＤ−ＴｉＮ膜を成膜する際のチャンバ圧力及び導入ガスのスケジュールを示すフローチャートである。
【図４】図４（ａ）及び（ｂ）は、それぞれ、実施形態例２の製造方法を適用して、半導体装置を製造する際の基板の断面図である。
【図５】図５（ｃ）及び（ｄ）は、それぞれ、図４（ｂ）に続いて、実施形態例２の製造方法を適用して、半導体装置を製造する際の基板の断面図である。
【図６】実施形態例３の方法で製造した半導体装置の断面を示す模式図である。
【図７】実施形態例３でＣＶＤ−ＷＮ膜を成膜する際のチャンバ圧力及び導入ガスのスケジュールを示すフローチャートである。
【図８】図８（ａ）から（ｃ）は、それぞれ、従来の方法に従って、Ｔａ２ Ｏ５ 膜を容量絶縁膜とする容量素子を作製する際の基本的工程毎の基板断面を示す模式図である。
【図９】従来の方法に従ってＣＶＤ−ＴｉＮ膜を成膜する際のガスの導入スケジュールを示すグラフである。
【図１０】従来の方法に従ってＣＶＤ−ＴｉＮ膜を成膜する際のガスの別の導入スケジュールを示すグラフである。
【図１１】従来の方法に従ってＣＶＤ−ＴｉＮ膜を成膜する際のガスの更に別の導入スケジュールを示すグラフである。
【図１２】実験例での試料ウェルの断面構成を示し、かつ実験方法を示す模式図である。
【符号の説明】
１ シリコン基板
２ 絶縁膜
３ 下部電極
４ 容量絶縁膜
５ ＣＶＤ−ＴｉＮ膜
６ ポリシリコン膜
７ プレート電極
１０ ｐ型シリコン基板
１２ フィールド絶縁膜
１４ ソース／ドレイン領域
１５ 熱酸化ＳｉＯ２ 膜
１６ ポリシリコン層
１８ Ｓｉ３ Ｎ４ 膜
２０ ゲート電極（ワード線）
２２ サイドウォール
２４ ＳｉＯ２ 膜
２６ コンタクトプラグ
２８ ＢＰＳＧ膜
３０ 接続孔
３２ ポリシリコン層／下部電極
３４ Ｔａ２ Ｏ５ 膜
３６ ＴｉＮ膜
３８ ＤＯＰＯＳ膜
４０ 容量素子
４２ ＢＰＳＧ膜
４４ 接続孔
４６ Ｗプラグ
４８ ビット線
４９ 半導体装置
５０ ｐ型シリコン基板
５２ フィールド絶縁膜
５４ ソース／ドレイン領域
５５ 熱酸化ＳｉＯ２ 膜
５６ ポリシリコン層
６０ ゲート形成領域
６２ サイドウォール
６４ ＳｉＯ２ 膜
６６ Ｔａ２ Ｏ５ 膜
６８ ＴｉＮ膜
７０ ＤＯＰＯＳ膜
７２ ゲート電極
７４ ＢＰＳＧ膜
７６ Ｗプラグ
７８ Ｗ配線
７９ 半導体装置
８０ ＷＮ膜
８２ Ｗ膜
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、更に詳細には、半導体装置の一部として、金属酸化物からなる誘電体膜と、誘電体膜上に成膜されたＣＶＤ−高融点金属窒化膜との積層構造を形成する際、誘電体膜のリーク電流が小さくなるようにＣＶＤ−高融点金属窒化膜を成膜するようにした、半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
最近の大容量ＤＲＡＭでは、メモリセルの高集積化に伴い容量素子の所要面積を小さくするために、メモリセル選択用ＭＯＳＦＥＴの上部に容量素子を配置するスタクッド・キャパシタ構造が採用されると共に微小化された容量素子の蓄積電荷量を増大させるために、容量素子の容量絶縁膜として高誘電体材料の酸化タンタル（Ｔａ２ Ｏ５ ）が使用されている。
容量素子の容量絶縁膜としてＴａ２ Ｏ５ 膜を採用する際には、通常、上部電極としてタングステン（Ｗ）等の高融点金属、ポリシリコン、リンドープト・ポリシリコンが使用され、ＣＶＤ法により成膜される。そして、上部電極層を形成する際に、例えばＳｉＨ４ 等の反応ガスがＴａ２ Ｏ５ 膜に侵入してＴａ２ Ｏ５ 膜の膜質を劣化させないように、Ｔａ２ Ｏ５ 膜上に保護膜としてＴｉＮ膜を成膜した後に、上部電極を形成している。
【０００３】
ここで、特開平９−２１９５０１号公報を参照して、Ｔａ２ Ｏ５ 膜を容量絶縁膜として有する容量素子を作製する従来の方法を説明する。図８（ａ）から（ｃ）は、従来の方法に従って容量素子を作製する際の基本的工程毎の基板断面を示す模式図である。
先ず、図８（ａ）に示すように、ＭＯＳＦＥＴが形成されているシリコン基板１上に絶縁膜２を成膜し、次いでＭＯＳＦＥＴの拡散領域を露出させるコンタクトホールを絶縁膜２に開口する。続いて、コンタクトホールを埋め込みつつ絶縁膜２上に厚さ１０００ｎｍ程度のポリシリコン膜からなる下部電極３を形成する。この下部電極３の表面をＨＳＧ化しても良い。
次いで、この下部電極３上にＴａ２ Ｏ５ 膜からなる容量絶縁膜４をＣＶＤ法などで厚さ１０ｎｍ程度成膜する。
【０００４】
次いで、図８（ｂ）に示すように、ＣＶＤ成膜装置を使って、Ｔａ２ Ｏ５ 膜４上に保護膜としてＣＶＤ−ＴｉＮ膜５を成膜する。
ＣＶＤ−ＴｉＮ膜５の成膜に次いで、図８（ｃ）に示すように、ポリシリコン膜６を成長させた後に、ＣＶＤ−ＴｉＮ膜５及びポリシリコン膜６をパターニングしてプレート電極７を形成する。
【０００５】
ここで、図９から図１１を参照して、ＣＶＤ−ＴｉＮ膜の成膜工程を更に詳しく説明する。図９から図１１は、それぞれ、ＣＶＤ−ＴｉＮ膜の成膜工程でのガスの導入スケジュールを示す。
ＣＶＤ−ＴｉＮ膜５の成膜工程は、基板加熱ステップ、成膜ステップ、及び還元ステップ、更に詳しくは、図９から図１１に示すように、昇温ステップと、保護膜形成ステップ、成膜ステップ、及び降温ステップとから構成されている。
【０００６】
図９に示すガス導入スケジュールでは、チャンバ内を所定の真空度に排気した後、基板を昇温させながら不活性ガスを導入し、基板温度がほぼ一定になったところで、チタン含有ソースガスを導入してこれを熱分解させることにより、Ｔａ２ Ｏ５ 膜５上にＴｉを主成分とする膜を形成する。
次いでチャンバ内に窒素含有還元性ガスを導入し、チタン含有ソースガスと反応させることにより、Ｔｉを主成分とする膜上にＴｉＮ膜を成膜する。ＣＶＤ−ＴｉＮ膜５は、Ｔｉを主成分とする膜とＴｉＮ膜との積層膜である。
【０００７】
チタン含有ソースガスは、図１０に示すように、基板の昇温時に不活性ガスとほぼ同時に導入するか、あるいは図１１に示すように、不活性ガスを導入した後、窒素含有還元性ガスを導入する直前に導入する。いずれの場合にも、窒素含有還元性ガスに先立ってチタン含有ソースガスを導入する。
従来の技術では、以上のガス導入スケジュールにより、チタン含有ソースガスの熱分解によってＴａ２ Ｏ５ 膜４上にＴｉを主成分とする膜が形成され、この膜がその後に導入される窒素含有還元性ガスとＴａ２ Ｏ５ 膜４との接触を防ぐので、Ｔａ２ Ｏ５ 膜の劣化が防止されるとしている。
【０００８】
通常、ＴｉＮ膜の成膜に際しては、チタン含有ソースガスとして、四塩化チタン（ＴｉＣｌ４ ）、テトラキス・ジエチル・アミノ・チタン（ＴＤＭＡＴ）、テトラキス・ジエチル・アミン（ＴＤＥＡＴ）等を使用し、窒素含有還元性ガスとして、アンモニア（ＮＨ３ ）、ＭＭＨ等のガスを使用し、不活性ガスとしはＨｅ、Ａｒ、Ｎ２ 等を使用する。
基板温度は４００℃〜７００℃、特に窒素含有還元性ガスとしてＮＨ３ を使用するときには４００℃〜５５０℃である。ＣＶＤ成膜装置の成膜チャンバ（以下、簡単に成膜チャンバと言う）内の圧力は、数ｔｏｒｒ〜２０ｔｏｒｒの範囲である。
成膜ステップに続いて、成膜チャンバのガスパージステップでは、ＴｉＣｌ４ ガス及びＮＨ３ ガス以外の不活性ガスを用いて、成膜チャンバの反応生成ガス及び未反応ガスをパージする。
【０００９】
【発明が解決しようとする課題】
しかし、上述した従来の方法で成膜したＣＶＤ−ＴｉＮ膜を保護膜とする容量素子では、予期したレベル以上にＴａ２ Ｏ５ 膜を流れるリーク電流が発生するために、静電容量を増加させることが難しいという問題があった。これでは、容量素子を微細化して高集積度の半導体装置を製造することは難しい。
上述の説明では、Ｔａ２ Ｏ５ 膜からなる容量絶縁膜上にＣＶＤ−ＴｉＮ膜を成膜する例を上げて、ＣＶＤ−ＴｉＮ膜のリーク電流の問題を説明しているが、こに限らず、例えばＴａ２ Ｏ５ 膜をゲート酸化膜とし、その上にゲート電極層としてＴｉＮ膜、及びポリシリコン層又はＷ層を順次成膜して積層膜を形成する際にも、ゲート酸化膜のリーク電流を減少させることが難しいという問題があった。これでは、トランジスタ特性の良好な半導体装置を製造することは難しい。
また、上述の説明では、、Ｔａ２ Ｏ５ 膜を誘電体膜の例とし、ＣＶＤ−ＴｉＮ膜をＣＶＤ−高融点金属窒化膜の例として説明しているが、他の金属酸化物からなる誘電体膜、或いは他のＣＶＤ−高融点金属窒化膜であっても、同じ問題を有する。
【００１０】
そこで、本発明の目的は、金属酸化物からなる誘電体膜と、誘電体膜上に成膜されたＣＶＤ−高融点金属窒化膜との積層構造を形成するに際し、リーク電流の小さい積層構造を形成するようにした、半導体装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】
本発明者は、従来の方法で容量素子を形成した際に容量絶縁膜のリーク電流が大きい原因を追求した過程で、従来のＣＶＤ−ＴｉＮ膜の成膜方法では、Ｔａ２ Ｏ５ 膜上にＣＶＤ−ＴｉＮ膜を成膜する際に、チタン含有ソースガスの導入後に、ＮＨ３ ガスを導入しているために、Ｔａ２ Ｏ５ 膜が劣化し、そのために、リーク電流が大きくなるのではないかと考え、次の実験を行った。
【００１２】
実験例１
図３に示す処理ステップ、チャンバ圧力、ガス種、及びガス流量でＣＶＤ−ＴｉＮ膜の成膜実験を行った。
（１）先ず、図１２に示すように、６インチのシリコン・ウエハ上に膜厚５０００ÅのＤＯＰＯＳ膜を下部電極として形成し、次いで膜厚１００ÅのＴａ２ Ｏ５ 膜を容量絶縁膜として成膜したウエハを試料とする。但し、試料ウエハは、Ｔａ２ Ｏ５ 膜の成膜後、ＴｉＮ膜の成膜まで、１カ月保管されていたものである。
試料ウエハをＣＶＤ成膜装置に送入し、成膜チャンバを０．１ｍＴｏｒｒになるように排気した。排気ステップの排気所要時間は、１０〜６０秒であった。
【００１３】
（２）次いで、基板加熱ステップに移行し、４００ｓｃｃｍの流量で成膜チャンバにＮＨ３ ガスを導入して、ＮＨ３ ガスの分圧（この時点では、チャンバ圧力と同じ）を０．３Ｔｏｒｒに保持し、６００℃になるようにウエハを加熱し、その温度に保持した。基板加熱ステップの所要時間は５０秒から７０秒であった。
（３）次いで、ガス流量の安定化ステップに移行した。ガス流量の安定化ステップでは、チャンバに導入するガスの流量の変動を収束させて流量を安定させ、ＣＶＤ−ＴｉＮ膜の成膜ステップに移行するまでの暫定期間である。
３０００ｓｃｃｍの流量でＮ２ ガスを成膜チャンバに導入すると共にＮＨ３ ガスの流量を１２０ｓｃｃｍに低下させ、チャンバ圧力を２０Ｔｏｒｒに昇圧した。この時点のＮＨ３ ガスの分圧は０．８Ｔｏｒｒであった。また、ガス流量の安定化ステップの所要時間は１０秒であった。
【００１４】
（４）成膜ステップに移行し、チャンバ圧力を２０Ｔｏｒｒに保持しつつ４０ｓｃｃｍの流量でＴｉＣｌ４ ガスを成膜チャンバに導入して、ＣＶＤ−Ｔｉ／ＴｉＮ膜を成膜した。成膜ステップの所要時間は１５秒から３０秒であった。
（５）チャンバ圧力、及びＮ２ ガスの流量を成膜ステップと同じ条件に保持しつつ、ＴｉＣｌ４ ガスの流量はゼロとし、ＮＨ３ ガスの流量を１０００ｓｃｃｍに増加して、ＮＨ３ ガスの分圧を５Ｔｏｒｒに昇圧し、ＣＶＤ−ＴｉＮ膜にＮＨ３ アニールを施し、膜厚１００ÅのＴｉＮ膜を成膜した。ＮＨ３ アニール・ステップの所要時間は、３０秒であった。
【００１５】
（６）次いで、パージ・ステップに移行し、Ｎ２ ガス以外のガスの導入を停止し、真空吸引してチャンバ圧力を０．１ｍＴｏｒｒに減圧した。パージ・ステップの所要時間は１０秒から３０秒であった。
（７）次いで、Ｎ２ ガスの導入を停止し、続いて排気する。
（８）次いで、ＷＳｉ膜の成膜工程に移行し、１１００ÅのＷＳｉ膜を上部電極としてＴｉＮ膜上に成膜し、図１２に示す容量素子を備えた試料ウエハを作製した。
（９）続いて、図１２に示すようにして、得た試料ウエハのＷＳｉとＤＯＰＯＳ膜との間に１．２Ｖの電圧を印加し、ウエハ面内の６９点で電流計により電流値を測定してリーク電流とし、また、容量値を測定した。
【００１６】
そして、リーク電流の測定結果を、面内分布最小値、面内分布５０％の値、及び面内分布最大値で表示して、表１に示した。また、面内分布５０％の容量値をＴＯＸで表１に表示した。ＴＯＸが小さいほど、容量値が大きい。
ＴＯＸは、
εｒ ：ＳｉＯ２ 膜に比誘電率、３．８２
Ｓ ：電極面積
Ｑ ：容量値
【表１】
実験例２から４
基板加熱ステップのＮＨ３ ガスの分圧を１Ｔｏｒｒ、５Ｔｏｒｒ及び２０Ｔｏｒｒにしたことを除いて、実験例１と同様にして、容量素子を作製し、同様にしてリーク電流及び容量値を測定した。
測定結果は、表１に示す通りである。
【００１８】
実験例５及び従来例
実験例５は、Ｔａ２ Ｏ５ 膜を成膜した後、経過時間が１日ないし２日のウエハ上に、実験例１と同様にして、ＴｉＮ膜を成膜し、容量素子を作製した例である。
また、実験例６は、実験例５で使用したウエハと同じ条件のウエハに、特開平９−２１９５０１号公報に記載の成膜方法及び成膜条件に従ってＴｉＮ膜を成膜したことを除いて、実験例１と同様に容量素子を作製した例であって、いわゆる従来例に相当する。
実験例５及び実験例６とも、実験例１と同様にしてリーク電流及び容量値を測定し、その測定結果を表２に示した。
【表２】
実験例１の面内分布の５０％の値のリーク電流及びＴＯＸの測定値を１とし、表１を整理したものが、表３である。また、実験例５の面内分布の５０％の値のリーク電流及びＴＯＸの測定値を１とし、表２を整理したものが、表４である。
【表３】
表３から判る通り、実験例３及び実験例４は、実験例１及び２に比べて、リーク電流が著しく増大し、容量値が低下する。即ち、ＮＨ３ ガスの分圧が１Ｔｏｒｒを越えると、リーク電流が著しく増大し、容量値が低下する。従って、リーク電流の小さい容量素子を作製しようとすると、１ＴｏｒｒがＮＨ３ ガスの分圧の臨界値であると解釈できる。
また、表４から判る通り、従来例は、ＮＨ３ ガスの分圧が１Ｔｏｒｒ以下の実験例１及び実験例２に比べて、容量値は同じであるものの、リーク電流が著しく高い。
更には、実験により、ＣＶＤ−ＴｉＮ膜の膜厚は、８０Åから１２０Åの範囲、特に１００Å位がリーク電流を抑制する上で最適であることを確認した。
また、ＣＶＤ−ＴｉＮ膜に限らず、高融点金属窒化膜のＣＶＤ法による成膜についても、基板加熱中のＮＨ３ ガスの分圧に関し、ＣＶＤ−ＴｉＮ膜と同じ条件が適用できることを実験で確認した。
【００２１】
上記目的を達成するために、上述の知見に基づいて、本発明に係る半導体装置の製造方法は、金属酸化物からなる誘電体膜と、誘電体膜上に成膜されたＣＶＤ−高融点金属窒化膜との積層構造を備えた半導体装置の製造方法であって、高融点金属含有ソースガスを導入して、高融点金属窒化膜を誘電体膜上にＣＶＤ法により成膜する際、
高融点金属含有ソースガスを導入する前に、ＮＨ 3 ガスのみ、又は、ＮＨ 3 ガス及び不活性ガスのみからなる雰囲気で、且つ１．０Torr以下０．１Torr以上のＮＨ3 ガス分圧のＮＨ3 ガス雰囲気内で、誘電体膜が形成された基板を所定の加熱温度で加熱することを特徴としている。
【００２２】
本発明で、金属酸化物からなる誘電体膜は、誘電体膜上に高融点金属窒化膜をＣＶＤ法により成膜する際に、損傷を受けるような誘電体膜である限り、制約はなく、例えば酸化タンタル（Ｔａ２ Ｏ５ ）膜である。
【００２３】
本発明方法では、ＮＨ3 ガス雰囲気を生成するためのＮＨ3 ガスは、高融点金属含有ソースガスを導入する前である限り、基板の加熱と同時に導入しても良く、また、不活性ガスを導入する際の流量安定化のステップで導入しても良い。
即ち、高融点金属含有ソースガスを導入する前に、基板を所定の加熱温度で加熱する基板加熱ステップと、基板温度を保持しつつ酸化タンタルに対する非反応性ガスを導入して、流量を安定化させる流量安定化ステップとを備え、
ＮＨ3 ガスを基板加熱ステップ又は流量安定化ステップで導入する。
好適には、流量安定化ステップに続いて、
高融点金属含有ソースガスを導入して、ＣＶＤ−高融点金属窒化膜を成膜するステップと、
ＣＶＤ−高融点金属窒化膜の成膜ステップの後半では、ＮＨ 3 ガスの分圧を高くして、ＮＨ 3 ガスによる熱処理を施すステップと
を有する。
また、酸化タンタルに対する非反応性ガスとして、アルゴンガスを含む希ガス、窒素ガス、水素ガス及びそれらの混合ガスのいずれかのガスを導入する。
【００２４】
本発明に係る別の半導体装置の製造方法は、金属酸化物からなる誘電体膜と、誘電体膜上に成膜されたＣＶＤ−高融点金属窒化膜との積層構造を備えた半導体装置の製造方法であって、高融点金属含有ソースガスを導入して、高融点金属窒化膜を誘電体膜上にＣＶＤ法により成膜する際、
高融点金属含有ソースガスを導入する前に、
基板を所定の加熱温度で加熱する基板加熱ステップと、
基板温度を保持しつつ不活性ガスを導入して、流量を安定化させる流量安定化ステップとを備え、更に
流量安定化ステップに続いて、高融点金属含有ソースガスを導入して、ＣＶＤ−高融点金属窒化膜を成膜するステップと、
ＣＶＤ−高融点金属窒化膜の成膜ステップの後半では、ＮＨ3 ガスの分圧を高くして、ＮＨ3 ガスによる熱処理を施すステップとを有し、
基板加熱ステップ又は流量安定化ステップでＮＨ 3 ガスを導入して、１．０ Torr 以下０．１ Torr 以上のＮＨ 3 ガス分圧のＮＨ 3 ガス雰囲気内で、誘電体膜が形成された基板を所定の加熱温度で加熱することを特徴としている。
本発明の好適な実施態様では、誘電体膜が酸化タンタル膜であり、不活性ガスが酸化タンタルに対する非反応性ガスである。また、酸化タンタルに対する非反応性ガスとして、アルゴンガスを含む希ガス、窒素ガス、水素ガス及びそれらの混合ガスのいずれかのガスを導入する。
【００２５】
本発明方法は、ＣＶＤ−高融点金属窒化膜の成膜に制約なく適用でき、例えば高融点金属窒化膜としてＣＶＤ−ＴｉＮ膜の成膜に好適である。その際には、高融点金属含有ソースガスとして、四塩化チタン（ＴｉＣｌ4 ）、テトラキス・ジエチル・アミノ・チタン・（ＴＤＭＡＴ）及びテトラキス・ジエチル・アミン（ＴＤＥＡＴ）の少なくとも一種類のガスを導入する。
また、ＣＶＤ−ＷＮ膜の成膜にも好適であって、その際には、高融点金属含有ソースガスとして、ＷＦ6 ガスを導入する。
本発明の好適な実施態様では、基板の加熱温度は、４００℃以上７００℃以下の温度である。
【００２６】
本発明方法は、誘電体膜上にＣＶＤ−高融点金属窒化膜を有する積層構造を備えている限り、半導体装置の構成に制約なく適用できるが、好適には、例えば容量素子を備え、容量素子の容量絶縁膜が誘電体膜であり、容量絶縁膜と容量素子の上部電極との間に介在する容量絶縁膜の保護膜がＣＶＤ−高融点金属窒化膜である半導体装置であり、また、ＭＯＳＦＥＴを備え、ＭＯＳＦＥＴのゲート絶縁膜が誘電体膜であり、積層ゲート電極層の最下層がＣＶＤ−高融点金属窒化膜である半導体装置等である。
【００２７】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例１
本実施形態例は、ＮＭＯＳと容量素子を備えたＤＲＡＭのメモリセルの製造に、本発明に係る半導体装置の製造方法を適用した実施形態の一の例であって、図１（ａ）から（ｃ）、及び図２（ｄ）と（ｅ）は、それぞれ、本実施形態例の製造方法を適用して、半導体装置を製造する際の基板の断面図である。
本実施形態例の製造方法では、先ず、図１（ａ）に示すように、ｐ型シリコン基板１０にフィールド絶縁膜１２を形成してフィールド領域を区画し、ｎ型不純物をイオン注入して、ソース／ドレイン領域１４Ａ、Ｂを形成する。次いで、ゲート酸化膜として熱酸化ＳｉＯ２ 膜１５を成膜し、ＣＶＤ法によりポリシリコン層１６及びＳｉ３ Ｎ４ 膜１８を成膜し、パターニングして、ゲート電極（ワード線）２０を形成する。
【００２８】
次いで、図１（ｂ）に示すように、ゲート電極２０上にＳｉ３ Ｎ４ 膜をＣＶＤ法により成膜し、エッチバックして、Ｓｉ３ Ｎ４ 膜からなるサイドウォール２２を形成する。
続いて、基板全面にＣＶＤ法によりＳｉＯ２ 膜２４を成膜し、更に、ＳｉＯ２ 膜２４を貫通してソース／ドレイン領域Ａ、Ｂの一方を露出させるコンタクトホールを開口する。次いで、基板全面にＣＶＤ法によりポリシリコン層を成膜し、エッチバックしてコンタクトホールを埋め込んだコンタクトプラグ２６Ａ、Ｂを形成する。
【００２９】
次に、基板全面にＢＰＳＧ膜２８をＣＶＤ法により成膜し、更にＢＰＳＧ膜２８を貫通して、コンタクトプラグ２６Ａの上端面を露出させる接続孔３０を開口する。続いて、下記の成膜条件で、膜厚７０００Åのポリシリコン層３２を基板全面にＣＶＤ法により成膜し、パターニングして容量素子の下部電極３２を形成する。尚、下部電極３２には、ＨＳＧ化を施しても良い。
成膜条件
基板温度：５５０℃
圧力 ：２Ｔｏｒｒ
ガス流量：ＳｉＨ４ ／１６００ｓｃｃｍ、ＰＨ３ ／６０ｓｃｃｍ
【００３０】
次いで、図２（ｄ）に示すように、下部電極３２上に以下の条件で２０Å〜２００Åの膜厚、例えば膜厚１００ÅのＴａ２ Ｏ５ 膜３４をＣＶＤ法により成膜する。
成膜条件
基板温度：４５０℃
圧力 ：０．５Ｔｏｒｒ
ガス流量：Ｔａ２ Ｏ５ ガス／０．１ｍｌ／分、Ｏ２ ガス／２ＳＬＭ
【００３１】
次に、前述の実験例１と同じ条件及び同じ導入ガスのスケジュールでＣＶＤ法によりＴｉＮ膜３６を成膜する。即ち、図３のフローチャートに従って、
（１）基板をＣＶＤ成膜装置に送入し、成膜チャンバを０．１ｍＴｏｒｒになるように排気する。排気ステップの排気所要時間は、１０〜６０秒である。
（２）次いで、基板加熱ステップに移行し、４００ｓｃｃｍの流量で成膜チャンバにＮＨ３ ガスを導入して、ＮＨ３ ガスの分圧（この時点では、チャンバ圧力と同じ）を０．３Ｔｏｒｒに保持し、６００℃になるように基板を加熱し、その温度に保持する。基板加熱ステップの所要時間は５０秒から７０秒である。
尚、本実施形態例では、基板加熱ステップでＮＨ３ ガスを導入しているが、必ずしもこれに限らず、成膜ステップの前であれば良く、流量安定化ステップでＮＨ３ ガスを導入してもよい。
【００３２】
（３）次いで、ガス流量の安定化ステップに移行する。ガス流量の安定化ステップでは、チャンバに導入するガスの流量の変動を収束させて流量を安定させ、ＣＶＤ−ＴｉＮ膜の成膜に移行するまでの暫定期間である。３０００ｓｃｃｍの流量でＮ２ ガスを成膜チャンバに導入すると共にＮＨ３ ガスの流量を１２０ｓｃｃｍに低下させ、チャンバ圧力を２０Ｔｏｒｒに昇圧する。ＮＨ３ ガスの分圧は０．８Ｔｏｒｒである。また、ガス流量の安定化ステップの所要時間は１０秒である。
【００３３】
（４）成膜ステップに移行し、チャンバ圧力を２０Ｔｏｒｒに保持しつつ４０ｓｃｃｍの流量でＴｉＣｌ４ ガスを成膜チャンバに導入して、ＣＶＤ−ＴｉＮ膜を成膜する。成膜ステップの所要時間は１５秒から３０秒である。
（５）チャンバ圧力、及びＮ２ ガスの流量を成膜ステップと同じ条件に保持しつつ、ＴｉＣｌ４ ガスの流量は０として、ＮＨ３ ガスの流量を１０００ｓｃｃｍに増加して、ＮＨ３ ガスの分圧を５Ｔｏｒｒに昇圧し、ＣＶＤ−ＴｉＮ膜にＮＨ３ アニールを施し、膜厚１００ÅのＴｉＮ膜を成膜する。ＮＨ３ アニール・ステップの所要時間は、３０秒である。
（６）次いで、パージ・ステップに移行し、Ｎ２ ガス以外のガスの導入を停止し、真空吸引してチャンバ圧力を０．１ｍＴｏｒｒに減圧する。パージ・ステップの所要時間は１０秒から３０秒である。
（７）次いで、Ｎ２ ガスの導入を停止し、続いて排気する。
【００３４】
次いで、ＴｉＮ膜３６上に、ＣＶＤ法により次の成膜条件で膜厚１８００ÅのＤＯＰＯＳ（リンドープト・ポリシリコン）膜３８を成膜する。
基板温度：５５０℃
圧力 ：２Ｔｏｒｒ
ガス流量：ＳｉＨ４ ／１６００ｓｃｃｍ、ＰＨ３ ／６０ｓｃｃｍ
以上の工程を経て、図２（ｄ）に示す層構造の基板を得ることができる。
【００３５】
次いで、図２（ｅ）に示すように、Ｔａ２ Ｏ５ 膜３４、ＴｉＮ膜３６及びＤＯＰＯＳ膜３８をパターニングして容量素子４０を形成する。次いで、基板全面にＢＰＳＧ膜４２をＣＶＤ法により成膜し、平坦化する。ＢＰＳＧ膜４２に代えて、ＰＳＧ膜、ＢＳＧ膜、又はＳｉＯ２ 膜でも良い。平坦化は、リフロー、エッチバック、又はＣＭＰ法のいずれかの方法により行う。
次いで、ＢＰＳＧ膜４２を貫通して、コンタクトプラグ２６Ｂの上端面を露出させる接続孔４４を開口する。更に基板全面にタングステン（Ｗ）膜をＣＶＤ法により成膜し、エッチバック又はＣＭＰ法でＢＰＳＧ膜４２上のＷ膜を除去して接続孔４４を埋め込んだＷプラグ４６を形成する。
【００３６】
続いて、ＣＶＤ−Ｗ膜又はＡｌ膜、Ａｕ膜を基板全面に堆積して、ビット線４８を形成し、必要に応じてその上にパッシベーション膜（図示せず）を成膜する。これにより、図２（ｅ）に示す、容量素子とＮＭＯＳとを備えた半導体装置４９を作製することができる。
【００３７】
実施形態例２
本実施形態例は、Ｔａ２ Ｏ５ 膜からなるゲート絶縁膜と、ＴｉＮ膜及びＤＯＰＯＳ膜の積層膜からなるゲート電極とを有するＮＭＯＳを備えた備えた半導体装置の製造に、本発明に係る半導体装置の製造方法を適用した実施形態の一の例である。図４（ａ）及び（ｂ）と図５（ｃ）及び（ｄ）は、それぞれ、本実施形態例の製造方法を適用して、上述の半導体装置を製造する際の基板の断面図である。
本実施形態例の製造方法では、先ず、実施形態例１と同様にして、図４（ａ）に示すように、ｐ型シリコン基板５０にフィールド絶縁膜５２を形成してフィールド領域を区画し、ｎ型不純物をイオン注入して、ソース／ドレイン領域５４Ａ、Ｂを形成する。ｐ型シリコン基板５０は、シリコン基板中に設けられたｐ型ウェルでも良い。
【００３８】
次いで、ゲート酸化膜として熱酸化ＳｉＯ２ 膜５５を成膜し、ＣＶＤ法によりポリシリコン層５６を成膜し、パターニングして、ゲート電極（ワード線）形成領域６０を形成する。
ポリシリコン層５６は、ゲート長を規定するためのダミーであって、後述するように、熱酸化ＳｉＯ２ 膜５５及びポリシリコン層５６を除去して、ワード線とは別構成のゲート電極を形成する。
次いで、ゲート形成領域６０上にＳｉ３ Ｎ４ 膜をＣＶＤ法により成膜し、エッチバックして、Ｓｉ３ Ｎ４ 膜からなるサイドウォール６２を形成し、更に基板全面にＣＶＤ法によりＳｉＯ２ 膜６４を成膜する。
続いて、ポリシリコン層５６が露出するようにＳｉＯ２ 膜６４をエッチバックして、図４（ａ）に示す基板を得る。
【００３９】
次に、図４（ｂ）に示すように、ウェットエッチング法により、熱酸化ＳｉＯ２ 膜５５及びポリシリコン層５６を除去して、ゲート形成領域６０を開口する。
【００４０】
次いで、図５（ｃ）に示すように、実施形態例１と同様にして、Ｔａ２ Ｏ５ 膜６６及びＴｉＮ膜６８を成膜する。続いて、ＴｉＮ膜６８上にＤＯＰＯＳ膜７０を成膜する。尚、ＤＯＰＯＳ膜７０に代えて、Ｗ−ＣＶＤ膜、ポリサイド膜でも良い。
【００４１】
次いで、図５（ｄ）に示すように、ＤＯＰＯＳ膜７０、ＴｉＮ膜６８、及びＴａ２ Ｏ５ 膜６６をエッチングして、ゲート電極７２を形成する。ＤＯＰＯＳ膜７０上にＢＰＳＧ膜７４を成膜し、続いてＢＰＳＧ膜７４を貫通してソース／ドレイン領域５４Ａ、Ｂをそれぞれ露出させるコンタクトホールを開口し、次いで実施形態例１と同様にＷプラグ７６及びＷ配線７８を形成する。
これにより、図５（ｄ）に示すように、ゲート絶縁膜としてＴａ２ Ｏ５ 膜６６を、ゲート電極としてＴｉＮ膜６８とＤＯＰＯＳ膜７０との積層膜を備えたＮＭＯＳを有する半導体装置７９を得ることができる。
尚、ＢＰＳＧ膜７４に代えて、ＰＳＧ膜、ＢＳＧ膜、又はＳｉＯ２ 膜でも良い。配線７４は、Ｗに代えてＡｌやＡｕでも良い。
【００４２】
実施形態例３
本実施形態例は、本発明に係る半導体装置の製造方法の実施形態の更に別の例であって、図６は本実施形態例の方法で製造した半導体装置の断面を示す模式図である。図７は、本実施形態例でＣＶＤ−ＷＮ膜を成膜する際のチャンバ圧力及び導入ガスのスケジュールを示すフローチャートである。
実施形態例１の製造方法では、ＴｉＮ膜３６に代えてＷＮ膜８０、及び、ＤＯＰＯＳ膜３８に代えてＷ膜８２を成膜することを除いて、実施形態例１と同様にして、半導体装置を製造する。これにより、容量絶縁膜としてＴａ２ Ｏ５ 膜３４を有する容量素子と、ＮＭＯＳとを備えた半導体装置８４を製造することができる。
【００４３】
尚、ＷＮ膜８０を成膜する際には、図７に示すフローチャートに従って、ＣＶＤ法により成膜する。
（１）基板をＣＶＤ成膜装置に送入し、成膜チャンバを０．１ｍＴｏｒｒになるように排気する。排気ステップの排気所要時間は、１０〜６０秒である。
（２）次いで、基板加熱ステップに移行し、１００ｓｃｃｍの流量で成膜チャンバにＮＨ３ ガスを導入して、ＮＨ３ ガスの分圧（この時点では、チャンバ圧力と同じ）を０．３Ｔｏｒｒに保持し、４００℃から５００℃、例えば４５０℃になるように基板を加熱し、その温度に保持する。基板加熱ステップの所要時間は５０秒から７０秒である。
尚、本実施形態例では、基板加熱ステップでＮＨ３ ガスを導入しているが、必ずしもこれに限らず、成膜ステップの前であれば良く、流量安定化ステップでＮＨ３ ガスを導入してもよい。
【００４４】
（３）次いで、ガス流量の安定化ステップに移行する。ガス流量の安定化ステップでは、チャンバに導入するガスの流量の変動を収束させて流量を安定させ、ＣＶＤ−ＷＮ膜の成膜に移行するまでの暫定期間である。１０００ｓｃｃｍの流量でＮ２ ガスを成膜チャンバに導入すると共にＮＨ３ ガスの流量を１００ｓｃｃｍに保持し、チャンバ圧力を３Ｔｏｒｒに昇圧する。ＮＨ３ ガスの分圧は０．３Ｔｏｒｒである。また、ガス流量の安定化ステップの所要時間は１０秒である。
【００４５】
（４）成膜ステップに移行し、チャンバ圧力を３Ｔｏｒｒに保持しつつ１０ｓｃｃｍの流量でＷＦ６ ガスを成膜チャンバに導入して、ＣＶＤ−ＷＮ膜を成膜する。成膜ステップの所要時間は１５秒から３０秒である。
（５）チャンバ圧力、及びＮ２ ガスの流量を成膜ステップと同じ条件に保持しつつ、ＷＦ６ ガスの流量は０として、ＮＨ３ ガスの流量を１０００ｓｃｃｍに増加して、ＮＨ３ ガスの分圧を５Ｔｏｒｒに昇圧し、ＣＶＤ−ＷＮ膜にＮＨ３ アニールを施し、膜厚１００ÅのＷＮ膜を成膜する。ＮＨ３ アニール・ステップの所要時間は、３０秒である。
（６）次いで、パージ・ステップに移行し、Ｎ２ ガス以外のガスの導入を停止し、真空吸引してチャンバ圧力を０．１ｍＴｏｒｒに減圧する。パージ・ステップの所要時間は１０秒から３０秒である。
（７）次いで、Ｎ２ ガスの導入を停止し、続いて排気する。
【００４６】
実施形態例１から３の製造方法に従って、半導体装置４９、７９、８４と同じ構成の試料半導体装置を作製し、リーク電流を測定したところ、実験例１及び実験例５と同様にリーク電流が小さいことが確認できた。
【００４７】
【発明の効果】
本発明によれば、高融点金属含有ソースガスを導入して、高融点金属窒化膜を誘電体膜上にＣＶＤ法により成膜する際、高融点金属含有ソースガスを導入する前に、１．０Ｔｏｒｒ以下０．１Ｔｏｒｒ以上のＮＨ３ ガス分圧のＮＨ３ ガス雰囲気内で、誘電体膜が形成された基板を所定の加熱温度で加熱することにより、誘電体膜のリーク電流を小さくし、特性の良好な半導体装置を製造することができる。
【図面の簡単な説明】
【図１】図１（ａ）から（ｃ）は、それぞれ、実施形態例１の製造方法を適用して、半導体装置を製造する際の基板の断面図である。
【図２】図２（ｄ）と（ｅ）は、それぞれ、図１（ｃ）に続いて、実施形態例１の製造方法を適用して、半導体装置を製造する際の基板の断面図である。
【図３】実施形態例１でＣＶＤ−ＴｉＮ膜を成膜する際のチャンバ圧力及び導入ガスのスケジュールを示すフローチャートである。
【図４】図４（ａ）及び（ｂ）は、それぞれ、実施形態例２の製造方法を適用して、半導体装置を製造する際の基板の断面図である。
【図５】図５（ｃ）及び（ｄ）は、それぞれ、図４（ｂ）に続いて、実施形態例２の製造方法を適用して、半導体装置を製造する際の基板の断面図である。
【図６】実施形態例３の方法で製造した半導体装置の断面を示す模式図である。
【図７】実施形態例３でＣＶＤ−ＷＮ膜を成膜する際のチャンバ圧力及び導入ガスのスケジュールを示すフローチャートである。
【図８】図８（ａ）から（ｃ）は、それぞれ、従来の方法に従って、Ｔａ２ Ｏ５ 膜を容量絶縁膜とする容量素子を作製する際の基本的工程毎の基板断面を示す模式図である。
【図９】従来の方法に従ってＣＶＤ−ＴｉＮ膜を成膜する際のガスの導入スケジュールを示すグラフである。
【図１０】従来の方法に従ってＣＶＤ−ＴｉＮ膜を成膜する際のガスの別の導入スケジュールを示すグラフである。
【図１１】従来の方法に従ってＣＶＤ−ＴｉＮ膜を成膜する際のガスの更に別の導入スケジュールを示すグラフである。
【図１２】実験例での試料ウェルの断面構成を示し、かつ実験方法を示す模式図である。
【符号の説明】
１ シリコン基板
２ 絶縁膜
３ 下部電極
４ 容量絶縁膜
５ ＣＶＤ−ＴｉＮ膜
６ ポリシリコン膜
７ プレート電極
１０ ｐ型シリコン基板
１２ フィールド絶縁膜
１４ ソース／ドレイン領域
１５ 熱酸化ＳｉＯ２ 膜
１６ ポリシリコン層
１８ Ｓｉ３ Ｎ４ 膜
２０ ゲート電極（ワード線）
２２ サイドウォール
２４ ＳｉＯ２ 膜
２６ コンタクトプラグ
２８ ＢＰＳＧ膜
３０ 接続孔
３２ ポリシリコン層／下部電極
３４ Ｔａ２ Ｏ５ 膜
３６ ＴｉＮ膜
３８ ＤＯＰＯＳ膜
４０ 容量素子
４２ ＢＰＳＧ膜
４４ 接続孔
４６ Ｗプラグ
４８ ビット線
４９ 半導体装置
５０ ｐ型シリコン基板
５２ フィールド絶縁膜
５４ ソース／ドレイン領域
５５ 熱酸化ＳｉＯ２ 膜
５６ ポリシリコン層
６０ ゲート形成領域
６２ サイドウォール
６４ ＳｉＯ２ 膜
６６ Ｔａ２ Ｏ５ 膜
６８ ＴｉＮ膜
７０ ＤＯＰＯＳ膜
７２ ゲート電極
７４ ＢＰＳＧ膜
７６ Ｗプラグ
７８ Ｗ配線
７９ 半導体装置
８０ ＷＮ膜
８２ Ｗ膜
Claims (12)
- 金属酸化物からなる誘電体膜と、誘電体膜上に成膜されたＣＶＤ−高融点金属窒化膜との積層構造を備えた半導体装置の製造方法であって、高融点金属含有ソースガスを導入して、高融点金属窒化膜を誘電体膜上にＣＶＤ法により成膜する際、
高融点金属含有ソースガスを導入する前に、ＮＨ 3 ガスのみ、又は、ＮＨ 3 ガス及び不活性ガスのみからなる雰囲気で、且つ１．０Torr以下０．１Torr以上のＮＨ3ガス分圧の雰囲気内で、誘電体膜が形成された基板を所定の加熱温度で加熱することを特徴とする半導体装置の製造方法。 - 誘電体膜が、酸化タンタル（Ｔａ2 Ｏ5 ）膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 高融点金属含有ソースガスを導入する前に、
基板を所定の加熱温度で加熱する基板加熱ステップと、
基板温度を保持しつつ酸化タンタルに対する非反応性ガスを導入して、流量を安定化させる流量安定化ステップと
を備え、前記基板加熱ステップ又は前記流量安定化ステップでＮＨ3 ガスを導入することを特徴とする請求項２に記載の半導体装置の製造方法。 - 流量安定化ステップに続いて、
高融点金属含有ソースガスを導入して、ＣＶＤ−高融点金属窒化膜を成膜するステップと、
ＣＶＤ−高融点金属窒化膜の成膜ステップの後半では、ＮＨ3 ガスの分圧を高くして、ＮＨ3 ガスによる熱処理を施すステップと
を有することを特徴とする請求項３に記載の半導体装置の製造方法。 - 金属酸化物からなる誘電体膜と、誘電体膜上に成膜されたＣＶＤ−高融点金属窒化膜との積層構造を備えた半導体装置の製造方法であって、高融点金属含有ソースガスを導入して、高融点金属窒化膜を誘電体膜上にＣＶＤ法により成膜する際、
高融点金属含有ソースガスを導入する前に、
基板を所定の加熱温度で加熱する基板加熱ステップと、
基板温度を保持しつつ不活性ガスを導入して、流量を安定化させる流量安定化ステップとを備え、更に
流量安定化ステップに続いて、高融点金属含有ソースガスを導入して、ＣＶＤ−高融点金属窒化膜を成膜するステップと、
ＣＶＤ−高融点金属窒化膜の成膜ステップの後半では、ＮＨ3 ガスの分圧を高くして、ＮＨ3 ガスによる熱処理を施すステップとを有し、
基板加熱ステップ又は流量安定化ステップでＮＨ 3 ガスを導入して、１．０ Torr 以下０．１ Torr 以上のＮＨ 3 ガス分圧のＮＨ 3 ガス雰囲気内で、誘電体膜が形成された基板を所定の加熱温度で加熱することを特徴とする半導体装置の製造方法。 - 誘電体膜が酸化タンタル膜であり、不活性ガスが酸化タンタルに対する非反応性ガスである請求項５に記載の半導体装置の製造方法。
- 酸化タンタルに対する非反応性ガスとして、アルゴンガスを含む希ガス、窒素ガス、水素ガス及びそれらの混合ガスのいずれかのガスを導入することを特徴とする請求項３又は６に記載の半導体装置の製造方法。
- 高融点金属窒化膜がＴｉＮ膜であって、高融点金属含有ソースガスとして、四塩化チタン（ＴｉＣｌ4 ）、テトラキス・ジエチル・アミノ・チタン・（ＴＤＭＡＴ）及びテトラキス・ジエチル・アミン（ＴＤＥＡＴ）の少なくとも一種類のガスを導入することを特徴とする請求項１から７のいずれか１項に記載の半導体装置の製造方法。
- 高融点金属窒化膜がＷＮ膜であって、高融点金属含有ソースガスとして、ＷＦ6 ガスを導入することを特徴とする請求項１から７のいずれか１項に記載の半導体装置の製造方法。
- 基板の加熱温度は、４００℃以上７００℃以下の温度であることを特徴とする請求項１から９のいずれか１項に記載の半導体装置の製造方法。
- 半導体装置が容量素子を備え、誘電体膜が容量素子の容量絶縁膜であり、ＣＶＤ−高融点金属窒化膜が、容量絶縁膜と容量素子の上部電極との間に介在する容量絶縁膜の保護膜であることを特徴とする請求項１から１０のうちのいずれか１項に記載の半導体装置の製造方法。
- 半導体装置がＭＯＳＦＥＴを備え、誘電体膜がＭＯＳＦＥＴのゲート絶縁膜、ＣＶＤ−高融点金属窒化膜がゲート絶縁膜上に形成されている積層ゲート電極層の最下層であることを特徴とする請求項１から１０のうちのいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05518599A JP3563288B2 (ja) | 1999-03-03 | 1999-03-03 | 半導体装置の製造方法 |
| KR1019990053274A KR100347400B1 (ko) | 1998-11-27 | 1999-11-27 | 반도체 장치의 제조 방법 |
| US09/450,351 US20020006739A1 (en) | 1998-11-27 | 1999-11-29 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05518599A JP3563288B2 (ja) | 1999-03-03 | 1999-03-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252443A JP2000252443A (ja) | 2000-09-14 |
| JP3563288B2 true JP3563288B2 (ja) | 2004-09-08 |
Family
ID=12991666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05518599A Expired - Fee Related JP3563288B2 (ja) | 1998-11-27 | 1999-03-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563288B2 (ja) |
-
1999
- 1999-03-03 JP JP05518599A patent/JP3563288B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000252443A (ja) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247059B2 (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| US7029985B2 (en) | Method of forming MIS capacitor | |
| US6187631B1 (en) | Hemispherical grained silicon on conductive nitride | |
| US7382014B2 (en) | Semiconductor device with capacitor suppressing leak current | |
| US6872639B2 (en) | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers | |
| JP2006161163A (ja) | チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法 | |
| US6613669B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR19990062757A (ko) | 반도체장치 및 그 제조방법 | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| KR100347400B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3563288B2 (ja) | 半導体装置の製造方法 | |
| JPH11224938A (ja) | 半導体装置及びその製造方法 | |
| KR100406546B1 (ko) | 캐패시터의 제조 방법 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| KR100422596B1 (ko) | 캐패시터의 제조 방법 | |
| KR100706823B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| KR100414868B1 (ko) | 캐패시터의 제조 방법 | |
| JP2000150826A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000208436A (ja) | 半導体装置およびその製造方法 | |
| KR100359784B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100444303B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100722986B1 (ko) | 캐패시터의 제조 방법 | |
| JP2003124346A (ja) | 半導体装置の製造方法 | |
| KR20090056673A (ko) | 반도체 소자의 전극 형성방법 | |
| KR20010106713A (ko) | 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |