JP2006161163A - チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法 - Google Patents

チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法 Download PDF

Info

Publication number
JP2006161163A
JP2006161163A JP2005353746A JP2005353746A JP2006161163A JP 2006161163 A JP2006161163 A JP 2006161163A JP 2005353746 A JP2005353746 A JP 2005353746A JP 2005353746 A JP2005353746 A JP 2005353746A JP 2006161163 A JP2006161163 A JP 2006161163A
Authority
JP
Japan
Prior art keywords
titanium nitride
nitride film
metal
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005353746A
Other languages
English (en)
Inventor
Kyoung-Min Kim
京民 金
Toshun Kin
東俊 金
Byoung-Dong Kim
秉東 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006161163A publication Critical patent/JP2006161163A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法を提供する。
【解決手段】本発明のチタン窒化膜形成方法は、金属有機物をソースガスとして使用する金属有機化学的気相蒸着法でチタン窒化膜を蒸着した後、高温で急速熱処理を進行することを含み、前記急速熱処理中に蒸着されたチタン窒化膜から不純物が除去され、アグロメレーション現象が発生して究極的に形成されるチタン窒化膜は不純物がなく、急速熱処理の前に比べて増加した表面積を有する。このように表面積が増加したチタン窒化膜は金属−絶縁体−金属キャパシタの下部電極として有用に使用されることができる。
【選択図】図３

Description

本発明はチタン窒化膜形成方法に係り、さらに詳細にはチタン窒化膜を利用した金属−絶縁体−金属キャパシタ形成方法に関する。
キャパシタは二つの導電体電極の間に絶縁体が存在する構造を示し、二つの電極の間に印加されたバイアス電圧によって電荷（ｅｌｅｃｔｒｉｃａｌ ｃｈａｒｇｅ）形態でエネルギーを貯蔵することができる受動素子である。通常キャパシタ電極として単結晶シリコンまたは多結晶シリコン（‘ポリシリコン’）が使用されている。しかし、単結晶シリコンまたは多結晶シリコンはその物質特性によってキャパシタ電極の抵抗を減少させるのに限界を示している。また、単結晶シリコンまたは多結晶シリコン電極にバイアス（ｂｉａｓ）電圧を印加した場合には空乏（ｄｅｐｌｅｔｉｏｎ）領域が発生して、電圧が不安定になってキャパシタンス値が一定に維持されない。これによって、単結晶シリコンまたは多結晶シリコンに代えて金属物質をキャパシタ電極として使用する金属−絶縁体−金属キャパシタ（‘ＭＩＭ キャパシタ’）が導入された。
このようなＭＩＭキャパシタは、バイアス電圧に独立的であり、電圧や温度によるキャパシタンスの変化率の特性が優れているので、メモリ素子だけではなく精密なアナログ製品を製造するのに有用に使用される。
ＭＩＭキャパシタの下部電極としてチタン窒化膜を使用するＭＩＭキャパシタ形成方法が知られている。ＭＩＭキャパシタの下部電極のためのチタン窒化膜はチタンソースとしてＴｉＣｌ４ガスを、窒素ソースとしてＮＨ３ガスを使用する化学的気相蒸着法（ＣＶＤ）またはＴＤＭＡＴ（Ｔｉ[Ｎ（ＣＨ３）２]４）を使用する金属有機化学的気相蒸着法（ＭＯＣＶＤ）で形成されている。
ＴｉＣｌ４及びＮＨ３ガスを使用する化学的気相蒸着法を利用したチタン窒化膜蒸着は使用される物質の特性上、高温、例えば約５００℃乃至約７００℃で工程が進行されるので、工程中に塩素ガスなどの工程副産物が半導体基板の不純物領域に拡散するか、または工程中に前記不純物領域を構成するｎ型またはｐ型不純物が基板に外方拡散（ｏｕｔｄｉｆｆｕｓｉｏｎ）することができる。このような不純物の外拡散は論理領域を構成するトランジスタの特性を低下させる。
ＴＤＭＡＴを利用した金属有機化学的気相蒸着法を利用したチタン窒化膜蒸着方法によると、蒸着されたチタン窒化膜内に炭素、水素、塩素などの不純物が存在してチタン窒化膜の特性が悪くなり、その比抵抗が増加する。またこれら炭素、水素、塩素などの不純物が誘電膜と反応して誘電膜の特性を劣化させることができ、これにより漏洩電流が増加することができる。
したがって、膜質特性が優れたチタン窒化膜の下部電極形成方法が切実に要求されている。
一方、単結晶シリコンまたは多結晶シリコンを電極として使用するポリシリコン−絶縁体−ポリシリコンキャパシタ（ＰＩＰキャパシタ）の場合において、シリコン下部電極の表面に半球状シリコン粒界（ＨＳＧ）を形成することによって、下部電極の表面積を増加させる方法が高いキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）を得るために広く使われている。しかし、金属下部電極の場合、シリコン下部電極とは異なり、その表面積を増加させるための試みが行われていない。したがって、ＭＩＭキャパシタにおいても高容量のキャパシタンスを確保するためには表面積が増加した金属下部電極形成方法が切実に要求されている。
本発明は、上述の状況を考慮して提案されたものであり、本発明の目的は、優れた膜特性を有するチタン窒化膜形成方法を提供することにある。
本発明の他の目的は、前記チタン窒化膜形成方法で下部電極を形成して高いキャパシタンス及び漏洩電流が減少したＭＩＭキャパシタ形成方法を提供することにある。
上述の目的を達成するために本発明の実施例は優れた膜特性を有し、表面積が増加したチタン窒化膜形成方法を提供する。前記チタン窒化膜形成方法はチタン窒化膜蒸着工程及び熱処理工程を含む。
前記チタン窒化膜蒸着工程はＴＤＭＡＴ（Ｔｉ[Ｎ（ＣＨ３）２]４）を利用した金属有機化学的気相蒸着法（ＭＯＣＶＤ）を使用する。前記熱処理工程は蒸着されたチタン窒化膜の表面積を増加させるために進行される。前記熱処理工程は蒸着されたチタン窒化膜でアグロメレーション現象（ａｇｇｌｏｍｅｒａｔｉｏｎ）を誘発することができる温度で進行される。また、前記熱処理工程中に金属有機化学的気相蒸着法によって蒸着されたチタン窒化膜のうちの不純物成分が除去される。
例えば、前記熱処理工程は急速熱処理方法（ＲＴＰ）を使用する。前記急速熱処理工程で不純物が除去されながら蒸着されたチタン窒化膜でアグロメレーション現象（ａｇｇｌｏｍｅｒａｔｉｏｎ）が発生して、究極的にチタン窒化膜はその表面積が増加するようになる。
望ましい実施例において、前記金属有機化学的気相蒸着法は約３００℃乃至約４００℃の温度範囲で進行される。
望ましい実施例において、前記急速熱処理は約２０ｓｃｃｍ乃至約１００ｓｃｃｍのアンモニアガス雰囲気で約６００℃乃至７００℃の温度範囲で約０．２トル乃至約２トルの圧力範囲で進行される。これによって、チタン窒化膜内の炭素不純物及び水素不純物はアンモニアガスによってＣｘＨｙ（炭化水素ガス）形態またはＨＮＲ（ここでＲは炭素及び水素を含む有機物）形態で除去される。また、前記約６００℃乃至７００℃の温度範囲での高温急速熱処理中にチタン窒化膜のアグロメレーション現象（ａｇｇｌｏｍｅｒａｔｉｏｎ）が発生して、その表面積が増加するようになる。前記アグロメレーション現象は蒸着されたチタン窒化膜内の不純物が除去されながら発生することが推測される。
このような本発明のチタン窒化膜形成方法によるチタン窒化膜は膜特性が優れており、増加した表面積を有するので、ＭＩＭキャパシタの下部電極を形成するのに非常に有用に使用されることができる。この際、前記急速熱処理工程は約６００℃乃至７００℃の高温で進行されるので、トランジスタの不純物拡散領域で不純物の外方拡散が発生しないように短時間進行されることが望ましい。例えば、前記急速熱処理工程は約１０秒乃至６０秒間進行されることができる。
チタン窒化膜の下部電極を使用したＭＩＭキャパシタを形成する場合、上述の方法で表面積が増加したチタン窒化膜を形成した後、誘電体及び上部電極を順に形成する。前記誘電体は高い誘電定数を有する物質、例えばハフニウム酸化膜（ＨｆＯ２）、アルミニウム酸化膜（Ａｌ２Ｏ３）及びハフニウム酸化膜が順に積層された多層膜で形成されることができ、特別にここに限定されるのではない。
前記上部電極は例えば、チタン窒化膜で形成されることができる。チタン窒化膜の上部電極も上述のチタン窒化膜の下部電極の形成方法と同様の方法で形成されることができる。チタン窒化膜の上部電極は下部電極とは異なり、その表面積増加が必要ではなく、蒸着後高温急速熱処理工程を進行しないことが望ましい。その代わり、蒸着されたチタン窒化膜から不純物を除去するために低温度での熱処理を進行することが望ましい。例えば上部電極として使用されるチタン窒化膜から不純物を除去するための低温度での熱処理はプラズマ熱処理を使用する。前記プラズマ熱処理は例えば、約３００℃乃至約４００℃の温度範囲で窒素プラズマ及び水素プラズマを含むプラズマ雰囲気で進行される。さらに望ましくは、不純物除去効率を高めるためにチタン窒化膜蒸着及び蒸着後プラズマ熱処理を繰り返して実施して所望する厚さを有するチタン窒化膜の上部電極を形成する。
また、上部電極を形成した後、後続工程からキャパシタを保護するために物理的蒸着方法を使用して上部電極上にチタン窒化膜をさらに形成することができる。
本発明のチタン窒化膜形成方法によると、熱的負担が少なく、論理領域のＭＯＳ電界効果トランジスタの特性劣化なしに表面積が増加したＭＩＭキャパシタ下部電極を形成することができる。
以上の本発明の目的、他の目的、特徴及び利点は添付の図を参照して望ましい実施例を通じて容易に理解されるであろう。しかし、本発明はここで説明される実施例に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施例は開示された内容が徹底して完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。
本明細書の多様な実施例で、第１、第２、第３などの用語が多様な領域、膜などを記述するために使用されたが、これらの領域及び膜がこのような用語によって限定されてはならない。また、これらの用語は単にある所定領域または膜を他の領域または膜と区別させるために使用されただけである。したがって、ある一実施例での第１膜として言及された膜が他の実施例では第２膜として言及されることもある。
本明細書で、ある膜が他の膜または基板上にあると言及される場合に、それは他の膜または基板上に直接形成されることができるもの、またはそれらの間に第３の膜が介在されることもできるものを意味する。また、図において、膜及び領域の厚さは明確性のために誇張されたものである。
図１は本発明の望ましい実施例によるチタン窒化膜形成方法を説明するための工程フローチャートである。まず、金属有機化学気相蒸着法（ＭＯＣＶＤ）を使用してチタン窒化膜を形成する。続いて、蒸着されたチタン窒化膜に対して急速熱処理（ＲＴＰ）を進行する。急速熱処理によって蒸着されたチタン窒化膜に残留する不純物が除去される一方、蒸着されたチタン窒化膜の表面が緩やか屈曲（soft roughness）を示して表面積が増加する。
図２乃至図３を参照して、より詳細にチタン窒化膜を形成する方法を説明する。本明細書で“基板”はシリコン表面を有する任意の半導体ベース構造（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｂａｓｅｄ ｓｔｒｕｃｔｕｒｅ）を含む。このような半導体ベース構造はシリコン、絶縁体上のシリコン（ＳＯＩ）、ドーピングまたはドーピングされないシリコン、半導体構造によって支持されるシリコンエピタキシャル層、または他の半導体構造物を示す。また半導体構造はシリコン−ゲルマニウム（ＳｉＧｅ）、ゲルマニウム、またはガリウム−砒素（ＧａＡｓ）でありうる。以下で基板であると言及するとき、前記基板に対してイオン注入工程、素子分離工程、不純物拡散工程、ＭＯＳ電界効果トランジスタ形成工程、絶縁膜または導電膜などの薄膜蒸着工程が予め行われた後の基板でありうる。
まず、図２を参照すると、基板１０１上にチタン窒化膜１０３を蒸着する。チタン窒化膜１０３は化学的気相蒸着法、特に金属有機化学的気相蒸着法（ＭＯＣＶＤ）を使用して形成される。金属有機前駆体（ｍｅｔａｌｌｏ−ｏｒｇａｎｉｃ ｐｒｅｃｕｒｓｏｒ）として、ＴＤＭＡＴまたはＴＥＭＡＴ（ＴｉＮ[ＣＨ２（ＣＨ３）２]４）を使用する。金属有機前駆体を使用するＭＯＣＶＤ方法は、物質特性上、ＴｉＣｌ４及びＮＨ３を使用するＣＶＤ方法に比べて蒸着温度が相対的に低くて、熱的負担を減らすことができる。蒸着温度は約３００℃乃至４００℃の範囲で、圧力は約０．２トルから約２トルの範囲で維持されたまま蒸着工程が進行される。
次に、図３を参照すると、ＭＯＣＶＤで蒸着されたチタン窒化膜１０３内の不純物を除去して、その表面積を増加させるために急速熱処理１０４が進行される。急速熱処理は窒素Ｎ及び水素Ｈを含むガス雰囲気、例えば、アンモニアガス雰囲気または窒素ガス及び水素ガスの混合ガス雰囲気で、望ましくはアンモニアガス雰囲気で、約６００℃乃至約７００℃の温度範囲で約１０秒乃至約６０秒間進行される。アンモニアガスは約２０ｓｃｃｍ乃至約１００ｓｃｃｍの範囲で維持される。急速熱処理は非常に短時間の間進行されるので、熱的負担（ｈｅａｔ ｂｕｄｇｅｔ）による問題は発生しない。
ＭＯＣＶＤ法で蒸着されたチタン窒化膜１０３が炭素（Ｃ）及び水素（Ｈ）不純物を含み、ＴｉＣＸＮＹＨ２組成を有することができる。アンモニアガス雰囲気の急速熱処理を通じて以下の式１として表示される化学反応が起こると予測され、これによって不純物が除去されて表面積が増加したチタン窒化膜１０５が形成される。
ＴｉＣＸＮＹＨ２ ＋ ＮＨ３ → ＴｉＮ ＋ ＣＸＨＹ ↑＋ ＨＮＲ ↑・・・（式１）
式１でＲは炭素及び水素を含む有機物である。
チタン窒化膜内の炭素及び水素不純物は急速熱処理のアンモニアガスによってＣＸＨＹ、ＨＮＲ形態で除去される。
上述のチタン窒化膜形成方法を利用した金属−絶縁体−金属（ＭＩＭ）キャパシタ形成方法に対して、図４乃至図７を参照して説明する。以下で説明される金属−絶縁体−金属（ＭＩＭ）キャパシタの下部電極はシリンダ状であるが、これは単に例示的なものに過ぎず、よく知られた多様な形態を有することができる。
図４はイオン注入工程、素子分離工程、ＭＯＳ電界効果トランジスタ形成工程を進行した後の基板を示す。具体的に、シリコン半導体基板２０１にゲート２０３及びソース／ドレイン２０５Ｓ、２０５ＤからなるＭＯＳ電界効果トランジスタを形成する。ゲート２０３は熱酸化膜のような絶縁膜によって半導体基板２０１と電気的に隔離されている。ソース／ドレイン２０５Ｓ、２０５ＤはＮ型またはＰ型の不純物イオンを注入して熱処理を進行することによって形成されることができる。ＭＯＳ電界効果トランジスタを形成した後、第１層間絶縁膜２０７を形成して、よく知られたフォトリソグラフィ工程を進行してソース２０５Ｓを露出させるコンタクトホール２０９を形成する。続いて、コンタクトホール２０９内に導電物質を満たしてコンタクトプラグ２１１を形成する。ここで、第１層間絶縁膜２０７は特別に限定されず、例えば、ホウ素Ｂ及び燐Ｐがドーピングされたシリケートガラス膜ＢＰＳＧ、ボロンがドーピングされたシリケートガラス膜ＢＳＧ、燐がドーピングされたシリケートガラス膜ＰＳＧなどで形成されることができる。
次に、図５を参照すると、下部電極が形成される領域を画定するトレンチ２１５を具備する第２層間絶縁膜２１３を形成する。形成される下部電極の高さは第２層間絶縁膜２１３の厚さに依存する。第２層間絶縁膜２１３にトレンチ２１５を形成する方法は通常のフォトリソグラフィ工程を使用して行われることができる。
ここで、第２層間絶縁膜２１３は特別に限定されず、例えば、ホウ素及び燐がドーピングされたシリケートガラス膜ＢＰＳＧ、ホウ素がドーピングされたシリケートガラス膜ＢＳＧ、燐がドーピングされたシリケートガラス膜ＰＳＧ、ＴＥＯＳなどで形成されることができる。
トレンチ２１５の幅は隣接したトレンチと連結されない範囲内でできる限り広く形成されることが高いキャパシタンスを得るという側面で望ましい。すなわち、隣接したトレンチの間の距離はできる限り狭いことが望ましい。
次に、図６を参照すると、上述の方法を使用して不純物がなく、表面積が増加したチタン窒化膜２１７を形成する。チタン窒化膜２１７はトレンチ２１５の幅及び高さ（すなわち、縦横比）を考慮して形成され、例えば、約２００Å乃至４００Åの範囲で形成されることができる。
次に、図７を参照すると、表面積が増加したチタン窒化膜２１７上に誘電膜２１９及び上部電極２２１を形成する。誘電膜２１９は高い誘電率を有する絶縁膜で形成される。例えば、ハフニウム酸化膜（ＨｆＯ２）、アルミニウム酸化膜（Ａｌ２Ｏ３）及びハフニウム酸化膜の二重膜、タンタル酸化膜（Ｔａ２Ｏ５）、ジルコニウム酸化膜（ＺｒＯ２）、ハフニウム−アルミニウム−酸素の合金（Ｈｆ−Ａｌ−Ｏ）、またはランタン−アルミニウム−酸素の合金（Ｌａ−Ａｌ−Ｏ）などで形成されることができ、これらは単に例として挙げたものに過ぎない。
一例としてアルミニウム酸化膜及びハフニウム酸化膜の二重膜として誘電膜２１９を形成する方法に対して説明する。
まず、チタン窒化膜２１７上にアルミニウム酸化膜を形成する。アルミニウム酸化膜はＣＶＤ方法、ＭＯＣＶＤ方法、スパッタリング方法、または原子層蒸着（ＡＬＤ）方法などで形成されることができる。ＡＬＤ方法でアルミニウム酸化膜を形成する場合、アルミニウム前駆物質としてＴＭＡを使用して、酸素前駆物質としてオゾンを使用する。まず、ＴＭＡガスを反応チャンバへ流した後、窒素ガスを反応チャンバへ流して反応チャンバを浄化（ｐｕｒｇｅ）させる。続いて、オゾンを反応チャンバへ流してアルミニウム酸化膜を形成した後、また窒素ガスを反応チャンバへ流す。このような過程を繰り返して所望する厚さ、おおよそ１０Å乃至３０Åのアルミニウム酸化膜を形成する。蒸着温度はおおよそ３００℃〜５００℃で維持される。
続いて、アルミニウム酸化膜上にハフニウム酸化膜を約３０Å乃至６０Åの範囲で形成する。ハフニウム酸化膜もＣＶＤ方法、ＭＯＣＶＤ方法、スパッタリング方法またはＡＬＤ方法などで形成されることができる。ＡＬＤ方法でハフニウム酸化膜を形成する場合、ハフニウム前駆物質としてＴＥＭＡＨ（ＴｅｔｒａＥｔｈｙｌＭｅｔｈｙｌＡｍｉｎｅＨａｆｎｕｍ）を使用して、酸素前駆物質としてオゾンを使用する。まず、ＴＥＭＡＨガスを反応チャンバへ流した後、窒素ガスを反応チャンバへ流して反応チャンバを浄化（ｐｕｒｇｅ）させる。続いて、オゾンを反応チャンバへ流してハフニウム酸化膜を形成した後、再び窒素ガスを反応チャンバへ流す。このような過程を繰り返して所望する厚さ、おおよそ３０Å乃至６０Åのハフニウム酸化膜を形成する。蒸着温度はおおよそ２５０℃〜３５０℃で維持される。
上部電極２２１は所望する厚さ、例えば約２００Å乃至約４００Åの範囲に形成されるまでチタン窒化膜蒸着工程及び蒸着後プラズマ熱処理工程を何回か繰り返して進行することによって形成されることができる。チタン窒化膜蒸着は、ＴＤＭＡＴを前駆物質として使用して約３００℃乃至約４００℃の温度範囲で、約０．２乃至約２トルの圧力範囲条件で進行されるＭＯＣＶＤ方法を使用することによって形成されることができる。蒸着後、プラズマ熱処理工程は、上述の高温急速熱処理工程よりは低温度で、そして窒素及び水素プラズマを含むプラズマ雰囲気で進行される。このような蒸着後、プラズマ熱処理工程によって蒸着されたチタン窒化膜内の不純物が除去される。また誘電膜２１９の膜特性が向上して漏洩電流特性が向上する。したがって、誘電膜２１９の特性向上のための別途の追加的な熱処理工程が不要になる。
プラズマはよく知られた方法で形成される。例えば、窒素ガス及び水素ガスの混合ガスを反応チャンバに流入した後、約５０Ｗ乃至４００Ｗの範囲の高周波パワーを印加することによってプラズマが発生されることができる。
上述の望ましい実施例で上部電極２２１を蒸着工程及び蒸着後プラズマ熱処理工程を多数回進行することによって形成したが、上述の下部電極を形成する方法と同一に一回の蒸着工程及び蒸着後急速熱処理によって形成することもできる。
選択的な工程で上部電極膜２２１上に追加的に物理的気相蒸着（ＰＶＤ）方法によってチタン窒化膜２２３を形成する。これは後続コンタクト工程でＭＩＭキャパシタを保護するためである。
今まで本発明に対してその望ましい実施例を中心によく見た。本発明が属する技術分野で通常の知識を持った者は本発明が本発明の本質的な特性から逸脱しない範囲で変形された形態に実現されることができることを理解することができる。
したがって、開示された実施例は限定的な観点ではなく、例示的な観点で考慮されなければならない。本発明の範囲は上述の説明ではなく、特許請求の範囲に示しており、それらと同等な範囲内にあるすべての差異は本発明に含まれるものであると解釈されなければならない。
本発明によるチタン窒化膜形成方法を説明するための工程フローチャートである。 本発明の望ましい実施例によるチタン窒化膜形成方法を説明するための主要工程段階での基板に対する断面図である。 本発明の望ましい実施例によるチタン窒化膜形成方法を説明するための主要工程段階での基板に対する断面図である。 本発明の望ましい実施例によるチタン窒化膜を下部電極として有するＭＩＭキャパシタ形成方法を説明するための主要工程段階での基板に対する断面図である。 本発明の望ましい実施例によるチタン窒化膜を下部電極として有するＭＩＭキャパシタ形成方法を説明するための主要工程段階での基板に対する断面図である。 本発明の望ましい実施例によるチタン窒化膜を下部電極として有するＭＩＭキャパシタ形成方法を説明するための主要工程段階での基板に対する断面図である。 本発明の望ましい実施例によるチタン窒化膜を下部電極として有するＭＩＭキャパシタ形成方法を説明するための主要工程段階での基板に対する断面図である。
符号の説明
１０１，２０１ 半導体基板
１０３ ＭＯＣＶＤチタン窒化膜
１０５，２１７ 急速熱処理されたチタン窒化膜
２１９ 誘電膜
２２１ 上部電極

Claims (18)

  1. 基板上にチタン窒化膜を形成して、
    前記チタン窒化膜内の不純物を除去して、前記チタン窒化膜の表面積を増加させるための熱処理工程を進行することを含むことを特徴とするチタン窒化膜形成方法。
  2. 前記チタン窒化膜は、ＴＤＭＡＴ（Ｔｉ[Ｎ（ＣＨ３）２]４）を前駆物質として使用して、約３００℃乃至約４００℃の範囲で約０．２トル乃至約２トルの圧力範囲で進行される金属有機化学的気相蒸着法（ＭＯＣＶＤ）で蒸着されることを特徴とする請求項１に記載のチタン窒化膜形成方法。
  3. 前記熱処理工程はアンモニアガス雰囲気で約６００℃乃至約７００℃の範囲で約１０秒乃至約６０秒間進行される急速熱処理工程であることを特徴とする請求項１に記載のチタン窒化膜形成方法。
  4. 前記チタン窒化膜は金属有機化学的気相蒸着法（ＭＯＣＶＤ）で蒸着され、
    前記熱処理工程は急速熱処理工程であることを特徴とする請求項１に記載のチタン窒化膜形成方法。
  5. 前記金属有機化学的気相蒸着法（ＭＯＣＶＤ）は、ＴＤＭＡＴ（Ｔｉ[Ｎ（ＣＨ３）２]４）を前駆物質として使用して、約３００℃乃至約４００℃の範囲で約０．２トル乃至約２トルの圧力範囲で進行され、
    前記急速熱処理工程はアンモニアガス雰囲気で約６００℃乃至約７００℃の範囲で約１０秒乃至約６０秒間進行されることを特徴とする請求項４に記載のチタン窒化膜形成方法。
  6. 前記熱処理工程を進行した後に誘電膜及び導電膜を形成することをさらに含むことを特徴とする請求項１乃至５のうちのいずれか一項に記載のチタン窒化膜形成方法。
  7. 前記誘電膜はハフニウム酸化膜（ＨｆＯ２）、アルミニウム酸化膜（Ａｌ２Ｏ３）及びハフニウム酸化膜の二重膜、タンタル酸化膜（Ｔａ２Ｏ５）、ジルコニウム酸化膜（ＺｒＯ２）、ハフニウム−アルミニウム−酸素の合金（Ｈｆ−Ａｌ−Ｏ）、及びランタン−アルミニウム−酸素の合金（Ｌａ−Ａｌ−Ｏ）のうちのいずれか一つまたはこれらの組み合わせ膜で形成することを特徴とする請求項６に記載のチタン窒化膜形成方法。
  8. 前記導電膜は、金属有機化学的気相蒸着法（ＭＯＣＶＤ）を使用してチタン窒化膜を蒸着する工程及びプラズマ熱処理工程を繰り返して進行することによって形成されることを特徴とする請求項６に記載のチタン窒化膜形成方法。
  9. 前記金属有機化学的気相蒸着法（ＭＯＣＶＤ）は、ＴＤＭＡＴ（Ｔｉ[Ｎ（ＣＨ３）２]４）を前駆物質として使用して、約３００℃乃至約４００℃の範囲で約０．２トル乃至約２トルの圧力範囲で進行され、
    前記プラズマ熱処理は窒素プラズマ及び水素プラズマ雰囲気で進行されることを特徴とする請求項８に記載のチタン窒化膜形成方法。
  10. 前記導電膜上に物理的気相蒸着法（ＰＶＤ）でチタン窒化膜を形成することをさらに含むことを特徴とする請求項６に記載のチタン窒化膜形成方法。
  11. 基板上に下部電極用チタン窒化膜を形成して、
    高温急速熱処理工程を進行して前記下部電極用チタン窒化膜内の不純物を除去して、前記チタン窒化膜の表面積を増加させ、
    誘電膜を形成して、
    上部電極用チタン窒化膜を形成することを含むことを特徴とする金属−絶縁体−金属キャパシタ形成方法。
  12. 前記下部電極用チタン窒化膜はＴＤＭＡＴ（Ｔｉ[Ｎ（ＣＨ３）２]４）を使用する金属有機化学的気相蒸着法（ＭＯＣＶＤ）で形成され、
    前記急速熱処理はアンモニアガス雰囲気で進行されることを特徴とする請求項１１に記載の金属−絶縁体−金属キャパシタ形成方法。
  13. 前記金属有機化学的気相蒸着法（ＭＯＣＶＤ）は約３００℃乃至約４００℃の範囲で約０．２トル乃至約２トルの圧力範囲で進行され、
    前記急速熱処理工程は約２０ｓｃｃｍ乃至１００ｓｃｃｍ範囲の流量のアンモニアガス雰囲気で約６００℃乃至約７００℃の範囲で約１０秒乃至約６０秒間進行されることを特徴とする請求項１２に記載の金属−絶縁体−金属キャパシタ形成方法。
  14. 前記上部電極用チタン窒化膜は、ＴＤＭＡＴ（Ｔｉ[Ｎ（ＣＨ３）２]４）を使用してチタン窒化膜を蒸着する工程及びプラズマ熱処理工程を繰り返して進行することによって形成されることを特徴とする請求項１１または１３に記載の金属−絶縁体−金属キャパシタ形成方法。
  15. 前記金属有機化学的気相蒸着法（ＭＯＣＶＤ）はＴＤＭＡＴ（Ｔｉ[Ｎ（ＣＨ３）２]４）を前駆物質として使用して、約３００℃乃至約４００℃の範囲で約０．２トル乃至約２トルの圧力範囲で進行され、
    前記プラズマ熱処理は窒素プラズマ及び水素プラズマ雰囲気で進行されることを特徴とする請求項１４に記載の金属−絶縁体−金属キャパシタ形成方法。
  16. 粗面を有するチタン窒化膜下部電極と、
    前記チタン窒化膜の下部電極上に配置された誘電膜と、
    前記誘電膜上に配置されたチタン窒化膜の上部電極と、を含むことを特徴とする金属−絶縁体−金属キャパシタ。
  17. 前記チタン窒化膜の下部電極は、ＴＤＭＡＴ（Ｔｉ[Ｎ（ＣＨ３）２]４）を使用する金属有機化学的気相蒸着法（ＭＯＣＶＤ）でチタン窒化膜を形成した後、アンモニアガス雰囲気で急速熱処理を進行することによって形成されることを特徴とする請求項１６に記載の金属−絶縁体−金属キャパシタ。
  18. 前記チタン窒化膜上部電極は、所望する厚さを形成するまでＴＤＭＡＴ（Ｔｉ[Ｎ（ＣＨ３）２]４）を使用する金属有機化学的気相蒸着法（ＭＯＣＶＤ）でチタン窒化膜を形成して、続いて、窒素プラズマ及び水素プラズマ雰囲気で熱処理を実行することを繰り返すことによって形成されることを特徴とする請求項１６に記載の金属−絶縁体−金属キャパシタ。
JP2005353746A 2004-12-09 2005-12-07 チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法 Pending JP2006161163A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103523A KR100695887B1 (ko) 2004-12-09 2004-12-09 티타늄질화막 형성 방법 및 상기 티타늄질화막을 이용한금속-절연체-금속 커패시터의 하부전극 형성 방법

Publications (1)

Publication Number Publication Date
JP2006161163A true JP2006161163A (ja) 2006-06-22

Family

ID=36584528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005353746A Pending JP2006161163A (ja) 2004-12-09 2005-12-07 チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法

Country Status (5)

Country Link
US (1) US20060128108A1 (ja)
JP (1) JP2006161163A (ja)
KR (1) KR100695887B1 (ja)
CN (1) CN1808699A (ja)
TW (1) TWI295823B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409983B2 (en) 2007-03-15 2013-04-02 Fujitsu Semiconductor Limited Chemical vapor deposition apparatus, film forming method, and method of manufacturing semiconductor device
WO2013103076A1 (ja) * 2012-01-05 2013-07-11 東京エレクトロン株式会社 ＴｉＮ膜の成膜方法および記憶媒体
US8812764B2 (en) 2011-10-28 2014-08-19 Sumitomo Electric Industries, Ltd. Apparatus installing devices controlled by MDIO or SPI protocol and method to control the same
KR101513541B1 (ko) 2008-12-19 2015-04-20 주성엔지니어링(주) 금속 질화막 형성 방법 및 이의 제조 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780953B1 (ko) * 2006-07-18 2007-12-03 삼성전자주식회사 하부 전극의 제조방법 및 이를 포함하는 캐패시터의제조방법
US7851324B2 (en) * 2006-10-26 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal-insulator-metal structure
JP5211503B2 (ja) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
US7589020B2 (en) * 2007-05-02 2009-09-15 Tokyo Electron Limited Method for depositing titanium nitride films for semiconductor manufacturing
US7776733B2 (en) * 2007-05-02 2010-08-17 Tokyo Electron Limited Method for depositing titanium nitride films for semiconductor manufacturing
CN102299184A (zh) * 2010-06-23 2011-12-28 上海宏力半导体制造有限公司 Mim电容器及其制造方法
US9177826B2 (en) * 2012-02-02 2015-11-03 Globalfoundries Inc. Methods of forming metal nitride materials
TW201348500A (zh) * 2012-05-31 2013-12-01 Lin Hui Zhen 利用化學鍵結形成化合物磊晶層的方法及磊晶産品
KR102430400B1 (ko) * 2017-12-29 2022-08-05 어플라이드 머티어리얼스, 인코포레이티드 디스플레이 애플리케이션들을 위한 저장 커패시터들의 누설 전류를 감소시키는 방법
US11688601B2 (en) 2020-11-30 2023-06-27 International Business Machines Corporation Obtaining a clean nitride surface by annealing
US11777010B2 (en) * 2021-04-23 2023-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144628A (ja) * 1996-07-12 1998-05-29 Applied Materials Inc 薄膜の改良堆積法
JP2001203338A (ja) * 1999-11-09 2001-07-27 Hyundai Electronics Ind Co Ltd 誘電体膜としてＴａ２Ｏ５薄膜を用いるＴａ２Ｏ５キャパシターの製造方法
JP2004064091A (ja) * 2002-07-30 2004-02-26 Samsung Electronics Co Ltd 半導体装置のキャパシタ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365495B2 (en) * 1994-11-14 2002-04-02 Applied Materials, Inc. Method for performing metallo-organic chemical vapor deposition of titanium nitride at reduced temperature
US5591672A (en) * 1995-10-27 1997-01-07 Vanguard International Semiconductor Corporation Annealing of titanium - titanium nitride in contact hole
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
KR100271715B1 (ko) * 1997-12-10 2000-11-15 김영환 반도체소자의 캐패시터 형성방법
JP2956693B1 (ja) * 1998-05-27 1999-10-04 日本電気株式会社 金属窒化膜形成方法
KR100293713B1 (ko) * 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
JP3353743B2 (ja) * 1999-05-18 2002-12-03 日本電気株式会社 半導体装置とその製造方法
US6281142B1 (en) * 1999-06-04 2001-08-28 Micron Technology, Inc. Dielectric cure for reducing oxygen vacancies
US6245631B1 (en) * 1999-12-06 2001-06-12 Micron Technology, Inc. Method of forming buried bit line memory circuitry and semiconductor processing method of forming a conductive line
JP3863391B2 (ja) * 2001-06-13 2006-12-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6753618B2 (en) * 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation
KR100895823B1 (ko) * 2002-10-31 2009-05-08 주식회사 하이닉스반도체 캐패시터 형성 방법
US7092234B2 (en) * 2003-05-20 2006-08-15 Micron Technology, Inc. DRAM cells and electronic systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144628A (ja) * 1996-07-12 1998-05-29 Applied Materials Inc 薄膜の改良堆積法
JP2001203338A (ja) * 1999-11-09 2001-07-27 Hyundai Electronics Ind Co Ltd 誘電体膜としてＴａ２Ｏ５薄膜を用いるＴａ２Ｏ５キャパシターの製造方法
JP2004064091A (ja) * 2002-07-30 2004-02-26 Samsung Electronics Co Ltd 半導体装置のキャパシタ及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8409983B2 (en) 2007-03-15 2013-04-02 Fujitsu Semiconductor Limited Chemical vapor deposition apparatus, film forming method, and method of manufacturing semiconductor device
KR101513541B1 (ko) 2008-12-19 2015-04-20 주성엔지니어링(주) 금속 질화막 형성 방법 및 이의 제조 장치
US8812764B2 (en) 2011-10-28 2014-08-19 Sumitomo Electric Industries, Ltd. Apparatus installing devices controlled by MDIO or SPI protocol and method to control the same
WO2013103076A1 (ja) * 2012-01-05 2013-07-11 東京エレクトロン株式会社 ＴｉＮ膜の成膜方法および記憶媒体
JP2013139609A (ja) * 2012-01-05 2013-07-18 Tokyo Electron Ltd ＴｉＮ膜の成膜方法および記憶媒体
US9257278B2 (en) 2012-01-05 2016-02-09 Tokyo Electron Limited Method for forming TiN and storage medium

Also Published As

Publication number Publication date
KR100695887B1 (ko) 2007-03-20
TWI295823B (en) 2008-04-11
CN1808699A (zh) 2006-07-26
US20060128108A1 (en) 2006-06-15
KR20060064852A (ko) 2006-06-14
TW200633066A (en) 2006-09-16

Similar Documents

Publication Publication Date Title
JP2006161163A (ja) チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法
US7382014B2 (en) Semiconductor device with capacitor suppressing leak current
US9059330B2 (en) Methods of forming integrated circuit capacitors having composite dielectric layers therein containing crystallization inhibiting regions
US7029985B2 (en) Method of forming MIS capacitor
US7102875B2 (en) Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
US9087927B2 (en) Thermally stable high-K tetragonal HFO2 layer within high aspect ratio deep trenches
US20060151822A1 (en) DRAM with high K dielectric storage capacitor and method of making the same
US20110028002A1 (en) Semiconductor device and method of manufacturing the same
JP4916092B2 (ja) 半導体装置の製造方法
US7153750B2 (en) Methods of forming capacitors of semiconductor devices including silicon-germanium and metallic electrodes
JP2008288408A (ja) 半導体装置及びその製造方法
KR20100079557A (ko) 반도체 소자 및 그의 제조방법
US20080211065A1 (en) Semiconductor devices and methods of manufacture thereof
KR20060062365A (ko) 금속-절연막-금속 커패시터 및 그 제조방법
CN112018041B (zh) 电容器及其制备方法
KR100809336B1 (ko) 메모리 소자의 제조 방법
KR20060001048A (ko) 반도체 소자의 캐패시터 형성방법
KR100513804B1 (ko) 반도체 소자의 캐패시터 제조방법
JP3415476B2 (ja) 半導体装置の製造方法
KR100414868B1 (ko) 캐패시터의 제조 방법
JP2006054382A (ja) 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法
KR20030002129A (ko) 캐패시터의 제조 방법
JP3563288B2 (ja) 半導体装置の製造方法
JP2012124254A (ja) キャパシタ、キャパシタの製造方法および半導体装置
KR20010008412A (ko) 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108