JP3415476B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3415476B2 JP3415476B2 JP11755699A JP11755699A JP3415476B2 JP 3415476 B2 JP3415476 B2 JP 3415476B2 JP 11755699 A JP11755699 A JP 11755699A JP 11755699 A JP11755699 A JP 11755699A JP 3415476 B2 JP3415476 B2 JP 3415476B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- semiconductor device
- film
- storage node
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特にセル容量部におけるストレージ
ノード電極の表面モホロジーおよびステップカバレッジ
性の改良に関する。
の製造方法に関し、特にセル容量部におけるストレージ
ノード電極の表面モホロジーおよびステップカバレッジ
性の改良に関する。
【０００２】
【従来の技術】ＤＲＡＭなどのメモリ製品において、そ
の高集積化に伴い、内部に形成される容量部も必要な容
量を確保しつつ、小型化する必要がある。このような要
求から、容量部の絶縁膜としては、薄膜化され、従来の
酸化シリコン膜や窒化シリコン膜に代わり、高誘電率の
絶縁膜を用いた容量部が提案されており、酸化タンタル
やペロブスカイト型チタン酸塩であるチタン酸バリウム
あるいはチタン酸ストロンチウムなどが注目されてい
る。
の高集積化に伴い、内部に形成される容量部も必要な容
量を確保しつつ、小型化する必要がある。このような要
求から、容量部の絶縁膜としては、薄膜化され、従来の
酸化シリコン膜や窒化シリコン膜に代わり、高誘電率の
絶縁膜を用いた容量部が提案されており、酸化タンタル
やペロブスカイト型チタン酸塩であるチタン酸バリウム
あるいはチタン酸ストロンチウムなどが注目されてい
る。
【０００３】一方、容量部のストレージノード電極とし
て、容量の電圧依存性の観点から従来のポリシリコンか
ら、タングステンなどの高融点金属材料を用い、酸化膜
換算膜厚を薄くして適用することが提案されている。さ
らに、超微細容量部のストレージノード電極として高融
点金属材料を適用する場合、化学気相成長法などステッ
プカバレッジ性の優れた形成技術が必須とされる。
て、容量の電圧依存性の観点から従来のポリシリコンか
ら、タングステンなどの高融点金属材料を用い、酸化膜
換算膜厚を薄くして適用することが提案されている。さ
らに、超微細容量部のストレージノード電極として高融
点金属材料を適用する場合、化学気相成長法などステッ
プカバレッジ性の優れた形成技術が必須とされる。
【０００４】
【発明が解決しようとする課題】しかしながら、ＷＦ6
ガスを用いたタングステン膜を化学気相成長法により形
成した場合、タングステン膜自身が持つ結晶性さらには
ＷＦ6ガスの反応性が激しいため、膜表面モホロジーを
抑制することが難しくなり、凹凸の非常に大きな表面モ
ホロジーとなるため、結果として容量部のリーク電流特
性が悪くなるという問題がある。
ガスを用いたタングステン膜を化学気相成長法により形
成した場合、タングステン膜自身が持つ結晶性さらには
ＷＦ6ガスの反応性が激しいため、膜表面モホロジーを
抑制することが難しくなり、凹凸の非常に大きな表面モ
ホロジーとなるため、結果として容量部のリーク電流特
性が悪くなるという問題がある。
【０００５】本発明は以上のような状況に鑑み成された
もので、非常に良好な表面モホロジーおよびステップカ
バレッジ性を有したストレージノード電極材料を提供す
ることを目的とする。
もので、非常に良好な表面モホロジーおよびステップカ
バレッジ性を有したストレージノード電極材料を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決する本発
明は、ストレージノード電極である窒化高融点金属膜を
化学気相成長法で形成する工程を含む半導体装置の製造
方法において、アンモニアガスとＷＦ 6 、ＭｏＣｌ 5 、Ｔ
ａＣｌ 5 、ＴｉＣｌ 4 からなる群から選ばれたハロゲン系
高融点金属ガスとを、該アンモニアガスに対して該ハロ
ゲン系高融点金属ガスが１／５００以上かつ１／１００
以下であるように、反応容器内に導入し、成長温度を室
温〜６５０℃、反応圧力を０．０１〜５．０Ｔｏｒｒと
して該形成を行うことを特徴とする。また、本発明は、
少なくとも容量絶縁膜と、該容量絶縁膜に接するストレ
ージノード電極とを有する容量部を備えた半導体装置の
製造方法において、アンモニアガスとハロゲン系高融点
金属ガスとを、該アンモニアガスに対して該ハロゲン系
高融点金属ガスが１／５００以上かつ１／１００以下で
あるように、反応容器内に導入し、成長温度を室温〜６
５０℃、反応圧力を０．０１〜５．０Ｔｏｒｒとする化
学気相成長法で該ストレージノード電極となる窒化高融
点金属膜を形成する工程を含むことを特徴とする。
明は、ストレージノード電極である窒化高融点金属膜を
化学気相成長法で形成する工程を含む半導体装置の製造
方法において、アンモニアガスとＷＦ 6 、ＭｏＣｌ 5 、Ｔ
ａＣｌ 5 、ＴｉＣｌ 4 からなる群から選ばれたハロゲン系
高融点金属ガスとを、該アンモニアガスに対して該ハロ
ゲン系高融点金属ガスが１／５００以上かつ１／１００
以下であるように、反応容器内に導入し、成長温度を室
温〜６５０℃、反応圧力を０．０１〜５．０Ｔｏｒｒと
して該形成を行うことを特徴とする。また、本発明は、
少なくとも容量絶縁膜と、該容量絶縁膜に接するストレ
ージノード電極とを有する容量部を備えた半導体装置の
製造方法において、アンモニアガスとハロゲン系高融点
金属ガスとを、該アンモニアガスに対して該ハロゲン系
高融点金属ガスが１／５００以上かつ１／１００以下で
あるように、反応容器内に導入し、成長温度を室温〜６
５０℃、反応圧力を０．０１〜５．０Ｔｏｒｒとする化
学気相成長法で該ストレージノード電極となる窒化高融
点金属膜を形成する工程を含むことを特徴とする。
【０００７】本発明の好ましい態様において、容量絶縁
膜は酸化タンタル膜であり、該酸化タンタル膜に接する
ストレージノード電極である窒化高融点金属膜をハロゲ
ン系高融点金属ガスとアンモニアガスを用い、アンモニ
アに対して１／５００以上１／１００以下になるように
ハロゲン系高融点金属ガスとアンモニアガスを反応容器
内に導入し、成長温度を室温〜６５０℃、反応圧力を
０．０１〜５．０Ｔｏｒｒで行い、非常に良好な表面モ
ホロジーおよびステップカバレッジ性を有したストレー
ジノード電極材料を形成する。
膜は酸化タンタル膜であり、該酸化タンタル膜に接する
ストレージノード電極である窒化高融点金属膜をハロゲ
ン系高融点金属ガスとアンモニアガスを用い、アンモニ
アに対して１／５００以上１／１００以下になるように
ハロゲン系高融点金属ガスとアンモニアガスを反応容器
内に導入し、成長温度を室温〜６５０℃、反応圧力を
０．０１〜５．０Ｔｏｒｒで行い、非常に良好な表面モ
ホロジーおよびステップカバレッジ性を有したストレー
ジノード電極材料を形成する。
【０００８】
【発明の実施の形態】図面を参照して本発明の詳細を説
明する。
明する。
【０００９】図１は、本発明の半導体装置の製造方法に
より製造された半導体装置（ＤＲＡＭセル）一例を示す
模式的断面図である。ｐ型シリコン基板７の表面領域に
ｎウエル８が形成され、ｎウエル８内に第一のｐウエル
９が形成され、またｐ型シリコン基板７の他の表面領域
内には第二のｐウエル１０が形成され、第一のｐウエル
９と第二のｐウエル１０とは、ｎウエル８内に形成され
たｎ+型分離領域１１により分離されており、これら各
領域によりシリコン基板が構成されている。
より製造された半導体装置（ＤＲＡＭセル）一例を示す
模式的断面図である。ｐ型シリコン基板７の表面領域に
ｎウエル８が形成され、ｎウエル８内に第一のｐウエル
９が形成され、またｐ型シリコン基板７の他の表面領域
内には第二のｐウエル１０が形成され、第一のｐウエル
９と第二のｐウエル１０とは、ｎウエル８内に形成され
たｎ+型分離領域１１により分離されており、これら各
領域によりシリコン基板が構成されている。
【００１０】このシリコン基板の主面のＳＴＩ（Shallo
w Trench Isolation）１２で絶縁分離された活性化領域
１７内に各素子が形成されている。第一のｐウエル９に
は多数のメモリセルにそれぞれのトランジスタが形成さ
れており、これらトランジスタの全体は第一の層間絶縁
膜１３で被覆されており、この第一の層間絶縁膜１３上
には、この第一の層間絶縁膜１３に設けられたコンタク
ト孔１８を通して一対のメモリセルにそれぞれのトラン
ジスタに共通なソース・ドレイン領域となるｎ型領域に
接続されたビット線２１が形成されている。このビット
線を被覆して第二の層間絶縁膜１４が形成されており、
その上に容量素子部が形成されている。
w Trench Isolation）１２で絶縁分離された活性化領域
１７内に各素子が形成されている。第一のｐウエル９に
は多数のメモリセルにそれぞれのトランジスタが形成さ
れており、これらトランジスタの全体は第一の層間絶縁
膜１３で被覆されており、この第一の層間絶縁膜１３上
には、この第一の層間絶縁膜１３に設けられたコンタク
ト孔１８を通して一対のメモリセルにそれぞれのトラン
ジスタに共通なソース・ドレイン領域となるｎ型領域に
接続されたビット線２１が形成されている。このビット
線を被覆して第二の層間絶縁膜１４が形成されており、
その上に容量素子部が形成されている。
【００１１】すなわち、この円筒型スタックの容量素子
は、ストレージノード電極１、容量絶縁膜２およびプレ
ート電極３から構成され、一対のストレージノード電極
１は第一および第二の層間絶縁膜１３、１４に設けられ
たコンタクト孔１８を通してそれぞれのトランジスタに
対してもう一方のソース・ドレイン領域となるｎ型領域
に接続されている。また、プレート電極３は一対のメモ
リセルにそれぞれの容量素子が共通で連続的に形成さ
れ、その延長部は第二の層間絶縁膜１４によって覆われ
ており、プレート電極の取り出し部は、第三の層間絶縁
膜１５に設けられたスルーホールを通して接地電位など
の固定電位に保持されたＡｌ配線２３と電気的に接続さ
れている。なお、このＡｌ配線２３の下部、スルーホー
ル２２内にはタングステンプラグ６が形成されている。
は、ストレージノード電極１、容量絶縁膜２およびプレ
ート電極３から構成され、一対のストレージノード電極
１は第一および第二の層間絶縁膜１３、１４に設けられ
たコンタクト孔１８を通してそれぞれのトランジスタに
対してもう一方のソース・ドレイン領域となるｎ型領域
に接続されている。また、プレート電極３は一対のメモ
リセルにそれぞれの容量素子が共通で連続的に形成さ
れ、その延長部は第二の層間絶縁膜１４によって覆われ
ており、プレート電極の取り出し部は、第三の層間絶縁
膜１５に設けられたスルーホールを通して接地電位など
の固定電位に保持されたＡｌ配線２３と電気的に接続さ
れている。なお、このＡｌ配線２３の下部、スルーホー
ル２２内にはタングステンプラグ６が形成されている。
【００１２】図２は、本発明の第一の実施の形態の製造
方法を示す工程断面図であり、これは図１に示した片側
の円筒型ストレージノード電極を用いた容量素子部の部
分に対応するものである。
方法を示す工程断面図であり、これは図１に示した片側
の円筒型ストレージノード電極を用いた容量素子部の部
分に対応するものである。
【００１３】まず、円筒型ストレージノード電極１を形
成するため、チタン／窒化チタン４およびタングステン
５で埋め込まれたコンタクト孔上へ第三の層間絶縁膜１
５を堆積し、ＰＲ／ドライエッチングにより円筒型ホー
ルを形成する（図２（ａ））。
成するため、チタン／窒化チタン４およびタングステン
５で埋め込まれたコンタクト孔上へ第三の層間絶縁膜１
５を堆積し、ＰＲ／ドライエッチングにより円筒型ホー
ルを形成する（図２（ａ））。
【００１４】次に、ストレージノード電極として、ハロ
ゲン系高融点金属ガスである六フッ化タングステンガス
（ＷＦ6）とアンモニアガスを用いた化学気相成長法に
より窒化タングステン膜を５０ｎｍ以下と薄く形成す
る。ここで、窒化タングステン膜の形成条件として、ア
ンモニアに対して１／５００以上１／１００以下になる
ように六フッ化タングステンガスとアンモニアガスを反
応容器内に導入し、成長温度を室温〜６５０℃、反応圧
力を０．０１〜５．０Ｔｏｒｒで行い、良好な表面モホ
ロジーおよびステップカバレッジ性を有したストレージ
ノード電極材料が形成できる。さらに、保護ＰＲ／ドラ
イエッチングにより第三の層間絶縁膜１５上に形成した
窒化高融点金属膜を除去する（図２（ｂ））。
ゲン系高融点金属ガスである六フッ化タングステンガス
（ＷＦ6）とアンモニアガスを用いた化学気相成長法に
より窒化タングステン膜を５０ｎｍ以下と薄く形成す
る。ここで、窒化タングステン膜の形成条件として、ア
ンモニアに対して１／５００以上１／１００以下になる
ように六フッ化タングステンガスとアンモニアガスを反
応容器内に導入し、成長温度を室温〜６５０℃、反応圧
力を０．０１〜５．０Ｔｏｒｒで行い、良好な表面モホ
ロジーおよびステップカバレッジ性を有したストレージ
ノード電極材料が形成できる。さらに、保護ＰＲ／ドラ
イエッチングにより第三の層間絶縁膜１５上に形成した
窒化高融点金属膜を除去する（図２（ｂ））。
【００１５】次に、円筒型ホール内の保護ＰＲを除去
し、さらに第三の層間絶縁膜１５を除去し、円筒型スト
レージノード電極１を形成し、アンモニアガスなどを用
いた窒化ガスを用いてランプアニール処理を行う（図２
（ｃ））。
し、さらに第三の層間絶縁膜１５を除去し、円筒型スト
レージノード電極１を形成し、アンモニアガスなどを用
いた窒化ガスを用いてランプアニール処理を行う（図２
（ｃ））。
【００１６】次に、円筒型ストレージノード電極１上へ
容量絶縁膜２として酸化タンタル膜を形成する。酸化タ
ンタル膜の形成として、エトキシタンタル（Ｔａ（ＯＣ
2Ｈ5）5）と酸素を原料とした化学気相成長法により、
膜厚１０ｎｍ程度の酸化タンタル膜を形成し、リーク電
流特性を改善するための緻密化処理として、ＵＶ−Ｏ 3
アニールを行う。その後、プレート電極３として反応性
スパッタＴｉＮを形成、層間絶縁膜など、所望の層形成
を行い、本発明の半導体装置を形成する（図２
（ｄ））。
容量絶縁膜２として酸化タンタル膜を形成する。酸化タ
ンタル膜の形成として、エトキシタンタル（Ｔａ（ＯＣ
2Ｈ5）5）と酸素を原料とした化学気相成長法により、
膜厚１０ｎｍ程度の酸化タンタル膜を形成し、リーク電
流特性を改善するための緻密化処理として、ＵＶ−Ｏ 3
アニールを行う。その後、プレート電極３として反応性
スパッタＴｉＮを形成、層間絶縁膜など、所望の層形成
を行い、本発明の半導体装置を形成する（図２
（ｄ））。
【００１７】以上のようにして形成された半導体装置に
おけるスタック高さにおけるセル容量値依存性を図３に
示す。ここで、○印はストレージノード電極として化学
気相成長法による窒化タングステン膜を適用した場合、
●印は化学気相成長法によるタングステン膜を適用した
場合の結果を示す。図３から、本発明による窒化タング
ステン膜を用いた場合、従来のタングステン膜の場合と
比較して同スタック高さに対するセル容量値が約１．５
倍程度増加する結果が得られることが分かった。これ
は、プレート電極として良好なリーク電流特性の得られ
る反応性スパッタＴｉＮ膜を用いているため、ストレー
ジノード電極として表面モホロジーが良好でステップカ
バレッジ性の優れた窒化タングステン膜を用いた場合、
この反応性スパッタＴｉＮ膜・プレート電極が容量部全
体を覆い、計算によるセル容量値とほぼ同等の結果が得
られたと考えられる。一方、ストレージノード電極とし
て従来のタングステン膜を用いた場合、表面モホロジー
が凹凸であるため、反応性スパッタＴｉＮ膜・プレート
電極は容量部全体を覆うことができず、セル容量値が減
少したと考えられる。この結果により、ストレージノー
ド電極として表面モホロジーが良好でステップカバレッ
ジ性の優れた窒化タングステン膜を用いることは十分な
セル容量値を確保する上で重要であることが分かった。
おけるスタック高さにおけるセル容量値依存性を図３に
示す。ここで、○印はストレージノード電極として化学
気相成長法による窒化タングステン膜を適用した場合、
●印は化学気相成長法によるタングステン膜を適用した
場合の結果を示す。図３から、本発明による窒化タング
ステン膜を用いた場合、従来のタングステン膜の場合と
比較して同スタック高さに対するセル容量値が約１．５
倍程度増加する結果が得られることが分かった。これ
は、プレート電極として良好なリーク電流特性の得られ
る反応性スパッタＴｉＮ膜を用いているため、ストレー
ジノード電極として表面モホロジーが良好でステップカ
バレッジ性の優れた窒化タングステン膜を用いた場合、
この反応性スパッタＴｉＮ膜・プレート電極が容量部全
体を覆い、計算によるセル容量値とほぼ同等の結果が得
られたと考えられる。一方、ストレージノード電極とし
て従来のタングステン膜を用いた場合、表面モホロジー
が凹凸であるため、反応性スパッタＴｉＮ膜・プレート
電極は容量部全体を覆うことができず、セル容量値が減
少したと考えられる。この結果により、ストレージノー
ド電極として表面モホロジーが良好でステップカバレッ
ジ性の優れた窒化タングステン膜を用いることは十分な
セル容量値を確保する上で重要であることが分かった。
【００１８】ストレージノード電極として本発明による
窒化タングステン膜および従来技術であるタングステン
膜を用いた場合のリーク電流特性を図４に示す。ここ
で、○印はストレージノード電極として化学気相成長法
による窒化タングステン膜を適用した場合、●印は化学
気相成長法によるタングステン膜を適用した場合の結果
を示す。図４から、本発明による窒化タングステン膜を
用いた場合、従来のタングステン膜の場合と比較して良
好なリーク電流特性が得られることが分かった。これ
は、表面モホロジーが良好でステップカバレッジ性が優
れたストレージノード電極を用いた場合、バルクの場合
とほぼ同等のリーク電流特性が得られるのに対し、表面
モホロジーの非常に大きな凹凸であり、さらに不十分な
プレート電極の被覆性により電界集中の大きな箇所が存
在し、そこの部分で過度のリーク電流が流れるため特性
が劣化することが考えられる。
窒化タングステン膜および従来技術であるタングステン
膜を用いた場合のリーク電流特性を図４に示す。ここ
で、○印はストレージノード電極として化学気相成長法
による窒化タングステン膜を適用した場合、●印は化学
気相成長法によるタングステン膜を適用した場合の結果
を示す。図４から、本発明による窒化タングステン膜を
用いた場合、従来のタングステン膜の場合と比較して良
好なリーク電流特性が得られることが分かった。これ
は、表面モホロジーが良好でステップカバレッジ性が優
れたストレージノード電極を用いた場合、バルクの場合
とほぼ同等のリーク電流特性が得られるのに対し、表面
モホロジーの非常に大きな凹凸であり、さらに不十分な
プレート電極の被覆性により電界集中の大きな箇所が存
在し、そこの部分で過度のリーク電流が流れるため特性
が劣化することが考えられる。
【００１９】なお、本発明においては、ストレージノー
ド電極として、窒化タングステン膜に関してのみ説明し
てきたが、窒化モリブデン、窒化タンタルあるいは窒化
チタンなど他の窒化高融点金属材料を用いた場合におい
ても本発明の第一の実施の形態とほぼ同等の効果が得ら
れた。さらに、本発明においては、容量絶縁膜として、
酸化タンタル膜に関してのみ説明してきたが、ペロブス
カイト系チタン酸塩であるチタン酸バリウムまたはチタ
ン酸ストロンチウムなどを用いた場合においても、本発
明の第一の実施の形態とほぼ同等の効果が得られた。
ド電極として、窒化タングステン膜に関してのみ説明し
てきたが、窒化モリブデン、窒化タンタルあるいは窒化
チタンなど他の窒化高融点金属材料を用いた場合におい
ても本発明の第一の実施の形態とほぼ同等の効果が得ら
れた。さらに、本発明においては、容量絶縁膜として、
酸化タンタル膜に関してのみ説明してきたが、ペロブス
カイト系チタン酸塩であるチタン酸バリウムまたはチタ
ン酸ストロンチウムなどを用いた場合においても、本発
明の第一の実施の形態とほぼ同等の効果が得られた。
【００２０】図５は、本発明の第二の実施の形態の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【００２１】まず、内壁型ストレージノード電極１を形
成するため、チタン／窒化チタン４およびタングステン
５で埋め込まれたコンタクト孔上へ第三の層間絶縁膜１
５を堆積し、ＰＲ／ドライエッチングにより円筒型ホー
ルを形成する（図５（ａ））。
成するため、チタン／窒化チタン４およびタングステン
５で埋め込まれたコンタクト孔上へ第三の層間絶縁膜１
５を堆積し、ＰＲ／ドライエッチングにより円筒型ホー
ルを形成する（図５（ａ））。
【００２２】次に、ストレージノード電極として、まず
バリア性の優れた窒化チタン膜を化学気相成長法により
５〜１０ｎｍ程度の極薄膜で形成し、さらにハロゲン系
高融点金属ガスである六フッ化タングステンガス（ＷＦ
6）とアンモニアガスを用いた化学気相成長法により窒
化タングステン膜を５〜５０ｎｍ以下と極薄膜で形成す
る。ここで、窒化チタン膜および窒化タングステン膜の
形成条件として、アンモニアに対して１／５００以上１
／１００以下になるように六フッ化タングステンガスと
アンモニアガスを反応容器内に導入し、成長温度を室温
〜６５０℃、反応圧力を０．０１〜５．０Ｔｏｒｒで行
い、良好な表面モホロジーおよびステップカバレッジ性
を有したストレージノード電極材料が形成できる。さら
に、保護ＰＲを堆積する（図５（ｂ））。
バリア性の優れた窒化チタン膜を化学気相成長法により
５〜１０ｎｍ程度の極薄膜で形成し、さらにハロゲン系
高融点金属ガスである六フッ化タングステンガス（ＷＦ
6）とアンモニアガスを用いた化学気相成長法により窒
化タングステン膜を５〜５０ｎｍ以下と極薄膜で形成す
る。ここで、窒化チタン膜および窒化タングステン膜の
形成条件として、アンモニアに対して１／５００以上１
／１００以下になるように六フッ化タングステンガスと
アンモニアガスを反応容器内に導入し、成長温度を室温
〜６５０℃、反応圧力を０．０１〜５．０Ｔｏｒｒで行
い、良好な表面モホロジーおよびステップカバレッジ性
を有したストレージノード電極材料が形成できる。さら
に、保護ＰＲを堆積する（図５（ｂ））。
【００２３】次に、保護ＰＲ／ドライエッチングにより
第三の層間絶縁膜１５上に形成した窒化高融点金属膜を
除去し、さらに内壁型ホール内の保護ＰＲを除去し、内
壁型ストレージノード電極１を形成し、アンモニアガス
などを用いた窒化ガスを用いてランプアニール処理を行
う（図５（ｃ））。
第三の層間絶縁膜１５上に形成した窒化高融点金属膜を
除去し、さらに内壁型ホール内の保護ＰＲを除去し、内
壁型ストレージノード電極１を形成し、アンモニアガス
などを用いた窒化ガスを用いてランプアニール処理を行
う（図５（ｃ））。
【００２４】次に、内壁型ストレージノード電極１上へ
容量絶縁膜２として酸化タンタル膜を形成する。酸化タ
ンタル膜の形成として、エトキシタンタル（Ｔａ（ＯＣ
2Ｈ5）5）と酸素を原料とした化学気相成長法により、
膜厚１０ｎｍ程度の酸化タンタル膜を形成し、リーク電
流特性を改善するための緻密化処理として、ＵＶ−Ｏ 3
アニールを行う。その後、プレート電極３として反応性
スパッタＴｉＮを形成、層間絶縁膜など、所望の層形成
を行い、本発明の半導体装置を形成する（図５
（ｄ））。
容量絶縁膜２として酸化タンタル膜を形成する。酸化タ
ンタル膜の形成として、エトキシタンタル（Ｔａ（ＯＣ
2Ｈ5）5）と酸素を原料とした化学気相成長法により、
膜厚１０ｎｍ程度の酸化タンタル膜を形成し、リーク電
流特性を改善するための緻密化処理として、ＵＶ−Ｏ 3
アニールを行う。その後、プレート電極３として反応性
スパッタＴｉＮを形成、層間絶縁膜など、所望の層形成
を行い、本発明の半導体装置を形成する（図５
（ｄ））。
【００２５】以上のようにして形成された半導体装置に
おけるスタック高さにおけるセル容量値依存性を図６に
示す。ここで、○印はストレージノード電極として化学
気相成長法による窒化タングステン膜を適用した場合、
●印は化学気相成長法によるタングステン膜を適用した
場合の結果を示す。図５から、第一の実施の形態を用い
て形成された場合同様、本発明による窒化タングステン
膜を用いた場合、従来のタングステン膜の場合と比較し
て同スタック高さに対するセル容量値が約１．５倍程度
増加する結果が得られた。
おけるスタック高さにおけるセル容量値依存性を図６に
示す。ここで、○印はストレージノード電極として化学
気相成長法による窒化タングステン膜を適用した場合、
●印は化学気相成長法によるタングステン膜を適用した
場合の結果を示す。図５から、第一の実施の形態を用い
て形成された場合同様、本発明による窒化タングステン
膜を用いた場合、従来のタングステン膜の場合と比較し
て同スタック高さに対するセル容量値が約１．５倍程度
増加する結果が得られた。
【００２６】この第二の実施の形態は、半導体装置のセ
ル容量部を形成することにおいて、図５（第一の実施の
形態）を用いるよりも比較的安定した製造方法である。
しかしながら、第二の実施の形態を用いて形成したセル
容量値は内壁部のみしか容量部を用いていないため、第
一の実施の形態を用いた場合と比較すると小さくなる
が、本発明を用いた窒化タングステンを用いることによ
りスタック高さ１．０μmで３０ｆＦのセル容量値が得
られた。
ル容量部を形成することにおいて、図５（第一の実施の
形態）を用いるよりも比較的安定した製造方法である。
しかしながら、第二の実施の形態を用いて形成したセル
容量値は内壁部のみしか容量部を用いていないため、第
一の実施の形態を用いた場合と比較すると小さくなる
が、本発明を用いた窒化タングステンを用いることによ
りスタック高さ１．０μmで３０ｆＦのセル容量値が得
られた。
【００２７】また、第二の実施の形態を用いた場合のリ
ーク電流特性は、先に述べた図４とほぼ同等の結果が得
られた。
ーク電流特性は、先に述べた図４とほぼ同等の結果が得
られた。
【００２８】なお、本発明においては、ストレージノー
ド電極として、窒化タングステン膜に関してのみ説明し
てきたが、窒化モリブデン、窒化タンタルあるいは窒化
チタンなど他の窒化高融点金属材料を用いた場合におい
ても本発明の第二の実施の形態とほぼ同等の効果が得ら
れた。さらに、本発明においては、容量絶縁膜として、
酸化タンタル膜に関してのみ説明してきたが、ペロブス
カイト系チタン酸塩であるチタン酸バリウムまたはチタ
ン酸ストロンチウムなどを用いた場合においても、本発
明の第二の実施の形態とほぼ同等の効果が得られた。
ド電極として、窒化タングステン膜に関してのみ説明し
てきたが、窒化モリブデン、窒化タンタルあるいは窒化
チタンなど他の窒化高融点金属材料を用いた場合におい
ても本発明の第二の実施の形態とほぼ同等の効果が得ら
れた。さらに、本発明においては、容量絶縁膜として、
酸化タンタル膜に関してのみ説明してきたが、ペロブス
カイト系チタン酸塩であるチタン酸バリウムまたはチタ
ン酸ストロンチウムなどを用いた場合においても、本発
明の第二の実施の形態とほぼ同等の効果が得られた。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
セル容量部のストレージノード電極として窒化高融点金
属材料を用いることにより、従来技術と比較してセル容
量値が増加し、且つ良好なリーク電流特性の得られる容
量部が形成できる。
セル容量部のストレージノード電極として窒化高融点金
属材料を用いることにより、従来技術と比較してセル容
量値が増加し、且つ良好なリーク電流特性の得られる容
量部が形成できる。
【図１】本発明の第一の実施の形態を適用するＤＲＡＭ
素子構造を示す模式的断面図である。
素子構造を示す模式的断面図である。
【図２】本発明の第一の実施の形態になる半導体装置の
製造工程手順を示す模式的断面図である。
製造工程手順を示す模式的断面図である。
【図３】本発明の第一の実施の形態に基づき形成した容
量素子部のスタック高さにおけるセル容量値依存性を示
すグラフである。
量素子部のスタック高さにおけるセル容量値依存性を示
すグラフである。
【図４】本発明の第一の実施形の態に基づき形成した容
量素子部のリーク電流特性を示すグラフである。
量素子部のリーク電流特性を示すグラフである。
【図５】本発明の第二の実施の形態になる半導体装置の
製造工程手順を示した模式的断面図である。
製造工程手順を示した模式的断面図である。
【図６】本発明の第二の実施の形態に基づき形成した容
量素子部のスタック高さにおけるセル容量値依存性を示
すグラフである。
量素子部のスタック高さにおけるセル容量値依存性を示
すグラフである。
【符号の説明】
１ ストレージノード電極
２ 容量絶縁膜
３ プレート電極
４ チタン／窒化チタン
５ タングステン
６ タングステンプラグ
７ ｐ型シリコン基板
８ ｎウエル
９ ｐウエル
１０ 第二のｐウエル
１１ ｎ+型分離領域
１２ ＳＴＩ
１３ 第一の層間絶縁膜
１４ 第二の層間絶縁膜
１５ 第三の層間絶縁膜
１６ 保護膜
１７ 活性化領域
１８ コンタクト孔
２１ ビット線
２２ スルーホール
２３ Ａｌ配線
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−129231（ＪＰ，Ａ)
特開 平８−279601（ＪＰ，Ａ)
特開 平８−293494（ＪＰ，Ａ)
特開 平９−121035（ＪＰ，Ａ)
特開 平９−223778（ＪＰ，Ａ)
特開 平10−22467（ＪＰ，Ａ)
特開 平10−189489（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/8242
H01L 21/822
H01L 27/04
H01L 27/108
Claims (7)
- 【請求項１】 ストレージノード電極である窒化高融点
金属膜を化学気相成長法で形成する工程を含む半導体装
置の製造方法において、アンモニアガスとＷＦ 6 、Ｍｏ
Ｃｌ 5 、ＴａＣｌ 5 、ＴｉＣｌ 4 からなる群から選ばれた
ハロゲン系高融点金属ガスとを、該アンモニアガスに対
して該ハロゲン系高融点金属ガスが１／５００以上かつ
１／１００以下であるように、反応容器内に導入し、成
長温度を室温〜６５０℃、反応圧力を０．０１〜５．０
Ｔｏｒｒとして該形成を行うことを特徴とする半導体装
置の製造方法。 - 【請求項２】 少なくとも容量絶縁膜と、該容量絶縁膜
に接するストレージノード電極とを有する容量部を備え
た半導体装置の製造方法において、アンモニアガスとハ
ロゲン系高融点金属ガスとを、該アンモニアガスに対し
て該ハロゲン系高融点金属ガスが１／５００以上かつ１
／１００以下であるように、反応容器内に導入し、成長
温度を室温〜６５０℃、反応圧力を０．０１〜５．０Ｔ
ｏｒｒとする化学気相成長法で該ストレージノード電極
となる窒化高融点金属膜を形成する工程を含むことを特
徴とする半導体装置の製造方法。 - 【請求項３】 前記窒化高融点金属膜を所望のストレー
ジノード電極形状に形成する工程、窒化ガスを用いて前
記ストレージノード電極のランプアニール処理を行う工
程、前記ストレージノード電極上に前記容量絶縁膜を形
成する工程、および前記容量絶縁膜の緻密化熱処理をす
る工程をさらに含むことを特徴とする請求項２に記載の
半導体装置の製造方法。 - 【請求項４】 前記容量絶縁膜が化学気相成長法で形成
されることを特徴とする請求項３に記載の半導体装置の
製造方法。 - 【請求項５】 前記ハロゲン系高融点金属ガスが、六フ
ッ化タングステンガス（ＷＦ 6 ）であり、前記窒化高融
点金属膜が、窒化タングステン膜であることを特徴とす
る請求項２乃至４のいずれか１項に記載の半導体装置の
製造方法。 - 【請求項６】 前記ストレージ電極となる前記窒化高融
点金属膜を形成する工程は、窒化チタン膜を化学気相成
長法で形成する工程と、前記アンモニアガスと前記六フ
ッ化タングステンガス（ＷＦ 6 ）とを、前記アンモニア
ガスに対して前記六フッ化タングステンガス（ＷＦ 6 ）
が１／５００以上かつ１／１００以下 であるように、反
応容器内に導入し、成長温度を室温〜６５０℃、反応圧
力を０．０１〜５．０Ｔｏｒｒとする化学気相成長法で
窒化タングステン膜を形成する工程とを含むことを特徴
とする請求項５に記載の半導体装置の製造方法。 - 【請求項７】 前記窒化チタン膜は厚さ５〜１０ｎｍ、
前記窒化タングステン膜は厚さ５〜５０ｎｍの薄膜に形
成されることを特徴とする請求項６に記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11755699A JP3415476B2 (ja) | 1998-09-30 | 1999-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-278367 | 1998-09-30 | ||
| JP27836798 | 1998-09-30 | ||
| JP11755699A JP3415476B2 (ja) | 1998-09-30 | 1999-04-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174234A JP2000174234A (ja) | 2000-06-23 |
| JP3415476B2 true JP3415476B2 (ja) | 2003-06-09 |
Family
ID=26455651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11755699A Expired - Fee Related JP3415476B2 (ja) | 1998-09-30 | 1999-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3415476B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422063B1 (ko) * | 2001-05-02 | 2004-03-10 | 삼성전자주식회사 | 반도체 장치의 캐패시터 및 그 제조방법 |
| KR100475899B1 (ko) * | 2002-03-08 | 2005-03-10 | 주식회사 선익시스템 | 반도체의 캐패시터 전극 증착 방법 |
-
1999
- 1999-04-26 JP JP11755699A patent/JP3415476B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174234A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7206215B2 (en) | Antifuse having tantalum oxynitride film and method for making same | |
| JP5247059B2 (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| JP4314413B2 (ja) | Ｔａ▲下２▼Ｏ▲下５▼誘電体層の製造方法 | |
| JP2786071B2 (ja) | 半導体装置の製造方法 | |
| US6475855B1 (en) | Method of forming integrated circuitry, method of forming a capacitor and method of forming DRAM integrated circuitry | |
| US7005695B1 (en) | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region | |
| US20060205143A1 (en) | DRAM with high K dielectric storage capacitor and method of making the same | |
| JP2006161163A (ja) | チタン窒化膜形成方法及びそのチタン窒化膜を利用した金属−絶縁体−金属キャパシタの下部電極形成方法 | |
| JPH0521752A (ja) | 高密度ｄｒａｍ用の粗化された多結晶シリコン表面のコンデンサ電極板 | |
| JPH07161827A (ja) | 半導体装置の製造方法 | |
| JP2003017592A (ja) | 半導体素子のキャパシタ形成方法 | |
| US6326258B1 (en) | Method of manufacturing semiconductor device having thin film capacitor | |
| US6482694B2 (en) | Semiconductor device structure including a tantalum pentoxide layer sandwiched between silicon nitride layers | |
| JP2008288408A (ja) | 半導体装置及びその製造方法 | |
| JP3189813B2 (ja) | 半導体装置の製造方法 | |
| US6777740B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| KR20010102091A (ko) | 아날로그 회로용의 커패시터 및 그것의 제조 방법 | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| JP2000195956A (ja) | キャパシタの下部電極形成方法 | |
| JP3415476B2 (ja) | 半導体装置の製造方法 | |
| JP3225913B2 (ja) | 半導体装置の製造方法 | |
| JPH0563157A (ja) | 半導体装置 | |
| KR20050019304A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| JP2001127269A (ja) | 半導体装置及びその製造方法 | |
| KR20040088895A (ko) | 반도체 소자의 커패시터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |