JP3863391B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3863391B2
JP3863391B2 JP2001178539A JP2001178539A JP3863391B2 JP 3863391 B2 JP3863391 B2 JP 3863391B2 JP 2001178539 A JP2001178539 A JP 2001178539A JP 2001178539 A JP2001178539 A JP 2001178539A JP 3863391 B2 JP3863391 B2 JP 3863391B2
Authority
JP
Japan
Prior art keywords
capacitor
insulating film
metal
semiconductor device
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001178539A
Other languages
English (en)
Other versions
JP2002373945A (ja
Inventor
敏洋 飯塚
朝恵 山本
麻美 戸田
新太郎 山道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2001178539A priority Critical patent/JP3863391B2/ja
Priority to US10/170,813 priority patent/US8212299B2/en
Priority to TW091112981A priority patent/TW583727B/zh
Priority to DE10226381.7A priority patent/DE10226381B4/de
Priority to CNB021230129A priority patent/CN1228850C/zh
Priority to KR1020020033411A priority patent/KR20020094933A/ko
Publication of JP2002373945A publication Critical patent/JP2002373945A/ja
Priority to US10/967,436 priority patent/US20050051824A1/en
Priority to US11/637,147 priority patent/US8169013B2/en
Application granted granted Critical
Publication of JP3863391B2 publication Critical patent/JP3863391B2/ja
Priority to US11/928,460 priority patent/US8815678B2/en
Priority to US13/538,638 priority patent/US20120261735A1/en
Priority to US14/332,687 priority patent/US20140327064A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜キャパシタを有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、汎用ＤＲＡＭでは、メモリセルの容量絶縁膜として高誘電率物質のＴａ2 Ｏ5 が検討されており、この場合、容量の下部電極には、表面に凹凸を形成しやすく（例えば、いわゆるＨＳＧ構造）、単位面積当たりの容量値を大きくできるため、多結晶シリコン層を使うのが一般的である。この多結晶シリコン層の形成には７００〜９００℃程度の高温のプロセス処理が必要である。
【０００３】
一方、同一チップにロジック部とメモリ部を形成するロジック混載ＤＲＡＭでは、ロジック部は、トランジスタの高速化のため、ゲート電極およびソース／ドレイン拡散層領域はＣｏ（コバルト）でシリサイド化する必要がある。
【０００４】
しかし、Ｃｏシリサイド層は、低抵抗化を実現できるが、温度を上げるとＣｏシリサイド層に凝集が発生し、ゲート電極および拡散層の抵抗値が上昇するため、Ｃｏシリサイド層形成以降の工程では、プロセス処理温度を上げることができない。例えば、ゲート長０．１５μｍ世代では約６００度が上限である。
【０００５】
したがって、ロジック混載ＤＲＡＭのメモリ部の容量絶縁膜にＴａ2 Ｏ5 を使い、下部電極に多結晶シリコン層を使おうとすると、多結晶シリコン層の形成には高温のプロセス処理が必要であり、ロジック部のトランジスタが高温プロセスを経ることにより劣化してしまうという問題があるため、ゲート長０．１５μｍ以降の世代では、下部電極に多結晶シリコン層が使えない。そのため、容量の電極を、Ｃｏシリサイドの凝集が起きない５００℃以下の低温形成が可能な金属もしくは金属の窒化物、具体的にはＴｉＮ，ＷあるいはＲｕ等の電極に換えたいという要望がある。
【０００６】
次に、下部電極に金属もしくは金属の窒化物を用い、容量絶縁膜にＴａ2 Ｏ5 を用いた従来の薄膜キャパシタの製造方法について説明する。
【０００７】
ＴｉＮ，ＷあるいはＲｕ等から成る下部電極をＣＶＤ法あるいはＰＶＤ法などにより形成し、次に、熱ＣＶＤ法によりＴａ2 Ｏ5 容量絶縁膜を形成し、次に、Ｔａ2 Ｏ5 キャパシタのリーク電流を低減する目的で、５００℃以上でＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）あるいはＵＶ−Ｏ3 酸化などのポストアニールを行う。この後、例えば、ＴｉＮから成る上部電極をＣＶＤ法あるいはＰＶＤ法などにより形成し、所望の形状に加工することにより、Ｔａ2 Ｏ5 層を容量絶縁膜に用いたＭＩＭ構造の薄膜キャパシタを得る。
【０００８】
図１９は、容量絶縁膜にＴａ2 Ｏ5 を使い、下部電極と上部電極にＴｉＮを用いたときの電極間電圧（Ｖｐ）とリーク電流との関係を示す図である。図１９では、２５℃と、８５℃、１２５℃のときのリーク電流値を示しており、この図からデバイス動作補償温度である８５℃程度以上でのリーク電流が著しく増加することが分かる。
【０００９】
また、ＬＳＩチップでは、ＬＳＩの配線の上層に高誘電薄膜キャパシタを形成し、デカップリングコンデンサとして用いることが検討されている。デカップリングコンデンサは、電源とＬＳＩの配線間に存在する寄生インダクタンス等によって生じる電圧降下を補うために設置される。
【００１０】
従来のデカップリングコンデンサを図２０に示す。従来は図２０に示すように、プリント基板９１に実装されたＬＳＩチップ９２の周辺に積層セラミックコンデンサ９３を多数個配置し、デカップリングコンデンサとして機能させる手法が一般的に用いられている。しかし、積層セラミックコンデンサの共振周波数は約８０ＭＨｚ程度であり、ＬＳＩが数百ＭＨｚ〜数ＧＨｚへと高速化された場合、十分な電荷補償が行えず、デカップリングコンデンサとして機能し得ないという問題が生じている。
【００１１】
図２１は、この問題を解決するために提案された構造である。半導体装置の配線の上層に高誘電薄膜キャパシタを形成し、オンチップデカップリングコンデンサとして用いている。
【００１２】
図２１に示すように、半導体装置の配線（接地線）９４、配線（電源線）９５の直上にＣＶＤ法により下部電極膜／容量絶縁膜／上部電極膜を順次成膜し、所望の形状に加工して下部電極９６、容量絶縁膜９７、上部電極９８からなる薄膜キャパシタを形成し、この薄膜キャパシタをデカップリングコンデンサ９９として機能させている。下部電極９６および上部電極９８にはＴｉＮが用いられ、容量絶縁膜９７にはＴａ2 Ｏ5 が用いられる。なお、リーク電流低減のためにＴａ2 Ｏ5 からなる容量絶縁膜９７の形成後にＵＶ−Ｏ3 アニール（５００℃）を行う。
【００１３】
半導体装置の配線の上層に高誘電薄膜キャパシタを形成し、デカップリングコンデンサとして用いる場合には、オンチップであること、および高誘電キャパシタを用いることにより、低インダクタンスかつ大容量の要求に対応している。
【００１４】
【発明が解決しようとする課題】
上述のようにＴｉＮ，ＷあるいはＲｕ等を下部電極に用い、Ｔａ2 Ｏ5 を容量絶縁膜に用いた従来の薄膜キャパシタでは、Ｔａ2 Ｏ5 層形成直後ではリーク電流が大きいため酸化雰囲気中でのポストアニールを行う必要があり、このポストアニールにより下部電極層が酸化されて低誘電率層が形成されるため、Ｔａ2 Ｏ5 層を薄膜化しても高容量が得られないという問題がある。
【００１５】
また、ポストアニールによる酸化は下部電極層で凹凸発生や剥離を引き起こすため、歩留まりの低下を引き起こす問題がある。
【００１６】
また、図２１に示すように、室温２５℃では問題のないリーク電流値であっても、８５℃、１２５℃と温度を上げていくに従ってリーク電流が増加してしまい、デバイス動作補償温度で十分な容量特性が確保できないという問題がある。
【００１７】
また、半導体装置の最上層配線の上層に高誘電薄膜キャパシタを形成し、デカップリングコンデンサとして用いる場合には、オンチップであること、および高誘電キャパシタを用いることにより、低インダクタンスかつ大容量の要求に対応しているが、現状では薄膜キャパシタの形成方法に問題がある。
【００１８】
上記薄膜キャパシタの容量絶縁膜として、ＰＶＤ法あるいはＣＶＤ法によるＴａ2 Ｏ5 ，ＳｒＴｉＯ3 ，（Ｂａ，Ｓｒ）ＴｉＯ3 等が提案されている。しかしながら、従来のＰＶＤあるいはＣＶＤによる形成方法では、高い容量値を有する良質な容量絶縁膜を得るために成膜温度を４００℃以上の高温にする必要がある。また、リーク電流減少のために４５０℃以上での酸化雰囲気中でポストアニールを行う必要がある。近年、配線には銅配線が用いられており、このため、配線層の上層にキャパシタを形成する場合に４００℃以上の高温にすると配線層が酸化し、特性劣化、歩留まり低下を引き起こす問題がある。すなわち、従来の薄膜キャパシタ形成手法では、ＬＳＩの高速化に対応した大容量かつ低インダクタンスのオンチップデカップリングコンデンサを実現することができない。
【００１９】
本発明の目的は、同一チップにロジック部とメモリ部を搭載する半導体装置でゲート電極およびソース／ドレイン拡散層領域に形成したシリサイド層の劣化に伴うトランジスタ特性を劣化させることなく、かつ、メモリ部に搭載されるＤＲＡＭセルの容量として高容量かつ低リーク電流を実現できる容量を提供することにある。
【００２０】
さらに、本発明の他の目的は、配線層が形成された以降の工程（すなわち、配線層より上層）で、その容量を形成した半導体装置およびその製造方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明は、同一チップにロジック部とＤＲＡＭ部とを形成したロジック混載ＤＲＡＭであって、ロジック部がゲート電極およびソース／ドレイン拡散層領域からなる第１トランジスタを有し、ＤＲＡＭ部がゲート電極およびソース／ドレイン拡散層領域からなる第２トランジスタとＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタとを有するロジック混載ＤＲＡＭとしての半導体装置であり、第１トランジスタのソース／ドレイン拡散層領域と第２トランジスタのソース／ドレイン拡散層領域に高融点金属シリサイド層が形成され、前記第２トランジスタの高融点金属シリサイド層と前記ＭＩＭキャパシタの金属下部電極が金属プラグで接続され、ＭＩＭキャパシタの容量絶縁膜が原子層成長法（ Atomic layer Deposition: ALD ）で形成されるＺｒＯ 2 、ＨｆＯ 2 、（Ｚｒ x ，Ｈｆ 1-x ）Ｏ 2 （０＜ｘ＜１）、（Ｚｒ y ，Ｔｉ 1-y ）Ｏ 2 （０＜ｙ＜１）、（Ｈｆ z ，Ｔｉ 1-z ）Ｏ 2 （０＜ｚ＜１）あるいは（Ｚｒ k ，Ｔｉ l ，Ｈｆ m ）Ｏ 2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから選ばれる材料であり、容量絶縁膜上に金属上部電極を有することを特徴とする。
【００２２】
本発明は、同一チップにロジック部とＤＲＡＭ部とを形成したロジック混載ＤＲＡＭであって、ロジック部がゲート電極およびソース／ドレイン拡散層領域からなる第１トランジスタを有し、ＤＲＡＭ部がゲート電極およびソース／ドレイン拡散層領域からなる第２トランジスタとＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタとを有するロジック混載ＤＲＡＭとしての半導体装置であり、第１トランジスタのソース／ドレイン拡散層領域と第２トランジスタのソース／ドレイン拡散層領域に高融点金属シリサイド層が形成され、前記第２トランジスタの高融点金属シリサイド層と前記ＭＩＭキャパシタの金属下部電極が金属プラグで接続され、ＭＩＭキャパシタの容量絶縁膜が原子層成長法（ Atomic layer Deposition: ALD ）で形成されるＺｒＯ 2 、ＨｆＯ 2 、（Ｚｒ x ，Ｈｆ 1-x ）Ｏ 2 （０＜ｘ＜１）、（Ｚｒ y ，Ｔｉ 1-y ）Ｏ 2 （０＜ｙ＜１）、（Ｈｆ z ，Ｔｉ 1-z ）Ｏ 2 （０＜ｚ＜１）あるいは（Ｚｒ k ，Ｔｉ l ，Ｈｆ m ）Ｏ 2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから選ばれる材料であり、容量絶縁膜上に金属上部電極を有する半導体装置において、第２トランジスタのゲート電極はワード線を構成し、第２トランジスタのソース／ドレイン拡散層領域が第１および第２の拡散層領域からなり、第１および第２の拡散層領域に高融点金属シリサイド層が形成され、第 1 トランジスタ及び第 2 トランジスタ上の第１の層間絶縁膜と、第１の層間絶縁膜に形成された、第１および第２の拡散層領域の高融点金属シリサイド層とそれぞれ接続する第１および第２の金属プラグと、第１の層間絶縁膜上に形成された、第１の金属プラグと接続する金属ビット線と、第１の層間絶縁膜上および金属ビット線上に形成された第２の層間絶縁膜と、第２の層間絶縁膜に形成された、第２の金属プラグと接続する第３の金属プラグとを有し、第２の層間絶縁膜上に形成されたＭＩＭキャパシタの金属下部電極が第３の金属プラグと接続され、金属下部電極上に容量絶縁膜を有することを特徴とする。
【００２３】
また、本発明の半導体装置の高融点金属シリサイド層は、コバルトシリサイドまたはニッケルシリサイドであることを特徴としてもよい。
【００２４】
また、本発明の半導体装置の金属上部電極及び下部電極は、ＴｉＮであることを特徴としてもよい。
【００２５】
また、本発明の半導体装置のキャパシタは、シリンダー型であることを特徴としてもよい。
【００２６】
また、本発明の半導体装置の容量絶縁膜の膜厚は、５〜１５ｎｍであることを特徴としてもよい。
【００２７】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００２８】
図１は、本発明の第１の実施の形態にかかる薄膜キャパシタの構造を示す図である。本発明の第１の実施の形態は、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造の薄膜キャパシタを備える半導体装置であり、薄膜キャパシタは、下部電極１、容量絶縁膜２、および上部電極３を有し、上部電極３および下部電極１は、ＴｉＮ，Ｔｉ，Ｗ，ＷＮ，Ｐｔ，Ｉｒ，Ｒｕの金属もしくは金属窒化物中から選ばれる少なくとも１つの材料から成り、容量絶縁膜２は、原子層成長（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：以下、ＡＬＤという）法により形成したＺｒＯ2 、ＨｆＯ2 、（Ｚｒx ，Ｈｆ1-x ）Ｏ2 （０＜ｘ＜１）、（Ｚｒy ，Ｔｉ1-y ）Ｏ2 （０＜ｙ＜１）、（Ｈｆz ，Ｔｉ1-z ）Ｏ2 （０＜ｚ＜１）あるいは（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから選ばれる材料から成る。
【００２９】
なお、（Ｚｒx ，Ｈｆ1-x ）Ｏ2 （０＜ｘ＜１）は、ＺｒとＨｆとの固溶体の酸化物であり、（Ｚｒy ，Ｔｉ1-y ）Ｏ2 （０＜ｙ＜１）は、ＺｒとＴｉとの固溶体の酸化物であり、（Ｈｆz ，Ｔｉ1-z ）Ｏ2 （０＜ｚ＜１）は、ＨｆとＴｉとの固溶体の酸化物であり、（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）は、ＺｒとＴｉとＨｆとの固溶体の酸化物である。
【００３０】
ここでは、容量絶縁膜がＺｒＯ2 から成る場合の薄膜キャパシタの製造方法について説明する。まず、ＴｉＮ，Ｔｉ，Ｗ，ＷＮ，Ｐｔ，Ｉｒ，Ｒｕの群中から選ばれる少なくとも１つの材料を用いて、ＰＶＤ法、ＣＶＤ法またはＡＬＤ法により５〜５０ｎｍの膜厚の下部電極薄膜を成膜して下部電極１を形成する。
【００３１】
次に、ＡＬＤ法によりＺｒＯ2 薄膜から成る容量絶縁膜を成膜する。図２は、ＡＬＤ装置を用いてＺｒＯ2 薄膜を成膜する処理を説明するフロー図である。
【００３２】
ＺｒＯ2 薄膜の成膜には、Ｚｒ原料としてＺｒＣｌ4 を使い、酸素材料としてＨ2 Ｏを使う。成膜温度は２００〜４００℃とする。
【００３３】
まず、ＡＬＤ装置のチャンバー内にＺｒＣｌ4 を原料として供給し、下部電極薄膜表面に反応を起こさせて１原子層だけ成長させる。次に、ＺｒＣｌ4 の供給を停止してチャンバーの中にＡｒやＮ2 に代表される不活性ガスをパージガスとして入れて過剰の未反応ＺｒＣｌ4 を除去する。
【００３４】
この後に、今度は、Ｈ2 Ｏを供給して基板上に成長したＺｒを終端しているＣｌ基をＨ2 Ｏ中のＯＨ基と置換する。この際、反応副生成物としてＨＣｌが発生する。次に、Ｈ2 Ｏの供給を停止して、ＡｒやＮ2 に代表される不活性ガスをパージガスとして導入し、未反応Ｈ2 Ｏおよび反応副生成物ＨＣｌを除去し、パージガスを停止する。
【００３５】
この後、ＺｒＣｌ4 をもう一度供給して、１原子層だけ成長させる。ＺｒＣｌ4 の供給を停止し、パージガスを導入することにより未反応ＺｒＣｌ4 と反応副生成物ＨＣｌを除去する。
【００３６】
このように、ＺｒＣｌ4 供給、パージ、Ｈ2 Ｏ供給およびパージの一連のサイクルを所望の回数だけ順次繰り返すことで５〜１５ｎｍの膜厚のＺｒＯ2 からなる容量絶縁膜２を得る。
【００３７】
ＺｒＯ2 薄膜を形成した後に、ＴｉＮ，Ｔｉ，Ｗ，ＷＮ，Ｐｔ，Ｉｒ，Ｒｕの群中から選ばれる少なくとも１つの材料を用いて、ＰＶＤ法、ＣＶＤ法またはＡＬＤ法により５〜５０ｎｍの膜厚の上部電極薄膜を成膜し、所望の形状に加工して下部電極３を形成することで、薄膜キャパシタを得る。
【００３８】
このようにして形成された薄膜キャパシタは、電気絶縁性が高く、誘電率の大きい材料であるＺｒＯ2 薄膜を容量絶縁膜に用いており、ＺｒＯ2 を薄膜にしてもリーク電流増加が小さいため、低リーク電流かつ高容量となる。
【００３９】
また、ＺｒＯ2 薄膜形成をＡＬＤ法で行うことにより、低温成膜かつ酸化雰囲気中でのポストアニールプロセスの工程が省略できるため、下部電極の酸化による容量低下、リーク電流増加、歩留まり低下が防げる。
【００４０】
図３は、容量絶縁膜にＺｒＯ2 を用い、上部電極と下部電極にＴｉＮを用いたときの薄膜キャパシタの電極間電圧（Ｖｐ）とリーク電流との関係を示す図である。図２１に示した容量絶縁膜にＴａ2 Ｏ5 を用いた薄膜キャパシタと比較して、明らかにリーク電流が減少していることが分かる。
【００４１】
なお、上述した実施の形態では、ＡＬＤ法により成膜する容量絶縁膜をＺｒＯ2 としたが、容量絶縁膜をＨｆＯ2 、（Ｚｒx ，Ｈｆ1-x ）Ｏ2 （０＜ｘ＜１）、（Ｚｒy ，Ｔｉ1-y ）Ｏ2 （０＜ｙ＜１）、（Ｈｆz ，Ｔｉ1-z ）Ｏ2 （０＜ｚ＜１）あるいは（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから選ばれる材料とした場合も同様の効果が得られる。
【００４２】
ＨｆＯ2 を容量絶縁膜とする場合には、Ｈｆ原料にＨｆＣｌ4 を用い、酸素材料にＨ2 Ｏを用いる。
【００４３】
（Ｚｒx ，Ｈｆ1-x ）Ｏ2 を容量絶縁膜とする場合には、Ｚｒ原料にＺｒＣｌ4 を用い、Ｈｆ原料にＨｆＣｌ4 を用い、酸素材料にＨ2 Ｏを用いる。
【００４４】
（Ｚｒy ，Ｔｉ1-y ）Ｏ2 を容量絶縁膜とする場合には、Ｚｒ原料にＺｒＣｌ4 を用い、Ｔｉ原料にＴｉＣｌ4 を用い、酸素材料にＨ2 Ｏを用いる。
【００４５】
（Ｈｆz ，Ｔｉ1-z ）Ｏ2 を容量絶縁膜とする場合には、Ｈｆ原料にＨｆＣｌ4 を用い、Ｔｉ原料にＴｉＣｌ4 を用い、酸素材料にＨ2 Ｏを用いる。
【００４６】
（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 を容量絶縁膜とする場合には、Ｚｒ原料にＺｒＣｌ4 を用い、Ｔｉ原料にＴｉＣｌ4 を用い、Ｈｆ原料にＨｆＣｌ4 を用い、酸素材料にＨ2 Ｏを用いる。
【００４７】
次に、本発明の第２の実施の形態について説明する。
【００４８】
第２の実施の形態は、ＡＬＤ法により形成したＺｒＯ2 、ＨｆＯ2 、（Ｚｒx ，Ｈｆ1-x ）Ｏ2 （０＜ｘ＜１）、（Ｚｒy ，Ｔｉ1-y ）Ｏ2 （０＜ｙ＜１）、（Ｈｆz ，Ｔｉ1-z ）Ｏ2 （０＜ｚ＜１）あるいは（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから選ばれる材料を容量絶縁膜としたＭＩＭ構造の薄膜キャパシタにおいて、容量絶縁膜の成膜後にアニール処理を行うものである。
【００４９】
第１の実施の形態に係るＺｒＯ2 、ＨｆＯ2 、（Ｚｒx ，Ｈｆ1-x ）Ｏ2 （０＜ｘ＜１）、（Ｚｒy ，Ｔｉ1-y ）Ｏ2 （０＜ｙ＜１）、（Ｈｆz ，Ｔｉ1-z ）Ｏ2 （０＜ｚ＜１）あるいは（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから選ばれる材料を容量絶縁膜としたＭＩＭ構造の薄膜キャパシタは、容量絶縁膜にＴａ2 Ｏ5 を用いた薄膜キャパシタとの比較では、低リーク電流かつ高容量であり、ＤＲＡＭセルのキャパシタに十分に適用できるが、容量絶縁膜を薄膜化していったときの容量増加が小さく（ｔeq減少が小さく）、リーク電流は増加してしまう。
【００５０】
図４は、容量絶縁膜にＺｒＯ2 を用い、上部電極と下部電極にＴｉＮを用いたときのｔeq（ＳｉＯ2 換算膜厚）と実膜厚との関係を示す図であり、図４に示すように、低誘電率層の寄与分による容量低下が見られる。
【００５１】
これはＺｒＯ2 薄膜形成直後では、結晶性の低いＺｒＯ2 界面層が存在し、この層が低誘電率層として機能するため、薄膜化しても低誘電率層の寄与分が大きく、キャパシタ全体の容量値を増加させられないためである。一方、リーク電流は薄膜化により増加してしまう。
【００５２】
これに対し、本発明の第２の実施の形態では、第１の実施の形態により形成した薄膜キャパシタ、すなわちＡＬＤ法により生成したＺｒＯ2 薄膜を容量絶縁膜とするＭＩＭ構造の薄膜キャパシタにおいて、ＺｒＯ2 薄膜の成膜後に３００〜７００℃でアニール処理を行って、薄膜キャパシタの更なる高容量かつ低リーク電流を実現している。
【００５３】
上述したように、金属電極上にＡＬＤ法でＺｒＯ2 層を形成しただけでもＤＲＡＭセルのキャパシタとして使用できるが、ＤＲＡＭの微細化、高集積化の要求に対応するには、さらに高容量かつ低リーク電流が得られることが望ましい。
【００５４】
本発明者らは、金属電極上にＡＬＤ法でＺｒＯ2 層を形成しただけでは下部電極／ＺｒＯ2 界面に、ＺｒＯ2 層がアモルファス化している領域が存在し、このためにＺｒＯ2 を容量絶縁膜とするＭＩＭ薄膜キャパシタ本来の特性が得られていないことを突き止めた。すなわち、アモルファス層がＭＩＭ薄膜キャパシタ中で低誘電率層として機能するために、得られる容量値が低下してしまう。
【００５５】
さらに、本発明者らは、このアモルファス化層が、ＺｒＯ2 層形成後、アニール処理をすることで結晶化することを確認した。この結晶化によりＺｒＯ2 層は均質化され、上述した低誘電率層が除去されるため、アニール処理がない場合よりも高容量かつ低リーク電流が得られることも確認した。
【００５６】
例えば、ＴｉＮから成る下部電極上に、ＡＬＤ法によりＺｒＯ2 容量絶縁膜を２００〜４００℃で形成する。次に、例えばＴｉＮから成る上部電極を形成し、所望の形状に加工することによりＭＩＭ薄膜キャパシタを得る。この後、得られた薄膜キャパシタをＺｒＯ2 層形成温度以上の温度、かつ３００〜７００℃でアニール処理を行う。
【００５７】
なお、上記アモルファス層は、容量絶縁膜成膜時に形成されるものであり、上記アニール処理は、容量絶縁膜形成後であれば良く、容量絶縁膜形成直後であっても上部電極形成後であっても同様の効果が得られる。
【００５８】
また、アニール処理時の雰囲気は問わないが、下部電極材料の酸化による特性劣化を引き起こさない非酸化性雰囲気、すなわちＮ2 ，Ａｒ，Ｈｅ，フォーミングガス（Ｈ2 ＋Ｎ2 ）等が望ましい。
【００５９】
図５は、容量絶縁膜にＺｒＯ2 を用い、上部電極と下部電極にＴｉＮを用いたときのｔeq（ＳｉＯ2 換算膜厚）と実膜厚との関係を示す図である。図５に示すように、アニール処理を行うと、低誘電率層寄与分が無くなることが分かる。●は、アニール処理を行わなかった薄膜キャパシタの場合、すなわち、図４と同じものを示しており、○は、水素と窒素の混合ガスでアニール処理を行った薄膜キャパシタを示しており、△は、窒素のみでアニール処理を行った薄膜キャパシタを示している。
【００６０】
図６は、容量絶縁膜にＺｒＯ2 を用い、上部電極と下部電極にＴｉＮを用いたときのリーク電流とｔeq（ＳｉＯ2 換算膜厚）との関係を示す図である。図６において、○は、アニール処理を行わなかった薄膜キャパシタの場合を示しており、□は、水素と窒素の混合ガスでアニール処理を行った薄膜キャパシタを示しており、△は、窒素のみでアニール処理を行った薄膜キャパシタを示している。この図では、水素と窒素の混合ガスでアニール処理を行った場合と、窒素のみでアニール処理を行った場合とでは、ほぼ同じリーク電流値を示しており、熱処理だけが有効であって、アニールの雰囲気には、影響されないことが分かる。
【００６１】
上述のように、第２の実施の形態に係る薄膜キャパシタでは、ＺｒＯ2 薄膜形成直後に存在する低誘電率層（結晶性の低いＺｒＯ2 界面層）が、アニール処理により結晶性が向上し、低誘電率層として機能しなくなるため容量値が増加する（ｔeqは減少する）。また、ＺｒＯ2 膜の全領域で結晶性が良好になるためリーク電流も減少する。
【００６２】
なお、上述した実施の形態では、容量絶縁膜をＺｒＯ2 としたが、容量絶縁膜をＨｆＯ2 、（Ｚｒx ，Ｈｆ1-x ）Ｏ2 （０＜ｘ＜１）、（Ｚｒy ，Ｔｉ1-y ）Ｏ2 （０＜ｙ＜１）、（Ｈｆz ，Ｔｉ1-z ）Ｏ2 （０＜ｚ＜１）あるいは（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから選ばれる材料とした場合も同様の効果が得られる。
【００６３】
また、ゲート電極およびソース／ドレイン拡散層領域が高融点金属によりシリサイド化されたトランジスタを有する半導体装置に第２の実施の形態に係る薄膜キャパシタを形成する場合は、アニール条件は、ＡＬＤ法によるＺｒＯ2 層形成温度以上で、かつ高融点金属によりシリサイド化された前記ゲート電極およびソース／ドレイン拡散層領域で高融点金属シリサイドが凝集しない温度以下で熱処理を行う必要がある。シリサイドの凝集は、面積の小さい領域、すなわちソース／ドレイン拡散層領域よりもゲート電極で顕著になり、例えば、ゲート長０．１５μｍ世代のデバイスでは、凝集温度は約６００℃である。この場合、アニール条件は、ＡＬＤ法によるＺｒＯ2 層形成温度以上で、かつ６００℃以下となる。
【００６４】
次に、本発明の第３の実施の形態について説明する。
【００６５】
第３の実施の形態は、ＤＲＡＭ、または同一チップにロジック部とメモリ部を搭載するロジック混載ＤＲＡＭのスタック型ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）容量素子において、ＡＬＤ装置を用いてＡＬＤ法により下部電極、容量絶縁膜、上部電極を連続で形成するものである。
【００６６】
まず、従来のＤＲＡＭ、ロジック混載ＤＲＡＭのスタック型ＭＩＭ容量素子の製造方法について説明する。図７に示すように、トランジスタを形成し、容量コンタクト１１形成後に、シリンダー層間膜１２を成膜する。次に、リソグラフィ技術を用いてシリンダー層間膜１２を開口し、次に、開口部に下部電極（メタル）１３を成膜する。次に、開口部をレジスト１４で保護し、層間膜上の部分のみエッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などで除去し、各容量素子を分離する。次に、図８に示すように、容量絶縁膜１５、上部電極１６を形成し、共通電極配線（容量プレート）のパターニングを行う。
【００６７】
この従来のスタック型ＭＩＭ容量素子の製造方法では、下部電極加工の際に下部電極となるべき部分がエッチングされないよう、シリンダー内をレジストで保護する必要がある。このレジストの剥離方法として、下部電極をポリシリコンで形成しているＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｉｌｉｃｏｎ）容量の場合には、酸剥離を用いることが可能であるが、下部電極をＴｉＮ等のメタルで形成するＭＩＭ構造の容量の場合には酸剥離（ＳＰＭ（Ｓｕｌｆｕｒｉｃ ａｃｉｄ−Ｐｅｒｏｘｉｄｅ Ｍｉｘｔｕｒｅ；硫酸−過酸化水素水混合溶液）剥離）によるレジスト除去が不可能であり、このためプラズマ剥離＋有機剥離により行う。この方法では、エッチング時に発生する堆積物やフォトレジストの剥離残りを完全に除去することが困難である。
【００６８】
また、従来のスタック型ＭＩＭ容量素子の製造方法では、下部電極加工時およびレジスト剥離時の下部電極表面へのプラズマダメージ回避が困難である。また、クリーンルーム大気中のカーボンなどの不純物が下部電極表面に付着するため、下部電極と容量絶縁膜との界面を良好に保つことが困難であり、容量膜特性が劣化する原因となる。
【００６９】
これに対して、本発明の第３の実施の形態では、上部電極および下部電極が、ＴｉＮ，Ｔｉ，Ｗ，ＷＮ，Ｐｔ，Ｉｒ，Ｒｕの金属もしくは金属窒化物中から選ばれる少なくとも１つの材料から成り、容量絶縁膜が、ＺｒＯ2 、ＨｆＯ2 、（Ｚｒx ，Ｈｆ1-x ）Ｏ2 （０＜ｘ＜１）、（Ｚｒy ，Ｔｉ1-y ）Ｏ2 （０＜ｙ＜１）、（Ｈｆz ，Ｔｉ1-z ）Ｏ2 （０＜ｚ＜１）あるいは（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから選ばれる材料から成るＭＩＭ構造の容量において、下部電極・容量絶縁膜・上部電極をＡＬＤ装置を用いてＡＬＤ法により同一装置内にて連続的に形成する。これにより、下部電極と容量絶縁膜の界面状態を良好に保つことができる。
【００７０】
次に、第３の実施の形態に係るＤＲＡＭ、ロジック混載ＤＲＡＭのスタック型ＭＩＭ容量素子の製造方法について、図９〜図１４の製造工程断面図を用いて詳細に説明する。ここでは、スタック型容量素子のうちシリンダー型の容量素子について、上部電極および下部電極にＴｉＮを用い、容量絶縁膜にＺｒＯ2 を用いる場合について説明する。
【００７１】
まず、図９（ａ）に示すように、基板２１上に、素子分離領域２２を形成し、図示しないゲート絶縁膜を介してゲート電極２３を形成した後、基板２１の表面領域内にソース／ドレイン拡散層２４を形成する。このゲート電極２３はＤＲＡＭのワード線を構成するものである。次に、ゲート電極２３にサイドウォール２５を形成した後、ゲート電極２３上およびソース／ドレイン拡散層２４をＣｏ（コバルト）またはＮｉ（ニッケル）でシリサイド化してトランジスタを形成する。
【００７２】
次に、図９（ｂ）に示すように、このトランジスタ上にゲート上層間膜２６を形成し、続いて、ゲート上層間膜２６の上面を平坦化する。次に、図９（ｃ）に示すように、ゲート上層間膜２６に、リソグラフィ技術を用いてソース／ドレイン拡散層２４に達するセルコンタクト（容量コンタクト部）２７，セルコンタクト（ビットコンタクト部）２８を開口し、開口内をＷ（タングステン）で充填して、Ｗプラグを形成する。
【００７３】
次に、図９（ｄ）に示すように、ゲート上層間膜２６およびセルコンタクト２７，２８上にビット線２９を形成し、セルコンタクト２８内のＷプラグとビット線２９を接続する。次に、図１０（ｅ）に示すように、ビット線２９上にビット線上層間膜３０を形成し、続いて、ビット線上層間膜３０の上面を平坦化する。
【００７４】
次に、図１０（ｆ）に示すように、ビット線上層間膜３０に、リソグラフィ技術を用いてセルコンタクト２７に達する容量コンタクト３１を開口し、開口内をＷで充填して、Ｗプラグを形成する。続いて、図１１（ｇ）に示すように、ビット線上層間膜３０および容量コンタクト３１上にシリンダー層間膜３２を形成する。次に、図１１（ｈ）に示すように、シリンダー層間膜３２に、リソグラフィ技術を用いて容量コンタクト３１に達するシリンダー３３を開口する。
【００７５】
次に、図１２（ｉ）に示すように、ＡＬＤ装置を用いて、ＴｉＮからなる下部電極３４、ＺｒＯ2 からなる容量絶縁膜３５、ＴｉＮからなる上部電極３６ａを同一装置内で大気開放することなく、連続で形成する。
【００７６】
図１５は、ＡＬＤ装置を用いて下部電極３４、上部電極３６ａとなるＴｉＮ膜を形成するときの処理を説明するフロー図である。
【００７７】
ＴｉＮ膜の形成には、原料ガスとしてＴｉＣｌ4 とＮＨ3 を用いる。成膜温度は３００〜５００℃とする。
【００７８】
まず、ＡＬＤ装置のチャンバー内にＴｉＣｌ4 を供給する。そうすると、シリンダー内のシリンダー層間膜３２の表面に１原子層だけ反応が起こる。次に、ＴｉＣｌ4 の供給を停止してチャンバーの中にパージガスを入れて過剰の未反応ＴｉＣｌ4 を除去する。
【００７９】
この後に、ＮＨ3 を供給し、基板上に成長したＴｉを終端しているＣｌ基をＮＨ2 基と置換する。この際、反応副生成物としてＨＣｌが発生する。次に、ＮＨ3 の供給を停止し、ＡｒあるいはＮ2 などの不活性ガスをパージガスとして導入し、未反応ＮＨ3 および反応副生成物ＨＣｌを除去する。
【００８０】
この後、ＴｉＣｌ4 の供給によるＴｉ層成長、ＴｉＣｌ4 停止、パージガス導入による未反応ＴｉＣｌ4 および反応副生成物ＨＣｌ除去、パージバス停止、およびＮＨ3 供給の手順を順次繰り返す。
【００８１】
このように、ＴｉＣｌ4 供給、パージ、ＮＨ3 供給およびパージの一連のサイクルを所望の回数だけ順次繰り返すことで５〜５０ｎｍの膜厚のＴｉＮからなる下部電極３４を得る。
【００８２】
次に、図２に示すように、第１の実施の形態におけるＺｒＯ2 薄膜の形成と同じように、ＺｒＣｌ4 とＨ2 Ｏを交互に供給してＺｒＯ2 からなる５〜１５ｎｍの膜厚の容量絶縁膜３５の形成する。
【００８３】
さらに、下部電極３４の形成と同じように、図５に示すＴｉＣｌ4 とＮＨ3 の供給を交互に繰り返す処理を行って、５〜５０ｎｍの膜厚のＴｉＮからなる上部電極３６ａを形成する。
【００８４】
なお、図１２（ｉ）では、上部電極３６ａ上にさらにＷ（タングステン）からなる上部電極３６ｂを形成して上部電極をＴｉＮとＷの２層で形成している。この場合、Ｗは、ＡＬＤ法を用いて形成することなく、通常のＣＶＤ法、スパッタ法を用いて形成しても良い。ＡＬＤ法ではガスを交互に入れなければならず、時間がかかるので、ＣＶＤ法、スパッタ法を用いる方がデバイスを量産する上では効果的である。
【００８５】
これは、下部電極３４にも言えることであり、下部電極３４の全てをＡＬＤ法で形成するのではなく、最初に、例えば、スパッタ法で形成しておいて、界面に相当する部分をＡＬＤ法で形成して、さらに容量絶縁膜３５、上部電極３６ａを連続的に形成するようにしても良い。
【００８６】
下部電極３４および上部電極３６ａは、容量絶縁膜３５との界面部分だけをＡＬＤ法により形成すれば十分であるため、ＡＬＤ法により形成すべき下部電極および上部電極の膜厚は、少なくとも１原子層以上あれば良い。下部電極３４および上部電極３６ａは、容量絶縁膜３５との界面部分だけをＡＬＤ法により少なくとも１原子層以上形成し、残りをＣＶＤ法、スパッタ法を用いて形成して、全体の膜厚を５〜５０ｎｍとしても良い。
【００８７】
次に、図１２（ｊ）に示すように、ＣＭＰ、エッチバック、リソグラフィ技術によるパターニングなどの方法を用いて下部電極３４、容量絶縁膜３５、上部電極３６からなるシリンダー型セル容量素子３７を分離する。続いて、図１３（ｋ）に示すように、上部電極３６と下部電極３４とを分離するための絶縁膜３８を形成する。
【００８８】
次に、図１３（ｌ）に示すように、絶縁膜３８を上部電極３６上のみ開口する。この時、開口部３９が下部電極３４に接触しないようにする。続いて、図１４（ｍ）に示すように、共通配線４０を形成して上部電極３６を共通配線４０で接続する。さらに、図１４（ｎ）に示すように、共通配線４０上に層間絶縁膜４１を形成し、層間絶縁膜４１上に第１層目の配線である１メタル４２を形成する。
【００８９】
この第３の実施の形態では、原子層レベルで膜の組成の制御が可能であるＡＬＤ装置を用いて下部電極、容量絶縁膜、上部電極を同一装置内にて連続で形成するため、下部電極加工時やレジスト剥離時等に生じる下部電極表面への化学的または物理的ダメージを完全に防ぐことができる。さらに、クリーンルーム内の大気中に含まれるカーボンの下部電極および容量絶縁膜表面への付着を抑制することができる。また、これらの理由により、下部電極と容量絶縁膜との界面状態、および容量絶縁膜と上部電極との界面状態を良好に保つことが可能である。また、下部電極と容量絶縁膜との界面を良好に保つことができるため、容量値の低下と容量膜リークの増加を抑制することができる。
【００９０】
なお、ＭＩＭ構造の容量素子を形成した後に、第２の実施の形態に係るキャパシタと同様にアニール処理を行うことにより、更に高容量かつ低リーク電流の容量を実現することができる。この場合、アニール条件は、ＡＬＤ法によるＺｒＯ2 層形成温度以上で、かつ高融点金属によりシリサイド化された前記ゲート電極およびソース／ドレイン拡散層領域で高融点金属シリサイドが凝集しない温度以下で熱処理を行う。
【００９１】
また、本発明は、シリンダー型容量素子に限るものではなく、プレーナ型容量素子およびボックス型容量素子にも用いることができる。
【００９２】
図１６は、プレーナ型容量素子の断面図である。基板５１には素子分離領域５２が形成されており、基板上５１には図示しないゲート絶縁膜を介してゲート電極５３が形成されている。また、基板５１中にはＣｏでシリサイド化されたソース／ドレイン領域５４が形成され、ゲート電極５３上にゲート上層間膜５５が形成されている。
【００９３】
ゲート上層間膜５５中にはビットコンタクト５６が形成され、ビットコンタクト５６上にビット線５７が形成され、ビット線５７上にはビット線上層間膜５８が形成されている。
【００９４】
ビット線上層間膜５８上には、ＡＬＤ装置を用いて連続的に形成された金属または金属窒化物からなる下部電極５９、ＺｒＯ2 層からなる容量絶縁膜６０、属または金属窒化物からなる上部電極６１があり、下部電極５９は、ゲート上層間膜５４およびビット線上層間膜５８中に形成された容量コンタクト６２に接続されている。また、下部電極５９、容量絶縁膜６０、上部電極６１の側壁には、サイドウォール６６が形成されている。
【００９５】
上部電極６１上には、上部電極６１を接続する共通配線６３が形成され、共通配線６３上には、共通配線上層間膜６４を介して第１層目の配線である１メタル６５が形成されている。
【００９６】
図１７は、ボックス型容量素子の断面図である。基板７１には素子分離領域７２が形成されており、基板上７１には図示しないゲート絶縁膜を介してゲート電極７３が形成されている。また、基板７１中にはＣｏでシリサイド化されたソース／ドレイン領域７４が形成され、ゲート電極７３上にゲート上層間膜７５が形成されている。
【００９７】
ゲート上層間膜７５中にはビットコンタクト７６が形成され、ビットコンタクト７６上にビット線７７が形成され、ビット線７７上にはビット線上層間膜７８が形成されている。また、ゲート上層間膜７４およびビット線上層間膜７８中には容量コンタクト８２が形成されている。
【００９８】
容量コンタクト８２上には、Ｗ（タングステン）からなる下部電極７９ａが形成され、下部電極７９ａおよびビット線上層間膜７８上には、ＡＬＤ装置を用いて連続的に形成された金属または金属窒化物からなる下部電極７９ｂ、ＺｒＯ2 からなる容量絶縁膜８０、金属または金属窒化物からなる上部電極８１がある。
【００９９】
上部電極８１ｂ上には、上部電極８１と下部電極７９ｂを絶縁するための絶縁膜８６が形成され、絶縁膜８６上には上部電極８１ｂを接続する共通配線８３が形成されている。共通配線８３上には、共通配線上層間膜８４を介して第１層目の配線である１メタル８５が形成されている。
【０１００】
次に、本発明の第４の実施の形態について説明する。
【０１０１】
本発明の第４の実施の形態は、最上配線上に絶縁膜を介してＭＩＭ構造の薄膜キャパシタを有する半導体装置において、容量絶縁膜を低温成膜が可能でかつ酸化雰囲気のポストアニールを不要とするＡＬＤ法により形成して、このＭＩＭ構造の薄膜キャパシタを電源間のデカップリングコンデンサとして機能させるものである。
【０１０２】
図１８は、本発明の第４の実施の形態に係る半導体装置の一部断面図である。最上層配線（接地線）１０１、最上層配線（電源線）１０２上には層間膜１０３が形成され、層間膜１０３上には、デカップリングコンデンサ１０４として機能する下部電極１０５、容量絶縁膜１０６、上部電極１０７が順次形成されている。また、下部電極１０５と最上層配線（接地線）１０１とはコンタクト１０８を介して接続されており、上部電極１０７と最上層配線（電源線）１０２とはコンタクト１０９を介して接続されている。
【０１０３】
次に、図１８に示すデカップリングコンデンサの製造方法について説明する。まず、既知の製造方法に基づき作製したロジックデバイスの最上層配線１０１の直上に、スパッタ法あるいはＡＬＤ法によりＴｉＮ，Ｔｉ，ＴａＮ，Ｔａ，Ｗ，ＷＮ，Ｐｔ，Ｉｒ，Ｒｕから成る群中の少なくとも１つ以上の材料からなる下部電極膜を成膜し、下部電極膜を所望の形状に加工して下部電極１０２を形成する。
【０１０４】
下部電極１０２を形成した後に、ＡＬＤ法により成膜温度２００〜４００℃で容量絶縁膜を成膜する。この容量絶縁膜は、ＺｒＯ2 、ＨｆＯ2 、（Ｚｒx ，Ｈｆ1-x ）Ｏ2 （０＜ｘ＜１）、（Ｚｒy ，Ｔｉ1-y ）Ｏ2 （０＜ｙ＜１）、（Ｈｆz ，Ｔｉ1-z ）Ｏ2 （０＜ｚ＜１）あるいは（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから選ばれる材料の単層膜、あるいは少なくとも２つ以上の材料から成る積層膜である。次に、容量絶縁膜を所望の形状に加工して容量絶縁膜１０３を形成する。
【０１０５】
この後、スパッタ法あるいはＡＬＤ法によりＴｉＮ，Ｔｉ，ＴａＮ，Ｔａ，Ｗ，ＷＮ，Ｐｔ，Ｉｒ，Ｒｕから成る群中の少なくとも１つ以上の材料からなる上部電極膜を成膜し、次に、所望の形状に加工して上部電極１０４を形成することにより半導体装置内部にデカップリングコンデンサとして機能する薄膜キャパシタを得る。
【０１０６】
なお、図１８では、下部電極を最上層配線（接地線）に接続し、上部電極を最上層配線（電源線）に接続しているが、本発明は、この場合に限定されるものではなく、接続関係を入れ替えて下部電極を最上層配線（電源線）に接続し、上部電極を最上層配線（接地線）に接続する場合も当然に同じ作用を奏するものである。
【０１０７】
また、図１８では、デバイスの最上層配線の直上にデカップリングコンデンサとして機能する薄膜キャパシタを形成したが、最上層配線上に限るものではなく、デバイスの内部、下部いずれの場所でも良い。
【０１０８】
上述したように、この第４の実施の形態では、高誘電率を有する容量絶縁膜の形成に低温成膜かつ酸化雰囲気のポストアニール不要の特徴を有するＡＬＤ法を用いることにより、配線層の酸化による特性劣化、歩留まり低下を引き起こさずに半導体装置の内部に薄膜キャパシタを形成できる。
【０１０９】
この薄膜キャパシタをデカップリングコンデンサとして機能させることにより、従来のオンチップデカップリングコンデンサの問題を解決するとともに、オンチップデカップリングコンデンサの利点である低インダクタンス・大容量を実現できる。
【０１１０】
【発明の効果】
以上説明したように、本発明は、ＭＩＭ構造の薄膜キャパシタにおいて、容量絶縁膜にＺｒＯ2 、ＨｆＯ2 、（Ｚｒx ，Ｈｆ1-x ）Ｏ2 （０＜ｘ＜１）、（Ｚｒy ，Ｔｉ1-y ）Ｏ2 （０＜ｙ＜１）、（Ｈｆz ，Ｔｉ1-z ）Ｏ2 （０＜ｚ＜１）あるいは（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから成る材料を用いることにより、リーク電流を減少させ、かつ容量値を増加させることができる。
【０１１１】
また、本発明は、ＭＩＭ構造の薄膜キャパシタにおいて、ＺｒＯ2 、ＨｆＯ2 、（Ｚｒx ，Ｈｆ1-x ）Ｏ2 （０＜ｘ＜１）、（Ｚｒy ，Ｔｉ1-y ）Ｏ2 （０＜ｙ＜１）、（Ｈｆz ，Ｔｉ1-z ）Ｏ2 （０＜ｚ＜１）あるいは（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから成る容量絶縁膜の成膜後にさらにアニール処理を行うことにより、さらにリーク電流を減少させ、かつ容量値を増加させることができる。
【０１１２】
また、本発明は、ＤＲＡＭまたはロジック混載ＤＲＡＭのスタック型ＭＩＭ容量素子において、ＡＬＤ法により下部電極、容量絶縁膜、上部電極を連続で形成するため、ゲート電極およびソース／ドレイン拡散領域に形成したシリサイド層を劣化させることなく、かつ、メモリ部に搭載されるＤＲＡＭセルの容量として十分な値を確保（単位面積当たりの最小容量値および単位面積当たりの最大リーク電流値）することができる。
【０１１３】
さらに、本発明は、ＺｒＯ2 、ＨｆＯ2 、（Ｚｒx ，Ｈｆ1-x ）Ｏ2 （０＜ｘ＜１）、（Ｚｒy ，Ｔｉ1-y ）Ｏ2 （０＜ｙ＜１）、（Ｈｆz ，Ｔｉ1-z ）Ｏ2 （０＜ｚ＜１）あるいは（Ｚｒk ，Ｔｉl ，Ｈｆm ）Ｏ2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから成る容量絶縁膜を有する薄膜キャパシタを半導体装置の最上配線上に形成することにより、ＬＳＩの高速化に対応した低インダクタンスかつ大容量のオンチップデカップリングコンデンサを実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる薄膜キャパシタの構造を示す図である。
【図２】ＡＬＤ装置を用いてＺｒＯ2 薄膜を成膜する処理を説明するフロー図である。
【図３】薄膜キャパシタの電極間電圧（Ｖｐ）とリーク電流との関係を示す図である。
【図４】ｔeq（ＳｉＯ2 換算膜厚）と実膜厚との関係を示す図である。
【図５】ｔeq（ＳｉＯ2 換算膜厚）と実膜厚との関係を示す図である。
【図６】リーク電流とｔeq（ＳｉＯ2 換算膜厚）との関係を示す図である。
【図７】従来のスタック型ＭＩＭ容量素子の製造方法について説明する断面図である。
【図８】従来のスタック型ＭＩＭ容量素子の製造方法について説明する断面図である。
【図９】本発明のスタック型ＭＩＭ容量素子の製造方法について説明する断面図である。
【図１０】本発明のスタック型ＭＩＭ容量素子の製造方法について説明する断面図である。
【図１１】本発明のスタック型ＭＩＭ容量素子の製造方法について説明する断面図である。
【図１２】本発明のスタック型ＭＩＭ容量素子の製造方法について説明する断面図である。
【図１３】本発明のスタック型ＭＩＭ容量素子の製造方法について説明する断面図である。
【図１４】本発明のスタック型ＭＩＭ容量素子の製造方法について説明する断面図である。
【図１５】ＡＬＤ装置を用いてＴｉＮ膜を形成する処理を説明するフロー図である。
【図１６】プレーナ型容量素子の断面図である。
【図１７】ボックス型容量素子の断面図である。
【図１８】本発明の第４の実施の形態に係る半導体装置の一部断面図である。
【図１９】従来の薄膜キャパシタの電極間電圧（Ｖｐ）とリーク電流との関係を示す図である。
【図２０】従来のデカップリングコンデンサを説明する図である。
【図２１】従来のデカップリングコンデンサを説明する図である。
【符号の説明】
１，１３，３４，５９，７９ａ，７９ｂ，９６，１０５ 下部電極
２，１５，３５，６０，８０，９７，１０６ 容量絶縁膜
３，１６，３６，６１，８１，９８，１０７ 上部電極
１１ 容量コンタクト
１２ シリンダー層間膜
１４ レジスト
２１，５１，７１ 基板
２２，５２，７２ 素子分離領域
２３，５３，７３ ゲート電極
２４，５４，７４ ソース／ドレイン領域
２５，６６ サイドウォール
２６，５５，７５ ゲート上層間膜
２７，２８ セルコンタクト
２９，５７，７７ ビット線
３０，５８，７８ ビット線上層間膜
３１ 容量コンタクト
３２ シリンダー層間膜
３３ シリンダー
３７ シリンダー型セル容量素子
３８，８６ 絶縁膜
３９ 開口部
４０，６３，８３ 共通配線
４１ 層間絶縁膜
４２，６５，８５ １メタル
５６，７６ ビットコンタクト
６２，８２ 容量コンタクト
６４，８４ 共通配線上層間膜
９１ プリント基板
９２ ＬＳＩチップ
９３ 積層セラミックコンデンサ
９４，１０１ 配線（接地線）
９５，１０２ 配線（電源線）
９９，１０４ デカップリングコンデンサ
１０３ 層間膜
１０８，１０９ コンタクト

Claims (8)

  1. 同一チップにロジック部とＤＲＡＭ部とを形成したロジック混載ＤＲＡＭであって、前記ロジック部がゲート電極およびソース／ドレイン拡散層領域からなる第１トランジスタを有し、前記ＤＲＡＭ部がゲート電極およびソース／ドレイン拡散層領域からなる第２トランジスタとＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタとを有するロジック混載ＤＲＡＭとしての半導体装置であり、前記第１トランジスタのソース／ドレイン拡散層領域と前記第２トランジスタのソース／ドレイン拡散層領域に高融点金属シリサイド層が形成され、前記第２トランジスタの高融点金属シリサイド層と前記ＭＩＭキャパシタの金属下部電極が金属プラグで接続され、前記ＭＩＭキャパシタの容量絶縁膜が原子層成長法（ Atomic layer Deposition: ALD ）で形成されるＺｒＯ 2 、ＨｆＯ 2 、（Ｚｒ x ，Ｈｆ 1-x ）Ｏ 2 （０＜ｘ＜１）、（Ｚｒ y ，Ｔｉ 1-y ）Ｏ 2 （０＜ｙ＜１）、（Ｈｆ z ，Ｔｉ 1-z ）Ｏ 2 （０＜ｚ＜１）あるいは（Ｚｒ k ，Ｔｉ l ，Ｈｆ m ）Ｏ 2 （０＜ｋ，ｌ，ｍ＜１かつｋ＋ｌ＋ｍ＝１）の少なくとも１つから選ばれる材料であり、前記容量絶縁膜上に金属上部電極を有することを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、前記第２トランジスタのゲート電極はワード線を構成し、前記第２トランジスタの前記ソース／ドレイン拡散層領域が第１および第２の拡散層領域からなり、前記第１および第２の拡散層領域に高融点金属シリサイド層が形成され、前記第 1 トランジスタ及び第 2 トランジスタ上の第１の層間絶縁膜と、前記第１の層間絶縁膜に形成された、前記第１および第２の拡散層領域の高融点金属シリサイド層とそれぞれ接続する第１および第２の金属プラグと、前記第１の層間絶縁膜上に形成された、前記第１の金属プラグと接続する金属ビット線と、前記第１の層間絶縁膜上および前記金属ビット線上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜に形成された、前記第２の金属プラグと接続する第３の金属プラグとを有し、前記第２の層間絶縁膜上に形成された前記ＭＩＭキャパシタの金属下部電極が前記第３の金属プラグと接続され、前記金属下部電極上に前記容量絶縁膜を有することを特徴とする半導体装置。
  3. 前記高融点金属シリサイド層がコバルトシリサイドまたはニッケルシリサイドであることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ＭＩＭキャパシタの金属上部電極および金属下部電極がＴｉＮであることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記ＭＩＭキャパシタの金属上部電極の膜厚が５〜５０ｎｍであることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記ＭＩＭキャパシタがシリンダー型であることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記ＭＩＭキャパシタの金属下部電極の膜厚が５〜５０ｎｍであることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記容量絶縁膜の膜厚が５〜１５ｎｍであることを特徴とする請求項１〜７のいずれか１つに記載の半導体装置。
JP2001178539A 2001-06-13 2001-06-13 半導体装置 Expired - Fee Related JP3863391B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2001178539A JP3863391B2 (ja) 2001-06-13 2001-06-13 半導体装置
US10/170,813 US8212299B2 (en) 2001-06-13 2002-06-13 Semiconductor device having a thin film capacitor of a MIM (metal-insulator-metal) structure
TW091112981A TW583727B (en) 2001-06-13 2002-06-13 Semiconductor device and method for fabricating the same
DE10226381.7A DE10226381B4 (de) 2001-06-13 2002-06-13 Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator
CNB021230129A CN1228850C (zh) 2001-06-13 2002-06-13 半导体装置及其制造方法
KR1020020033411A KR20020094933A (ko) 2001-06-13 2002-06-14 반도체장치 및 그 제조방법
US10/967,436 US20050051824A1 (en) 2001-06-13 2004-10-18 Semiconductor device having a thin film capacitor and method for fabricating the same
US11/637,147 US8169013B2 (en) 2001-06-13 2006-12-12 Metal-insulator-metal (MIM) capacitor having capacitor dielectric material selected from a group consisting of ZRO2, HFO2, (ZRX, HF1-X)O2 (0<x<1), (ZRy, Ti (O<y<1), (Hfz, Ti-z)O2 (O<z<1) and (Zrk, Ti1, Hfm)O2 (O<K, 1, m<1, K+1+m=1)
US11/928,460 US8815678B2 (en) 2001-06-13 2007-10-30 Method for fabricating a metal-insulator-metal (MIM) capacitor having capacitor dielectric layer formed by atomic layer deposition (ALD)
US13/538,638 US20120261735A1 (en) 2001-06-13 2012-06-29 Semiconductor device having a thin film capacitor and method for fabricating the same
US14/332,687 US20140327064A1 (en) 2001-06-13 2014-07-16 Method for fabricating a metal-insulator-metal (mim) capacitor having capacitor dielectric layer formed by atomic layer deposition (ald)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001178539A JP3863391B2 (ja) 2001-06-13 2001-06-13 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005201425A Division JP4303709B2 (ja) 2005-07-11 2005-07-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002373945A JP2002373945A (ja) 2002-12-26
JP3863391B2 true JP3863391B2 (ja) 2006-12-27

Family

ID=19019221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001178539A Expired - Fee Related JP3863391B2 (ja) 2001-06-13 2001-06-13 半導体装置

Country Status (6)

Country Link
US (6) US8212299B2 (ja)
JP (1) JP3863391B2 (ja)
KR (1) KR20020094933A (ja)
CN (1) CN1228850C (ja)
DE (1) DE10226381B4 (ja)
TW (1) TW583727B (ja)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464007B1 (ko) * 2002-01-30 2005-01-03 엘지전자 주식회사 전계 방출 소자의 ｍｉｍ 에미터 및 그 제조 방법
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US7279392B2 (en) * 2003-08-04 2007-10-09 Samsung Electronics Co., Ltd. Thin film structure, capacitor, and methods for forming the same
US7425493B2 (en) * 2002-08-17 2008-09-16 Samsung Electronics Co., Ltd. Methods of forming dielectric structures and capacitors
US6784478B2 (en) * 2002-09-30 2004-08-31 Agere Systems Inc. Junction capacitor structure and fabrication method therefor in a dual damascene process
JP2004165559A (ja) * 2002-11-15 2004-06-10 Toshiba Corp 半導体装置
US7101813B2 (en) 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
JP4907839B2 (ja) 2003-03-26 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100505680B1 (ko) * 2003-03-27 2005-08-03 삼성전자주식회사 루테늄층을 갖는 반도체 메모리 소자의 제조방법 및루테늄층제조장치
US20050170665A1 (en) * 2003-04-17 2005-08-04 Fujitsu Limited Method of forming a high dielectric film
US7183186B2 (en) * 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
KR100532434B1 (ko) * 2003-05-09 2005-11-30 삼성전자주식회사 반도체 메모리 소자의 커패시터 제조 방법
KR100725690B1 (ko) * 2003-07-08 2007-06-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
CN1610117A (zh) * 2003-10-17 2005-04-27 松下电器产业株式会社 半导体装置及其制造方法
JP2005150416A (ja) * 2003-11-17 2005-06-09 Hitachi Ltd 半導体集積回路装置及びその製造方法
KR100568256B1 (ko) * 2003-12-11 2006-04-07 삼성전자주식회사 반도체 소자 제조 장비의 세정 방법
CN1300855C (zh) * 2003-12-19 2007-02-14 上海新傲科技有限公司 绝缘体上硅的衬底上混合结构栅介质材料的制备方法
KR100549951B1 (ko) * 2004-01-09 2006-02-07 삼성전자주식회사 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
US7906393B2 (en) * 2004-01-28 2011-03-15 Micron Technology, Inc. Methods for forming small-scale capacitor structures
US7199001B2 (en) * 2004-03-29 2007-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming MIM capacitor electrodes
KR100604845B1 (ko) 2004-04-12 2006-07-26 삼성전자주식회사 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
JP5235260B2 (ja) * 2004-04-12 2013-07-10 三星電子株式会社 窒素を含むシード層を備える金属−絶縁体−金属キャパシタの製造方法
FR2869325B1 (fr) * 2004-04-27 2006-06-16 Commissariat Energie Atomique Procede de depot d'une couche mince sur une couche oxydee d'un substrat
JP4571836B2 (ja) * 2004-07-23 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100713065B1 (ko) * 2004-07-30 2007-05-02 주식회사 하이닉스반도체 실린더형 스토리지노드를 포함하는 반도체메모리장치의제조 방법
US7601649B2 (en) 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
KR100728962B1 (ko) 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
JP4543378B2 (ja) * 2004-11-15 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
KR100647484B1 (ko) * 2004-11-23 2006-11-23 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
KR100695887B1 (ko) * 2004-12-09 2007-03-20 삼성전자주식회사 티타늄질화막 형성 방법 및 상기 티타늄질화막을 이용한금속-절연체-금속 커패시터의 하부전극 형성 방법
KR100667633B1 (ko) 2004-12-20 2007-01-12 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
KR20060072338A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 유전체막 형성방법 및 이를 이용한 반도체 소자의캐패시터 형성방법
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
JP4559866B2 (ja) 2005-01-17 2010-10-13 パナソニック株式会社 半導体装置の製造方法
US7687409B2 (en) 2005-03-29 2010-03-30 Micron Technology, Inc. Atomic layer deposited titanium silicon oxide films
DE102005018029A1 (de) 2005-04-14 2006-10-26 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Bauelements
KR100691004B1 (ko) * 2005-04-15 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100693890B1 (ko) * 2005-04-21 2007-03-12 삼성전자주식회사 반응 장벽막을 갖는 반도체 장치의 제조 방법
US7662729B2 (en) 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7510983B2 (en) 2005-06-14 2009-03-31 Micron Technology, Inc. Iridium/zirconium oxide structure
KR100717813B1 (ko) * 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
US7745865B2 (en) * 2005-07-20 2010-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods for preventing capacitor leakage
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR100722988B1 (ko) * 2005-08-25 2007-05-30 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR100648860B1 (ko) * 2005-09-08 2006-11-24 주식회사 하이닉스반도체 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
FR2890982B1 (fr) * 2005-09-21 2008-05-02 St Microelectronics Sa Procede de realisation d'une couche dielectrique sur un materiau porteur et un circuit integre comprenant un condensateur incorporant une couche dielectrique
JP2007129190A (ja) * 2005-10-05 2007-05-24 Elpida Memory Inc 誘電膜形成方法、及び半導体装置の製造方法
KR100670747B1 (ko) 2005-11-28 2007-01-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조 방법
KR100780650B1 (ko) * 2006-02-28 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조 방법
CN100395891C (zh) * 2006-03-30 2008-06-18 复旦大学 高性能金属/绝缘体/金属结构的电容器的制备方法
WO2008005705A2 (en) * 2006-06-30 2008-01-10 Nucryst Pharmaceuticals Corp. Metal-containing formulations and methods of use
US7605030B2 (en) 2006-08-31 2009-10-20 Micron Technology, Inc. Hafnium tantalum oxynitride high-k dielectric and metal gates
KR100809336B1 (ko) * 2006-10-02 2008-03-05 삼성전자주식회사 메모리 소자의 제조 방법
WO2008108128A1 (ja) 2007-03-08 2008-09-12 Nec Corporation 誘電体、誘電体を用いたキャパシタ、誘電体を用いた半導体装置、及び誘電体の製造方法
US20100133654A1 (en) * 2007-06-25 2010-06-03 Hee Han Method for manufacturing capacitor of semiconductor
KR100815969B1 (ko) 2007-06-26 2008-03-24 주식회사 동부하이텍 엠아이엠(ｍｉｍ) 캐패시터와 그의 제조방법
JP2009059889A (ja) 2007-08-31 2009-03-19 Elpida Memory Inc キャパシタ及びその製造方法
US7776731B2 (en) * 2007-09-14 2010-08-17 Freescale Semiconductor, Inc. Method of removing defects from a dielectric material in a semiconductor
JP5133643B2 (ja) 2007-09-28 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009135216A (ja) 2007-11-29 2009-06-18 Nec Electronics Corp 半導体装置
JP2009212381A (ja) * 2008-03-05 2009-09-17 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
KR101417728B1 (ko) * 2008-03-12 2014-07-11 삼성전자주식회사 지르코늄 유기산질화막 형성방법 및 이를 이용하는 반도체장치 및 그 제조방법
JP5354944B2 (ja) * 2008-03-27 2013-11-27 株式会社東芝 半導体装置および電界効果トランジスタ
JP2011165683A (ja) * 2008-04-16 2011-08-25 Nec Corp キャパシタ
KR20110099797A (ko) * 2009-01-15 2011-09-08 도쿄엘렉트론가부시키가이샤 커패시터 및 커패시터의 제조 방법
JP2010267925A (ja) * 2009-05-18 2010-11-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US8710669B2 (en) * 2009-05-20 2014-04-29 Nec Corporation Semiconductor device manufacture in which minimum wiring pitch of connecting portion wiring layer is less than minimum wiring pitch of any other wiring layer
US8236372B2 (en) 2009-06-12 2012-08-07 Micron Technology, Inc. Methods of forming capacitors having dielectric regions that include multiple metal oxide-comprising materials
US8310807B2 (en) 2009-06-12 2012-11-13 Micron Technology, Inc. Capacitors having dielectric regions that include multiple metal oxide-comprising materials
US8119492B2 (en) 2009-07-10 2012-02-21 United Microelectronics Corp. Dissolving precipates in alloy material in capacitor structure
KR101110557B1 (ko) * 2009-09-08 2012-01-31 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
KR20110064269A (ko) * 2009-12-07 2011-06-15 삼성전자주식회사 반도체 소자 및 그것의 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템
KR200457927Y1 (ko) * 2010-02-04 2012-01-12 조정준 조립식 화분대
JP2012104551A (ja) 2010-11-08 2012-05-31 Elpida Memory Inc 半導体記憶装置及びその製造方法
JP2013021012A (ja) * 2011-07-07 2013-01-31 Renesas Electronics Corp 半導体装置の製造方法
US9142607B2 (en) 2012-02-23 2015-09-22 Freescale Semiconductor, Inc. Metal-insulator-metal capacitor
WO2015117222A1 (en) * 2014-02-05 2015-08-13 Conversant Intellectual Property Management Inc. A dram memory device with manufacturable capacitor
JP2015179727A (ja) 2014-03-19 2015-10-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
JP6294151B2 (ja) * 2014-05-12 2018-03-14 東京エレクトロン株式会社 成膜方法
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
US9691871B1 (en) 2015-12-18 2017-06-27 Stmicroelectronics (Crolles 2) Sas Process for forming a layer of equiaxed titanium nitride and a MOSFET device having a metal gate electrode including a layer of equiaxed titanium nitride
KR102582423B1 (ko) * 2016-11-03 2023-09-26 삼성전자주식회사 반도체 소자
US10388721B2 (en) * 2017-01-24 2019-08-20 International Business Machines Corporation Conformal capacitor structure formed by a single process
FR3063387B1 (fr) 2017-02-24 2021-05-21 Commissariat Energie Atomique Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique
CN110366778B (zh) * 2017-04-04 2024-04-09 英特尔公司 薄膜晶体管嵌入式动态随机存取存储器
CN109494302B (zh) * 2017-09-12 2024-04-05 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
CN109755244B (zh) * 2017-11-06 2021-03-23 联华电子股份有限公司 一种制作动态随机存储器的埋入式字符线的方法
US10650978B2 (en) 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
US20190259618A1 (en) * 2018-02-19 2019-08-22 Stmicroelectronics (Crolles 2) Sas Process for forming a layer of a work function metal for a mosfet gate having a uniaxial grain orientation
US10629428B2 (en) * 2018-03-09 2020-04-21 Globalfoundries Inc. Metal insulator metal capacitor devices
US11329047B2 (en) 2018-04-18 2022-05-10 Intel Corporation Thin-film transistor embedded dynamic random-access memory with shallow bitline
KR102084608B1 (ko) * 2018-04-25 2020-03-04 한국과학기술연구원 유전막 및 이를 구비하는 반도체 메모리 소자와 이들의 형성 방법
US11450669B2 (en) 2018-07-24 2022-09-20 Intel Corporation Stacked thin-film transistor based embedded dynamic random-access memory
JP7197311B2 (ja) 2018-09-03 2022-12-27 太陽誘電株式会社 キャパシタおよびキャパシタの製造方法
WO2022038450A1 (ja) * 2020-08-19 2022-02-24 株式会社半導体エネルギー研究所 金属酸化物の製造方法
TW202210653A (zh) * 2020-09-07 2022-03-16 日商半導體能源研究所股份有限公司 金屬氧化物膜、半導體裝置以及其製造方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1266247A (en) 1985-03-25 1990-02-27 Adrienne A. Tymiak Antibiotic prepared from lysobacter sp. sc 14,067
US5189503A (en) 1988-03-04 1993-02-23 Kabushiki Kaisha Toshiba High dielectric capacitor having low current leakage
JP2524862B2 (ja) 1990-05-01 1996-08-14 三菱電機株式会社 半導体記憶装置およびその製造方法
JPH0653408A (ja) 1991-09-09 1994-02-25 Hitachi Ltd Ｍｏｍ容量素子
JPH06151751A (ja) 1992-11-13 1994-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP3207978B2 (ja) 1993-06-28 2001-09-10 康夫 垂井 キャパシタおよびその形成方法
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07161934A (ja) 1993-12-06 1995-06-23 Hitachi Ltd 半導体装置およびその製造方法
JP3450463B2 (ja) 1994-10-24 2003-09-22 株式会社日立製作所 半導体装置の製造方法
WO1998028795A1 (fr) * 1996-12-20 1998-07-02 Hitachi, Ltd. Dispositif memoire a semi-conducteur et procede de fabrication associe
JPH11177085A (ja) 1997-12-08 1999-07-02 Sony Corp 半導体装置
JP3173451B2 (ja) 1998-02-25 2001-06-04 日本電気株式会社 半導体装置及びその製造方法
TW383494B (en) * 1998-04-21 2000-03-01 United Microelectronics Corp Structure and manufacturing method for capacitors
TW403991B (en) 1998-06-16 2000-09-01 Samsung Electronics Co Ltd Method of forming selective metal layer and method of forming capacitor and filling contact hole using the same
JP3718058B2 (ja) * 1998-06-17 2005-11-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
EP0970719A3 (en) * 1998-07-08 2000-08-23 Nitto Denko Corporation Electrode structure
US6509601B1 (en) * 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
KR100275738B1 (ko) * 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
JP3869128B2 (ja) * 1998-09-11 2007-01-17 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6207561B1 (en) * 1998-09-29 2001-03-27 Texas Instruments Incorporated Selective oxidation methods for metal oxide deposition on metals in capacitor fabrication
KR100327328B1 (ko) 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
US6100200A (en) * 1998-12-21 2000-08-08 Advanced Technology Materials, Inc. Sputtering process for the conformal deposition of a metallization or insulating layer
KR100293713B1 (ko) 1998-12-22 2001-07-12 박종섭 메모리소자의 커패시터 제조방법
JP3655113B2 (ja) * 1998-12-28 2005-06-02 シャープ株式会社 半導体記憶装置の製造方法
JP2001024170A (ja) * 1999-07-13 2001-01-26 Mitsubishi Electric Corp 半導体記憶装置および製造方法
KR20010017820A (ko) 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
US6576053B1 (en) * 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method
US6203613B1 (en) * 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
TW468212B (en) 1999-10-25 2001-12-11 Motorola Inc Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6548343B1 (en) * 1999-12-22 2003-04-15 Agilent Technologies Texas Instruments Incorporated Method of fabricating a ferroelectric memory cell
US6335049B1 (en) * 2000-01-03 2002-01-01 Micron Technology, Inc. Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor
US6551399B1 (en) * 2000-01-10 2003-04-22 Genus Inc. Fully integrated process for MIM capacitors using atomic layer deposition
JP3548488B2 (ja) * 2000-03-13 2004-07-28 沖電気工業株式会社 強誘電体を用いた半導体装置の製造方法
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6423632B1 (en) * 2000-07-21 2002-07-23 Motorola, Inc. Semiconductor device and a process for forming the same
US7217615B1 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US6420230B1 (en) * 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US6486080B2 (en) * 2000-11-30 2002-11-26 Chartered Semiconductor Manufacturing Ltd. Method to form zirconium oxide and hafnium oxide for high dielectric constant materials
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
US6617266B2 (en) * 2001-04-12 2003-09-09 Applied Materials, Inc. Barium strontium titanate annealing process
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US6391713B1 (en) * 2001-05-14 2002-05-21 Silicon Integrated Systems Corp. Method for forming a dual damascene structure having capacitors
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
JP4911838B2 (ja) * 2001-07-06 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7425493B2 (en) * 2002-08-17 2008-09-16 Samsung Electronics Co., Ltd. Methods of forming dielectric structures and capacitors
JP4046588B2 (ja) * 2002-10-10 2008-02-13 Ｎｅｃエレクトロニクス株式会社 キャパシタの製造方法
JP4907839B2 (ja) * 2003-03-26 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4502189B2 (ja) * 2004-06-02 2010-07-14 ルネサスエレクトロニクス株式会社 薄膜の形成方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US20020190294A1 (en) 2002-12-19
CN1228850C (zh) 2005-11-23
US20120261735A1 (en) 2012-10-18
US8212299B2 (en) 2012-07-03
CN1391283A (zh) 2003-01-15
US8169013B2 (en) 2012-05-01
JP2002373945A (ja) 2002-12-26
US20050051824A1 (en) 2005-03-10
TW583727B (en) 2004-04-11
DE10226381B4 (de) 2015-08-20
US20080064147A1 (en) 2008-03-13
DE10226381A1 (de) 2003-01-16
KR20020094933A (ko) 2002-12-18
US20070152256A1 (en) 2007-07-05
US20140327064A1 (en) 2014-11-06
US8815678B2 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
JP3863391B2 (ja) 半導体装置
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
US7244982B2 (en) Semiconductor device using a conductive film and method of manufacturing the same
JP3171170B2 (ja) 薄膜キャパシタおよびその製造方法
TW200816390A (en) Method for fabricating a capacitor in a semiconductor device
JP2002043517A (ja) 半導体装置およびその製造方法
JP3957732B2 (ja) 半導体装置の製造方法
JP4303709B2 (ja) 半導体装置の製造方法
KR100504430B1 (ko) 플러그를갖는커패시터의하부전극형성방법
JPH11354751A (ja) 半導体装置，半導体装置の製造方法および半導体製造装置
JP3225913B2 (ja) 半導体装置の製造方法
KR100677773B1 (ko) 반도체 소자의 캐패시터 형성방법
US6306666B1 (en) Method for fabricating ferroelectric memory device
KR100296914B1 (ko) 반도체 메모리 소자의 캐패시터 제조 방법_
KR20030003353A (ko) 반도체 소자의 커패시터 제조 방법
KR100604664B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
JP4051922B2 (ja) 五酸化タンタルからなるｍｉｓキャパシタの製造方法
KR100414737B1 (ko) 반도체소자의 캐패시터 형성방법
KR100510526B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
JP2000216359A (ja) 半導体装置の製造方法
JP2002270787A (ja) 半導体装置とその製造方法
KR20030050171A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20000045864A (ko) 플러그폴리를 갖는 고유전율 커패시터 제조방법
KR20000045862A (ko) 플러그폴리를 갖는 고유전율 커패시터 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050411

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050510

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050711

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20051101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060928

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees