JP5235260B2 - 窒素を含むシード層を備える金属−絶縁体−金属キャパシタの製造方法 - Google Patents

Description

本発明は、集積回路製造方法に係り、特に金属−絶縁体−金属（ＭＩＭ：Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｍｅｔａｌ）キャパシタ及びその製造方法に関する。

最近、半導体素子の集積度が高まるにつれ、チップ内で素子が占める面積が減少している。ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）素子の情報を保存するキャパシタの場合にも、やはりさらに狭くなった面積で、以前と同一であるか、またはそれ以上の容量を有することが要求されている。ここで、キャパシタンスを改善させるための方法としては、下部電極の面積を増大させること、誘電膜を薄膜化すること、及び誘電膜の誘電率を向上させることがある。

下部電極の面積を増大させる方法としては、下部電極をシリンダ型及びフィン型のように三次元形態に形成する方法がある。しかし、さらに複雑な三次元形態の下部電極は、キャパシタンスは、増大させられるが、複雑な製造工程が要求され、工程中に下部電極が破損されやすい。

前記誘電膜を薄膜化する方法も、やはり限界に行き当たっている。すなわち、従来の誘電膜は、一般的にシリコン酸化膜（ＳｉＯ_２）またはＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）膜を利用する。前記シリコン酸化膜及びＯＮＯ膜を誘電膜として使用する場合、所望のキャパシタンスを確保するために、少なくとも１００Å（１０ｎｍ）以下の厚さに誘電膜を蒸着せねばならない。しかし、前記シリコン酸化膜及びＯＮＯ酸化膜を１００Å以下の厚さに蒸着すれば、信頼性が低下して漏れ電流が増えてしまう。

前記の問題点を解決するために、高誘電率、例えば誘電率が２０以上である誘電膜をキャパシタの誘電膜として採用する技術が提案された。かかる高誘電率を有する誘電膜（以下、高誘電膜）は、酸素親和力の強い金属から得られる金属酸化物である。しかし、前記高誘電膜は、誘電率は高いが、不安定であって漏れ電流が多い。従って、不安定な高誘電率を有する誘電膜を使用しようとするなら、不回避に高い仕事関数を有する金属が電極として利用しなければならない。かかる構造のキャパシタを一般的にＭＩＭキャパシタという。

従来のＭＩＭキャパシタの誘電膜としては、誘電率εが約２５ほどであるＴａ_２Ｏ_５膜が一般的に利用されている。かかるＴａ_２Ｏ_５膜は、誘電率は高い一方、自体的な漏れ電流が多い。これにより、Ｔａ_２Ｏ_５膜を誘電膜として使用する場合、他の金属よりもバリヤ特性にすぐれるＲｕ金属をキャパシタの電極として使用することが一般的である。Ｒｕ金属を電極として利用し、Ｔａ_２Ｏ_５膜を誘電膜として利用する技術が特許文献１に記載されている。しかし、前記Ｒｕ金属は、キャパシタの電極物質としてすぐれた特性を有するが、公知のように貴金属類なので、高価であり、かつ大量生産に問題がある。

従来には、Ｒｕ金属に比べて廉価でありつつ、半導体製造工程で多用されているＴｉＮをキャパシタ電極物質として使用する技術が提案された。ＴｉＮは、公知のように反応性が低く、かつ漏れ電流特性が安定している物質であり、優秀な導電特性を有すると知られている。しかし、前記Ｒｕ金属膜に比べて、バリヤ特性が若干低いので、Ｒｕ電極使用時に採用されたＴａ_２Ｏ_５膜を誘電膜として使用すれば、多量の漏れ電流が発生する。

これにより、ＴｉＮ膜で電極を形成する場合、Ｔａ_２Ｏ_５膜より漏れ電流特性の良好なＨｆＯ_２膜を誘電膜として使用する技術が提案された。ＨｆＯ_２膜は、前記Ｔａ_２Ｏ_５膜とほとんど類似した誘電率（ε≒２０〜２５）を有しつつ、Ｔａ_２Ｏ_５膜より高信頼度を有すると知られている。これにより、ＴｉＮ電極を使用する場合、ＨｆＯ_２膜を誘電膜に形成するようになれば、Ｔａ_２Ｏ_５を誘電膜として使用する場合より、漏れ電流が少なく発生する。

しかし、前記のようなＴｉＮ／ＨｆＯ_２／ＴｉＮキャパシタは、次のような問題点がある。

前記ＴｉＮ／ＨｆＯ_２／ＴｉＮキャパシタは、形成当時には漏れ電流が非常に少ない。しかし、キャパシタの製作を完了した後、層間絶縁膜（図示せず）の形成工程、バリヤ金属膜（図示せず）及び金属間絶縁膜（図示せず）を形成する工程のような半導体素子のバックエンド工程の進行中、特に高温で進められるバリヤ金属膜の蒸着工程を進めるようになれば、ＴｉＮ／ＨｆＯ_２／ＴｉＮキャパシタの等価酸化膜厚が急激に大きくなるので、多量の漏れ電流が発生するということが観察された。

バックエンド工程時に発生する漏れ電流は、次のような理由であると予測される。すなわち、漏れ電流は、バックエンド工程時に伴われる熱処理により、ＨｆＯ_２膜が結晶化されることにより発生し、前記熱処理中にＴｉＮ電極とＨｆＯ_２膜とが反応したり、ＴｉＮ電極とＨｆＯ_２膜の熱膨張係数の差などにより発生しうる。

図１は、従来のＴｉＮ／ＨｆＯ_２／ＴｉＮキャパシタの漏れ電流特性を示したグラフである。前記図１で、（Ａ）は、前記ＴｉＮ／ＨｆＯ_２／ＴｉＮキャパシタを形成した当時の漏れ電流を示し、（Ｂ）は、ＴｉＮ／ＨｆＯ_２／ＴｉＮキャパシタを形成した後、５００℃でバックエンド工程を進めたときの漏れ電流を示し、（Ｃ）は、ＴｉＮ／ＨｆＯ_２／ＴｉＮキャパシタを形成した後、５５０℃でバックエンド工程を進めたときの漏れ電流を示したものである。前記グラフによれば、キャパシタ形成当時には、漏れ電流特性が安定しているが、５００℃以上のバックエンド工程を進めるようになれば、（Ｂ）及び（Ｃ）のように漏れ電流が増えてしまう。

また、従来のキャパシタ誘電膜として形成されるＨｆＯ_２膜は、高誘電率を有するので、例えば１０ｎｍ程度の厚さに形成される。かかる厚さを有するＨｆＯ_２膜は、平坦面では平均した厚さを有するように形成されるが、三次元的な下部電極表面上に均一な厚さに形成され難く、キャパシタの追加的な漏れ電流を誘発しうる。
米国特許６，３１３，０４７号明細書

従って、本発明が解決しようとする技術的課題は、半導体素子のバックエンド工程時に発生するキャパシタの漏れ電流を防止できるＭＩＭキャパシタを提供することである。

さらに、本発明が解決しようとする他の技術的課題は、漏れ電流を防止できるＭＩＭキャパシタの製造方法を提供することである。

前記の本発明の技術的課題を解決するために、本発明のＭＩＭキャパシタは、第１金属成分を含む下部電極を含む。前記下部電極の表面に、第２金属成分、酸素及び窒素を含む誘電膜シード層が形成されており、前記シード層の上部に、第２金属成分及び酸素を含む誘電膜メイン層が形成されている。そして、前記誘電膜のメイン層の上部に、第３金属成分を含む上部電極が形成されている。

このとき、前記誘電膜のシード層は、１０ないし６０Åの厚さを有することができ、前記誘電膜メイン層は、４０ないし１００Å厚さを有することができる。

前記本発明の他の技術的課題を解決するために、本発明のＭＩＭキャパシタの製造方法は、半導体基板の上部に金属物質を含む下部電極を形成する。次に、前記下部電極の上部に前記下部電極の金属物質と異なる成分の金属及び窒素成分を含む誘電膜のシード層を形成し、前記誘電膜のシード層の上部に誘電膜メイン層を形成する。前記誘電膜メイン層の上部に金属物質からなる上部電極を形成する。

また、本発明の他の実施例によるＭＩＭキャパシタの製造方法は、半導体基板上に金属窒化物からなる下部電極を形成する。次に、前記下部電極の表面に、金属酸化物からなる予備シード層を形成し、前記誘電体シード層を窒素プラズマ処理し、誘電膜シード層を形成する。その後、前記誘電膜シード層をシードとして利用し、金属酸化物からなる誘電膜メイン層を形成し、前記誘電膜メイン層内の不純物を除去するための安定化処理を進めた後、前記誘電膜メイン層の上部に上部電極を形成する。

本発明において、下部電極と誘電膜メイン層との間に金属窒酸化膜からなるシード層を介在させることにより、後続のバックエンド工程時に熱が加えられても、下部電極と誘電膜（誘電膜メイン層）との反応が最小化され、メイン層の結晶化速度もやはり遅れるようになり、下部電極と誘電膜の熱膨張係数の差を減らし、漏れ電流が増えない。

さらに、金属窒酸化膜からなるシード層の形成により、誘電膜のメイン層を酸素雰囲気で熱処理しても、下部電極及び導電プラグの酸化を防止できる。これにより、等価酸化膜厚を薄くできる。

また、誘電膜をシード層とメイン層とに分けて蒸着することにより、三次元的な下部電極の表面に優秀なステップカバーレッジを有して誘電膜を蒸着できる。

以下、添付した図面に基づいて、本発明の望ましい実施例を説明する。しかし、本発明の実施例は、さまざまな他の形態に変形され、本発明の範囲が後述の実施例によって限定されるものと解釈されてはならない。本発明の実施例は、当業界で当業者に本発明をさらに完全に説明するために提供されるものである。従って、図面での要素の形状などは、さらに明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。

本願発明は、窒素成分を含む金属酸化膜からなるシード層を形成するところにその特徴がある。また、シード層は、誘電膜のメイン層と同じ金属酸化膜成分を含んでいなければならない。かかるシード層は、後続のバックエンド工程時に誘電膜メイン層と下部電極との間の反応を阻止し、熱膨張係数差を補償して漏れ電流を防ぐ機能を果たす。

また、本願発明のもう一つの特徴は、下部電極及び上部電極を半導体製造工程で広く使われているＴｉＮ膜のような遷移金属窒化膜で形成し、製造コストを下げられるということである。また、誘電膜として遷移金属窒化膜からなる電極を使用する時、大きいバンドギャップにより漏れ電流の増加を抑制できるＨｆＯを使用するところにある。

かかる特徴を有する本発明のキャパシタを説明すれば、次の通りである。まず、図２を参照し、半導体基板１０の上部に、第１金属成分を含む下部電極２０が形成される。下部電極２０を構成する物質は、ＴｉＮ、ＷＮまたはＴａＮのように廉価でありつつも、半導体の製造工程に多用されている金属窒化膜が利用されうる。

下部電極２０の上部に、誘電膜５０が形成される。誘電膜５０は、シード層３０及びメイン層４０から構成される。シード層３０は、誘電膜５０、すなわちメイン層４０を成長させるためのシードの役割を果たし、下部電極２０の表面に薄い、例えば１０ないし６０Å厚さに形成される。本実施例で、シード層３０は、第２金属成分、酸素及び窒素を含む。望ましくは、シード層３０は、遷移金属窒化膜からなる下部電極１０との反応性が弱く、かつ高い誘電率を有する金属窒酸化膜、例えばＨｆＯＮ、ＺｒＯＮ及びＬａＯＮが利用されうる。このとき、第２金属成分は、第１金属成分とは、異なることが望ましい。一般的に、窒素を含む膜は、周辺の他の物質と反応性が弱く、バリヤの役割を果たすと知られている。これにより、本実施例のシード層３０を窒素を含む遷移金属酸化膜、例えば金属窒酸化膜で形成すれば、下部の遷移金属窒化膜からなる下部電極１０と反応がほとんど起こらず、下部電極１０及びシード層３０が共通に窒素成分を含むために、熱工程によるストレス差が減少するだけではなく、後続の熱工程時に不純物のバリヤの役割を果たすようになる。また、金属窒酸化膜は、同じ金属成分を含む金属酸化膜と誘電率がほぼ同じようなので、キャパシタンスに影響を及ぼさない。

かかるシード層３０の上部に、誘電膜５０のメイン層４０が形成される。メイン層４０は、シード層３０と同じ第２金属及び酸素を含むのが望ましく、例えば金属酸化膜で形成される。かかるメイン層４０としては、ＨｆＯ、ＺｒＯまたはＬａＯ膜が利用され、シード層３０よりは厚い、例えば４０ないし８０Åの厚さに形成される。

誘電膜５０の上部に、上部電極６０が形成される。上部電極６０は、第３金属成分を含むことができる。このとき、第３金属成分は、例えば第１金属成分と同一であるか、またはＲｕ、ＰｔまたはＩｒのような貴金属類でありうる。

このように、金属窒酸化膜からなるシード層３０を形成するようになれば、後続のバックエンド工程時に熱が加えられても、下部電極２０と誘電膜５０との反応が最小化されるだけではなく、誘電膜の結晶化速度もやはり遅くなり、下部電極２０と誘電膜５０の熱膨張係数差を減らすことができ、漏れ電流発生を防止できる。

図３及び図４Ａないし図４Ｃは、本発明の他の実施例を説明するための図面である。まず、図３を参照し、半導体基板１００上に、下部電極１１０が形成される。下部電極１１０は、半導体製造工程で、バリヤ金属膜または乱反射防止膜として多用されているＴｉＮ膜で形成される。

ＴｉＮ膜からなる下部電極１１０の上部に、シード層１２０及びメイン層１３０から構成される誘電膜１４０が形成される。まず、シード層１２０は、下部電極１１０と反応性の弱い金属窒酸化膜が利用される。本実施例の下部電極１１０がＴｉＮ膜で形成されていることを勘案し、バンドギャップが比較的大きいＨｆＯＮ膜でシード層１２０が形成される。かかるシード層１２０は、前述のように窒素成分を含んでいるので、比較的安定した状態を有しつつ、ＴｉＮ下部電極１１０と反応性が弱い。メイン層１３０は、シード層１２０と同じ金属成分を含む金属酸化膜であり、例えばＨｆＯ_２膜が利用される。

ＨｆＯ成分を含む誘電膜１４０の上部に、上部電極１５０を形成する。上部電極１５０は、下部電極１１０と同じＴｉＮ金属膜で形成されうる。

次に、図４Ａないし図４Ｃ及び図３を参照し、前記の本発明の実施例によるＭＩＭキャパシタの製造方法を説明する。

図４Ａを参照し、半導体基板１００の上部にＴｉＮ膜を蒸着し、下部電極１１０を形成する。下部電極１１０を構成するＴｉＮ膜は、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはＭＯＣＶＤ（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ ＣＶＤ）法で形成されうる。下部電極１１０の上部にＨｆＯ_２膜を蒸着し、予備シード層１１５を形成する。このとき、予備シード層１１５は、下部電極１１０の表面に平均に蒸着できるようにＡＬＤ法を利用して蒸着する。

その後、図４Ｂに図示されたように、予備シード層１１５を窒化処理し、ＨｆＯＮ膜からなるシード層１２０を形成する。前記窒化処理は、窒素（Ｎ）を含むガスの雰囲気、例えばＮ_２、ＮＨ_３、Ｎ_２ＯまたはＮＯ_２雰囲気で熱処理する工程でありうる。望ましくは、前記熱処理工程は、低温、例えば２０ないし５５０℃の温度で進められる。

また、本実施例の窒化処理は、図５に図示されたように、窒素含有のプラズマ処理でありうる。窒素含有のプラズマ処理は、低温、例えば２０ないし５５０℃の温度で進められる。前記プラズマ処理は、低温でも多量のラジカルが発生するので、反応性にすぐれるという長所を有する。上記の通りに、低温工程で予備シード層１１５を窒化させれば、高温工程による下部電極１１０のアタックを防止でき、追加的な漏れ電流を防止できる。

次に、図４Ｃを参照し、ＨｆＯＮシード層１１５をシードとして利用し、ＨｆＯ_２メイン層１３０を蒸着する。このとき、メイン層１３０は、ＡＬＤ法またはＭＯＣＶＤ法で形成できる。

その後、メイン層１３０内の不純物を除去するために、安定化処理を実施する。安定化処理は、メイン層１３０内の不純物、例えば炭素成分を除去しつつ、メイン層１３０の化学量論比を合わせることができるように、５５０℃以下の温度で熱処理することが望ましい。

前記安定化処理は、図６に図示されたように、メイン層１３０内に不足した酸素を供給できるように、酸素（Ｏ_２）を含むガスの雰囲気、例えばＯ_２、Ｎ_２ＯまたはＮＯ_２ガスの雰囲気で進められる熱処理でありうる。このとき、メイン層１３０を酸素雰囲気で熱処理しても、酸素成分が前記ＨｆＯＮシード層１２０により遮断され、ＴｉＮ下部電極１１０を酸化させない。これにより、等価酸化膜厚の増大を防止できる。

また、前記安定化処理は、図７でのように、酸素を含むプラズマガスの雰囲気で処理されうる。かかる酸素を含むプラズマ処理は、前述のように、低温で進められるので、メイン層１３０に十分な酸素を供給しつつ、同時にＴｉＮ下部電極１１０の熱的負担を減らせる。従って、酸素を含むプラズマガスの雰囲気で、メイン層１３０の安定化処理を進めることがメイン層１３０の膜特性及び下部電極の特性面で最も安定している。

また、メイン層１３０の安定化処理は、図８に図示されたように、非酸素ガスの雰囲気で、熱処理や、非酸素プラズマ処理でありうる。このとき、前記非酸素ガスとしては、Ｈ_２、Ｎ_２またはＮＨ_３ガスなどが利用されうる。非酸素ガスの雰囲気で、熱処理またはプラズマ処理を進めるようになれば、メイン層１３０内に残留しうる炭素のような不純物を還元反応により容易に除去できる。

再び図３を参照し、安定化処理を終えたメイン層１３０の上部に、上部電極１５０を形成する。上部電極１５０は、下部電極と同様にＴｉＮ層で形成する。

このとき、前記実施例で、下部電極１１０及び上部電極１２０をＴｉＮで形成したが、これに限定せず、ＴａＮまたはＷＮのような遷移金属窒化膜のうちいずれか一つが利用されうる。

図９、図１０Ａ及び図１０Ｂを参照し、本発明の他の実施例を説明する。まず、図９に図示されたように、本実施例のシード層１６５とメイン層１７５は、いずれも金属、酸素及び窒素を含む。望ましくは、下部電極１１０がＴｉＮ膜のように金属窒化膜で形成される場合、シード層１６５及びメイン層１７５は、ＨｆＯＮ、ＺｒＯＮ及びＬａＯＮのうち選択される１枚の膜で形成される。また、シード層１６５及びメイン層１７５は、同じ物質であることが望ましい。

前記のシード層１６５は、図１０Ａに図示されたように、窒化処理により得られる。窒化処理は、前の実施例で説明したように、窒素含有ガスの雰囲気での熱処理または窒素含有のプラズマ処理でありうる。しかし、下部電極１１０の熱的負担を減らすために、窒素含有のプラズマ処理を実施することが望ましい。

メイン層１７５は、図１０Ｂに図示されたように、シード層１６５をシードとして形成する。また、本実施例のメイン層１７５は、窒素含有ガスの雰囲気での安定化処理により形成される。窒素含有ガスの雰囲気での安定化処理は、Ｎ_２、ＮＨ_３、Ｎ_２ＯまたはＮＯ_２雰囲気で熱処理であるか、Ｎ_２、ＮＨ_３、Ｎ_２ＯまたはＮＯ_２雰囲気でのプラズマ処理でありうる。かかる窒素含有ガスの雰囲気での安定化処理により、メイン層１７５は、金属、酸素及び窒素を含むようになる。

金属窒酸化膜、例えばＨｆＯＮ膜、ＺｒＯＮ及びＬａＯＮからなる誘電膜は、ＨｆＯ_２、ＺｒＯ及びＬａＯ膜のような金属酸化膜に比べ、誘電率は若干低くありうるが、漏れ電流特性においてはすぐれた効果がある。

図１１及び図１２Ａないし図１２Ｃを通じ、本発明のさらに他の実施例について説明する。

図１１に図示されたように、半導体基板２００の上部に、導電プラグ２１５を有する層間絶縁膜２１０が形成される。半導体基板２００と層間絶縁膜２１０との間に、図面には図示されていないが、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ、コンタクトスタッド及びビットラインなどが形成されていることがある。導電プラグ２１５は、例えばＭＯＳトランジスタのソース（図示せず）と電気的に連結され、ドーピングされたポリシリコン膜、ＴｉＮまたはＷで形成されうる。層間絶縁膜２１０の上部に、導電プラグ２１５とコンタクトされるように、シリンダ状の下部電極２３０が形成されている。下部電極２３０は、例えばＴｉＮ、ＴａＮまたはＷＮのような遷移金属窒化膜で形成される。

下部電極２３０の表面に、誘電膜２５０が形成されている。誘電膜２５０は、シード層２４０及びメイン層２４５から構成される。ここで、シード層２４０は、金属窒酸化膜であり、ＨｆＯＮ、ＺｒＯＮ及びＬａＯＮのうち選択される１枚の膜で形成されうる。メイン層２４５は、シード層２４０の上部に形成される。メイン層２４５は、ＨｆＯ_２、ＺｒＯ及びＬａＯのうち選択される１枚の膜で形成できる。望ましくは、シード層２４０とメイン層２４５の金属成分は、互いに同一であることが望ましい。

本実施例の通り、誘電率が２０以上の誘電膜を使用する場合、デザインルールが１００ｎｍクラスで誘電膜２５０は、約１０ｎｍ厚さに形成されてこそ、満足できるキャパシタンスを得ることができる。これにより、本実施例のシード層２４０は、１０Åないし６０Åの厚さに形成され、メイン層２４５は、４０Åないし１００Åの厚さに形成されるのが望ましい。

誘電膜２５０の上部に、上部電極２６０が形成されている。上部電極２６０は、例えば下部電極２３０と同じ物質で形成できる。

かかる構成を有するＭＩＭキャパシタの製造方法を説明すれば次の通りである。

図１２Ａに図示されたように、ＭＯＳトランジスタ（図示せず）、コンタクトスタッド（図示せず）及びビットライン（図示せず）のような回路素子が形成されている半導体基板２００の上部に層間絶縁膜２１０を蒸着する。このとき、層間絶縁膜２１０は、平坦化膜を含む多層絶縁膜でありうる。その後、ＭＯＳトランジスタのソース領域またはＭＯＳトランジスタのソース領域と連結されたコンタクトスタッドが露出されるように、層間絶縁膜をエッチングしてコンタクトホール（図示せず）を形成する。前記コンタクトホールが十分に埋め込まれるように導電層（図示せず）、例えば、ドーピングされたポリシリコン膜、ＴｉＮまたはＷを蒸着する。次に、前記導電層を前記層間絶縁膜２１０の表面が露出されるように平坦化して導電プラグ２１５を形成する。層間絶縁膜２１０及び導電プラグ２１５の上部に、エッチングストッパ２２０及びモールド酸化膜２２５を順次に蒸着する。このとき、層間絶縁膜２１０及びモールド酸化膜２２５は、シリコン酸化膜から構成され、エッチングストッパ２２０は、層間絶縁膜２１０及びモールド酸化膜２２５とはエッチング選択比の異なる絶縁膜、例えばシリコン窒化膜で形成されうる。

次に、導電プラグ２１５が露出されうるように、モールド酸化膜２２５及びエッチングストッパ２２０をエッチングし、下部電極領域２２５ａを形成する。その後、モールド酸化膜２２５の上部２２５ｂ及び下部電極領域２２５ａの内側表面に、下部電極用導電層、例えばＴｉＮ膜、ＴａＮ膜及びＷＮ膜のうち選択される１枚の膜を蒸着する。このとき、下部電極用導電層は、半導体基板２００の結果物の表面に、均一な厚さに蒸着できるように、ＡＬＤ、ＭＯＣＶＤまたはＣＶＤ法で形成されうる。下部電極用導電層の上部に、下部電極領域２２５ａが十分に埋め込まれるように、犠牲層２３５を蒸着する。その後、犠牲層２３５及び下部電極用導電層をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）またはにエッチバックのような平坦化処理を行い、下部電極領域２２５ａ内にシリンダ状の下部電極２３０を形成する。

図１２Ｂを参照し、犠牲層２４０及びモールド酸化膜２２５を公知の湿式エッチング溶液によって除去する。エッチングストッパ２２０及び下部電極２３０の表面に、シード層２４０を、例えばＡＬＤ法で形成する。シード層２４０は、次のような方式で形成されうる。まず、エッチングストッパ２２０及び下部電極２３０の表面に、金属酸化膜からなる予備シード層を形成する。その後、予備シード層を窒化処理し、金属窒酸化膜からなるシード層２４０を形成する。窒化処理は、前述のように、窒素含有のプラズマ処理であるか、窒素含有ガスの雰囲気での熱処理でありうる。このとき、シード層２４０としては、ＨｆＯＮ、ＺｒＯＮ及びＬａＯＮが利用され、例えば１０ないし６０Åの厚さに形成されうる。

図１２Ｃを参照し、シード層２４０の上部にメイン層２４５を形成する。メイン層２４５は、シード層２４０をシードとして利用して蒸着され、ＡＬＤ法またはＭＯＣＶＤ法により、４０ないし１００Åの厚さに形成されうる。かかるメイン層２４５は、金属酸化膜、例えばＨｆＯ_２、ＺｒＯ及びＬａＯのうち選択される１枚の膜で形成され、シード層２４０と同じ金属成分を含むことが望ましい。

本実施例の通り、誘電膜２５０をシード層２４０とメイン層２４５とに分けて蒸着することにより、１０ｎｍの厚さを有する単一の誘電膜を蒸着する場合よりも、ステップカバーレッジ特性にすぐれるだけではなく、結晶化温度も上昇するという利点がある。

メイン層２４５を形成した後、メイン層２４５内の不純物を除去するために、安定化処理を実施する。安定化処理は、メイン層２４５内の不純物、例えば炭素成分を除去しつつ、メイン層２４５の化学量論比を合わせることができるように、所定温度で熱処理することが望ましい。かかる安定化処理は、前述のように、酸素含有ガスの雰囲気での熱処理、酸素含有のプラズマ処理、非酸化ガスの雰囲気での熱処理、非酸化プラズマ処理によってガス雰囲気で処理されうる。特に、酸素含有のプラズマ処理は、前述のように、低温で進められるので、下部電極１１０の熱的負担を減らし、メイン層２４５に十分な酸素を供給できる。

ここで、非酸化ガス、特に窒素含有ガスの熱処理または窒素含有ガスのプラズマ処理を安定化処理として利用する場合、メイン層２４５は、窒素成分を含み、金属窒酸化膜の形態でありうる。

その後、再び図１１に図示されたように、メイン層２４５の上部に上部電極２６０を形成する。上部電極２６０は、下部電極２３０が十分に埋め込まれるように形成され、下部電極２３０と同じ導電層で形成されうる。

このように、金属窒酸化膜からなるシード層を有するＭＩＭキャパシタの漏れ電流特性を表したグラフが図１３に図示されている。前記グラフは、ＨｆＯＮからなるシード層を有するＭＩＭキャパシタと、単一のＨｆＯ_２膜を誘電膜として有するＭＩＭキャパシタの漏れ電流を比較したものである。前記図面によれば、本実施例のように、ほぼ同じキャパシタンスでシード層がある場合が、そうではない場合に比べて漏れ電流特性にすぐれることが分かる。

また、図１４は、本発明のそれぞれの安定化処理による漏れ電流を表したグラフである。図１４の（ａ）は、安定化処理を実施していない場合であり、（ｂ）は、安定化処理をＮＨ_３プラズマ処理で進めた場合であり、（ｃ）は、安定化処理をＯ_２プラズマ処理で進めた場合である。図１４によれば、メイン層１３０に対してＯ_２プラズマ処理を行った場合（ｃ）が漏れ電流及びキャパシタンス（３２．８２ｆＦ／ｃｅｌｌ）面で、（ａ）及び（ｂ）の場合よりすぐれていることが分かる。付加的に、図１４によれば、本発明のキャパシタは、前記図１３のシード層がない場合に見られた漏れ電流の急速な特性劣化を示さない。これにより、本発明のシード層の窒化処理は、安定化処理に関係なくして効果を得ることができる。

このとき、前記図１４の（ｂ）のように、ＮＨ_３プラズマ処理により安定化処理を実施する場合、誘電膜２５０（メイン層及びシード層）は、窒素成分を含むようになる。これを証明するために、前記誘電膜２５０（メイン層及びシード層）の窒素ピークを検出したグラフが図１５に図示されている。図１５の実験は、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析により進められたものである。ここで、図１５の（ａ）は、いかなる処理も行っていないＨｆＯ_２誘電膜２５０（メイン層及びシード層）を分析した結果であり、（ｂ）Ｏ_２プラズマ処理されたＨｆＯ_２誘電膜２５０（メイン層及びシード層）を分析した結果であり、（ｃ）は、ＮＨ_３プラズマ処理されたＨｆＯ_２誘電膜２５０（メイン層及びシード層）を分析した結果である。前記グラフによれば、（ａ）及び（ｂ）には、窒素ピークが存在しないが、ＮＨ_３プラズマ処理を実施した場合（（ｃ）の場合）、窒素ピークｘが存在した。これにより、ＮＨ_３のように窒素含むプラズマにより、誘電膜２５０（メイン層及びシード層）を処理する場合、誘電膜２５０（メイン層及びシード層）は窒素成分を含むようになることが分かる。

図１６は、本発明によるシード層を有するＭＩＭキャパシタのバックエンド工程時の漏れ電流特性を示すグラフである。図１６の（ａ）は、ＴｉＮ電極／ＨｆＯＮシード層／ＨｆＯ_２メイン層／ＴｉＮ電極から構成されたキャパシタを形成した直後の漏れ電流グラフであり、（ｂ）は、ＴｉＮ電極／ＨｆＯＮシード層／ＨｆＯ_２メイン層／ＴｉＮ電極から構成されたキャパシタを形成してから、５００℃温度でバックエンド熱処理を進めたときの漏れ電流グラフである。（ｃ）は、ＴｉＮ電極／ＨｆＯＮシード層／ＨｆＯ_２メイン層／ＴｉＮ電極から構成されたキャパシタを形成してから、５５０℃温度でバックエンド熱処理を進めたときの漏れ電流グラフである。図１６によれば、シード層を形成する場合、バックエンド工程で５００℃及び５５０℃で熱処理を進めて、漏れ電流が増加しないことが分かる。

以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は、前記実施例に限定されずに、本発明の技術的思想の範囲内で、当分野で当業者によってさまざまな変形が可能であることは、いうまでもない。

本発明の窒素を含むシード層を備える金属−絶縁体−金属キャパシタ及びその製造方法は、金属窒酸化膜からなるシード層の介在により、キャパシタの漏れ電流を減少させることができ、ＭＩＭキャパシタの電気的特性を改善させることができることから、半導体素子製造に効果的に適用可能である。

従来のＴｉＮ／ＨｆＯ_２／ＴｉＮキャパシタの漏れ電流特性を示したグラフである。 本発明の一実施例を説明するためのＭＩＭキャパシタの断面図である。 本発明の他の実施例を説明するためのＭＩＭキャパシタの断面図である。 図３のＭＩＭキャパシタの製造方法を説明するための各工程別の断面図である。 図３のＭＩＭキャパシタの製造方法を説明するための各工程別の断面図である。 図３のＭＩＭキャパシタの製造方法を説明するための各工程別の断面図である。 本発明の他の実施例を説明するためのＭＩＭキャパシタの断面図である。 本発明の他の実施例を説明するためのＭＩＭキャパシタの断面図である。 本発明の他の実施例を説明するためのＭＩＭキャパシタの断面図である。 本発明の他の実施例を説明するためのＭＩＭキャパシタの断面図である。 本発明のさらに他の実施例を説明するためのＭＩＭキャパシタの断面図である。 図９のＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。 図９のＭＩＭキャパシタの製造方法を説明するための各工程別断面図である。 本発明のさらに他の実施例を説明するためのＭＩＭキャパシタの断面図である。 図１１のＭＩＭキャパシタの製造方法を説明するための各工程別の断面図である。 図１１のＭＩＭキャパシタの製造方法を説明するための各工程別の断面図である。 図１１のＭＩＭキャパシタの製造方法を説明するための各工程別の断面図である。 本発明による金属窒酸化膜からなるシード層を有するＭＩＭキャパシタの漏れ電流特性を表したグラフである。 本発明のそれぞれの安定化処理による漏れ電流を表したグラフである。 本発明のメイン層の窒素ピークを検出したグラフである。 本発明によるシード層を有するＭＩＭキャパシタのバックエンド工程時の漏れ電流特性を示すグラフである。

符号の説明

１０ 半導体基板
２０ 下部電極
３０ シード層
４０ メイン層
５０ 誘電膜
６０ 上部電極

Claims (44)

1. 半導体基板の上部に金属物質を含む下部電極を形成する段階と、
   前記下部電極の上部に前記下部電極の金属物質と異なる金属及び窒素成分を含む誘電膜のシード層を形成する段階と、
   前記誘電膜のシード層の上部に誘電膜メイン層を形成する段階と、
   前記誘電膜メイン層の上部に金属物質からなる上部電極を形成する段階とを含み、
   前記誘電膜のシード層を形成する段階は、
   前記下部電極の表面に金属酸化膜からなる予備シード層を形成する段階と、
   前記予備シード層を窒化処理する段階とを含み、
   前記下部電極は金属窒化膜からなり、前記シード層は前記下部電極の金属物質と異なる金属、窒素及び酸素からなり、
   前記シード層と前記メイン層とは各々同一の金属からなる金属窒化膜と金属酸化膜である
   ことを特徴とするＭＩＭキャパシタの製造方法。
2. 前記下部電極を形成する段階は、
   前記半導体基板の上部に金属窒化膜をＡＬＤ、ＣＶＤ及びＭＯＣＶＤのうち選択される一つの方式で形成する段階を含む
   請求項１に記載のＭＩＭキャパシタの製造方法。
3. 前記金属窒化膜は、ＴｉＮ、ＴａＮ及びＷＮのうち選択される１枚の膜である
   ことを特徴とする請求項２に記載のＭＩＭキャパシタの製造方法。
4. 前記予備シード層は、ＡＬＤ法で形成する
   ことを特徴とする請求項１に記載のＭＩＭキャパシタの製造方法。
5. 前記予備シード層は、ＨｆＯ、ＺｒＯ及びＬａＯのうち選択される一つから形成される
   ことを特徴とする請求項１に記載のＭＩＭキャパシタの製造方法。
6. 前記窒化処理は、２０ないし５５０℃の温度で窒素含有のプラズマ処理を行う
   ことを特徴とする請求項１に記載のＭＩＭキャパシタの製造方法。
7. 前記窒化処理は、窒素含有ガスの雰囲気で熱処理する
   ことを特徴とする請求項１に記載のＭＩＭキャパシタの製造方法。
8. 前記誘電膜のシード層は、ＨｆＯＮ、ＺｒＯＮ及びＬａＯＮのうち選択される一つから形成される
   ことを特徴とする請求項１に記載のＭＩＭキャパシタの製造方法。
9. 前記誘電膜のメイン層を形成する段階は、前記シード層の上部にＡＬＤ方式によって金属酸化膜を形成する
   ことを特徴とする請求項１に記載のＭＩＭキャパシタの製造方法。
10. 前記誘電膜のメイン層は、ＨｆＯ、ＺｒＯ及びＬａＯのうち選択される一つから形成される
    ことを特徴とする請求項９に記載のＭＩＭキャパシタの製造方法。
11. 前記誘電膜のメイン層を形成する段階と、前記上部電極を形成する段階との間に、前記誘電膜のメイン層内の不純物を除去しつつ化学量論比を合わせるための安定化処理をさらに実施し、
    前記安定化処理はプラズマ処理または熱処理である
    ことを特徴とする請求項１０に記載のＭＩＭキャパシタの製造方法。
12. 前記安定化処理段階は、酸素含有のプラズマ処理を行う
    ことを特徴とする請求項１１に記載のＭＩＭキャパシタの製造方法。
13. 前記安定化処理は、酸素含有ガスの雰囲気で熱処理する
    ことを特徴とする請求項１１に記載のＭＩＭキャパシタの製造方法。
14. 前記安定化処理段階は、非酸化プラズマ処理を行う
    ことを特徴とする請求項１１に記載のＭＩＭキャパシタの製造方法。
15. 前記上部電極を構成する物質は、前記下部電極を構成する物質と同じ
    ことを特徴とする請求項１２に記載のＭＩＭキャパシタの製造方法。
16. 半導体基板上に金属窒化物からなる下部電極を形成する段階と、
    前記下部電極の表面に前記下部電極と互いに異なる金属からなる金属酸化物からなる予備シード層を形成する段階と、
    前記予備シード層を窒素プラズマ処理し、誘電膜シード層を形成する段階と、
    前記誘電膜シード層をシードとして利用し、金属酸化物からなる誘電膜メイン層を形成する段階と、
    前記誘電膜メイン層内の不純物を除去するための安定化処理を進める段階と、
    前記誘電膜メイン層の上部に上部電極を形成する段階とを含み、
    前記安定化処理はプラズマ処理または熱処理であり、
    前記シード層と前記メイン層とは各々同一の金属からなる金属窒化膜と金属酸化膜である
    ことを特徴とするＭＩＭキャパシタの製造方法。
17. 前記下部電極を形成する段階は、
    前記半導体基板の上部に下部電極領域を有するモールド酸化膜を蒸着する段階と、
    前記モールド酸化膜の上部及び下部電極領域の表面に、金属窒化膜をＡＬＤ、ＣＶＤ及びＭＯＣＶＤのうち選択される一つの方法で形成する段階と、
    前記モールド酸化膜表面が露出されるように金属窒化膜を平坦化し、前記下部電極領域にシリンダ状の下部電極を形成する段階と、
    前記モールド酸化膜を除去する段階とを含む
    請求項１６に記載のＭＩＭキャパシタの製造方法。
18. 前記金属窒化膜は、ＴｉＮ、ＴａＮ及びＷＮのうち選択される１枚の膜である
    ことを特徴とする請求項１７に記載のＭＩＭキャパシタの製造方法。
19. 前記予備シード層は、ＡＬＤ方式で形成する
    ことを特徴とする請求項１６に記載のＭＩＭキャパシタの製造方法。
20. 前記予備シード層は、ＨｆＯ、ＺｒＯ及びＬａＯのうち選択される一つから形成される
    ことを特徴とする請求項１６に記載のＭＩＭキャパシタの製造方法。
21. 前記窒素含有のプラズマ処理は、２０ないし５５０℃の温度で進められ、
    前記窒素含有のプラズマ処理により、前記シード層は、窒素成分を含む
    ことを特徴とする請求項１６に記載のＭＩＭキャパシタの製造方法。
22. 前記誘電膜のメイン層を形成する段階は、前記シード層の上部にＡＬＤ方式によって金属酸化膜を形成する
    ことを特徴とする請求項１６に記載のＭＩＭキャパシタの製造方法。
23. 前記誘電膜のメイン層は、ＨｆＯ、ＺｒＯ及びＬａＯのうち選択される一つから形成される
    ことを特徴とする請求項２２に記載のＭＩＭキャパシタの製造方法。
24. 前記安定化処理段階は、酸素含有のプラズマ処理を行う
    ことを特徴とする請求項１６に記載のＭＩＭキャパシタの製造方法。
25. 前記安定化処理は、酸素含有ガスの雰囲気で熱処理する
    ことを特徴とする請求項１６に記載のＭＩＭキャパシタの製造方法。
26. 前記安定化処理段階は、非酸化プラズマ処理を行う
    ことを特徴とする請求項１６に記載のＭＩＭキャパシタの製造方法。
27. 前記上部電極を構成する物質は、前記下部電極を構成する物質と同じ
    ことを特徴とする請求項１６に記載のＭＩＭキャパシタの製造方法。
28. 金属窒化膜からなる下部電極上に金属窒酸化膜からなる誘電膜のシード層を形成する段階を含み、
    前記金属窒酸化膜からなる誘電膜のシード層を形成する段階は、
    金属窒化膜からなる下部電極上に薄膜の前記下部電極と互いに異なる金属からなる金属酸化膜からなる予備シード層を形成する段階と、
    前記予備シード層を窒化処理する段階とを含み、
    前記金属窒酸化膜からなるシード層上に、前記シード層と分離された金属酸化物で形成される誘電膜のメイン層を形成する段階をさらに含み、
    前記シード層と前記メイン層とは隣接して積層され、
    前記シード層と前記メイン層とは各々同一の金属からなる金属窒化膜と金属酸化膜である
    ことを特徴とするキャパシタ誘電膜の形成方法。
29. 前記誘電膜のメイン層が金属酸化膜からなる
    ことを特徴とする請求項２８に記載のキャパシタ誘電膜の形成方法。
30. 前記下部電極を構成する金属は、前記誘電膜のシード層を構成する金属と相異なる物質である
    ことを特徴とする請求項２８に記載のキャパシタ誘電膜の形成方法。
31. 前記下部電極を構成する金属は、前記誘電膜のメイン層を構成する金属と互いに同じ物質である
    ことを特徴とする請求項２９に記載のキャパシタ誘電膜の形成方法。
32. 前記誘電膜のメイン層を構成する金属と前記誘電膜のシード層を構成する金属は、互いに同じ物質である
    ことを特徴とする請求項２９に記載のキャパシタ誘電膜の形成方法。
33. 前記誘電膜のメイン層を構成する金属と前記誘電膜のシード層を構成する金属は、互いに異なる物質である
    ことを特徴とする請求項２９に記載のキャパシタ誘電膜の形成方法。
34. 前記金属は、Ｔｉ、Ｗ、Ｔａ、Ｈｆ、ＺｒまたはＬａのうち選択されるひとつである
    ことを特徴とする請求項３０ないし請求項３３のうち、いずれか１項に記載のキャパシタ誘電膜の形成方法。
35. １０ないし６０Åの厚さに金属窒酸化膜からなる誘電膜のシード層を形成する段階と、４０ないし１００Åの厚さに金属酸化膜からなる誘電膜のメイン層を形成する段階とをさらに含む
    請求項２９に記載のキャパシタ誘電膜の形成方法。
36. 前記誘電膜のシード層の上部に、分離された金属酸化膜からなる誘電膜のメイン層を形成する段階をさらに含み、
    前記シード層と前記メイン層とは隣接して積層される
    請求項２８に記載のキャパシタ誘電膜の形成方法。
37. 前記金属酸化膜からなる誘電膜のメイン層を熱またはプラズマにより処理する段階をさらに含む
    請求項２９に記載のキャパシタ誘電膜の形成方法。
38. 前記熱またはプラズマ処理段階は、非酸素の雰囲気で進められる
    ことを特徴とする請求項３７に記載のキャパシタ誘電膜の形成方法。
39. 前記非酸素の雰囲気は、Ｈ_２、ＮＨ_３及び／またはＮ_２ガスの雰囲気である
    ことを特徴とする請求項３８に記載のキャパシタ誘電膜の形成方法。
40. 前記熱を利用して金属酸化膜からなる誘電膜のメイン層を処理する段階は、酸素雰囲気で進められる
    ことを特徴とする請求項３７に記載のキャパシタ誘電膜の形成方法。
41. 前記酸素雰囲気は、Ｏ_２と、ＮＯ_２とＮ_２Ｏとの少なくともいずれか一つを含む
    ことを特徴とする請求項４０に記載のキャパシタ誘電膜の形成方法。
42. 前記プラズマ処理を利用した金属酸化膜からなる誘電膜のメイン層を処理する段階は、酸素雰囲気で２０ないし５５０℃以下の温度で進められる
    ことを特徴とする請求項３７に記載のキャパシタ誘電膜の形成方法。
43. 前記窒化処理する段階は、前記窒素雰囲気で２００ないし５５０℃でプラズマ処理する段階を含む
    請求項２８に記載のキャパシタ誘電膜の形成方法。
44. 前記金属酸化膜からなる誘電膜のメイン層上に上部電極を形成する段階をさらに含み、前記上部電極を構成する金属は、前記誘電膜のメイン層を構成する金属と異なっている
    ことを特徴とする請求項２９に記載のキャパシタ誘電膜の形成方法。

Images