JP3773448B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3773448B2 JP3773448B2 JP2001395734A JP2001395734A JP3773448B2 JP 3773448 B2 JP3773448 B2 JP 3773448B2 JP 2001395734 A JP2001395734 A JP 2001395734A JP 2001395734 A JP2001395734 A JP 2001395734A JP 3773448 B2 JP3773448 B2 JP 3773448B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric constant
- hfo
- high dielectric
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にゲート絶縁膜に用いられる高誘電率膜に関するものである。
【０００２】
【従来の技術】
近年の半導体装置における高集積化及び高速化に対する技術進展に伴い、ＭＯＳＦＥＴの微細化が進められている。微細化に伴いゲート絶縁膜の薄膜化を進めると、トンネル電流によるゲートリーク電流の増大等の問題が顕在化してくる。この問題を抑制するために、ハフニウムオキサイド（ＨｆＯ2 ）やジルコニウムオキサイド（ＺｒＯ2 ）等の高誘電率材料を用いたゲート絶縁膜（以下、high-kゲート絶縁膜と称する）により、薄いＳｉＯ2 換算膜厚（以下、ＥＯＴと称する）を実現しながら物理的膜厚を厚くするという手法が研究されている。
【０００３】
例えば特開2000-58832号公報に記載されている従来のhigh-kゲート絶縁膜の形成方法は次の通りである。まず、シリコン基板上にＳｉＯ2 層等の酸化物層を形成した後、該酸化物層の上にスパッタ法又はプラズマＣＶＤ法等により、ジルコニウム又はハフニウムよりなる金属膜を蒸着する。その後、該金属膜に対して、例えばＮＯ等のガスを用いた酸窒化処理を行なって、オキシ窒化ジルコニウム（ＺｒＯxＮy）又はオキシ窒化ハフニウム（ＨｆＯxＮy）よりなるhigh-kゲート絶縁膜を形成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のhigh-kゲート絶縁膜においては、製造プロセス中の高温処理による熱履歴が加わった場合に、ゲート絶縁膜を構成する高誘電率材料が結晶化してしまい、その結果として生じた結晶粒界又は欠陥準位を介した電気伝導によってリーク電流増加が発生するという問題が生じる。すなわち、従来のhigh-kゲート絶縁膜の熱的安定性は不十分であった。
【０００５】
前記に鑑み、本発明は、高い比誘電率が確保されており且つ熱的に安定なゲート絶縁膜を用いた半導体装置を実現できるようにすることを目的とする。
【０００６】
【課題を解決するための手段】
前記の目的を達成するために、本発明に係る半導体装置は、基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを備え、ゲート絶縁膜は、一の金属、酸素及びシリコンを含む高誘電率膜と、高誘電率膜の下側に形成されており、一の金属、酸素、シリコン及び窒素を含む下部バリア膜とを有する。
【０００７】
本発明の半導体装置によると、ゲート絶縁膜を構成する高誘電率膜がシリコンを含むため、製造プロセス中の高温処理（例えば９００℃程度の不純物活性化熱処理）によって高誘電率膜が結晶化することを防止できる。このため、完成後の半導体装置において、高誘電率膜の大部分がアモルファス状態に保たれるので、high-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、high-kゲート絶縁膜の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に、半導体装置の製造におけるプロセスマージンを大きくすることができる。
【０００８】
また、本発明の半導体装置によると、ゲート絶縁膜における高誘電率膜の下側に下部バリア膜が存在するため、高誘電率膜と基板とが反応することを防止できる。また、下部バリア膜に、高誘電率膜と同じ金属が含まれているため、下部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【０００９】
本発明の半導体装置において、ゲート絶縁膜は、高誘電率膜の上側に形成された上部バリア膜を有し、該上部バリア膜は、一の金属、酸素及び窒素を含むことが好ましい。
【００１０】
このようにすると、ゲート電極材料と、高誘電率膜材料とが互いに拡散することを防止できる。また、上部バリア膜に、高誘電率膜と同じ金属が含まれているため、上部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【００１１】
本発明の半導体装置において、一の金属、酸素及びシリコンをそれぞれＭ、Ｏ及びＳｉとして高誘電率膜の組成をＭxＳｉyＯ（但しｘ＞０且つｙ＞０）と表記したときに、
０．２３≦ｙ／（ｘ＋ｙ）≦０．９０であることが好ましい。
【００１２】
このようにすると、high-kゲート絶縁膜の比誘電率を十分保ちながら、９００℃程度の熱処理に対してもhigh-kゲート絶縁膜の熱的安定性を確実に保つことができる。
【００１３】
本発明の半導体装置において、一の金属、酸素及びシリコンをそれぞれＭ、Ｏ及びＳｉとして高誘電率膜の組成をＭxＳｉyＯ（但しｘ＞０且つｙ＞０）と表記したときに、
０．２３≦ｙ／（ｘ＋ｙ）≦０．３０であることが好ましい。
【００１４】
このようにすると、high-kゲート絶縁膜の信頼性寿命を十分保ちながら、９００℃程度の熱処理に対してもhigh-kゲート絶縁膜の熱的安定性を確実に保つことができる。
【００１５】
本発明の半導体装置において、一の金属はハフニウム又はジルコニウムであり、一の金属、酸素、シリコン及び窒素をそれぞれＭ、Ｏ、Ｓｉ及びＮとして下部バリア膜の組成をＭxＳｉyＯＮ（但しｘ＞０且つｙ＞０）と表記したときに、
ｘ／（ｘ＋ｙ）≧０．１０であることが好ましい。
【００１６】
このようにすると、下部バリア膜の比誘電率を確実に高くすることができる。
【００１７】
本発明の半導体装置において、ゲート電極はメタルゲート電極であってもよい。
【００１８】
本発明に係る第１の半導体装置の製造方法は、基板上に、一の金属、酸素及び所定の物質を含む高誘電率膜を形成する工程と、高誘電率膜に対して熱処理を行なうことにより、基板側からシリコンを高誘電率膜中に拡散させてシリコン含有高誘電率膜を形成する工程と、シリコン含有高誘電率膜の上にゲート電極となる導電膜を形成する工程とを備えている。
【００１９】
第１の半導体装置の製造方法によると、所定の物質を含む高誘電率膜に対して熱処理を行なうことによって、高誘電率膜から所定の物質を脱離させることができ、それにより形成された空孔を介してシリコンを高誘電率膜中に拡散させてシリコン含有高誘電率膜を形成できる。このため、高誘電率膜中にシリコンを効率的に含ませることができると共に、最終的に空孔が消失してシリコン含有高誘電率膜の緻密化が進む。ここで、シリコン含有高誘電率膜は製造プロセス中の高温処理によって結晶化しにくいため、シリコン含有高誘電率膜の大部分が装置完成後においてもアモルファス状態に保たれる。その結果、シリコン含有高誘電率膜を有するゲート絶縁膜、つまりhigh-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、high-kゲート絶縁膜の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に半導体装置の製造におけるプロセスマージンを大きくすることができる。
【００２０】
第１の半導体装置の製造方法において、所定の物質は水素であることが好ましい。
【００２１】
このようにすると、高誘電率膜中にシリコンを確実に拡散させることができる。
【００２２】
第１の半導体装置の製造方法において、高誘電率膜を形成する工程よりも前に、基板上に、シリコン、窒素及び所定の物質を含む絶縁膜を形成する工程を備え、高誘電率膜に対して熱処理を行なう工程は、絶縁膜に含まれるシリコンを高誘電率膜中に拡散させる工程と、高誘電率膜に含まれる一の金属を絶縁膜中に拡散させることにより下部バリア膜を形成する工程とを含むことが好ましい。
【００２３】
このようにすると、高誘電率膜中にシリコンを確実に含ませることができる。また、高誘電率膜又はシリコン含有高誘電率膜と基板とが反応することを防止できる。また、下部バリア膜に、シリコン含有高誘電率膜と同じ金属を含ませることができるため、下部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【００２４】
第１の半導体装置の製造方法において、高誘電率膜を形成する工程は、一の金属と所定の物質とを含むソースプリカーサを用いたＣＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００２５】
このようにすると、所定の物質を含む高誘電率膜を確実に形成することができる。
【００２６】
第１の半導体装置の製造方法において、高誘電率膜を形成する工程は、一の金属を含むソースプリカーサと、所定の物質を含むソースガスとを用いたＣＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００２７】
このようにすると、所定の物質を含む高誘電率膜を確実に形成することができる。
【００２８】
第１の半導体装置の製造方法において、高誘電率膜を形成する工程は、所定の物質を含む雰囲気中で一の金属を含むターゲットを用いたＰＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００２９】
このようにすると、所定の物質を含む高誘電率膜を確実に形成することができる。
【００３０】
本発明に係る第２の半導体装置の製造方法は、基板上に、一の金属、酸素及び水素を含む高誘電率膜を形成する工程と、高誘電率膜に対して熱処理を行なうことにより、基板側からシリコンを高誘電率膜中に拡散させてシリコン含有高誘電率膜を形成する工程と、シリコン含有高誘電率膜の上にゲート電極となる導電膜を形成する工程とを備えている。
【００３１】
第２の半導体装置の製造方法によると、水素を含む高誘電率膜に対して熱処理を行なうことによって、高誘電率膜から水素を脱離させることができ、それにより形成された空孔を介してシリコンを高誘電率膜中に拡散させてシリコン含有高誘電率膜を形成できる。このため、高誘電率膜中にシリコンを効率的に含ませることができると共に、最終的に空孔が消失してシリコン含有高誘電率膜の緻密化が進む。ここで、シリコン含有高誘電率膜は製造プロセス中の高温処理によって結晶化しにくいため、シリコン含有高誘電率膜の大部分が装置完成後においてもアモルファス状態に保たれる。その結果、シリコン含有高誘電率膜を有するゲート絶縁膜、つまりhigh-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、high-kゲート絶縁膜の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に半導体装置の製造におけるプロセスマージンを大きくすることができる。
【００３２】
第２の半導体装置の製造方法において、高誘電率膜を形成する工程よりも前に、基板上に、シリコン、窒素及び水素を含む絶縁膜を形成する工程を備え、高誘電率膜に対して熱処理を行なう工程は、絶縁膜に含まれるシリコンを高誘電率膜中に拡散させる工程と、高誘電率膜に含まれる一の金属を絶縁膜中に拡散させることにより下部バリア膜を形成する工程とを含むことが好ましい。
【００３３】
このようにすると、高誘電率膜中にシリコンを確実に含ませることができる。また、高誘電率膜又はシリコン含有高誘電率膜と基板とが反応することを防止できる。また、下部バリア膜に、シリコン含有高誘電率膜と同じ金属を含ませることができるため、下部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【００３４】
第２の半導体装置の製造方法において、高誘電率膜を形成する工程は、一の金属と水素とを含むソースプリカーサを用いたＣＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００３５】
このようにすると、水素を含む高誘電率膜を確実に形成することができる。
【００３６】
第２の半導体装置の製造方法において、高誘電率膜を形成する工程は、一の金属を含むソースプリカーサと、水素を含むソースガスとを用いたＣＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００３７】
このようにすると、水素を含む高誘電率膜を確実に形成することができる。
【００３８】
第２の半導体装置の製造方法において、高誘電率膜を形成する工程は、水素を含む雰囲気中で一の金属を含むターゲットを用いたＰＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００３９】
このようにすると、水素を含む高誘電率膜を確実に形成することができる。
【００４０】
第１又は第２の半導体装置の製造方法において、一の金属はハフニウム又はジルコニウムであることが好ましい。
【００４１】
このようにすると、シリコン含有高誘電率膜の比誘電率を確実に高くすることができる。
【００４２】
第１又は第２の半導体装置の製造方法において、高誘電率膜に対して熱処理を行なう工程と導電膜を形成する工程との間に、シリコン含有高誘電率膜の表面を窒化することにより上部バリア膜を形成する工程を備えていることが好ましい。
【００４３】
このようにすると、ゲート電極材料と高誘電率膜材料とが互いに拡散することを防止できる。また、上部バリア膜に、高誘電率膜と同じ金属を含ませることができるため、上部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【００４４】
第１又は第２の半導体装置の製造方法において、高誘電率膜を形成する工程と高誘電率膜に対して熱処理を行なう工程との間に、高誘電率膜の表面を窒化することにより上部バリア膜を形成する工程を備えていることが好ましい。
【００４５】
このようにすると、ゲート電極材料と高誘電率膜材料とが互いに拡散することを防止できる。また、上部バリア膜に、高誘電率膜と同じ金属を含ませることができるため、上部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【００４６】
第１又は第２の半導体装置の製造方法において、高誘電率膜に対して熱処理を行なう工程における熱処理温度は６００℃以上且つ８５０℃以下であることが好ましい。
【００４７】
このようにすると、高誘電率膜から所定の物質又は水素を確実に脱離させることができ、それによって高誘電率膜中にシリコンを確実に拡散させることができる。
【００４８】
第１又は第２の半導体装置の製造方法において、一の金属、酸素及びシリコンをそれぞれＭ、Ｏ及びＳｉとしてシリコン含有高誘電率膜の組成をＭxＳｉyＯ（但しｘ＞０且つｙ＞０）と表記すると共に製造プロセスでの最高温度をＴ［℃］と表記したときに、
Ｔ≦６．６９・ｙ／（ｘ＋ｙ）＋７４９．４であることが好ましい。
【００４９】
このようにすると、シリコン含有高誘電率膜を有するhigh-kゲート絶縁膜の熱的安定性を確実に保つことができる。
【００５０】
この場合、ゲート電極はシリコンを含む材料よりなり、
ｙ／（ｘ＋ｙ）≦０．３０であることが好ましい。
【００５１】
このようにすると、シリコン含有高誘電率膜を有するhigh-kゲート絶縁膜の信頼性寿命を十分に保つことができる。
【００５２】
第１又は第２の半導体装置の製造方法において、ゲート電極はメタルゲート電極であり、導電膜を形成する工程よりも後に、基板に対して熱処理を行なう工程を備えていることが好ましい。
【００５３】
このようにすると、シリコン含有高誘電率膜を有するhigh-kゲート絶縁膜中の欠陥をより一層低減できる。
【００５４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置、具体的にはＭＩＳＦＥＴについて、図面を参照しながら説明する。
【００５５】
図１は、第１の実施形態に係る半導体装置の断面構成を示している。
【００５６】
図１に示すように、シリコン基板１０上にゲート絶縁膜１１を介してゲート電極１２が形成されている。また、シリコン基板１０におけるゲート電極１２の両側には、ソース領域又はドレイン領域となる不純物拡散層１３が形成されている。ゲート絶縁膜１１は、絶縁性金属酸化物よりなる高誘電率膜１１ａと、高誘電率膜１１ａの下側に形成された下部バリア膜１１ｂと、高誘電率膜１１ａの上側に形成された上部バリア膜１１ｃとを有している。
【００５７】
具体的には、高誘電率膜１１ａは、高い比誘電率を持つハフニウムオキサイド（ＨｆＯ2 ）にシリコンが含まれた物質、つまりシリコン含有ハフニウムオキサイド（Ｈｆx ＳｉyＯ2（但しｘ＞ｙ＞０））から構成されている。また、シリコン基板１０と高誘電率膜１１ａとの反応を防止する下部バリア膜１１ｂは、例えばハフニウムを含むシリコン窒化酸化膜よりなる。また、高誘電率膜１１ａとゲート電極１２との反応を防止する上部バリア膜１１ｃは、例えば窒素を含むシリコン含有ハフニウムオキサイド膜よりなる。すなわち、下部バリア膜１１ｂ及び上部バリア膜１１ｃは高誘電率バリア膜である。さらに、ゲート電極１２は、例えばリンがドープされたポリシリコン膜よりなる。
【００５８】
尚、高誘電率膜１１ａが窒素を含んでいてもよい。また、ゲート絶縁膜１１の物理的膜厚が４ｎｍ程度の場合、高誘電率膜１１ａの物理的膜厚は２ｎｍ程度であり、下部バリア膜１１ｂの物理的膜厚は１ｎｍ弱であり、上部バリア膜１１ｃの物理的膜厚は１ｎｍ強である。また、高誘電率膜１１ａ、下部バリア膜１１ｂ及び上部バリア膜１１ｃはいずれもアモルファス状態である。
【００５９】
本実施形態において、高誘電率膜１１ａとなるＨｆＯ2 膜にシリコンを含ませた理由は、高誘電率膜１１ａの熱的安定性を保つためである。言い換えれば、シリコンを含む高誘電率膜１１ａは、高温の熱処理が加わった場合にも結晶化しにくいので（或いは部分的にしか結晶化せずアモルファス状態のまま維持されるので）、結晶粒界又は欠陥準位に起因したリーク電流増加を抑制できるからである。以下、図面を参照しながら具体的に説明する。
【００６０】
図２は、ＨｆＯ2 に添加するシリコン（Ｓｉ）量と、ＨｆＯ2 の結晶化温度及び熱的安定性保証温度との関係を示している。ここで、結晶化温度とはアモルファス状態から結晶状態へ変化し始める温度である。すなわち、結晶化温度を境にして状態変化が始まるので、結晶化温度を越えても直ちに物体（ＨｆＯ2 ）全体が結晶化されるわけではない。
【００６１】
図２において、横軸は、単位体積のＨｆＯ2 に含まれるＳｉ原子の数（以下、Ｓｉ濃度とする）と単位体積のＨｆＯ2 に含まれるＨｆ原子の数（以下、Ｈｆ濃度とする）との和に対するＳｉ濃度の比Ｘ1 （％表示）を示している。すなわち、横軸左端（Ｘ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００＝０％）はＳｉが全く含まれないＨｆＯ2 を表し、横軸右端（Ｘ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００＝１００％）はＨｆが全く含まれないＳｉＯ2 を表す。また、縦軸は温度を示している。
【００６２】
図２に示すように、比Ｘ1 の増加に従って、つまり添加Ｓｉ量の増加に従って、ＨｆＯ2 の結晶化温度及び熱的安定性保証温度は上昇する。すなわち、ＨｆＯ2 にシリコンを加えることによって、ＨｆＯ2 の熱的安定性が増していくことがわかる。これは、Ｓｉ量を増やすことにより、Ｓｉ含有ＨｆＯ2 つまりＨｆシリケート材料がアモルファス状態を維持しやすくなり、その結果、高温下でもＨｆＯ2 膜全体が結晶化しにくくなってアモルファス状態のまま維持されるからである。
【００６３】
ここで、熱的安定性保証温度とは、ＨｆＯ2 よりなる絶縁膜を有するＭＯＳキャパシタ構造に対してＲＴＰ（rapid thermal process ）装置により１ａｔｍのＮ2 ガス中で３０秒間のアニール処理を行なう場合において絶縁膜に急激なリーク電流の増大が生じ始めるアニール温度である。従って、熱的安定性保証温度よりも下の温度では、Ｓｉ含有ＨｆＯ2 膜を用いたＭＯＳキャパシタ構造におけるリーク電流及び容量は理想的な値を示す。その一方、熱的安定性保証温度よりも上の温度では、Ｓｉ含有ＨｆＯ2 膜における局所的な欠陥の急増に起因してＭＯＳキャパシタのリーク電流が急激に３桁程度も増加する。このとき、Ｃ−Ｖ（Capacitance-Voltage ）測定においてAccumulation（蓄積）状態での容量が発散してしまう結果、ＭＯＳキャパシタの容量測定は不可能となる。すなわち、熱的安定性保証温度よりも上の温度では、Ｓｉ含有ＨｆＯ2 膜用いたＭＯＳキャパシタ構造は、キャパシタとしての役目を果たさなくなる。
【００６４】
また、比Ｘ1 を７０％以上にすると、Ｓｉ含有ＨｆＯ2 膜のほぼ全体を高温下でもアモルファス状態に保てるので、１２００℃の高温プロセスが加わった場合にもリーク電流を抑制できる。また、比Ｘ1 が少なくとも２３％以上あれば、Ｓｉ含有ＨｆＯ2 膜が結晶化したときに生じる結晶は微結晶状態であって、膜全体としてはアモルファス状態が支配的であるため、９００℃の高温プロセスが加わった場合にもリーク電流を抑制できる。ここで、対象材料の大部分がアモルファス状態である場合、或いは、熱的安定性つまり耐熱性にほとんど影響しない程度の多少の微結晶が対象材料中に含まれている場合も、アモルファス状態とみなしている。
【００６５】
また、図２に示すように、Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度）×１００をＸ1 [％]と表記すると共に熱的安定性保証温度（具体的にはポリシリコン電極を使用した場合）をＴ[℃]と表記した場合、半導体装置の製造プロセスで使用できるプロセス温度の範囲と、Ｓｉ含有ＨｆＯ2 膜におけるＳｉ濃度の範囲とを示す直線Ｔ＝６．６９・Ｘ1 ＋７４９．４が定義できる。言い換えると、プロセス温度及びＳｉ濃度はＴ＝６．６９・Ｘ1 ＋７４９．４よりも下側の範囲であることが必要である。具体的には、Ｘ1 の値つまりＳｉ含有ＨｆＯ2 の組成が決まっている場合、プロセス温度は、Ｘ1 の所定値と対応する熱的安定性保証温度Ｔ以下の温度範囲でなければならない。逆に、プロセスの最高温度が決まっている場合、該最高温度を熱的安定性保証温度ＴとしたときのＸ1 の値よりも大きなＸ1 を有するようにＳｉが添加されたＨｆＯ2 膜つまりＨｆシリケート膜を選択しなければならない。図１に示す本実施形態の半導体装置の構造の場合、前述のようにＳｉ濃度を決定する対象は、例えばゲート絶縁膜１１全体であってもよいし、ゲート電極１２との接触を考慮してゲート絶縁膜１１におけるゲート電極１２との界面から下側２ｎｍ程度の範囲であってもよい。
【００６６】
図３は、図２に示す関係（実験結果）に基づき色々なプロセス最高温度に対応して求められた、熱的安定性を保持できるＨｆシリケートの組成（Ｘ1 ）の許容範囲を示している。図３に示すように、例えば、プロセス最高温度が９００℃程度である場合（例えば電極材料にポリシリコンを使用したプロセスの場合）、欠陥等に起因する急激なリーク電流増加の発生を防止して熱的安定性を保つためには、Ｘ1 は２３％以上でなければならない。
【００６７】
図４は、ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の比誘電率との関係を示している。図４において、上の横軸はＳｉ量の目安となる、前述のＸ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００を示している。また、下の横軸はＨｆ量の目安となるＸ2 ＝（Ｈｆ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００を示している。また、縦軸はＨｆＯ2 膜の比誘電率を示している。また、□は比誘電率の実測値を示している。
【００６８】
図４に示すように、ＨｆＯ2 膜の比誘電率は、Ｘ1 が０％のとき（つまりＳｉを全く含まないＨｆＯ2 膜のとき）が最高で約２４である。また、ＨｆＯ2 膜中のＳｉ量が増えるに従って比誘電率は減少するが、Ｘ1 が３０％から９０％までの間は比誘電率は約１１程度のほぼ一定の値を維持する。さらに、ＨｆＯ2 膜中のＳｉ量が増えてＸ1 が９０％を越えると、比誘電率は再び徐々に減少し始め、Ｘ1 が１００％のとき（つまりＨｆを全く含まないＳｉＯ2 膜のとき）、比誘電率は約３．９となる。従って、Ｘ1 を９０％以下にすることにより、言い換えると、Ｘ2 を１０％以上にすることにより、相対的に高く且つ安定した比誘電率を有するＨｆシリケート膜を実現できる。
【００６９】
以上に説明してきた、図２〜図４に示す結果によると、高誘電率膜１１ａ（高誘電率膜１１ａ自体に代えて高誘電率膜１１ａと下部バリア膜１１ｂ及び／又は上部バリア膜１１ｃとが組み合わされた積層構造でもよい）が高い比誘電率を持ちながら熱的安定性を保つためには、シリコン含有ＨｆＯ2 よりなる高誘電率膜１１ａにおけるＸ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００は２３％以上９０％以下に設定されることが重要である。
【００７０】
尚、Ｘ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００は、高誘電率膜１１ａの組成をＨｆxＳｉyＯ（但しｘ＞０且つｙ＞０）と表記したときの（ｙ／（ｘ＋ｙ））×１００と同意である。同様に、Ｘ2 ＝（Ｈｆ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００は、（ｘ／（ｘ＋ｙ））×１００と同意である。また、Ｘ1 及びＸ2 はＳｉ濃度とＨｆ濃度との関係を表すものであるので、対象となるＨｆシリケートが、窒化ＨｆシリケートとしてＮを含んでいる場合、或いは、Ｃｌ、Ｆ及びＨ等の他の元素を含んでいる場合にも、Ｘ1 及びＸ2 を用いた以上の説明は有効である。
【００７１】
図５は、ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の信頼性寿命（絶縁破壊に至るまでの時間）との関係を示している。図５において、上の横軸はＳｉ量の目安となる、前述のＸ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００を示している。また、下の横軸はＨｆ量の目安となるＸ2 ＝（Ｈｆ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００を示している。また、縦軸はＨｆＯ2 膜の信頼性寿命を示している。また、□はＨｆＯ2 膜の信頼性寿命の実測値を示している。
【００７２】
具体的には、組成の異なるＨｆシリケート膜を有するＭＯＳキャパシタの色々なサンプルを用意して、ＴＤＤＢ（Time Dependent Dielectric Breakdown measurement ）試験を行なうことにより、不良率１００ｐｐｍ、絶縁膜面積（ＭＯＳ面積）０．１ｃｍ2 、温度１００℃、印加電圧ＶG ＝ー１Ｖ、ＥＯＴ（ＳｉＯ2 換算膜厚）＝１．５ｎｍという条件下で、Ｈｆシリケート膜の長期信頼性寿命を推定した結果を図５に示している。ここで、各サンプルにおけるＨｆシリケート膜の組成は、Ｈｆを含まないＳｉＯ2 からＳｉを含まないＨｆＯ2 までの範囲で変化する。また、各サンプルはＰ型基板上に形成されており、基板側を０Ｖとしてマイナスの一定ストレス電圧が電極に印加される。
【００７３】
より詳細には、ＴＤＤＢ試験に用いられる各サンプルの絶縁膜面積は３×１０-7ｃｍ2 から５×１０-5ｃｍ2 までの範囲であり、絶縁膜面積０．１ｃｍ2 での信頼性寿命を求める場合には、絶縁膜中の欠陥がポアソン分布しているという仮定に基づく次式
絶縁膜面積１の信頼性寿命
＝絶縁膜面積２の信頼性寿命×（絶縁膜面積２／絶縁膜面積１）(1/β)
（但しβはワイブル傾き）を使用した。また、ＴＤＤＢ試験時の温度は室温から１００℃までの範囲であり、温度１００℃での信頼性寿命を求める場合には、温度変化に対して予め求められた信頼性寿命の活性化エネルギーを使用した。また、不良率１００ｐｐｍでの信頼性寿命を求める場合には、ＴＤＤＢ試験により得られたワイブルプロットに基づきワイブル傾きβを求めた後、真性絶縁破壊の近似直線を延長した。さらに、ＴＤＤＢ試験では絶対値で１Ｖよりも大きなＶG を用いる一方、ＶG ＝ー１Ｖでの信頼性寿命を求める場合には、（ＶG （ＴＤＤＢ試験時）−Ｖｆｂ）／Ｔｐｈ（但しＶｆｂはフラットバンド電圧、Ｔｐｈは絶縁膜全体の物理膜厚）の式から得られる、本当の電界Ｅｏｘ（real）と対応する信頼性寿命の実験データを直線近似により延長した。
【００７４】
前述の様な方法を用いて得られた図５に示す結果によると、Ｘ1 （上の横軸）を３０％以下にすることにより、言い換えると、Ｘ2 を７０％以上にすることにより、Ｈｆシリケート膜の信頼性寿命は１０年以上となる。尚、図５においては、本当の電界Ｅｏｘ（ｒｅａｌ）に対して、より低電圧側への信頼性寿命の推定を行なった結果を示したが、これに代えて、ＴＤＤＢ試験時のＶG 自体に対して、又は（ＶG （ＴＤＤＢ試験時）−Ｖｆｂ）／ＥＯＴの式から得られる、有効的な電界Ｅｏｘ（effective ）に対して、より低電圧側への信頼性寿命の推定を行なった結果についてもほぼ同様の傾向を示した。
【００７５】
ところで、図２〜図４に示す結果によると、熱的安定性と高い比誘電率とを重要視した場合、Ｈｆシリケート膜におけるＸ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００は２３％以上９０％以下に設定されることが好ましかった。一方、図５に示す結果によると、Ｘ1 を３０％以下にすることにより、信頼性寿命を確保することができる。すなわち、熱的安定性及び高い比誘電率に加えて信頼性を重要視した場合、Ｘ1 の好ましい範囲は２３％以上３０％以下になる。但し、リプレースメントゲートプロセス（ダミーゲートを用いることによりソース・ドレイン領域の形成後にゲート電極の形成を可能とするプロセス）等の、ゲート絶縁膜形成後に高温処理が必要ないプロセスの場合、具体的にはゲート電極形成後に７５０℃以上の熱処理がないプロセスの場合、信頼性のみを重要視すればよいので、Ｘ1 の好ましい範囲は３０％以下になる。
【００７６】
図６は、ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の熱的安定性及び信頼性との関係を示している。
【００７７】
図６に示すように、Ｓｉを含むＨｆＯ2 膜よりなるhigh-kゲート絶縁膜における構造（組成）又はプロセス温度の好ましい範囲は大きく３つに分けられる。すなわち、熱的安定性のみを重要視する場合には、好ましい範囲はＴ＝６．６９・Ｘ1 ＋７４９．４よりも下側の範囲である。このとき、９００℃のプロセス最高温度において比誘電率の大きさも確保するためには、Ｘ1 は２３％以上９０％以下に設定されなければならない。また、リプレースメントゲート等を使用した、ゲート絶縁膜形成後に高温処理が必要ないプロセスの場合、信頼性のみを重要視すれば良く、Ｘ1 は３０％以下に設定されればよい。さらに、従来のＳｉプロセスにおいてＳｉＯＮに代えてhigh-k材料をゲート絶縁膜材料として使用すると共にＰｏｌｙーＳｉ又はＳｉＧｅ等をゲート電極材料として使用する場合、つまり、比較的高温の不純物活性化アニールがゲート絶縁膜形成後に行なわれる場合、熱的安定性及び信頼性の両方を重要視する必要があるため、Ｔ＝６．６９・Ｘ1 ＋７４９．４よりも下側であり且つＸ1 は３０％以下である範囲が好ましい。このとき、プロセス最高温度が９００℃であるとすると、Ｘ1 は２３％以上３０％以下に設定されなければならない。尚、９００℃は、ソース領域、ドレイン領域又は電極に含まれる不純物の活性化アニールにおける典型的な温度である。
【００７８】
以上に説明したように、第１の実施形態によると、ゲート絶縁膜１１を構成する高誘電率膜１１ａがシリコンを含むＨｆＯ2 膜であるため、製造プロセス中の高温処理によって高誘電率膜１１ａが結晶化することを防止できる。このため、完成後の半導体装置において、高誘電率膜１１ａの大部分がアモルファス状態に保たれるので、ゲート絶縁膜１１つまりhigh-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、ゲート絶縁膜１１の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に、半導体装置の製造におけるプロセスマージンを大きくすることができる。
【００７９】
また、第１の実施形態によると、ゲート絶縁膜１１における高誘電率膜１１ａの下側に、シリコン、窒素及び酸素を含む下部バリア膜１１ｂが存在するため、高誘電率膜１１ａとシリコン基板１０とが反応することを防止できる。ここで、下部バリア膜１１ｂは、高誘電率膜１１ａ中の酸素によってシリコン基板１０が酸化されることを防止している。すなわち、シリコン基板１０の表面に、ＳｉＯ2 膜と同程度の比誘電率を有する酸化層が界面層として形成されると、ゲート絶縁膜１１全体としての比誘電率が極端に下がってしまうため、下部バリア膜１１ｂを設けている。
【００８０】
また、第１の実施形態によると、下部バリア膜１１ｂに、高誘電率膜１１ａと同じ金属、具体的にはハフニウムが含まれているため、下部バリア膜１１ｂの比誘電率を通常のシリコン窒化酸化膜と比べて高くでき、それによってゲート絶縁膜１１全体の比誘電率を高くすることができる。具体的には、図４に示すように、下部バリア膜１１ｂにおいてシリコンに対してハフニウムを１０％以上導入する（つまりＸ2 ≧１０％）ことにより、下部バリア膜１１ｂの比誘電率を効果的に大きくすることができる。それに対して、図４に示すように、下部バリア膜１１ｂにおけるシリコン含有量が大きくなりすぎると（具体的にはＸ1 ≧９０％であると）、比誘電率が急激に低下する。すなわち、下部バリア膜１１ｂにおけるＨｆ濃度をＸ2 ＝０％から少しでも高くしておくことは、ゲート絶縁膜１１全体のＥＯＴを低減することに対して非常に効果的である。
【００８１】
また、第１の実施形態によると、ゲート絶縁膜１１における高誘電率膜１１ａの上側に上部バリア膜１１ｃが存在するため、ゲート電極１２中の材料（本実施形態ではポリシリコン）と、高誘電率膜１１ａ中の材料（例えばハフニウム）とが必要以上に混じり合うことを防止でき、それによってゲート絶縁膜１１の比誘電率の低下を抑制できる。ここで、上部バリア膜１１ｃが窒素を含むことにより、上部バリア膜１１ｃのバリア効果が向上する。また、上部バリア膜１１ｃが、高誘電率膜１１ａと同じハフニウムを含むことにより、上部バリア膜１１ｃの比誘電率を高くでき、それによってゲート絶縁膜１１全体の比誘電率を高くすることができる。
【００８２】
尚、第１の実施形態において、高誘電率膜１１ａ（高誘電率膜１１ａ自体に代えて高誘電率膜１１ａと下部バリア膜１１ｂ及び／又は上部バリア膜１１ｃとが組み合わされた積層構造でもよい）におけるＸ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００は２３％以上９０％以下に設定されることが好ましい。このようにすると、高誘電率膜１１ａの比誘電率を高くできると共に、９００℃程度の熱処理に対しても高誘電率膜１１ａの結晶化を抑制して欠陥等に起因したリーク電流増加を防止できる。すなわち、ゲート絶縁膜１１の比誘電率を十分保ちながら、ゲート絶縁膜１１の熱的安定性を確実に保つことができる。このとき、高誘電率膜１１ａにおけるＸ1 は２３％以上３０％以下に設定されることがさらに好ましい。このようにすると、前述の効果に加えて、高誘電率膜１１ａつまりゲート絶縁膜１１の信頼性寿命を十分保つことができる。また、リプレースメントゲート等の使用によりプロセス最高温度がかなり低くなる場合、Ｘ1 を３０％以下に設定するだけで、ゲート絶縁膜１１の比誘電率及び信頼性寿命を十分保ちながら、ゲート絶縁膜１１の熱的安定性も保つことができる。
【００８３】
また、第１の実施形態において、ゲート絶縁膜１１を構成する高誘電率材料としてＨｆＯ2 を用いたが、これに代えて、ＺｒＯ2 、ＴｉＯ2 、Ｔａ2Ｏ5、Ｌａ2Ｏ3、ＣｅＯ2 、Ａｌ2Ｏ3、又はＢＳＴ（バリウムストロンチウムチタニウムオキサイド）等を用いてもよい。或いは、ＨｆxＡｌyＯ2 （但しｘ＞０且つｙ＞０）等の３元系酸化物を用いてもよい。或いは、以上に述べたような金属酸化物にＳｉ原子が含まれた金属シリケートを用いてもよい。
【００８４】
また、第１の実施形態において、下部バリア膜１１ｂ及び上部バリア膜１１ｃを設けたが、ゲート電極１２の材料等の選択によっては、下部バリア膜１１ｂ及び／又は上部バリア膜１１ｃを設けなくてもよい。
【００８５】
また、第１の実施形態において、ゲート電極１２としてポリシリコン電極を用いたが、これに代えて、ＴｉＮ膜とＡｌ膜との積層膜（下層がＴｉＮ膜）、Ｔａ膜、ＴｉＮ膜又はＴａＮ膜等の金属膜よりなる、いわゆるメタルゲート電極を用いてもよい。メタルゲート電極材料としてＴｉＮ膜又はＴａＮ膜等の金属膜を用いる場合、該金属膜にＳｉ又はＧｅを混ぜてもよい。
【００８６】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法、具体的にはＭＩＳＦＥＴの製造方法について、図面を参照しながら説明する。
【００８７】
図７（ａ）〜（ｃ）及び図８（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００８８】
まず、図７（ａ）に示すように、ｐ型シリコン（１００）基板２０上に、素子分離絶縁膜（図示省略）を形成してデバイス形成領域を区画した後、シリコン基板２０の表面に対して標準ＲＣＡ洗浄及び希釈ＨＦ洗浄を行なう。その後、７００℃程度の温度下でＮＨ3 ガスを用いて厚さ０．７ｎｍ程度のシリコン窒化酸化膜（Ｓｉ3Ｎ4膜）２１Ａをシリコン基板２０上に形成する。このとき、Ｓｉ3Ｎ4膜２１Ａ中には水素が十分に取りこまれる。尚、Ｓｉ3Ｎ4膜２１Ａは最終的に下部バリア膜２１（図７（ｃ）参照）となる。
【００８９】
次に、図７（ｂ）に示すように、ハフニウムを含むソースプリカーサを用いたＣＶＤ（chemical vapor deposition ）法により、厚さ５０ｎｍ程度のハフニウムオキサイド（ＨｆＯ2 ）膜２２Ａをシリコン基板２０上に形成する。具体的には、液体ＨｆソースであるＨｆ−ｔ−ｂｕｔｏｘｉｄｅ（Ｃ16Ｈ36ＨｆＯ4 ）中に、キャリヤガスである窒素（Ｎ2 ）ガスを通すことによって、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅをバブリングさせてＨｆ−ｔ−ｂｕｔｏｘｉｄｅを気化させる。そして、気化したＨｆ−ｔ−ｂｕｔｏｘｉｄｅを含むＮ2 ガスを、酸化剤である乾燥酸素（Ｏ2 ）ガスと共に、シリコン基板２０（ウェハ）が載置されたチャンバー内へ供給しながら、５００℃程度の温度下でＲＴＣＶＤ（rapid thermal ＣＶＤ）処理を行なってＨｆＯ2 膜２２Ａを形成する。
【００９０】
このとき、Ｓｉ3Ｎ4膜２１Ａは、酸化剤のＯ2 ガスにより酸化されてＳｉＯＮ膜２１Ｂとなる。ＳｉＯＮ膜２１Ｂは、シリコン基板２０とＨｆＯ2 膜２２Ａとの間の反応を防止するバリア性を有すると共に水素を十分に含んでいる。尚、本実施形態では、シリコン基板２０上にＳｉ3Ｎ4膜２１Ａを形成した後、ＨｆＯ2 膜２２Ａの形成時にＳｉ3Ｎ4膜２１Ａを酸化してＳｉＯＮ膜２１Ｂを形成しているが、Ｓｉ3Ｎ4膜２１Ａを形成することなく、ＨｆＯ2 膜２２Ａの形成前にシリコン基板２０の表面を Ｎ2Ｏガスを用いて窒化することによりＳｉＯＮ膜２１Ｂを直接形成してもよい。
【００９１】
また、図７（ｂ）に示す工程において、ＨｆＯ2 膜２２Ａ中には、Ｈｆソース中に含まれる水素（Ｈ）が自然に取りこまれる。一方、Ｈｆソース中に含まれる炭素（Ｃ）は、酸化剤のＯ2 ガスにより酸化されてＣＯ又はＣＯ2 となってチャンバー内から排気される。また、チャンバー内には、Ｈｆソースを構成する元素であるＨｆ、Ｏ、Ｃ、Ｈに加えてＮ2 ガスも存在するが、５００℃程度の温度下ではＮ2 ガスは非常に不活性であるため、Ｎ2 ガスの寄与は無視できる。
【００９２】
ＳＩＭＳ法（２次イオン質量分析法）によりＨｆＯ2 膜２２Ａを分析したところ、ＨｆＯ2 膜２２Ａを構成する主要な元素はＨｆ及びＯであった。また、ＨｆＯ2 膜２２Ａには３×１０19〜４×１０20[atoms/cm3] 程度のＣと、５×１０20〜４×１０21[atoms/cm3] 程度のＨとが含有されていた。
【００９３】
次に、ＨｆＯ2 膜２２Ａに対して熱処理（以下、ＰＤＡ（post deposition anneal））を行なう。ＰＤＡは、例えば、窒素雰囲気中において７００℃程度で３０秒間行なう。ここで、ＰＤＡを行なうことによって、ＳｉＯＮ膜２１ＢとＨｆＯ2 膜２２Ａとの積層構造に生じる変化を図９（ａ）〜（ｄ）を参照しながら詳しく説明する。前述のように、ＰＤＡの実施前においては、図９（ａ）に示すように、ＳｉＯＮ膜２１Ｂ及びＨｆＯ2 膜２２Ａはそれぞれ水素を含んでいる。ここで、ＰＤＡを実施すると、図９（ｂ）に示すように、ＳｉＯＮ膜２１Ｂ及びＨｆＯ2 膜２２Ａのそれぞれから水素が水素ガスとして効果的に脱離する結果、図９（ｃ）に示すように、ＳｉＯＮ膜２１Ｂ及びＨｆＯ2 膜２２Ａのそれぞれの内部に空孔（図中の白丸）を形成できる。そして、図９（ｄ）に示すように、これらの空孔を介してシリコン基板２０又はＳｉＯＮ膜２１Ｂに含まれるシリコンがＨｆＯ2 膜２２Ａ中に拡散すると共に、ＨｆＯ2 膜２２Ａに含まれるＨｆがＳｉＯＮ膜２１Ｂ中に拡散する。その結果、図７（ｃ）に示すように、熱的安定性の高いシリコン含有ＨｆＯ2 膜２２が形成されると共に、比誘電率の高いＨｆ含有ＳｉＯＮ膜よりなる下部バリア膜２１が形成される。ここで、シリコン含有ＨｆＯ2 膜２２は、ＨｆＯ2 膜２２Ａがシリコンの拡散により緻密化されることによって形成されている。また、下部バリア膜２１の具体的な組成は第１の実施形態の下部バリア膜１１ｂと同様である。
【００９４】
すなわち、ＰＤＡに伴うＨｆＯ2 膜２２Ａ及びＳｉＯＮ膜２１Ｂからの水素脱離によって形成される空孔は、ＨｆとＳｉとの相互拡散を促進する効果を持つ。このとき、ＰＤＡの温度を７００℃程度に設定することは、水素脱離を顕著にして空孔形成を容易にするという効果、及び、Ｈｆ又はＳｉの拡散を容易にするという効果、つまり二重の効果をもたらす。その結果、１回のＰＤＡを行なうだけで、ＨｆＯ2 膜２２ＡにＳｉを取り込んで熱的安定性の高いシリコン含有ＨｆＯ2 膜２２を形成できると共にＳｉＯＮ膜２１ＢにＨｆを取り込んで比誘電率の高い下部バリア膜２１（Ｈｆ含有ＳｉＯＮ膜）を形成できる。従って、シリコン含有ＨｆＯ2 膜２２及び下部バリア膜２１を含むゲート絶縁膜２５（図８（ｃ）参照）全体としての熱的安定性も改善できると共に、ゲート絶縁膜２５全体としての比誘電率も結果的に増大させることができる。
【００９５】
次に、シリコン含有ＨｆＯ2 膜２２の表面を軽く窒化することによって、図８（ａ）に示すように、比誘電率の高い厚さ２０ｎｍ程度の上部バリア膜２３を形成する。すなわち、上部バリア膜２３は、窒素を含むシリコン含有ＨｆＯ2 膜よりなる。尚、上部バリア膜２３の具体的な組成は第１の実施形態の上部バリア膜１１ｃと同様である。
【００９６】
次に、図８（ｂ）に示すように、上部バリア膜２３の上に、ゲート電極となるポリシリコン膜２４を例えばＣＶＤ法を用いて形成する。その後、ゲート電極形成領域を覆うマスクパターン（図示省略）を用いて、ポリシリコン膜２４、上部バリア膜２３、シリコン含有ＨｆＯ2 膜２２及び下部バリア膜２１に対して順次ドライエッチングを行なう。これにより、図８（ｃ）に示すように、下部バリア膜２１、シリコン含有ＨｆＯ2 膜２２及び上部バリア膜２３の積層構造を有するゲート絶縁膜２５を介して、シリコン基板２０上にゲート電極２６が形成される。その後、ゲート電極２６をマスクとして、シリコン基板２０に対してイオン注入を行なって、ソース領域又はドレイン領域となる不純物拡散層２７を形成する。最後に、不純物拡散層２７中の不純物を活性化させるため、９５０℃程度の温度下で３０秒間程度の熱処理を行なう。以上に説明した工程によって、high-kゲート絶縁膜を有するＭＩＳ型電界効果トランジスタが完成する。
【００９７】
以上に説明したように、第２の実施形態によると、シリコン基板２０上に、水素を含むＨｆＯ2 膜２２Ａを形成した後、ＨｆＯ2 膜２２Ａに対して熱処理（ＰＤＡ）を行なって水素を脱離させ、それにより形成された空孔を介してシリコンをＨｆＯ2 膜２２Ａ中に拡散させてシリコン含有ＨｆＯ2 膜２２を形成する。このため、ＨｆＯ2 膜２２Ａ中にシリコンを効率的に含ませることができると共に、最終的に空孔が消失してシリコン含有ＨｆＯ2 膜２２の緻密化が進む。ここで、第１の実施形態で述べたように、シリコン含有ＨｆＯ2 膜２２は製造プロセス中の高温処理によって結晶化しにくいため、シリコン含有ＨｆＯ2 膜２２の大部分が装置完成後においてもアモルファス状態に保たれる。その結果、シリコン含有ＨｆＯ2 膜２２を有するゲート絶縁膜２５、つまりhigh-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、high-kゲート絶縁膜の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に、半導体装置の製造におけるプロセスマージンを大きくすることができる。
【００９８】
また、第２の実施形態によると、ＨｆＯ2 膜２２Ａを形成する前に、シリコン基板２０上に、水素を含むＳｉ3Ｎ4膜２１Ａを形成する。尚、Ｓｉ3Ｎ4膜２１Ａは、ＨｆＯ2 膜２２Ａを形成するときに酸化されてＳｉＯＮ膜２１Ｂとなる。その後、ＨｆＯ2 膜２２Ａに対してＰＤＡを行なうときに、ＳｉＯＮ膜２１Ｂに含まれるシリコンをＨｆＯ2 膜２２Ａ中に拡散させる。また、ＳｉＯＮ膜２１Ｂから水素を脱離させ、それにより形成された空孔を介してＨｆＯ2 膜２２Ａに含まれるＨｆをＳｉＯＮ膜２１Ｂ中に拡散させることにより下部バリア膜２１を形成する。このため、ＨｆＯ2 膜２２Ａ中にシリコンを確実に含ませることができる。また、ＨｆＯ2 膜２２Ａ又はシリコン含有ＨｆＯ2 膜２２とシリコン基板２０とが反応することを防止できる。また、下部バリア膜２１に、シリコン含有ＨｆＯ2 膜２２と同じＨｆを含ませることができるため、下部バリア膜２１の比誘電率を高くでき、それによってゲート絶縁膜２５全体の比誘電率を高くすることができる。
【００９９】
また、第２の実施形態によると、ＨｆＯ2 膜２２Ａに対してＰＤＡを行なう工程と、ゲート電極２６となるポリシリコン膜２４を形成する工程との間に、シリコン含有ＨｆＯ2 膜２２の表面を窒化して上部バリア膜２３を形成する。このため、ゲート電極２６中の材料とシリコン含有ＨｆＯ2 膜２２中の材料とが互いに拡散することを防止できる。また、上部バリア膜２３に、シリコン含有ＨｆＯ2 膜２２と同じＨｆを含ませることができるため、上部バリア膜２３の比誘電率を高くでき、それによってゲート絶縁膜２５全体の比誘電率を高くすることができる。
【０１００】
また、第２の実施形態によると、ハフニウムと水素とを含むソースプリカーサを用いたＣＶＤ法によりＨｆＯ2 膜２２Ａを形成するため、ＨｆＯ2 膜２２Ａに水素を確実に含ませることができる。
【０１０１】
以下、ＨｆＯ2 膜２２Ａに対してＰＤＡを行なう工程の特徴（例えば水素脱離によるＨｆ及びＳｉの相互拡散）及び効果（例えば熱的安定性の改善）について、実験データを示す図面等を参照しながら説明する。
【０１０２】
図１０は、熱処理によってＨｆＯ2 膜から脱離していく水素を、ＴＤＳ（thermal desorption spectroscopy ：昇温脱離分光）法によって測定した結果を示している。図１０において、横軸は熱処理温度を示しており、縦軸は、ＴＤＳ法によって測定された水素ガスのスペクトル強度を示している。図１０に示すように、熱処理温度が４００℃程度に達すると、まず、ＨｆＯ2 膜の表面に吸着した水素が脱離し始める。その後、熱処理温度が７００℃程度に達すると、ＨｆＯ2 膜中に含まれる水素が脱離する。堆積直後のＨｆＯ2 膜に含まれており且つその後の熱処理によってＨｆＯ2 膜から最終的に脱離した水素分子の密度を求めたところ、５．６×１０20[molecules/cm3 ]という高い結果が得られた。また、図１０に示す結果によると、熱処理温度が７００℃程度のときに、脱離水素の検知量が最も多くなっている。従って、ＰＤＡの温度としては７００℃程度が最適であり、このように設定することによって、ＨｆＯ2 膜に含まれる過剰な水素を脱離させてＨｆＯ2 膜を最も効果的に緻密化することができる。
【０１０３】
また、液体ＨｆソースであるＨｆ−ｔ−ｂｕｔｏｘｉｄｅを用いたＣＶＤ法によりＳｉ基板上に形成されたＨｆＯ2 膜のサンプルに対して超高真空中で加熱処理（昇温速度：１０℃／分）を行ないながら、高分解能断面ＴＥＭ（transmission electron microscope）を用いて昇温中のＨｆＯ2 膜の変化をその場観察したところ、以下のことが確認された。すなわち、室温（ＨｆＯ2 膜の堆積直後）では、Ｓｉ基板の上に、Ｓｉ原子が多く且つＨｆ原子が少ない界面層（ＳｉＯＮ膜２１Ｂと対応）が存在すると共に該界面層の上にＳｉ原子が少なく且つＨｆ原子が多いＨｆＯ2 層が存在する。その後、温度を上げていくと、６２０℃から８５０℃までの温度領域において、界面層とＨｆＯ2 層との間に、界面層よりもＳｉ原子が少なく且つＨｆＯ2 層よりもＨｆ原子が少ない相互拡散層が明らかに存在し始める。最終的に８６０℃で高温アニールを行なったところ、ＨｆＯ2 層と相互拡散層との積層構造（シリコン含有ＨｆＯ2 膜２２と対応）の合計物理膜厚は、堆積時点（室温）のＨｆＯ2 膜と比較して厚くなった。すなわち、相互拡散層の拡大によって界面層が縮小し、その結果、界面層を含むＨｆシリケート積層構造全体の比誘電率が高くなった。
【０１０４】
尚、通常のＰＤＡの場合、昇温速度が５０℃／秒程度と高いと共に７００℃程度の熱処理温度の保持時間も３０秒程度と短いので、前述の高分解能断面ＴＥＭによる昇温中のその場観察と比較して、サーマルバジェット（熱負荷）が極めて小さい。このため、ＰＤＡに起因したＳｉ基板の酸化は１ｎｍ以下しか起こらず、また、前述の界面層はＳｉ及びＨｆの相互拡散により非常に薄くなる結果、最終的な界面層（下部バリア膜２１と対応）の厚さは０．５ｎｍ程度となる。従って、界面層を含むＨｆシリケート積層構造全体の比誘電率が高くなる結果、該積層構造全体のＥＯＴは非常に小さくなる。すなわち、水素を含むＨｆソースを用いたＣＶＤ法によるＨｆＯ2 膜の形成は、high-kゲート絶縁膜の形成方法として非常に有利である。それに対して、水素を含まない、通常のＨｆソースを用いたＣＶＤ法によりＨｆＯ2 膜を形成し、該ＨｆＯ2 膜に対して、前述の高分解能断面ＴＥＭによる昇温中のその場観察を行なったところ、界面層とＨｆＯ2 層との間で相互拡散はほとんど起こらず、その結果、ＨｆＯ2 層の熱的安定性の改善、或いは界面層とＨｆＯ2 層との積層構造における比誘電率の増加は見られなかった。
【０１０５】
図１１は、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅを用いたＣＶＤ法により形成された、Ｈを含むＨｆＯ2 膜に対して、熱処理後にＣ−Ｖ測定を行なった結果を示している。具体的には、ゲート絶縁膜として物理膜厚３．０〜３．３ｎｍのＨｆＯ2 膜を用い且つゲート電極としてポリシリコンを用いたＭＯＳキャパシタのサンプルに対して、ゲート電極に注入された不純物を活性化するためのアニールを９００℃、９５０℃及び１０５０℃で行なった後に基板側を０Ｖとしてゲート電圧Ｖｇを印加した。図１１において、横軸はゲート電圧（Ｖｇ）を示しており、縦軸は、容量を示している。また、◆は９００℃で熱処理を行なったときの容量の測定値を示しており、■は９５０℃で熱処理を行なったときの容量の測定値を示しており、▲は１０５０℃で熱処理を行なったときの容量の測定値を示している。
【０１０６】
図１１に示すように、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅから形成された、Ｈを含むＨｆＯ2 膜を用いた場合、活性化アニール温度を上げた場合においても、安定したＣーＶカーブを示しており、理想的なＭＯＳキャパシタとして耐えうる温度は１０５０℃以上にも達している。すなわち、Ｈを含むＨｆＯ2 膜においては、ＰＤＡによる水素脱離に伴ってＨｆ及びＳｉの相互拡散が顕著に生じる結果、該ＨｆＯ2 膜の表面側にもＳｉ含有層が存在するため、ポリシリコンをゲート電極として使用した場合においても、図１１に示すように、１０５０℃程度でも非常に安定な熱耐性を示している。
【０１０７】
図１２は、水素を含まないソース、具体的には、Ｈｆ−ｎｉｔｒａｔｏ（Ｈｆ（ＮＯ3）4）を用いたＣＶＤ法により形成された、Ｈを含まないＨｆＯ2 膜に対して、熱処理後にＣ−Ｖ測定を行なった結果を比較例として示している。具体的には、ゲート絶縁膜として物理膜厚３．０〜３．３ｎｍのＨｆＯ2 膜を用い且つゲート電極としてポリシリコンを用いたＭＯＳキャパシタのサンプルに対して、ゲート電極に注入された不純物を活性化するためのアニールを９００℃、９５０℃及び１１５０℃で行なった後に基板側を０Ｖとしてゲート電圧Ｖｇを印加した。図１２において、横軸はゲート電圧（Ｖｇ）を示しており、縦軸は、容量を示している。また、■は９００℃で熱処理を行なったときの容量の測定値を示しており、◆は９５０℃で熱処理を行なったときの容量の測定値を示しており、▲は１１５０℃で熱処理を行なったときの容量の測定値を示している。
【０１０８】
図１２に示すように、Ｈｆ−ｎｉｔｒａｔｏから形成された、Ｈを含まないＨｆＯ2 膜を用いた場合、理想的なＭＯＳキャパシタとして耐えうる温度は９００℃程度までである。図１１及び図１２に示す結果を総合すると、Ｈを含むＨｆＯ2 膜を用いた場合の熱的安定性保証温度は１０５０℃程度以上である一方、Ｈを含まないＨｆＯ2 膜を用いた場合の熱的安定性保証温度は９００℃程度である。すなわち、Ｈを含むＨｆＯ2 膜を用いた場合の方が、熱的安定性保証温度において１５０℃以上もの改善が見られた。
【０１０９】
図１３は、Ｓｉ基板／ＳｉＮ膜／ＨｆＯ2 膜／ポリシリコン膜の積層構造を有するＭＯＳキャパシタにおいて、Ｈを含むＨｆＯ2 膜及びＨを含まないＨｆＯ2 膜をそれぞれ用いた場合の熱的安定性を比較した結果を示している。具体的には、各ＭＯＳキャパシタのサンプルに対して、窒素雰囲気中で９００℃から１１５０℃までの温度の活性化アニールを３０秒間行なった後に、基板側を０Ｖとしてー１．０Ｖのゲート電圧（ＶG ）を印加してリーク電流ＪG の測定を行なった。また、Ｈを含むＨｆＯ2 膜はＨｆ−ｔ−ｂｕｔｏｘｉｄｅから形成されたものであり、Ｈを含まないＨｆＯ2 膜はＨを含まないソースから形成されたものである。図１３において、横軸は活性化アニール温度を示しており、縦軸は、リーク電流ＪG を示している。また、◆はＨを含まないソースを用いた場合のリーク電流ＪG の測定値を示しており、□はＨｆ−ｔ−ｂｕｔｏｘｉｄｅを用いた場合のリーク電流ＪG の測定値の測定値を示している。
【０１１０】
図１３に示すように、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅから形成された、Ｈを含むＨｆＯ2 膜を用いた場合には、活性化アニール温度を上げた場合でもリーク電流ＪG の増加は約１桁のみに抑制された。それに対して、Ｈを含まないＨｆＯ2 膜を用いた場合には、活性化アニール温度を上げたときにリーク電流ＪG が約３桁、つまりＨを含むＨｆＯ2 膜を用いた場合と比べて１０００倍程度も増加した。言い換えると、Ｈを含むＨｆＯ2 膜を用いた場合には、Ｈを含まないＨｆＯ2 膜を用いた場合と比べて欠陥生成確率を１０００分の１程度以下に低減できる。
【０１１１】
また、シリコン基板上に、Ｈを含むＨｆＯ2 膜及びＨを含まないＨｆＯ2 膜のそれぞれを同じ物理膜厚（３ｎｍ）で堆積した場合に、界面層を含む各ＨｆＯ2 膜のＥＯＴを測定したところ、Ｈを含むＨｆＯ2 膜を堆積した場合は１．１ｎｍであり、Ｈを含まないＨｆＯ2 膜を堆積した場合は１．６ｎｍであった。つまり、Ｈを含むＨｆＯ2 膜を堆積した場合の比誘電率は、Ｈを含まないＨｆＯ2 膜を堆積した場合の比誘電率よりも約１．４６倍高かった。これは、Ｈを含むＨｆＯ2 膜を堆積した場合、界面層とＨｆＯ2 との間でＳｉ及びＨｆの相互拡散が生じて界面層にＨｆが含まれるようになる結果、界面層部分の比誘電率が大きく低減することによって起こる。
【０１１２】
また、シリコン基板上に、Ｈを含む厚さ３．５ｎｍのＨｆＯ2 膜を形成した後、該ＨｆＯ2 膜に対してＰＤＡ処理（８００℃、３０秒間）を行ない、その後、ＭｇＫａ線を用いたＸＰＳ（X-ray photoelectron spectroscopy）法によりＨｆＯ2 膜の表面側からＳｉ、Ｏ及びＨｆを測定したとろ、ＰＤＡ処理後のＨｆＯ2 膜の組成は、Ｈｆが０．６０、Ｓｉが０．４９、Ｏが２．０と分析された。尚、ＸＰＳ法による測定にあたっては、主としてＨｆＯ2 膜の表面側を観察するため、基板表面に対する脱出角度が５７度の光電子を検出することによって、検出深さを２〜３ｎｍ程度に設定した。前述の結果より、ＰＤＡ処理後のＨｆＯ2 膜においては、Ｓｉが表面近くまで拡散してきていることが判明した。
【０１１３】
図１４は、ＭＯＳキャパシタの絶縁膜であるＨｆＯ2 膜（水素含有）に対してＰＤＡを行なった場合における、ＨｆＯ2 膜成膜直後の物理膜厚と、ＭＯＳキャパシタ完成後のリーク電流との関係を示している。具体的には、ＣＶＤ法によりＨを含むＨｆＯ2 膜を成膜した後、該ＨｆＯ2 膜に対して、圧力約６００００Ｐａ（４５０ｔｏｒｒ）の窒素雰囲気中で８００℃、３０秒間のＰＤＡを行ない、その後、ゲート電極となるポリシリコン膜を堆積した。その後、ポリシリコン膜に対してイオン注入を行なった後、圧力約１１００００Ｐａ（７６０ｔｏｒｒ）の窒素雰囲気中で９００℃、３０秒間の活性化アニールを行ない、その後、基板側を０Ｖとしてー１．０Ｖのゲート電圧（ＶG ）を印加してリーク電流ＪG の測定を行なった。尚、ＨｆＯ2 膜成膜直後の物理膜厚は、エリプソメトリー法（偏光法）を用いて測定されたものである。また、比較のため、ＨｆＯ2 膜に対してＰＤＡを行なう工程を省略したＭＯＳキャパシタのサンプルについても、ＨｆＯ2 膜成膜直後の物理膜厚と、ＭＯＳキャパシタ形成後のリーク電流との関係を調べた。
【０１１４】
図１４に示すように、ＰＤＡを行なった場合の方が、ＰＤＡを行なわない場合と比べてリーク電流ＪG を小さく抑制できている。これは、ＰＤＡによってＨｆＯ2 膜中にＳｉが拡散する結果、活性化アニールによってＨｆＯ2 膜が結晶化することを防止できるため、完成後のＭＯＳキャパシタにおいてＨｆＯ2 膜の大部分がアモルファス状態に保たれてゲートリーク電流増加を抑制できたものと考えられる。また、Ｓｉ含有ＨｆＯ2 膜の緻密化によって、電極材料と高誘電率膜材料との反応を抑制できたことによっても、ゲートリーク電流が低減されたと考えられる。また、図１４に示すように、ＰＤＡを行なった場合におけるゲートリーク電流抑制効果は、ＨｆＯ2 膜の物理膜厚が小さくなるほど顕著に現れている。以上の結果から、ゲート絶縁膜となる高誘電率膜を堆積した後、ゲート電極の形成前に、高誘電率膜に対してＰＤＡ（ポスト・デポジション・アニール）を行なう工程を設けることは非常に重要であり、これによって、リーク電流を非常に効果的に低減できることが確認された。
【０１１５】
尚、第２の実施形態において、ゲート電極２６としてポリシリコン膜２４を用いたが、これに代えて、金属膜を用いてもよい。例えば、シリコン含有ＨｆＯ2 膜２２の表面を窒化した後、ゲート電極２６となるＴｉＮ膜及びＡｌ膜をスパッタリング法により順次堆積してもよい。或いは、シリコン含有ＨｆＯ2 膜２２の表面を窒化した後、ゲート電極２６となるＴａ膜を堆積してもよい。或いは、シリコン含有ＨｆＯ2 膜２２の表面を窒化することなく、ＴｉＮ膜又はＴａＮ膜等を堆積してもよい。この場合、ＴｉＮ膜又はＴａＮ膜等にＳｉ又はＧｅを混ぜてもよい。また、以上のようにゲート電極２６として金属膜を用いる場合、金属膜の形成後に、さらに熱処理（ＰＭＡ：Post Metalization Anneal）を加えることによって、ゲート絶縁膜２５中の欠陥をさらに低減することができる。このように形成されたＭＯＳ構造に対してＣ−Ｖ測定を行なうと、絶縁膜中の欠陥量と対応するヒステリシスの減少が確認される。また、ＰＭＡの温度は７００℃以上が有効である。さらに、Ｈを含有するガス中で４５０℃、３０分間程度のアニールを行なうと、ゲート絶縁膜２５中の界面準位も低減できる。
【０１１６】
また、第２の実施形態において、ゲート絶縁膜２５を構成する高誘電率材料としてＨｆＯ2 を用いたが、これに代えて、ＺｒＯ2 、ＴｉＯ2 、Ｔａ2Ｏ5、Ｌａ2Ｏ3、ＣｅＯ2 、Ａｌ2Ｏ3、又はＢＳＴ（バリウムストロンチウムチタニウムオキサイド）を用いてもよい。或いは、ＨｆxＡｌyＯ2 （但しｘ＞０且つｙ＞０）等の３元系酸化物を用いてもよい。或いは、以上に述べたような金属酸化物にＳｉ原子が含まれた金属シリケートを用いてもよい。尚、いずれの場合においても、水素を含有する高誘電率膜における前述の相互拡散の効果は、高誘電率膜の堆積時点での組成又は構成材料に関わらず実現される。
【０１１７】
また、第２の実施形態において、液体ＨｆソースプリカーサであるＨｆ−ｔ−ｂｕｔｏｘｉｄｅを用いたＣＶＤ法によりＨｆＯ2 膜２２Ａを堆積したが、これに代えて、ＣＶＤ法を用いる場合には、水素とハフニウムとを含む他のＨｆソースプリカーサ、例えばテトラキスジエチルアミドハフニウム（ＴＤＥＡＨ：Tetrakis diethylamido hafnium 、Ｃ16Ｈ40Ｎ4Ｈｆ ）、テトラキスジメチルアミノハフニウム（ＴＤＭＡＨ：Tetrakis dimethylamino hafnium、Ｃ16Ｈ36ＨｆＯ4 ）、又はテトラキス１メトキシ２メチル２プロポキシハフニウム（Ｈｆ（ＭＭＰ）4 ：Tetrakis 1-Methoxy-2-methl-2-propoxy hafnium、Ｈｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4 ）等を用いてもよい。或いは、ハフニウムを含む固体Ｈｆソースプリカーサ、例えばＨｆ−ｎｉｔｒａｔｏ（Ｈｆ（ＮＯ3）4）と、水素を含むソースガス、例えば水素ガスとを用いたＣＶＤ法によりＨｆＯ2 膜を形成してもよい。或いは、スパッタ法等のＰＶＤ（physical vapor deposition ）法を用いる場合には、水素を含む雰囲気中でハフニウムを含むターゲットを用いてもよい。具体的には、酸素ガス及びアルゴンガスに水素ガスを加えた雰囲気中でハフニウムターゲットを用いてもよいし、アルゴンガスに水素ガスを加えた雰囲気中でハフニウムオキサイドターゲットを用いてもよい。尚、水素ガスは、高誘電率膜（ＨｆＯ2 膜）中に水素を積極的に取りこませるために添加されている。
【０１１８】
また、第２の実施形態において、ＨｆＯ2 膜２２Ａ又はＳｉ3Ｎ4膜２１Ａに所定の物質（空孔形成用物質）として水素を取りこませたが、これに代えて、例えばハロゲン系ガスを用いて塩素、フッ素又はヨウ素等を取り込ませてもよい。尚、空孔形成用物質としては、６００〜８５０℃程度の温度でＨｆＯ2 膜２２Ａ又はＳｉ3Ｎ4膜２１Ａからガスとして脱離し且つこれにより形成された空孔を介してＨｆ又はＳｉの拡散を促進できるものであればよい。また、ＨｆＯ2 膜２２Ａ及びＳｉ3Ｎ4膜２１Ａのそれぞれに含まれる空孔形成用物質が異なっていてもよい。
【０１１９】
また、第２の実施形態において、シリコン基板２０に対して、窒素を含むガス中で熱窒化又はプラズマ窒化等を行なうことによりＳｉ3Ｎ4膜２１Ａつまり下部バリア膜２１を形成してもよい。或いは、Ｓｉ3Ｎ4膜２１Ａを形成することなく、ＨｆＯ2 膜２２Ａの形成前にシリコン基板２０の表面を Ｎ2Ｏガスを用いて窒化することによりＳｉＯＮ膜２１Ｂを直接形成してもよい。或いは、ＨｆＯ2 膜２２Ａの蒸着形成の初期に窒素を含むガスを導入することによって、下部バリア膜２１となる窒素含有の高誘電体絶縁膜をシリコン基板２０上に直接形成してもよい。
【０１２０】
また、第２の実施形態において、シリコン含有ＨｆＯ2 膜２２に対して、窒素を含むガス中で熱窒化又はプラズマ窒化等を行なうことにより上部バリア膜２３を形成してもよい。或いは、ゲート電極２６となるポリシリコン膜２４の形成初期に窒素ガスを導入することによって、シリコン含有ＨｆＯ2 膜２２の表面を窒化して上部バリア膜２３を形成してもよい。或いは、ＨｆＯ2 膜２２Ａの蒸着形成の最終段階で窒素を含むガスを導入することによって、ＨｆＯ2 膜２２Ａの表面側に、上部バリア膜２３となる窒素含有の高誘電体絶縁膜を形成してもよい。
【０１２１】
また、第２の実施形態において、ＨｆＯ2 膜２２Ａに対してＰＤＡを行なってシリコン含有ＨｆＯ2 膜２２を形成した後、シリコン含有ＨｆＯ2 膜２２の表面を窒化して上部バリア膜２３を形成したが、これに代えて、ＨｆＯ2 膜２２Ａの表面を窒化して上部バリア膜２３を形成した後、ＨｆＯ2 膜２２Ａに対してＰＤＡを行なってシリコン含有ＨｆＯ2 膜２２を形成してもよい。
【０１２２】
また、第２の実施形態において、下部バリア膜２１、シリコン含有ＨｆＯ2 膜２２及び上部バリア膜２３の積層構造全体が窒素を含有していてもよい。
【０１２３】
また、第２の実施形態において、図７（ｂ）に示す工程において、まず、気化したＨｆ−ｔ−ｂｕｔｏｘｉｄｅ等のソースをチャンバー内に送りこんだ後、酸素ガスをチャンバー内に供給し、その後、チャンバー内の温度を室温から昇温して３００〜５００℃程度の範囲内の一定温度に保つことが好ましい。このようにすると、低温下でシリコン基板２０上にＨｆ分子をすばやく吸着させることができるため、ＨｆＯ2 膜２２Ａを均一に形成できる。また、ソースガスの供給を開始してからＨｆＯ2 の結晶成長が起こるまでのインキュベーション時間を短くできる。さらに、ＨｆＯ2 膜２２Ａとシリコン基板２０との間に形成される界面層（ＳｉＯＮ膜２１Ｂ）を薄くすることができる。
【０１２４】
また、第２の実施形態において、図７（ｃ）に示す工程で用いられるＰＤＡにおける熱処理温度は６００℃以上且つ８５０℃以下であることが好ましい。このようにすると、ＨｆＯ2 膜２２Ａから水素を確実に脱離させることができ、それによってＨｆＯ2 膜２２Ａ中にシリコンを確実に拡散させることができる。
【０１２５】
また、第２の実施形態において、シリコン含有ＨｆＯ2 膜２２の組成をＨｆx ＳｉyＯ（但しｘ＞０且つｙ＞０）と表記すると共に製造プロセスでの最高温度をＴ［℃］と表記したときに、
Ｔ≦６．６９・ｙ／（ｘ＋ｙ）＋７４９．４であることが好ましい。このようにすると、シリコン含有ＨｆＯ2 膜２２を有するゲート絶縁膜２５の熱的安定性を確実に保つことができる。また、ゲート電極２６がシリコンを含む材料よりなる場合には、
Ｔ≦６．６９・ｙ／（ｘ＋ｙ）＋７４９．４且つｙ／（ｘ＋ｙ）≦０．３０であることが好ましい。このようにすると、シリコン含有ＨｆＯ2 膜２２を有するゲート絶縁膜２５の熱的安定性及び信頼性を確実に保つことができる。
【０１２６】
【発明の効果】
本発明によると、製造プロセス中の高温処理によって、ゲート絶縁膜を構成する高誘電率膜が結晶化することを防止できるため、完成後の半導体装置において、高誘電率膜の大部分がアモルファス状態に保たれる。このため、high-kゲート絶縁膜にリーク電流が生じることを抑制できるので、high-kゲート絶縁膜の熱的安定性が向上して、耐熱性の優れた半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】ＨｆＯ2 に添加するＳｉ量と、ＨｆＯ2 の結晶化温度及び熱的安定性保証温度との関係を示す図である。
【図３】色々なプロセス最高温度に対応して求められた、熱的安定性を保持できるＨｆシリケートの組成の許容範囲を示す図である。
【図４】ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の比誘電率との関係を示す図である。
【図５】ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の信頼性寿命との関係を示す図である。
【図６】ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の熱的安定性及び信頼性との関係を示す図である。
【図７】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法におけるＰＤＡの作用を説明するための図である。
【図１０】熱処理によってＨｆＯ2 膜から脱離していく水素を、ＴＤＳ法によって測定した結果を示す図である。
【図１１】本発明の第２の実施形態に係る半導体装置の製造方法におけるＨｆ−ｔ−ｂｕｔｏｘｉｄｅを用いたＣＶＤ法により形成された、Ｈを含むＨｆＯ2 膜に対して、熱処理後にＣ−Ｖ測定を行なった結果を示す図である。
【図１２】比較例として水素を含まないソースを用いたＣＶＤ法により形成された、Ｈを含まないＨｆＯ2 膜に対して、熱処理後にＣ−Ｖ測定を行なった結果を示す図である。
【図１３】Ｓｉ基板／ＳｉＮ膜／ＨｆＯ2 膜／ポリシリコン膜の積層構造を有するＭＯＳキャパシタにおいて、Ｈを含むＨｆＯ2 膜（本発明の第２の実施形態）及びＨを含まないＨｆＯ2 膜（比較例）をそれぞれ用いた場合の熱的安定性を比較した結果を示す図である。
【図１４】ＭＯＳキャパシタの絶縁膜であるＨｆＯ2 膜に対して、本発明の第２の実施形態に係る半導体装置の製造方法のＰＤＡを行なった場合における、ＨｆＯ2 膜成膜直後の物理膜厚と、ＭＯＳキャパシタ完成後のリーク電流との関係を示す図である。
【符号の説明】
１０ シリコン基板
１１ ゲート絶縁膜
１１ａ 高誘電率膜
１１ｂ 下部バリア膜
１１ｃ 上部バリア膜
１２ ゲート電極
１３ 不純物拡散層
２０ シリコン基板
２１Ａ Ｓｉ3Ｎ4膜
２１Ｂ ＳｉＯＮ膜
２１ 下部バリア膜
２２Ａ ＨｆＯ2 膜
２２ シリコン含有ＨｆＯ2 膜
２３ 上部バリア膜
２４ ポリシリコン膜
２５ ゲート絶縁膜
２６ ゲート電極
２７ 不純物拡散層
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特にゲート絶縁膜に用いられる高誘電率膜に関するものである。
【０００２】
【従来の技術】
近年の半導体装置における高集積化及び高速化に対する技術進展に伴い、ＭＯＳＦＥＴの微細化が進められている。微細化に伴いゲート絶縁膜の薄膜化を進めると、トンネル電流によるゲートリーク電流の増大等の問題が顕在化してくる。この問題を抑制するために、ハフニウムオキサイド（ＨｆＯ2 ）やジルコニウムオキサイド（ＺｒＯ2 ）等の高誘電率材料を用いたゲート絶縁膜（以下、high-kゲート絶縁膜と称する）により、薄いＳｉＯ2 換算膜厚（以下、ＥＯＴと称する）を実現しながら物理的膜厚を厚くするという手法が研究されている。
【０００３】
例えば特開2000-58832号公報に記載されている従来のhigh-kゲート絶縁膜の形成方法は次の通りである。まず、シリコン基板上にＳｉＯ2 層等の酸化物層を形成した後、該酸化物層の上にスパッタ法又はプラズマＣＶＤ法等により、ジルコニウム又はハフニウムよりなる金属膜を蒸着する。その後、該金属膜に対して、例えばＮＯ等のガスを用いた酸窒化処理を行なって、オキシ窒化ジルコニウム（ＺｒＯxＮy）又はオキシ窒化ハフニウム（ＨｆＯxＮy）よりなるhigh-kゲート絶縁膜を形成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のhigh-kゲート絶縁膜においては、製造プロセス中の高温処理による熱履歴が加わった場合に、ゲート絶縁膜を構成する高誘電率材料が結晶化してしまい、その結果として生じた結晶粒界又は欠陥準位を介した電気伝導によってリーク電流増加が発生するという問題が生じる。すなわち、従来のhigh-kゲート絶縁膜の熱的安定性は不十分であった。
【０００５】
前記に鑑み、本発明は、高い比誘電率が確保されており且つ熱的に安定なゲート絶縁膜を用いた半導体装置を実現できるようにすることを目的とする。
【０００６】
【課題を解決するための手段】
前記の目的を達成するために、本発明に係る半導体装置は、基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを備え、ゲート絶縁膜は、一の金属、酸素及びシリコンを含む高誘電率膜と、高誘電率膜の下側に形成されており、一の金属、酸素、シリコン及び窒素を含む下部バリア膜とを有する。
【０００７】
本発明の半導体装置によると、ゲート絶縁膜を構成する高誘電率膜がシリコンを含むため、製造プロセス中の高温処理（例えば９００℃程度の不純物活性化熱処理）によって高誘電率膜が結晶化することを防止できる。このため、完成後の半導体装置において、高誘電率膜の大部分がアモルファス状態に保たれるので、high-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、high-kゲート絶縁膜の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に、半導体装置の製造におけるプロセスマージンを大きくすることができる。
【０００８】
また、本発明の半導体装置によると、ゲート絶縁膜における高誘電率膜の下側に下部バリア膜が存在するため、高誘電率膜と基板とが反応することを防止できる。また、下部バリア膜に、高誘電率膜と同じ金属が含まれているため、下部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【０００９】
本発明の半導体装置において、ゲート絶縁膜は、高誘電率膜の上側に形成された上部バリア膜を有し、該上部バリア膜は、一の金属、酸素及び窒素を含むことが好ましい。
【００１０】
このようにすると、ゲート電極材料と、高誘電率膜材料とが互いに拡散することを防止できる。また、上部バリア膜に、高誘電率膜と同じ金属が含まれているため、上部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【００１１】
本発明の半導体装置において、一の金属、酸素及びシリコンをそれぞれＭ、Ｏ及びＳｉとして高誘電率膜の組成をＭxＳｉyＯ（但しｘ＞０且つｙ＞０）と表記したときに、
０．２３≦ｙ／（ｘ＋ｙ）≦０．９０であることが好ましい。
【００１２】
このようにすると、high-kゲート絶縁膜の比誘電率を十分保ちながら、９００℃程度の熱処理に対してもhigh-kゲート絶縁膜の熱的安定性を確実に保つことができる。
【００１３】
本発明の半導体装置において、一の金属、酸素及びシリコンをそれぞれＭ、Ｏ及びＳｉとして高誘電率膜の組成をＭxＳｉyＯ（但しｘ＞０且つｙ＞０）と表記したときに、
０．２３≦ｙ／（ｘ＋ｙ）≦０．３０であることが好ましい。
【００１４】
このようにすると、high-kゲート絶縁膜の信頼性寿命を十分保ちながら、９００℃程度の熱処理に対してもhigh-kゲート絶縁膜の熱的安定性を確実に保つことができる。
【００１５】
本発明の半導体装置において、一の金属はハフニウム又はジルコニウムであり、一の金属、酸素、シリコン及び窒素をそれぞれＭ、Ｏ、Ｓｉ及びＮとして下部バリア膜の組成をＭxＳｉyＯＮ（但しｘ＞０且つｙ＞０）と表記したときに、
ｘ／（ｘ＋ｙ）≧０．１０であることが好ましい。
【００１６】
このようにすると、下部バリア膜の比誘電率を確実に高くすることができる。
【００１７】
本発明の半導体装置において、ゲート電極はメタルゲート電極であってもよい。
【００１８】
本発明に係る第１の半導体装置の製造方法は、基板上に、一の金属、酸素及び所定の物質を含む高誘電率膜を形成する工程と、高誘電率膜に対して熱処理を行なうことにより、基板側からシリコンを高誘電率膜中に拡散させてシリコン含有高誘電率膜を形成する工程と、シリコン含有高誘電率膜の上にゲート電極となる導電膜を形成する工程とを備えている。
【００１９】
第１の半導体装置の製造方法によると、所定の物質を含む高誘電率膜に対して熱処理を行なうことによって、高誘電率膜から所定の物質を脱離させることができ、それにより形成された空孔を介してシリコンを高誘電率膜中に拡散させてシリコン含有高誘電率膜を形成できる。このため、高誘電率膜中にシリコンを効率的に含ませることができると共に、最終的に空孔が消失してシリコン含有高誘電率膜の緻密化が進む。ここで、シリコン含有高誘電率膜は製造プロセス中の高温処理によって結晶化しにくいため、シリコン含有高誘電率膜の大部分が装置完成後においてもアモルファス状態に保たれる。その結果、シリコン含有高誘電率膜を有するゲート絶縁膜、つまりhigh-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、high-kゲート絶縁膜の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に半導体装置の製造におけるプロセスマージンを大きくすることができる。
【００２０】
第１の半導体装置の製造方法において、所定の物質は水素であることが好ましい。
【００２１】
このようにすると、高誘電率膜中にシリコンを確実に拡散させることができる。
【００２２】
第１の半導体装置の製造方法において、高誘電率膜を形成する工程よりも前に、基板上に、シリコン、窒素及び所定の物質を含む絶縁膜を形成する工程を備え、高誘電率膜に対して熱処理を行なう工程は、絶縁膜に含まれるシリコンを高誘電率膜中に拡散させる工程と、高誘電率膜に含まれる一の金属を絶縁膜中に拡散させることにより下部バリア膜を形成する工程とを含むことが好ましい。
【００２３】
このようにすると、高誘電率膜中にシリコンを確実に含ませることができる。また、高誘電率膜又はシリコン含有高誘電率膜と基板とが反応することを防止できる。また、下部バリア膜に、シリコン含有高誘電率膜と同じ金属を含ませることができるため、下部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【００２４】
第１の半導体装置の製造方法において、高誘電率膜を形成する工程は、一の金属と所定の物質とを含むソースプリカーサを用いたＣＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００２５】
このようにすると、所定の物質を含む高誘電率膜を確実に形成することができる。
【００２６】
第１の半導体装置の製造方法において、高誘電率膜を形成する工程は、一の金属を含むソースプリカーサと、所定の物質を含むソースガスとを用いたＣＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００２７】
このようにすると、所定の物質を含む高誘電率膜を確実に形成することができる。
【００２８】
第１の半導体装置の製造方法において、高誘電率膜を形成する工程は、所定の物質を含む雰囲気中で一の金属を含むターゲットを用いたＰＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００２９】
このようにすると、所定の物質を含む高誘電率膜を確実に形成することができる。
【００３０】
本発明に係る第２の半導体装置の製造方法は、基板上に、一の金属、酸素及び水素を含む高誘電率膜を形成する工程と、高誘電率膜に対して熱処理を行なうことにより、基板側からシリコンを高誘電率膜中に拡散させてシリコン含有高誘電率膜を形成する工程と、シリコン含有高誘電率膜の上にゲート電極となる導電膜を形成する工程とを備えている。
【００３１】
第２の半導体装置の製造方法によると、水素を含む高誘電率膜に対して熱処理を行なうことによって、高誘電率膜から水素を脱離させることができ、それにより形成された空孔を介してシリコンを高誘電率膜中に拡散させてシリコン含有高誘電率膜を形成できる。このため、高誘電率膜中にシリコンを効率的に含ませることができると共に、最終的に空孔が消失してシリコン含有高誘電率膜の緻密化が進む。ここで、シリコン含有高誘電率膜は製造プロセス中の高温処理によって結晶化しにくいため、シリコン含有高誘電率膜の大部分が装置完成後においてもアモルファス状態に保たれる。その結果、シリコン含有高誘電率膜を有するゲート絶縁膜、つまりhigh-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、high-kゲート絶縁膜の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に半導体装置の製造におけるプロセスマージンを大きくすることができる。
【００３２】
第２の半導体装置の製造方法において、高誘電率膜を形成する工程よりも前に、基板上に、シリコン、窒素及び水素を含む絶縁膜を形成する工程を備え、高誘電率膜に対して熱処理を行なう工程は、絶縁膜に含まれるシリコンを高誘電率膜中に拡散させる工程と、高誘電率膜に含まれる一の金属を絶縁膜中に拡散させることにより下部バリア膜を形成する工程とを含むことが好ましい。
【００３３】
このようにすると、高誘電率膜中にシリコンを確実に含ませることができる。また、高誘電率膜又はシリコン含有高誘電率膜と基板とが反応することを防止できる。また、下部バリア膜に、シリコン含有高誘電率膜と同じ金属を含ませることができるため、下部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【００３４】
第２の半導体装置の製造方法において、高誘電率膜を形成する工程は、一の金属と水素とを含むソースプリカーサを用いたＣＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００３５】
このようにすると、水素を含む高誘電率膜を確実に形成することができる。
【００３６】
第２の半導体装置の製造方法において、高誘電率膜を形成する工程は、一の金属を含むソースプリカーサと、水素を含むソースガスとを用いたＣＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００３７】
このようにすると、水素を含む高誘電率膜を確実に形成することができる。
【００３８】
第２の半導体装置の製造方法において、高誘電率膜を形成する工程は、水素を含む雰囲気中で一の金属を含むターゲットを用いたＰＶＤ法により高誘電率膜を形成する工程を含むことが好ましい。
【００３９】
このようにすると、水素を含む高誘電率膜を確実に形成することができる。
【００４０】
第１又は第２の半導体装置の製造方法において、一の金属はハフニウム又はジルコニウムであることが好ましい。
【００４１】
このようにすると、シリコン含有高誘電率膜の比誘電率を確実に高くすることができる。
【００４２】
第１又は第２の半導体装置の製造方法において、高誘電率膜に対して熱処理を行なう工程と導電膜を形成する工程との間に、シリコン含有高誘電率膜の表面を窒化することにより上部バリア膜を形成する工程を備えていることが好ましい。
【００４３】
このようにすると、ゲート電極材料と高誘電率膜材料とが互いに拡散することを防止できる。また、上部バリア膜に、高誘電率膜と同じ金属を含ませることができるため、上部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【００４４】
第１又は第２の半導体装置の製造方法において、高誘電率膜を形成する工程と高誘電率膜に対して熱処理を行なう工程との間に、高誘電率膜の表面を窒化することにより上部バリア膜を形成する工程を備えていることが好ましい。
【００４５】
このようにすると、ゲート電極材料と高誘電率膜材料とが互いに拡散することを防止できる。また、上部バリア膜に、高誘電率膜と同じ金属を含ませることができるため、上部バリア膜の比誘電率を高くでき、それによってゲート絶縁膜全体の比誘電率を高くすることができる。
【００４６】
第１又は第２の半導体装置の製造方法において、高誘電率膜に対して熱処理を行なう工程における熱処理温度は６００℃以上且つ８５０℃以下であることが好ましい。
【００４７】
このようにすると、高誘電率膜から所定の物質又は水素を確実に脱離させることができ、それによって高誘電率膜中にシリコンを確実に拡散させることができる。
【００４８】
第１又は第２の半導体装置の製造方法において、一の金属、酸素及びシリコンをそれぞれＭ、Ｏ及びＳｉとしてシリコン含有高誘電率膜の組成をＭxＳｉyＯ（但しｘ＞０且つｙ＞０）と表記すると共に製造プロセスでの最高温度をＴ［℃］と表記したときに、
Ｔ≦６．６９・ｙ／（ｘ＋ｙ）＋７４９．４であることが好ましい。
【００４９】
このようにすると、シリコン含有高誘電率膜を有するhigh-kゲート絶縁膜の熱的安定性を確実に保つことができる。
【００５０】
この場合、ゲート電極はシリコンを含む材料よりなり、
ｙ／（ｘ＋ｙ）≦０．３０であることが好ましい。
【００５１】
このようにすると、シリコン含有高誘電率膜を有するhigh-kゲート絶縁膜の信頼性寿命を十分に保つことができる。
【００５２】
第１又は第２の半導体装置の製造方法において、ゲート電極はメタルゲート電極であり、導電膜を形成する工程よりも後に、基板に対して熱処理を行なう工程を備えていることが好ましい。
【００５３】
このようにすると、シリコン含有高誘電率膜を有するhigh-kゲート絶縁膜中の欠陥をより一層低減できる。
【００５４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置、具体的にはＭＩＳＦＥＴについて、図面を参照しながら説明する。
【００５５】
図１は、第１の実施形態に係る半導体装置の断面構成を示している。
【００５６】
図１に示すように、シリコン基板１０上にゲート絶縁膜１１を介してゲート電極１２が形成されている。また、シリコン基板１０におけるゲート電極１２の両側には、ソース領域又はドレイン領域となる不純物拡散層１３が形成されている。ゲート絶縁膜１１は、絶縁性金属酸化物よりなる高誘電率膜１１ａと、高誘電率膜１１ａの下側に形成された下部バリア膜１１ｂと、高誘電率膜１１ａの上側に形成された上部バリア膜１１ｃとを有している。
【００５７】
具体的には、高誘電率膜１１ａは、高い比誘電率を持つハフニウムオキサイド（ＨｆＯ2 ）にシリコンが含まれた物質、つまりシリコン含有ハフニウムオキサイド（Ｈｆx ＳｉyＯ2（但しｘ＞ｙ＞０））から構成されている。また、シリコン基板１０と高誘電率膜１１ａとの反応を防止する下部バリア膜１１ｂは、例えばハフニウムを含むシリコン窒化酸化膜よりなる。また、高誘電率膜１１ａとゲート電極１２との反応を防止する上部バリア膜１１ｃは、例えば窒素を含むシリコン含有ハフニウムオキサイド膜よりなる。すなわち、下部バリア膜１１ｂ及び上部バリア膜１１ｃは高誘電率バリア膜である。さらに、ゲート電極１２は、例えばリンがドープされたポリシリコン膜よりなる。
【００５８】
尚、高誘電率膜１１ａが窒素を含んでいてもよい。また、ゲート絶縁膜１１の物理的膜厚が４ｎｍ程度の場合、高誘電率膜１１ａの物理的膜厚は２ｎｍ程度であり、下部バリア膜１１ｂの物理的膜厚は１ｎｍ弱であり、上部バリア膜１１ｃの物理的膜厚は１ｎｍ強である。また、高誘電率膜１１ａ、下部バリア膜１１ｂ及び上部バリア膜１１ｃはいずれもアモルファス状態である。
【００５９】
本実施形態において、高誘電率膜１１ａとなるＨｆＯ2 膜にシリコンを含ませた理由は、高誘電率膜１１ａの熱的安定性を保つためである。言い換えれば、シリコンを含む高誘電率膜１１ａは、高温の熱処理が加わった場合にも結晶化しにくいので（或いは部分的にしか結晶化せずアモルファス状態のまま維持されるので）、結晶粒界又は欠陥準位に起因したリーク電流増加を抑制できるからである。以下、図面を参照しながら具体的に説明する。
【００６０】
図２は、ＨｆＯ2 に添加するシリコン（Ｓｉ）量と、ＨｆＯ2 の結晶化温度及び熱的安定性保証温度との関係を示している。ここで、結晶化温度とはアモルファス状態から結晶状態へ変化し始める温度である。すなわち、結晶化温度を境にして状態変化が始まるので、結晶化温度を越えても直ちに物体（ＨｆＯ2 ）全体が結晶化されるわけではない。
【００６１】
図２において、横軸は、単位体積のＨｆＯ2 に含まれるＳｉ原子の数（以下、Ｓｉ濃度とする）と単位体積のＨｆＯ2 に含まれるＨｆ原子の数（以下、Ｈｆ濃度とする）との和に対するＳｉ濃度の比Ｘ1 （％表示）を示している。すなわち、横軸左端（Ｘ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００＝０％）はＳｉが全く含まれないＨｆＯ2 を表し、横軸右端（Ｘ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００＝１００％）はＨｆが全く含まれないＳｉＯ2 を表す。また、縦軸は温度を示している。
【００６２】
図２に示すように、比Ｘ1 の増加に従って、つまり添加Ｓｉ量の増加に従って、ＨｆＯ2 の結晶化温度及び熱的安定性保証温度は上昇する。すなわち、ＨｆＯ2 にシリコンを加えることによって、ＨｆＯ2 の熱的安定性が増していくことがわかる。これは、Ｓｉ量を増やすことにより、Ｓｉ含有ＨｆＯ2 つまりＨｆシリケート材料がアモルファス状態を維持しやすくなり、その結果、高温下でもＨｆＯ2 膜全体が結晶化しにくくなってアモルファス状態のまま維持されるからである。
【００６３】
ここで、熱的安定性保証温度とは、ＨｆＯ2 よりなる絶縁膜を有するＭＯＳキャパシタ構造に対してＲＴＰ（rapid thermal process ）装置により１ａｔｍのＮ2 ガス中で３０秒間のアニール処理を行なう場合において絶縁膜に急激なリーク電流の増大が生じ始めるアニール温度である。従って、熱的安定性保証温度よりも下の温度では、Ｓｉ含有ＨｆＯ2 膜を用いたＭＯＳキャパシタ構造におけるリーク電流及び容量は理想的な値を示す。その一方、熱的安定性保証温度よりも上の温度では、Ｓｉ含有ＨｆＯ2 膜における局所的な欠陥の急増に起因してＭＯＳキャパシタのリーク電流が急激に３桁程度も増加する。このとき、Ｃ−Ｖ（Capacitance-Voltage ）測定においてAccumulation（蓄積）状態での容量が発散してしまう結果、ＭＯＳキャパシタの容量測定は不可能となる。すなわち、熱的安定性保証温度よりも上の温度では、Ｓｉ含有ＨｆＯ2 膜用いたＭＯＳキャパシタ構造は、キャパシタとしての役目を果たさなくなる。
【００６４】
また、比Ｘ1 を７０％以上にすると、Ｓｉ含有ＨｆＯ2 膜のほぼ全体を高温下でもアモルファス状態に保てるので、１２００℃の高温プロセスが加わった場合にもリーク電流を抑制できる。また、比Ｘ1 が少なくとも２３％以上あれば、Ｓｉ含有ＨｆＯ2 膜が結晶化したときに生じる結晶は微結晶状態であって、膜全体としてはアモルファス状態が支配的であるため、９００℃の高温プロセスが加わった場合にもリーク電流を抑制できる。ここで、対象材料の大部分がアモルファス状態である場合、或いは、熱的安定性つまり耐熱性にほとんど影響しない程度の多少の微結晶が対象材料中に含まれている場合も、アモルファス状態とみなしている。
【００６５】
また、図２に示すように、Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度）×１００をＸ1 [％]と表記すると共に熱的安定性保証温度（具体的にはポリシリコン電極を使用した場合）をＴ[℃]と表記した場合、半導体装置の製造プロセスで使用できるプロセス温度の範囲と、Ｓｉ含有ＨｆＯ2 膜におけるＳｉ濃度の範囲とを示す直線Ｔ＝６．６９・Ｘ1 ＋７４９．４が定義できる。言い換えると、プロセス温度及びＳｉ濃度はＴ＝６．６９・Ｘ1 ＋７４９．４よりも下側の範囲であることが必要である。具体的には、Ｘ1 の値つまりＳｉ含有ＨｆＯ2 の組成が決まっている場合、プロセス温度は、Ｘ1 の所定値と対応する熱的安定性保証温度Ｔ以下の温度範囲でなければならない。逆に、プロセスの最高温度が決まっている場合、該最高温度を熱的安定性保証温度ＴとしたときのＸ1 の値よりも大きなＸ1 を有するようにＳｉが添加されたＨｆＯ2 膜つまりＨｆシリケート膜を選択しなければならない。図１に示す本実施形態の半導体装置の構造の場合、前述のようにＳｉ濃度を決定する対象は、例えばゲート絶縁膜１１全体であってもよいし、ゲート電極１２との接触を考慮してゲート絶縁膜１１におけるゲート電極１２との界面から下側２ｎｍ程度の範囲であってもよい。
【００６６】
図３は、図２に示す関係（実験結果）に基づき色々なプロセス最高温度に対応して求められた、熱的安定性を保持できるＨｆシリケートの組成（Ｘ1 ）の許容範囲を示している。図３に示すように、例えば、プロセス最高温度が９００℃程度である場合（例えば電極材料にポリシリコンを使用したプロセスの場合）、欠陥等に起因する急激なリーク電流増加の発生を防止して熱的安定性を保つためには、Ｘ1 は２３％以上でなければならない。
【００６７】
図４は、ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の比誘電率との関係を示している。図４において、上の横軸はＳｉ量の目安となる、前述のＸ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００を示している。また、下の横軸はＨｆ量の目安となるＸ2 ＝（Ｈｆ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００を示している。また、縦軸はＨｆＯ2 膜の比誘電率を示している。また、□は比誘電率の実測値を示している。
【００６８】
図４に示すように、ＨｆＯ2 膜の比誘電率は、Ｘ1 が０％のとき（つまりＳｉを全く含まないＨｆＯ2 膜のとき）が最高で約２４である。また、ＨｆＯ2 膜中のＳｉ量が増えるに従って比誘電率は減少するが、Ｘ1 が３０％から９０％までの間は比誘電率は約１１程度のほぼ一定の値を維持する。さらに、ＨｆＯ2 膜中のＳｉ量が増えてＸ1 が９０％を越えると、比誘電率は再び徐々に減少し始め、Ｘ1 が１００％のとき（つまりＨｆを全く含まないＳｉＯ2 膜のとき）、比誘電率は約３．９となる。従って、Ｘ1 を９０％以下にすることにより、言い換えると、Ｘ2 を１０％以上にすることにより、相対的に高く且つ安定した比誘電率を有するＨｆシリケート膜を実現できる。
【００６９】
以上に説明してきた、図２〜図４に示す結果によると、高誘電率膜１１ａ（高誘電率膜１１ａ自体に代えて高誘電率膜１１ａと下部バリア膜１１ｂ及び／又は上部バリア膜１１ｃとが組み合わされた積層構造でもよい）が高い比誘電率を持ちながら熱的安定性を保つためには、シリコン含有ＨｆＯ2 よりなる高誘電率膜１１ａにおけるＸ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００は２３％以上９０％以下に設定されることが重要である。
【００７０】
尚、Ｘ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００は、高誘電率膜１１ａの組成をＨｆxＳｉyＯ（但しｘ＞０且つｙ＞０）と表記したときの（ｙ／（ｘ＋ｙ））×１００と同意である。同様に、Ｘ2 ＝（Ｈｆ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００は、（ｘ／（ｘ＋ｙ））×１００と同意である。また、Ｘ1 及びＸ2 はＳｉ濃度とＨｆ濃度との関係を表すものであるので、対象となるＨｆシリケートが、窒化ＨｆシリケートとしてＮを含んでいる場合、或いは、Ｃｌ、Ｆ及びＨ等の他の元素を含んでいる場合にも、Ｘ1 及びＸ2 を用いた以上の説明は有効である。
【００７１】
図５は、ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の信頼性寿命（絶縁破壊に至るまでの時間）との関係を示している。図５において、上の横軸はＳｉ量の目安となる、前述のＸ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００を示している。また、下の横軸はＨｆ量の目安となるＸ2 ＝（Ｈｆ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００を示している。また、縦軸はＨｆＯ2 膜の信頼性寿命を示している。また、□はＨｆＯ2 膜の信頼性寿命の実測値を示している。
【００７２】
具体的には、組成の異なるＨｆシリケート膜を有するＭＯＳキャパシタの色々なサンプルを用意して、ＴＤＤＢ（Time Dependent Dielectric Breakdown measurement ）試験を行なうことにより、不良率１００ｐｐｍ、絶縁膜面積（ＭＯＳ面積）０．１ｃｍ2 、温度１００℃、印加電圧ＶG ＝ー１Ｖ、ＥＯＴ（ＳｉＯ2 換算膜厚）＝１．５ｎｍという条件下で、Ｈｆシリケート膜の長期信頼性寿命を推定した結果を図５に示している。ここで、各サンプルにおけるＨｆシリケート膜の組成は、Ｈｆを含まないＳｉＯ2 からＳｉを含まないＨｆＯ2 までの範囲で変化する。また、各サンプルはＰ型基板上に形成されており、基板側を０Ｖとしてマイナスの一定ストレス電圧が電極に印加される。
【００７３】
より詳細には、ＴＤＤＢ試験に用いられる各サンプルの絶縁膜面積は３×１０-7ｃｍ2 から５×１０-5ｃｍ2 までの範囲であり、絶縁膜面積０．１ｃｍ2 での信頼性寿命を求める場合には、絶縁膜中の欠陥がポアソン分布しているという仮定に基づく次式
絶縁膜面積１の信頼性寿命
＝絶縁膜面積２の信頼性寿命×（絶縁膜面積２／絶縁膜面積１）(1/β)
（但しβはワイブル傾き）を使用した。また、ＴＤＤＢ試験時の温度は室温から１００℃までの範囲であり、温度１００℃での信頼性寿命を求める場合には、温度変化に対して予め求められた信頼性寿命の活性化エネルギーを使用した。また、不良率１００ｐｐｍでの信頼性寿命を求める場合には、ＴＤＤＢ試験により得られたワイブルプロットに基づきワイブル傾きβを求めた後、真性絶縁破壊の近似直線を延長した。さらに、ＴＤＤＢ試験では絶対値で１Ｖよりも大きなＶG を用いる一方、ＶG ＝ー１Ｖでの信頼性寿命を求める場合には、（ＶG （ＴＤＤＢ試験時）−Ｖｆｂ）／Ｔｐｈ（但しＶｆｂはフラットバンド電圧、Ｔｐｈは絶縁膜全体の物理膜厚）の式から得られる、本当の電界Ｅｏｘ（real）と対応する信頼性寿命の実験データを直線近似により延長した。
【００７４】
前述の様な方法を用いて得られた図５に示す結果によると、Ｘ1 （上の横軸）を３０％以下にすることにより、言い換えると、Ｘ2 を７０％以上にすることにより、Ｈｆシリケート膜の信頼性寿命は１０年以上となる。尚、図５においては、本当の電界Ｅｏｘ（ｒｅａｌ）に対して、より低電圧側への信頼性寿命の推定を行なった結果を示したが、これに代えて、ＴＤＤＢ試験時のＶG 自体に対して、又は（ＶG （ＴＤＤＢ試験時）−Ｖｆｂ）／ＥＯＴの式から得られる、有効的な電界Ｅｏｘ（effective ）に対して、より低電圧側への信頼性寿命の推定を行なった結果についてもほぼ同様の傾向を示した。
【００７５】
ところで、図２〜図４に示す結果によると、熱的安定性と高い比誘電率とを重要視した場合、Ｈｆシリケート膜におけるＸ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００は２３％以上９０％以下に設定されることが好ましかった。一方、図５に示す結果によると、Ｘ1 を３０％以下にすることにより、信頼性寿命を確保することができる。すなわち、熱的安定性及び高い比誘電率に加えて信頼性を重要視した場合、Ｘ1 の好ましい範囲は２３％以上３０％以下になる。但し、リプレースメントゲートプロセス（ダミーゲートを用いることによりソース・ドレイン領域の形成後にゲート電極の形成を可能とするプロセス）等の、ゲート絶縁膜形成後に高温処理が必要ないプロセスの場合、具体的にはゲート電極形成後に７５０℃以上の熱処理がないプロセスの場合、信頼性のみを重要視すればよいので、Ｘ1 の好ましい範囲は３０％以下になる。
【００７６】
図６は、ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の熱的安定性及び信頼性との関係を示している。
【００７７】
図６に示すように、Ｓｉを含むＨｆＯ2 膜よりなるhigh-kゲート絶縁膜における構造（組成）又はプロセス温度の好ましい範囲は大きく３つに分けられる。すなわち、熱的安定性のみを重要視する場合には、好ましい範囲はＴ＝６．６９・Ｘ1 ＋７４９．４よりも下側の範囲である。このとき、９００℃のプロセス最高温度において比誘電率の大きさも確保するためには、Ｘ1 は２３％以上９０％以下に設定されなければならない。また、リプレースメントゲート等を使用した、ゲート絶縁膜形成後に高温処理が必要ないプロセスの場合、信頼性のみを重要視すれば良く、Ｘ1 は３０％以下に設定されればよい。さらに、従来のＳｉプロセスにおいてＳｉＯＮに代えてhigh-k材料をゲート絶縁膜材料として使用すると共にＰｏｌｙーＳｉ又はＳｉＧｅ等をゲート電極材料として使用する場合、つまり、比較的高温の不純物活性化アニールがゲート絶縁膜形成後に行なわれる場合、熱的安定性及び信頼性の両方を重要視する必要があるため、Ｔ＝６．６９・Ｘ1 ＋７４９．４よりも下側であり且つＸ1 は３０％以下である範囲が好ましい。このとき、プロセス最高温度が９００℃であるとすると、Ｘ1 は２３％以上３０％以下に設定されなければならない。尚、９００℃は、ソース領域、ドレイン領域又は電極に含まれる不純物の活性化アニールにおける典型的な温度である。
【００７８】
以上に説明したように、第１の実施形態によると、ゲート絶縁膜１１を構成する高誘電率膜１１ａがシリコンを含むＨｆＯ2 膜であるため、製造プロセス中の高温処理によって高誘電率膜１１ａが結晶化することを防止できる。このため、完成後の半導体装置において、高誘電率膜１１ａの大部分がアモルファス状態に保たれるので、ゲート絶縁膜１１つまりhigh-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、ゲート絶縁膜１１の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に、半導体装置の製造におけるプロセスマージンを大きくすることができる。
【００７９】
また、第１の実施形態によると、ゲート絶縁膜１１における高誘電率膜１１ａの下側に、シリコン、窒素及び酸素を含む下部バリア膜１１ｂが存在するため、高誘電率膜１１ａとシリコン基板１０とが反応することを防止できる。ここで、下部バリア膜１１ｂは、高誘電率膜１１ａ中の酸素によってシリコン基板１０が酸化されることを防止している。すなわち、シリコン基板１０の表面に、ＳｉＯ2 膜と同程度の比誘電率を有する酸化層が界面層として形成されると、ゲート絶縁膜１１全体としての比誘電率が極端に下がってしまうため、下部バリア膜１１ｂを設けている。
【００８０】
また、第１の実施形態によると、下部バリア膜１１ｂに、高誘電率膜１１ａと同じ金属、具体的にはハフニウムが含まれているため、下部バリア膜１１ｂの比誘電率を通常のシリコン窒化酸化膜と比べて高くでき、それによってゲート絶縁膜１１全体の比誘電率を高くすることができる。具体的には、図４に示すように、下部バリア膜１１ｂにおいてシリコンに対してハフニウムを１０％以上導入する（つまりＸ2 ≧１０％）ことにより、下部バリア膜１１ｂの比誘電率を効果的に大きくすることができる。それに対して、図４に示すように、下部バリア膜１１ｂにおけるシリコン含有量が大きくなりすぎると（具体的にはＸ1 ≧９０％であると）、比誘電率が急激に低下する。すなわち、下部バリア膜１１ｂにおけるＨｆ濃度をＸ2 ＝０％から少しでも高くしておくことは、ゲート絶縁膜１１全体のＥＯＴを低減することに対して非常に効果的である。
【００８１】
また、第１の実施形態によると、ゲート絶縁膜１１における高誘電率膜１１ａの上側に上部バリア膜１１ｃが存在するため、ゲート電極１２中の材料（本実施形態ではポリシリコン）と、高誘電率膜１１ａ中の材料（例えばハフニウム）とが必要以上に混じり合うことを防止でき、それによってゲート絶縁膜１１の比誘電率の低下を抑制できる。ここで、上部バリア膜１１ｃが窒素を含むことにより、上部バリア膜１１ｃのバリア効果が向上する。また、上部バリア膜１１ｃが、高誘電率膜１１ａと同じハフニウムを含むことにより、上部バリア膜１１ｃの比誘電率を高くでき、それによってゲート絶縁膜１１全体の比誘電率を高くすることができる。
【００８２】
尚、第１の実施形態において、高誘電率膜１１ａ（高誘電率膜１１ａ自体に代えて高誘電率膜１１ａと下部バリア膜１１ｂ及び／又は上部バリア膜１１ｃとが組み合わされた積層構造でもよい）におけるＸ1 ＝（Ｓｉ濃度／（Ｓｉ濃度＋Ｈｆ濃度））×１００は２３％以上９０％以下に設定されることが好ましい。このようにすると、高誘電率膜１１ａの比誘電率を高くできると共に、９００℃程度の熱処理に対しても高誘電率膜１１ａの結晶化を抑制して欠陥等に起因したリーク電流増加を防止できる。すなわち、ゲート絶縁膜１１の比誘電率を十分保ちながら、ゲート絶縁膜１１の熱的安定性を確実に保つことができる。このとき、高誘電率膜１１ａにおけるＸ1 は２３％以上３０％以下に設定されることがさらに好ましい。このようにすると、前述の効果に加えて、高誘電率膜１１ａつまりゲート絶縁膜１１の信頼性寿命を十分保つことができる。また、リプレースメントゲート等の使用によりプロセス最高温度がかなり低くなる場合、Ｘ1 を３０％以下に設定するだけで、ゲート絶縁膜１１の比誘電率及び信頼性寿命を十分保ちながら、ゲート絶縁膜１１の熱的安定性も保つことができる。
【００８３】
また、第１の実施形態において、ゲート絶縁膜１１を構成する高誘電率材料としてＨｆＯ2 を用いたが、これに代えて、ＺｒＯ2 、ＴｉＯ2 、Ｔａ2Ｏ5、Ｌａ2Ｏ3、ＣｅＯ2 、Ａｌ2Ｏ3、又はＢＳＴ（バリウムストロンチウムチタニウムオキサイド）等を用いてもよい。或いは、ＨｆxＡｌyＯ2 （但しｘ＞０且つｙ＞０）等の３元系酸化物を用いてもよい。或いは、以上に述べたような金属酸化物にＳｉ原子が含まれた金属シリケートを用いてもよい。
【００８４】
また、第１の実施形態において、下部バリア膜１１ｂ及び上部バリア膜１１ｃを設けたが、ゲート電極１２の材料等の選択によっては、下部バリア膜１１ｂ及び／又は上部バリア膜１１ｃを設けなくてもよい。
【００８５】
また、第１の実施形態において、ゲート電極１２としてポリシリコン電極を用いたが、これに代えて、ＴｉＮ膜とＡｌ膜との積層膜（下層がＴｉＮ膜）、Ｔａ膜、ＴｉＮ膜又はＴａＮ膜等の金属膜よりなる、いわゆるメタルゲート電極を用いてもよい。メタルゲート電極材料としてＴｉＮ膜又はＴａＮ膜等の金属膜を用いる場合、該金属膜にＳｉ又はＧｅを混ぜてもよい。
【００８６】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法、具体的にはＭＩＳＦＥＴの製造方法について、図面を参照しながら説明する。
【００８７】
図７（ａ）〜（ｃ）及び図８（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【００８８】
まず、図７（ａ）に示すように、ｐ型シリコン（１００）基板２０上に、素子分離絶縁膜（図示省略）を形成してデバイス形成領域を区画した後、シリコン基板２０の表面に対して標準ＲＣＡ洗浄及び希釈ＨＦ洗浄を行なう。その後、７００℃程度の温度下でＮＨ3 ガスを用いて厚さ０．７ｎｍ程度のシリコン窒化酸化膜（Ｓｉ3Ｎ4膜）２１Ａをシリコン基板２０上に形成する。このとき、Ｓｉ3Ｎ4膜２１Ａ中には水素が十分に取りこまれる。尚、Ｓｉ3Ｎ4膜２１Ａは最終的に下部バリア膜２１（図７（ｃ）参照）となる。
【００８９】
次に、図７（ｂ）に示すように、ハフニウムを含むソースプリカーサを用いたＣＶＤ（chemical vapor deposition ）法により、厚さ５０ｎｍ程度のハフニウムオキサイド（ＨｆＯ2 ）膜２２Ａをシリコン基板２０上に形成する。具体的には、液体ＨｆソースであるＨｆ−ｔ−ｂｕｔｏｘｉｄｅ（Ｃ16Ｈ36ＨｆＯ4 ）中に、キャリヤガスである窒素（Ｎ2 ）ガスを通すことによって、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅをバブリングさせてＨｆ−ｔ−ｂｕｔｏｘｉｄｅを気化させる。そして、気化したＨｆ−ｔ−ｂｕｔｏｘｉｄｅを含むＮ2 ガスを、酸化剤である乾燥酸素（Ｏ2 ）ガスと共に、シリコン基板２０（ウェハ）が載置されたチャンバー内へ供給しながら、５００℃程度の温度下でＲＴＣＶＤ（rapid thermal ＣＶＤ）処理を行なってＨｆＯ2 膜２２Ａを形成する。
【００９０】
このとき、Ｓｉ3Ｎ4膜２１Ａは、酸化剤のＯ2 ガスにより酸化されてＳｉＯＮ膜２１Ｂとなる。ＳｉＯＮ膜２１Ｂは、シリコン基板２０とＨｆＯ2 膜２２Ａとの間の反応を防止するバリア性を有すると共に水素を十分に含んでいる。尚、本実施形態では、シリコン基板２０上にＳｉ3Ｎ4膜２１Ａを形成した後、ＨｆＯ2 膜２２Ａの形成時にＳｉ3Ｎ4膜２１Ａを酸化してＳｉＯＮ膜２１Ｂを形成しているが、Ｓｉ3Ｎ4膜２１Ａを形成することなく、ＨｆＯ2 膜２２Ａの形成前にシリコン基板２０の表面を Ｎ2Ｏガスを用いて窒化することによりＳｉＯＮ膜２１Ｂを直接形成してもよい。
【００９１】
また、図７（ｂ）に示す工程において、ＨｆＯ2 膜２２Ａ中には、Ｈｆソース中に含まれる水素（Ｈ）が自然に取りこまれる。一方、Ｈｆソース中に含まれる炭素（Ｃ）は、酸化剤のＯ2 ガスにより酸化されてＣＯ又はＣＯ2 となってチャンバー内から排気される。また、チャンバー内には、Ｈｆソースを構成する元素であるＨｆ、Ｏ、Ｃ、Ｈに加えてＮ2 ガスも存在するが、５００℃程度の温度下ではＮ2 ガスは非常に不活性であるため、Ｎ2 ガスの寄与は無視できる。
【００９２】
ＳＩＭＳ法（２次イオン質量分析法）によりＨｆＯ2 膜２２Ａを分析したところ、ＨｆＯ2 膜２２Ａを構成する主要な元素はＨｆ及びＯであった。また、ＨｆＯ2 膜２２Ａには３×１０19〜４×１０20[atoms/cm3] 程度のＣと、５×１０20〜４×１０21[atoms/cm3] 程度のＨとが含有されていた。
【００９３】
次に、ＨｆＯ2 膜２２Ａに対して熱処理（以下、ＰＤＡ（post deposition anneal））を行なう。ＰＤＡは、例えば、窒素雰囲気中において７００℃程度で３０秒間行なう。ここで、ＰＤＡを行なうことによって、ＳｉＯＮ膜２１ＢとＨｆＯ2 膜２２Ａとの積層構造に生じる変化を図９（ａ）〜（ｄ）を参照しながら詳しく説明する。前述のように、ＰＤＡの実施前においては、図９（ａ）に示すように、ＳｉＯＮ膜２１Ｂ及びＨｆＯ2 膜２２Ａはそれぞれ水素を含んでいる。ここで、ＰＤＡを実施すると、図９（ｂ）に示すように、ＳｉＯＮ膜２１Ｂ及びＨｆＯ2 膜２２Ａのそれぞれから水素が水素ガスとして効果的に脱離する結果、図９（ｃ）に示すように、ＳｉＯＮ膜２１Ｂ及びＨｆＯ2 膜２２Ａのそれぞれの内部に空孔（図中の白丸）を形成できる。そして、図９（ｄ）に示すように、これらの空孔を介してシリコン基板２０又はＳｉＯＮ膜２１Ｂに含まれるシリコンがＨｆＯ2 膜２２Ａ中に拡散すると共に、ＨｆＯ2 膜２２Ａに含まれるＨｆがＳｉＯＮ膜２１Ｂ中に拡散する。その結果、図７（ｃ）に示すように、熱的安定性の高いシリコン含有ＨｆＯ2 膜２２が形成されると共に、比誘電率の高いＨｆ含有ＳｉＯＮ膜よりなる下部バリア膜２１が形成される。ここで、シリコン含有ＨｆＯ2 膜２２は、ＨｆＯ2 膜２２Ａがシリコンの拡散により緻密化されることによって形成されている。また、下部バリア膜２１の具体的な組成は第１の実施形態の下部バリア膜１１ｂと同様である。
【００９４】
すなわち、ＰＤＡに伴うＨｆＯ2 膜２２Ａ及びＳｉＯＮ膜２１Ｂからの水素脱離によって形成される空孔は、ＨｆとＳｉとの相互拡散を促進する効果を持つ。このとき、ＰＤＡの温度を７００℃程度に設定することは、水素脱離を顕著にして空孔形成を容易にするという効果、及び、Ｈｆ又はＳｉの拡散を容易にするという効果、つまり二重の効果をもたらす。その結果、１回のＰＤＡを行なうだけで、ＨｆＯ2 膜２２ＡにＳｉを取り込んで熱的安定性の高いシリコン含有ＨｆＯ2 膜２２を形成できると共にＳｉＯＮ膜２１ＢにＨｆを取り込んで比誘電率の高い下部バリア膜２１（Ｈｆ含有ＳｉＯＮ膜）を形成できる。従って、シリコン含有ＨｆＯ2 膜２２及び下部バリア膜２１を含むゲート絶縁膜２５（図８（ｃ）参照）全体としての熱的安定性も改善できると共に、ゲート絶縁膜２５全体としての比誘電率も結果的に増大させることができる。
【００９５】
次に、シリコン含有ＨｆＯ2 膜２２の表面を軽く窒化することによって、図８（ａ）に示すように、比誘電率の高い厚さ２０ｎｍ程度の上部バリア膜２３を形成する。すなわち、上部バリア膜２３は、窒素を含むシリコン含有ＨｆＯ2 膜よりなる。尚、上部バリア膜２３の具体的な組成は第１の実施形態の上部バリア膜１１ｃと同様である。
【００９６】
次に、図８（ｂ）に示すように、上部バリア膜２３の上に、ゲート電極となるポリシリコン膜２４を例えばＣＶＤ法を用いて形成する。その後、ゲート電極形成領域を覆うマスクパターン（図示省略）を用いて、ポリシリコン膜２４、上部バリア膜２３、シリコン含有ＨｆＯ2 膜２２及び下部バリア膜２１に対して順次ドライエッチングを行なう。これにより、図８（ｃ）に示すように、下部バリア膜２１、シリコン含有ＨｆＯ2 膜２２及び上部バリア膜２３の積層構造を有するゲート絶縁膜２５を介して、シリコン基板２０上にゲート電極２６が形成される。その後、ゲート電極２６をマスクとして、シリコン基板２０に対してイオン注入を行なって、ソース領域又はドレイン領域となる不純物拡散層２７を形成する。最後に、不純物拡散層２７中の不純物を活性化させるため、９５０℃程度の温度下で３０秒間程度の熱処理を行なう。以上に説明した工程によって、high-kゲート絶縁膜を有するＭＩＳ型電界効果トランジスタが完成する。
【００９７】
以上に説明したように、第２の実施形態によると、シリコン基板２０上に、水素を含むＨｆＯ2 膜２２Ａを形成した後、ＨｆＯ2 膜２２Ａに対して熱処理（ＰＤＡ）を行なって水素を脱離させ、それにより形成された空孔を介してシリコンをＨｆＯ2 膜２２Ａ中に拡散させてシリコン含有ＨｆＯ2 膜２２を形成する。このため、ＨｆＯ2 膜２２Ａ中にシリコンを効率的に含ませることができると共に、最終的に空孔が消失してシリコン含有ＨｆＯ2 膜２２の緻密化が進む。ここで、第１の実施形態で述べたように、シリコン含有ＨｆＯ2 膜２２は製造プロセス中の高温処理によって結晶化しにくいため、シリコン含有ＨｆＯ2 膜２２の大部分が装置完成後においてもアモルファス状態に保たれる。その結果、シリコン含有ＨｆＯ2 膜２２を有するゲート絶縁膜２５、つまりhigh-kゲート絶縁膜にリーク電流が生じることを抑制できる。従って、high-kゲート絶縁膜の熱的安定性が向上するため、耐熱性の優れた半導体装置を実現できると共に、半導体装置の製造におけるプロセスマージンを大きくすることができる。
【００９８】
また、第２の実施形態によると、ＨｆＯ2 膜２２Ａを形成する前に、シリコン基板２０上に、水素を含むＳｉ3Ｎ4膜２１Ａを形成する。尚、Ｓｉ3Ｎ4膜２１Ａは、ＨｆＯ2 膜２２Ａを形成するときに酸化されてＳｉＯＮ膜２１Ｂとなる。その後、ＨｆＯ2 膜２２Ａに対してＰＤＡを行なうときに、ＳｉＯＮ膜２１Ｂに含まれるシリコンをＨｆＯ2 膜２２Ａ中に拡散させる。また、ＳｉＯＮ膜２１Ｂから水素を脱離させ、それにより形成された空孔を介してＨｆＯ2 膜２２Ａに含まれるＨｆをＳｉＯＮ膜２１Ｂ中に拡散させることにより下部バリア膜２１を形成する。このため、ＨｆＯ2 膜２２Ａ中にシリコンを確実に含ませることができる。また、ＨｆＯ2 膜２２Ａ又はシリコン含有ＨｆＯ2 膜２２とシリコン基板２０とが反応することを防止できる。また、下部バリア膜２１に、シリコン含有ＨｆＯ2 膜２２と同じＨｆを含ませることができるため、下部バリア膜２１の比誘電率を高くでき、それによってゲート絶縁膜２５全体の比誘電率を高くすることができる。
【００９９】
また、第２の実施形態によると、ＨｆＯ2 膜２２Ａに対してＰＤＡを行なう工程と、ゲート電極２６となるポリシリコン膜２４を形成する工程との間に、シリコン含有ＨｆＯ2 膜２２の表面を窒化して上部バリア膜２３を形成する。このため、ゲート電極２６中の材料とシリコン含有ＨｆＯ2 膜２２中の材料とが互いに拡散することを防止できる。また、上部バリア膜２３に、シリコン含有ＨｆＯ2 膜２２と同じＨｆを含ませることができるため、上部バリア膜２３の比誘電率を高くでき、それによってゲート絶縁膜２５全体の比誘電率を高くすることができる。
【０１００】
また、第２の実施形態によると、ハフニウムと水素とを含むソースプリカーサを用いたＣＶＤ法によりＨｆＯ2 膜２２Ａを形成するため、ＨｆＯ2 膜２２Ａに水素を確実に含ませることができる。
【０１０１】
以下、ＨｆＯ2 膜２２Ａに対してＰＤＡを行なう工程の特徴（例えば水素脱離によるＨｆ及びＳｉの相互拡散）及び効果（例えば熱的安定性の改善）について、実験データを示す図面等を参照しながら説明する。
【０１０２】
図１０は、熱処理によってＨｆＯ2 膜から脱離していく水素を、ＴＤＳ（thermal desorption spectroscopy ：昇温脱離分光）法によって測定した結果を示している。図１０において、横軸は熱処理温度を示しており、縦軸は、ＴＤＳ法によって測定された水素ガスのスペクトル強度を示している。図１０に示すように、熱処理温度が４００℃程度に達すると、まず、ＨｆＯ2 膜の表面に吸着した水素が脱離し始める。その後、熱処理温度が７００℃程度に達すると、ＨｆＯ2 膜中に含まれる水素が脱離する。堆積直後のＨｆＯ2 膜に含まれており且つその後の熱処理によってＨｆＯ2 膜から最終的に脱離した水素分子の密度を求めたところ、５．６×１０20[molecules/cm3 ]という高い結果が得られた。また、図１０に示す結果によると、熱処理温度が７００℃程度のときに、脱離水素の検知量が最も多くなっている。従って、ＰＤＡの温度としては７００℃程度が最適であり、このように設定することによって、ＨｆＯ2 膜に含まれる過剰な水素を脱離させてＨｆＯ2 膜を最も効果的に緻密化することができる。
【０１０３】
また、液体ＨｆソースであるＨｆ−ｔ−ｂｕｔｏｘｉｄｅを用いたＣＶＤ法によりＳｉ基板上に形成されたＨｆＯ2 膜のサンプルに対して超高真空中で加熱処理（昇温速度：１０℃／分）を行ないながら、高分解能断面ＴＥＭ（transmission electron microscope）を用いて昇温中のＨｆＯ2 膜の変化をその場観察したところ、以下のことが確認された。すなわち、室温（ＨｆＯ2 膜の堆積直後）では、Ｓｉ基板の上に、Ｓｉ原子が多く且つＨｆ原子が少ない界面層（ＳｉＯＮ膜２１Ｂと対応）が存在すると共に該界面層の上にＳｉ原子が少なく且つＨｆ原子が多いＨｆＯ2 層が存在する。その後、温度を上げていくと、６２０℃から８５０℃までの温度領域において、界面層とＨｆＯ2 層との間に、界面層よりもＳｉ原子が少なく且つＨｆＯ2 層よりもＨｆ原子が少ない相互拡散層が明らかに存在し始める。最終的に８６０℃で高温アニールを行なったところ、ＨｆＯ2 層と相互拡散層との積層構造（シリコン含有ＨｆＯ2 膜２２と対応）の合計物理膜厚は、堆積時点（室温）のＨｆＯ2 膜と比較して厚くなった。すなわち、相互拡散層の拡大によって界面層が縮小し、その結果、界面層を含むＨｆシリケート積層構造全体の比誘電率が高くなった。
【０１０４】
尚、通常のＰＤＡの場合、昇温速度が５０℃／秒程度と高いと共に７００℃程度の熱処理温度の保持時間も３０秒程度と短いので、前述の高分解能断面ＴＥＭによる昇温中のその場観察と比較して、サーマルバジェット（熱負荷）が極めて小さい。このため、ＰＤＡに起因したＳｉ基板の酸化は１ｎｍ以下しか起こらず、また、前述の界面層はＳｉ及びＨｆの相互拡散により非常に薄くなる結果、最終的な界面層（下部バリア膜２１と対応）の厚さは０．５ｎｍ程度となる。従って、界面層を含むＨｆシリケート積層構造全体の比誘電率が高くなる結果、該積層構造全体のＥＯＴは非常に小さくなる。すなわち、水素を含むＨｆソースを用いたＣＶＤ法によるＨｆＯ2 膜の形成は、high-kゲート絶縁膜の形成方法として非常に有利である。それに対して、水素を含まない、通常のＨｆソースを用いたＣＶＤ法によりＨｆＯ2 膜を形成し、該ＨｆＯ2 膜に対して、前述の高分解能断面ＴＥＭによる昇温中のその場観察を行なったところ、界面層とＨｆＯ2 層との間で相互拡散はほとんど起こらず、その結果、ＨｆＯ2 層の熱的安定性の改善、或いは界面層とＨｆＯ2 層との積層構造における比誘電率の増加は見られなかった。
【０１０５】
図１１は、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅを用いたＣＶＤ法により形成された、Ｈを含むＨｆＯ2 膜に対して、熱処理後にＣ−Ｖ測定を行なった結果を示している。具体的には、ゲート絶縁膜として物理膜厚３．０〜３．３ｎｍのＨｆＯ2 膜を用い且つゲート電極としてポリシリコンを用いたＭＯＳキャパシタのサンプルに対して、ゲート電極に注入された不純物を活性化するためのアニールを９００℃、９５０℃及び１０５０℃で行なった後に基板側を０Ｖとしてゲート電圧Ｖｇを印加した。図１１において、横軸はゲート電圧（Ｖｇ）を示しており、縦軸は、容量を示している。また、◆は９００℃で熱処理を行なったときの容量の測定値を示しており、■は９５０℃で熱処理を行なったときの容量の測定値を示しており、▲は１０５０℃で熱処理を行なったときの容量の測定値を示している。
【０１０６】
図１１に示すように、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅから形成された、Ｈを含むＨｆＯ2 膜を用いた場合、活性化アニール温度を上げた場合においても、安定したＣーＶカーブを示しており、理想的なＭＯＳキャパシタとして耐えうる温度は１０５０℃以上にも達している。すなわち、Ｈを含むＨｆＯ2 膜においては、ＰＤＡによる水素脱離に伴ってＨｆ及びＳｉの相互拡散が顕著に生じる結果、該ＨｆＯ2 膜の表面側にもＳｉ含有層が存在するため、ポリシリコンをゲート電極として使用した場合においても、図１１に示すように、１０５０℃程度でも非常に安定な熱耐性を示している。
【０１０７】
図１２は、水素を含まないソース、具体的には、Ｈｆ−ｎｉｔｒａｔｏ（Ｈｆ（ＮＯ3）4）を用いたＣＶＤ法により形成された、Ｈを含まないＨｆＯ2 膜に対して、熱処理後にＣ−Ｖ測定を行なった結果を比較例として示している。具体的には、ゲート絶縁膜として物理膜厚３．０〜３．３ｎｍのＨｆＯ2 膜を用い且つゲート電極としてポリシリコンを用いたＭＯＳキャパシタのサンプルに対して、ゲート電極に注入された不純物を活性化するためのアニールを９００℃、９５０℃及び１１５０℃で行なった後に基板側を０Ｖとしてゲート電圧Ｖｇを印加した。図１２において、横軸はゲート電圧（Ｖｇ）を示しており、縦軸は、容量を示している。また、■は９００℃で熱処理を行なったときの容量の測定値を示しており、◆は９５０℃で熱処理を行なったときの容量の測定値を示しており、▲は１１５０℃で熱処理を行なったときの容量の測定値を示している。
【０１０８】
図１２に示すように、Ｈｆ−ｎｉｔｒａｔｏから形成された、Ｈを含まないＨｆＯ2 膜を用いた場合、理想的なＭＯＳキャパシタとして耐えうる温度は９００℃程度までである。図１１及び図１２に示す結果を総合すると、Ｈを含むＨｆＯ2 膜を用いた場合の熱的安定性保証温度は１０５０℃程度以上である一方、Ｈを含まないＨｆＯ2 膜を用いた場合の熱的安定性保証温度は９００℃程度である。すなわち、Ｈを含むＨｆＯ2 膜を用いた場合の方が、熱的安定性保証温度において１５０℃以上もの改善が見られた。
【０１０９】
図１３は、Ｓｉ基板／ＳｉＮ膜／ＨｆＯ2 膜／ポリシリコン膜の積層構造を有するＭＯＳキャパシタにおいて、Ｈを含むＨｆＯ2 膜及びＨを含まないＨｆＯ2 膜をそれぞれ用いた場合の熱的安定性を比較した結果を示している。具体的には、各ＭＯＳキャパシタのサンプルに対して、窒素雰囲気中で９００℃から１１５０℃までの温度の活性化アニールを３０秒間行なった後に、基板側を０Ｖとしてー１．０Ｖのゲート電圧（ＶG ）を印加してリーク電流ＪG の測定を行なった。また、Ｈを含むＨｆＯ2 膜はＨｆ−ｔ−ｂｕｔｏｘｉｄｅから形成されたものであり、Ｈを含まないＨｆＯ2 膜はＨを含まないソースから形成されたものである。図１３において、横軸は活性化アニール温度を示しており、縦軸は、リーク電流ＪG を示している。また、◆はＨを含まないソースを用いた場合のリーク電流ＪG の測定値を示しており、□はＨｆ−ｔ−ｂｕｔｏｘｉｄｅを用いた場合のリーク電流ＪG の測定値の測定値を示している。
【０１１０】
図１３に示すように、Ｈｆ−ｔ−ｂｕｔｏｘｉｄｅから形成された、Ｈを含むＨｆＯ2 膜を用いた場合には、活性化アニール温度を上げた場合でもリーク電流ＪG の増加は約１桁のみに抑制された。それに対して、Ｈを含まないＨｆＯ2 膜を用いた場合には、活性化アニール温度を上げたときにリーク電流ＪG が約３桁、つまりＨを含むＨｆＯ2 膜を用いた場合と比べて１０００倍程度も増加した。言い換えると、Ｈを含むＨｆＯ2 膜を用いた場合には、Ｈを含まないＨｆＯ2 膜を用いた場合と比べて欠陥生成確率を１０００分の１程度以下に低減できる。
【０１１１】
また、シリコン基板上に、Ｈを含むＨｆＯ2 膜及びＨを含まないＨｆＯ2 膜のそれぞれを同じ物理膜厚（３ｎｍ）で堆積した場合に、界面層を含む各ＨｆＯ2 膜のＥＯＴを測定したところ、Ｈを含むＨｆＯ2 膜を堆積した場合は１．１ｎｍであり、Ｈを含まないＨｆＯ2 膜を堆積した場合は１．６ｎｍであった。つまり、Ｈを含むＨｆＯ2 膜を堆積した場合の比誘電率は、Ｈを含まないＨｆＯ2 膜を堆積した場合の比誘電率よりも約１．４６倍高かった。これは、Ｈを含むＨｆＯ2 膜を堆積した場合、界面層とＨｆＯ2 との間でＳｉ及びＨｆの相互拡散が生じて界面層にＨｆが含まれるようになる結果、界面層部分の比誘電率が大きく低減することによって起こる。
【０１１２】
また、シリコン基板上に、Ｈを含む厚さ３．５ｎｍのＨｆＯ2 膜を形成した後、該ＨｆＯ2 膜に対してＰＤＡ処理（８００℃、３０秒間）を行ない、その後、ＭｇＫａ線を用いたＸＰＳ（X-ray photoelectron spectroscopy）法によりＨｆＯ2 膜の表面側からＳｉ、Ｏ及びＨｆを測定したとろ、ＰＤＡ処理後のＨｆＯ2 膜の組成は、Ｈｆが０．６０、Ｓｉが０．４９、Ｏが２．０と分析された。尚、ＸＰＳ法による測定にあたっては、主としてＨｆＯ2 膜の表面側を観察するため、基板表面に対する脱出角度が５７度の光電子を検出することによって、検出深さを２〜３ｎｍ程度に設定した。前述の結果より、ＰＤＡ処理後のＨｆＯ2 膜においては、Ｓｉが表面近くまで拡散してきていることが判明した。
【０１１３】
図１４は、ＭＯＳキャパシタの絶縁膜であるＨｆＯ2 膜（水素含有）に対してＰＤＡを行なった場合における、ＨｆＯ2 膜成膜直後の物理膜厚と、ＭＯＳキャパシタ完成後のリーク電流との関係を示している。具体的には、ＣＶＤ法によりＨを含むＨｆＯ2 膜を成膜した後、該ＨｆＯ2 膜に対して、圧力約６００００Ｐａ（４５０ｔｏｒｒ）の窒素雰囲気中で８００℃、３０秒間のＰＤＡを行ない、その後、ゲート電極となるポリシリコン膜を堆積した。その後、ポリシリコン膜に対してイオン注入を行なった後、圧力約１１００００Ｐａ（７６０ｔｏｒｒ）の窒素雰囲気中で９００℃、３０秒間の活性化アニールを行ない、その後、基板側を０Ｖとしてー１．０Ｖのゲート電圧（ＶG ）を印加してリーク電流ＪG の測定を行なった。尚、ＨｆＯ2 膜成膜直後の物理膜厚は、エリプソメトリー法（偏光法）を用いて測定されたものである。また、比較のため、ＨｆＯ2 膜に対してＰＤＡを行なう工程を省略したＭＯＳキャパシタのサンプルについても、ＨｆＯ2 膜成膜直後の物理膜厚と、ＭＯＳキャパシタ形成後のリーク電流との関係を調べた。
【０１１４】
図１４に示すように、ＰＤＡを行なった場合の方が、ＰＤＡを行なわない場合と比べてリーク電流ＪG を小さく抑制できている。これは、ＰＤＡによってＨｆＯ2 膜中にＳｉが拡散する結果、活性化アニールによってＨｆＯ2 膜が結晶化することを防止できるため、完成後のＭＯＳキャパシタにおいてＨｆＯ2 膜の大部分がアモルファス状態に保たれてゲートリーク電流増加を抑制できたものと考えられる。また、Ｓｉ含有ＨｆＯ2 膜の緻密化によって、電極材料と高誘電率膜材料との反応を抑制できたことによっても、ゲートリーク電流が低減されたと考えられる。また、図１４に示すように、ＰＤＡを行なった場合におけるゲートリーク電流抑制効果は、ＨｆＯ2 膜の物理膜厚が小さくなるほど顕著に現れている。以上の結果から、ゲート絶縁膜となる高誘電率膜を堆積した後、ゲート電極の形成前に、高誘電率膜に対してＰＤＡ（ポスト・デポジション・アニール）を行なう工程を設けることは非常に重要であり、これによって、リーク電流を非常に効果的に低減できることが確認された。
【０１１５】
尚、第２の実施形態において、ゲート電極２６としてポリシリコン膜２４を用いたが、これに代えて、金属膜を用いてもよい。例えば、シリコン含有ＨｆＯ2 膜２２の表面を窒化した後、ゲート電極２６となるＴｉＮ膜及びＡｌ膜をスパッタリング法により順次堆積してもよい。或いは、シリコン含有ＨｆＯ2 膜２２の表面を窒化した後、ゲート電極２６となるＴａ膜を堆積してもよい。或いは、シリコン含有ＨｆＯ2 膜２２の表面を窒化することなく、ＴｉＮ膜又はＴａＮ膜等を堆積してもよい。この場合、ＴｉＮ膜又はＴａＮ膜等にＳｉ又はＧｅを混ぜてもよい。また、以上のようにゲート電極２６として金属膜を用いる場合、金属膜の形成後に、さらに熱処理（ＰＭＡ：Post Metalization Anneal）を加えることによって、ゲート絶縁膜２５中の欠陥をさらに低減することができる。このように形成されたＭＯＳ構造に対してＣ−Ｖ測定を行なうと、絶縁膜中の欠陥量と対応するヒステリシスの減少が確認される。また、ＰＭＡの温度は７００℃以上が有効である。さらに、Ｈを含有するガス中で４５０℃、３０分間程度のアニールを行なうと、ゲート絶縁膜２５中の界面準位も低減できる。
【０１１６】
また、第２の実施形態において、ゲート絶縁膜２５を構成する高誘電率材料としてＨｆＯ2 を用いたが、これに代えて、ＺｒＯ2 、ＴｉＯ2 、Ｔａ2Ｏ5、Ｌａ2Ｏ3、ＣｅＯ2 、Ａｌ2Ｏ3、又はＢＳＴ（バリウムストロンチウムチタニウムオキサイド）を用いてもよい。或いは、ＨｆxＡｌyＯ2 （但しｘ＞０且つｙ＞０）等の３元系酸化物を用いてもよい。或いは、以上に述べたような金属酸化物にＳｉ原子が含まれた金属シリケートを用いてもよい。尚、いずれの場合においても、水素を含有する高誘電率膜における前述の相互拡散の効果は、高誘電率膜の堆積時点での組成又は構成材料に関わらず実現される。
【０１１７】
また、第２の実施形態において、液体ＨｆソースプリカーサであるＨｆ−ｔ−ｂｕｔｏｘｉｄｅを用いたＣＶＤ法によりＨｆＯ2 膜２２Ａを堆積したが、これに代えて、ＣＶＤ法を用いる場合には、水素とハフニウムとを含む他のＨｆソースプリカーサ、例えばテトラキスジエチルアミドハフニウム（ＴＤＥＡＨ：Tetrakis diethylamido hafnium 、Ｃ16Ｈ40Ｎ4Ｈｆ ）、テトラキスジメチルアミノハフニウム（ＴＤＭＡＨ：Tetrakis dimethylamino hafnium、Ｃ16Ｈ36ＨｆＯ4 ）、又はテトラキス１メトキシ２メチル２プロポキシハフニウム（Ｈｆ（ＭＭＰ）4 ：Tetrakis 1-Methoxy-2-methl-2-propoxy hafnium、Ｈｆ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4 ）等を用いてもよい。或いは、ハフニウムを含む固体Ｈｆソースプリカーサ、例えばＨｆ−ｎｉｔｒａｔｏ（Ｈｆ（ＮＯ3）4）と、水素を含むソースガス、例えば水素ガスとを用いたＣＶＤ法によりＨｆＯ2 膜を形成してもよい。或いは、スパッタ法等のＰＶＤ（physical vapor deposition ）法を用いる場合には、水素を含む雰囲気中でハフニウムを含むターゲットを用いてもよい。具体的には、酸素ガス及びアルゴンガスに水素ガスを加えた雰囲気中でハフニウムターゲットを用いてもよいし、アルゴンガスに水素ガスを加えた雰囲気中でハフニウムオキサイドターゲットを用いてもよい。尚、水素ガスは、高誘電率膜（ＨｆＯ2 膜）中に水素を積極的に取りこませるために添加されている。
【０１１８】
また、第２の実施形態において、ＨｆＯ2 膜２２Ａ又はＳｉ3Ｎ4膜２１Ａに所定の物質（空孔形成用物質）として水素を取りこませたが、これに代えて、例えばハロゲン系ガスを用いて塩素、フッ素又はヨウ素等を取り込ませてもよい。尚、空孔形成用物質としては、６００〜８５０℃程度の温度でＨｆＯ2 膜２２Ａ又はＳｉ3Ｎ4膜２１Ａからガスとして脱離し且つこれにより形成された空孔を介してＨｆ又はＳｉの拡散を促進できるものであればよい。また、ＨｆＯ2 膜２２Ａ及びＳｉ3Ｎ4膜２１Ａのそれぞれに含まれる空孔形成用物質が異なっていてもよい。
【０１１９】
また、第２の実施形態において、シリコン基板２０に対して、窒素を含むガス中で熱窒化又はプラズマ窒化等を行なうことによりＳｉ3Ｎ4膜２１Ａつまり下部バリア膜２１を形成してもよい。或いは、Ｓｉ3Ｎ4膜２１Ａを形成することなく、ＨｆＯ2 膜２２Ａの形成前にシリコン基板２０の表面を Ｎ2Ｏガスを用いて窒化することによりＳｉＯＮ膜２１Ｂを直接形成してもよい。或いは、ＨｆＯ2 膜２２Ａの蒸着形成の初期に窒素を含むガスを導入することによって、下部バリア膜２１となる窒素含有の高誘電体絶縁膜をシリコン基板２０上に直接形成してもよい。
【０１２０】
また、第２の実施形態において、シリコン含有ＨｆＯ2 膜２２に対して、窒素を含むガス中で熱窒化又はプラズマ窒化等を行なうことにより上部バリア膜２３を形成してもよい。或いは、ゲート電極２６となるポリシリコン膜２４の形成初期に窒素ガスを導入することによって、シリコン含有ＨｆＯ2 膜２２の表面を窒化して上部バリア膜２３を形成してもよい。或いは、ＨｆＯ2 膜２２Ａの蒸着形成の最終段階で窒素を含むガスを導入することによって、ＨｆＯ2 膜２２Ａの表面側に、上部バリア膜２３となる窒素含有の高誘電体絶縁膜を形成してもよい。
【０１２１】
また、第２の実施形態において、ＨｆＯ2 膜２２Ａに対してＰＤＡを行なってシリコン含有ＨｆＯ2 膜２２を形成した後、シリコン含有ＨｆＯ2 膜２２の表面を窒化して上部バリア膜２３を形成したが、これに代えて、ＨｆＯ2 膜２２Ａの表面を窒化して上部バリア膜２３を形成した後、ＨｆＯ2 膜２２Ａに対してＰＤＡを行なってシリコン含有ＨｆＯ2 膜２２を形成してもよい。
【０１２２】
また、第２の実施形態において、下部バリア膜２１、シリコン含有ＨｆＯ2 膜２２及び上部バリア膜２３の積層構造全体が窒素を含有していてもよい。
【０１２３】
また、第２の実施形態において、図７（ｂ）に示す工程において、まず、気化したＨｆ−ｔ−ｂｕｔｏｘｉｄｅ等のソースをチャンバー内に送りこんだ後、酸素ガスをチャンバー内に供給し、その後、チャンバー内の温度を室温から昇温して３００〜５００℃程度の範囲内の一定温度に保つことが好ましい。このようにすると、低温下でシリコン基板２０上にＨｆ分子をすばやく吸着させることができるため、ＨｆＯ2 膜２２Ａを均一に形成できる。また、ソースガスの供給を開始してからＨｆＯ2 の結晶成長が起こるまでのインキュベーション時間を短くできる。さらに、ＨｆＯ2 膜２２Ａとシリコン基板２０との間に形成される界面層（ＳｉＯＮ膜２１Ｂ）を薄くすることができる。
【０１２４】
また、第２の実施形態において、図７（ｃ）に示す工程で用いられるＰＤＡにおける熱処理温度は６００℃以上且つ８５０℃以下であることが好ましい。このようにすると、ＨｆＯ2 膜２２Ａから水素を確実に脱離させることができ、それによってＨｆＯ2 膜２２Ａ中にシリコンを確実に拡散させることができる。
【０１２５】
また、第２の実施形態において、シリコン含有ＨｆＯ2 膜２２の組成をＨｆx ＳｉyＯ（但しｘ＞０且つｙ＞０）と表記すると共に製造プロセスでの最高温度をＴ［℃］と表記したときに、
Ｔ≦６．６９・ｙ／（ｘ＋ｙ）＋７４９．４であることが好ましい。このようにすると、シリコン含有ＨｆＯ2 膜２２を有するゲート絶縁膜２５の熱的安定性を確実に保つことができる。また、ゲート電極２６がシリコンを含む材料よりなる場合には、
Ｔ≦６．６９・ｙ／（ｘ＋ｙ）＋７４９．４且つｙ／（ｘ＋ｙ）≦０．３０であることが好ましい。このようにすると、シリコン含有ＨｆＯ2 膜２２を有するゲート絶縁膜２５の熱的安定性及び信頼性を確実に保つことができる。
【０１２６】
【発明の効果】
本発明によると、製造プロセス中の高温処理によって、ゲート絶縁膜を構成する高誘電率膜が結晶化することを防止できるため、完成後の半導体装置において、高誘電率膜の大部分がアモルファス状態に保たれる。このため、high-kゲート絶縁膜にリーク電流が生じることを抑制できるので、high-kゲート絶縁膜の熱的安定性が向上して、耐熱性の優れた半導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】ＨｆＯ2 に添加するＳｉ量と、ＨｆＯ2 の結晶化温度及び熱的安定性保証温度との関係を示す図である。
【図３】色々なプロセス最高温度に対応して求められた、熱的安定性を保持できるＨｆシリケートの組成の許容範囲を示す図である。
【図４】ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の比誘電率との関係を示す図である。
【図５】ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の信頼性寿命との関係を示す図である。
【図６】ＨｆＯ2 膜に添加するＳｉ量と、ＨｆＯ2 膜の熱的安定性及び信頼性との関係を示す図である。
【図７】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法におけるＰＤＡの作用を説明するための図である。
【図１０】熱処理によってＨｆＯ2 膜から脱離していく水素を、ＴＤＳ法によって測定した結果を示す図である。
【図１１】本発明の第２の実施形態に係る半導体装置の製造方法におけるＨｆ−ｔ−ｂｕｔｏｘｉｄｅを用いたＣＶＤ法により形成された、Ｈを含むＨｆＯ2 膜に対して、熱処理後にＣ−Ｖ測定を行なった結果を示す図である。
【図１２】比較例として水素を含まないソースを用いたＣＶＤ法により形成された、Ｈを含まないＨｆＯ2 膜に対して、熱処理後にＣ−Ｖ測定を行なった結果を示す図である。
【図１３】Ｓｉ基板／ＳｉＮ膜／ＨｆＯ2 膜／ポリシリコン膜の積層構造を有するＭＯＳキャパシタにおいて、Ｈを含むＨｆＯ2 膜（本発明の第２の実施形態）及びＨを含まないＨｆＯ2 膜（比較例）をそれぞれ用いた場合の熱的安定性を比較した結果を示す図である。
【図１４】ＭＯＳキャパシタの絶縁膜であるＨｆＯ2 膜に対して、本発明の第２の実施形態に係る半導体装置の製造方法のＰＤＡを行なった場合における、ＨｆＯ2 膜成膜直後の物理膜厚と、ＭＯＳキャパシタ完成後のリーク電流との関係を示す図である。
【符号の説明】
１０ シリコン基板
１１ ゲート絶縁膜
１１ａ 高誘電率膜
１１ｂ 下部バリア膜
１１ｃ 上部バリア膜
１２ ゲート電極
１３ 不純物拡散層
２０ シリコン基板
２１Ａ Ｓｉ3Ｎ4膜
２１Ｂ ＳｉＯＮ膜
２１ 下部バリア膜
２２Ａ ＨｆＯ2 膜
２２ シリコン含有ＨｆＯ2 膜
２３ 上部バリア膜
２４ ポリシリコン膜
２５ ゲート絶縁膜
２６ ゲート電極
２７ 不純物拡散層
Claims (10)
- 基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを備え、
前記ゲート絶縁膜は、シリコンを含む絶縁性金属酸化物よりなる高誘電率膜と、前記高誘電率膜の下側に形成され且つ前記基板と前記高誘電率膜との反応を防止する下部バリア膜とから構成されており、
前記下部バリア膜は、前記高誘電率膜と同じ金属を含み、
前記高誘電率膜及び前記下部バリア膜はそれぞれアモルファス状態であることを特徴とする半導体装置。 - 前記高誘電率膜は、シリコン含有ハフニウムオキサイド膜よりなることを特徴とする請求項１に記載の半導体装置。
- 前記高誘電率膜の組成をＨｆ x Ｓｉ y Ｏ 2 （但しｘ＞０且つｙ＞０）と表記したときに、
０．２３≦ｙ／（ｘ＋ｙ）≦０．９０であることを特徴とする請求項１又は２に記載の半導体装置。 - 前記高誘電率膜の組成をＨｆ x Ｓｉ y Ｏ 2 （但しｘ＞０且つｙ＞０）と表記したときに、
０．２３≦ｙ／（ｘ＋ｙ）≦０．３０であることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。 - 前記下部バリア膜は、窒素を含むシリコン含有ハフニウムオキサイド膜よりなることを特徴とする請求項１に記載の半導体装置。
- 前記下部バリア膜の組成をＨｆ x Ｓｉ y ＯＮ（但しｘ＞０且つｙ＞０）と表記したときに、
ｘ／（ｘ＋ｙ）≧０．１０であることを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体装置。 - 前記ゲート絶縁膜は、前記高誘電率膜の上側に形成され且つ前記高誘電率膜と前記ゲート電極との反応を防止する上部バリア膜を有していることを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体装置。
- 前記上部バリア膜はアモルファス状態であることを特徴とする請求項７に記載の半導体装置。
- 前記上部バリア膜は、前記高誘電率膜と同じ金属を含むことを特徴とする請求項７又は８に記載の半導体装置。
- 前記ゲート電極はメタルゲート電極であることを特徴とする請求項１〜９のうちのいずれか１項に記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/122,366 US6642131B2 (en) | 2001-06-21 | 2002-04-16 | Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film |
| CNB028021835A CN100492662C (zh) | 2001-06-21 | 2002-06-17 | 半导体装置及其制造方法 |
| PCT/JP2002/005992 WO2003001605A1 (fr) | 2001-06-21 | 2002-06-17 | Dispositif de semi-conducteurs et procede de fabrication associe |
| KR10-2003-7002502A KR100520633B1 (ko) | 2001-06-21 | 2002-06-17 | 반도체장치 및 그 제조방법 |
| EP02738726A EP1363333B1 (en) | 2001-06-21 | 2002-06-17 | Semiconductor device |
| US10/602,724 US7157780B2 (en) | 2001-06-21 | 2003-06-25 | Semiconductor device and method for producing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US29947801P | 2001-06-21 | 2001-06-21 | |
| US60/299,478 | 2001-06-21 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006001334A Division JP4712560B2 (ja) | 2001-06-21 | 2006-01-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008011A JP2003008011A (ja) | 2003-01-10 |
| JP3773448B2 true JP3773448B2 (ja) | 2006-05-10 |
Family
ID=23154975
Family Applications (7)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395734A Expired - Lifetime JP3773448B2 (ja) | 2001-06-21 | 2001-12-27 | 半導体装置 |
| JP2002015066A Expired - Lifetime JP4165076B2 (ja) | 2001-06-21 | 2002-01-24 | 高誘電率絶縁膜を有する半導体装置 |
| JP2002163983A Expired - Lifetime JP4047075B2 (ja) | 2001-06-21 | 2002-06-05 | 半導体装置 |
| JP2006001334A Expired - Lifetime JP4712560B2 (ja) | 2001-06-21 | 2006-01-06 | 半導体装置の製造方法 |
| JP2007045149A Expired - Fee Related JP4713518B2 (ja) | 2001-06-21 | 2007-02-26 | 半導体装置 |
| JP2007271175A Pending JP2008078675A (ja) | 2001-06-21 | 2007-10-18 | 高誘電率絶縁膜を有する半導体装置 |
| JP2010198973A Pending JP2011018926A (ja) | 2001-06-21 | 2010-09-06 | 半導体装置の製造方法 |
Family Applications After (6)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002015066A Expired - Lifetime JP4165076B2 (ja) | 2001-06-21 | 2002-01-24 | 高誘電率絶縁膜を有する半導体装置 |
| JP2002163983A Expired - Lifetime JP4047075B2 (ja) | 2001-06-21 | 2002-06-05 | 半導体装置 |
| JP2006001334A Expired - Lifetime JP4712560B2 (ja) | 2001-06-21 | 2006-01-06 | 半導体装置の製造方法 |
| JP2007045149A Expired - Fee Related JP4713518B2 (ja) | 2001-06-21 | 2007-02-26 | 半導体装置 |
| JP2007271175A Pending JP2008078675A (ja) | 2001-06-21 | 2007-10-18 | 高誘電率絶縁膜を有する半導体装置 |
| JP2010198973A Pending JP2011018926A (ja) | 2001-06-21 | 2010-09-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (7) | JP3773448B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10020374B2 (en) | 2009-12-25 | 2018-07-10 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory display element, image display device, and system |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3773448B2 (ja) * | 2001-06-21 | 2006-05-10 | 松下電器産業株式会社 | 半導体装置 |
| JP3688631B2 (ja) * | 2001-11-22 | 2005-08-31 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4090346B2 (ja) * | 2002-02-28 | 2008-05-28 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| JP4643884B2 (ja) | 2002-06-27 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| WO2004008544A1 (ja) | 2002-07-16 | 2004-01-22 | Nec Corporation | 半導体装置、その製造方法およびその製造装置 |
| JPWO2004073072A1 (ja) * | 2003-02-17 | 2006-06-01 | 独立行政法人産業技術総合研究所 | Ｍｉｓ型半導体装置およびｍｉｓ型半導体装置の製造方法 |
| AU2003221382A1 (en) | 2003-03-13 | 2004-09-30 | Fujitsu Limited | Semiconductor device and method for manufacturing semiconductor device |
| JP4005602B2 (ja) | 2003-03-17 | 2007-11-07 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4748927B2 (ja) | 2003-03-25 | 2011-08-17 | ローム株式会社 | 半導体装置 |
| JP2004311782A (ja) * | 2003-04-08 | 2004-11-04 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
| TW200506093A (en) * | 2003-04-21 | 2005-02-16 | Aviza Tech Inc | System and method for forming multi-component films |
| JP4140768B2 (ja) * | 2003-04-24 | 2008-08-27 | 株式会社日立国際電気 | 半導体原料 |
| JP4499374B2 (ja) * | 2003-05-14 | 2010-07-07 | 富士通株式会社 | 半導体装置及びその製造方法 |
| WO2004107451A1 (ja) * | 2003-05-29 | 2004-12-09 | Nec Corporation | Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 |
| JP2005079223A (ja) | 2003-08-29 | 2005-03-24 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JPWO2005038929A1 (ja) * | 2003-10-15 | 2007-02-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| TW200526804A (en) | 2003-10-30 | 2005-08-16 | Tokyo Electron Ltd | Method of manufacturing semiconductor device, film-forming apparatus, and storage medium |
| US20050101147A1 (en) * | 2003-11-08 | 2005-05-12 | Advanced Micro Devices, Inc. | Method for integrating a high-k gate dielectric in a transistor fabrication process |
| JP2005191482A (ja) | 2003-12-26 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| JP5235260B2 (ja) * | 2004-04-12 | 2013-07-10 | 三星電子株式会社 | 窒素を含むシード層を備える金属−絶縁体−金属キャパシタの製造方法 |
| JP4919586B2 (ja) | 2004-06-14 | 2012-04-18 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| KR100539213B1 (ko) * | 2004-07-10 | 2005-12-27 | 삼성전자주식회사 | 복합 유전막 형성 방법 및 이를 이용하는 반도체 장치의제조 방법 |
| JPWO2006009025A1 (ja) * | 2004-07-20 | 2008-05-01 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
| JPWO2006022175A1 (ja) * | 2004-08-23 | 2008-05-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP4966490B2 (ja) * | 2004-11-15 | 2012-07-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4185057B2 (ja) | 2005-01-28 | 2008-11-19 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100702027B1 (ko) * | 2005-03-21 | 2007-03-30 | 후지쯔 가부시끼가이샤 | 반도체 장치와 반도체 장치의 제조 방법 |
| JP2006269520A (ja) * | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2006319091A (ja) * | 2005-05-12 | 2006-11-24 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR100644724B1 (ko) * | 2005-07-26 | 2006-11-14 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| JP2008010801A (ja) * | 2005-08-17 | 2008-01-17 | Kobe Steel Ltd | ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス |
| US7655994B2 (en) * | 2005-10-26 | 2010-02-02 | International Business Machines Corporation | Low threshold voltage semiconductor device with dual threshold voltage control means |
| US8053849B2 (en) * | 2005-11-09 | 2011-11-08 | Advanced Micro Devices, Inc. | Replacement metal gate transistors with reduced gate oxide leakage |
| JP2006140514A (ja) * | 2005-12-19 | 2006-06-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7436034B2 (en) * | 2005-12-19 | 2008-10-14 | International Business Machines Corporation | Metal oxynitride as a pFET material |
| KR101234185B1 (ko) * | 2009-02-27 | 2013-02-18 | 캐논 아네르바 가부시키가이샤 | 유전체와 반도체 장치의 제조 방법, 프로그램, 및 기록 매체 |
| JP5149936B2 (ja) * | 2010-04-28 | 2013-02-20 | パナソニック株式会社 | 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法 |
| US9269580B2 (en) * | 2011-06-27 | 2016-02-23 | Cree, Inc. | Semiconductor device with increased channel mobility and dry chemistry processes for fabrication thereof |
| JP5816539B2 (ja) * | 2011-12-05 | 2015-11-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| DE102012205977B4 (de) | 2012-04-12 | 2017-08-17 | Globalfoundries Inc. | Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren |
| JP2014053571A (ja) | 2012-09-10 | 2014-03-20 | Toshiba Corp | 強誘電体メモリ及びその製造方法 |
| JP2014187238A (ja) * | 2013-03-25 | 2014-10-02 | Toyoda Gosei Co Ltd | Ｍｉｓ型半導体装置の製造方法 |
| JP2015069989A (ja) * | 2013-09-26 | 2015-04-13 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6341077B2 (ja) | 2014-12-09 | 2018-06-13 | 豊田合成株式会社 | 半導体装置の製造方法 |
| JP2017092191A (ja) * | 2015-11-06 | 2017-05-25 | 株式会社デンソー | 炭化珪素半導体装置 |
| KR20220157302A (ko) | 2021-05-20 | 2022-11-29 | 캐논 가부시끼가이샤 | 막, 소자, 및 기기 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04286356A (ja) * | 1991-03-15 | 1992-10-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0677402A (ja) * | 1992-07-02 | 1994-03-18 | Natl Semiconductor Corp <Ns> | 半導体デバイス用誘電体構造及びその製造方法 |
| JPH06291041A (ja) * | 1993-03-31 | 1994-10-18 | Toshiba Corp | 薄膜形成方法および薄膜形成装置 |
| JPH07211902A (ja) * | 1994-01-19 | 1995-08-11 | Sony Corp | Ｍｉｓ型トランジスタ及びその作製方法 |
| TW466615B (en) * | 1996-12-23 | 2001-12-01 | Lucent Technologies Inc | A gate structure for integrated circuit fabrication |
| JP4160167B2 (ja) * | 1997-06-30 | 2008-10-01 | 株式会社東芝 | 半導体装置の製造方法 |
| US6020024A (en) * | 1997-08-04 | 2000-02-01 | Motorola, Inc. | Method for forming high dielectric constant metal oxides |
| JP3523093B2 (ja) * | 1997-11-28 | 2004-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3357861B2 (ja) * | 1998-06-04 | 2002-12-16 | 株式会社東芝 | Ｍｉｓ半導体装置及び不揮発性半導体記憶装置 |
| JP2000058832A (ja) * | 1998-07-15 | 2000-02-25 | Texas Instr Inc <Ti> | オキシ窒化ジルコニウム及び／又はハフニウム・ゲ―ト誘電体 |
| JP2000106432A (ja) * | 1998-09-29 | 2000-04-11 | Nec Corp | ゲート絶縁膜の製造方法及びそれを用いた半導体装置 |
| JP2000208508A (ja) * | 1999-01-13 | 2000-07-28 | Texas Instr Inc <Ti> | 珪酸塩高誘電率材料の真空蒸着 |
| CN1220257C (zh) * | 1999-07-08 | 2005-09-21 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| US6337289B1 (en) * | 1999-09-24 | 2002-01-08 | Applied Materials. Inc | Method and apparatus for integrating a metal nitride film in a semiconductor device |
| US6291319B1 (en) * | 1999-12-17 | 2001-09-18 | Motorola, Inc. | Method for fabricating a semiconductor structure having a stable crystalline interface with silicon |
| JP2001185548A (ja) * | 1999-12-22 | 2001-07-06 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US6287897B1 (en) * | 2000-02-29 | 2001-09-11 | International Business Machines Corporation | Gate dielectric with self forming diffusion barrier |
| EP1326271A4 (en) * | 2000-09-18 | 2005-08-24 | Tokyo Electron Ltd | METHOD FOR FILMING A GATE INSULATOR, DEVICE FOR FILMING A GATE INSULATOR AND A CLUSTER TOOL |
| JP2002134739A (ja) * | 2000-10-19 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
| JP3773448B2 (ja) * | 2001-06-21 | 2006-05-10 | 松下電器産業株式会社 | 半導体装置 |
-
2001
- 2001-12-27 JP JP2001395734A patent/JP3773448B2/ja not_active Expired - Lifetime
-
2002
- 2002-01-24 JP JP2002015066A patent/JP4165076B2/ja not_active Expired - Lifetime
- 2002-06-05 JP JP2002163983A patent/JP4047075B2/ja not_active Expired - Lifetime
-
2006
- 2006-01-06 JP JP2006001334A patent/JP4712560B2/ja not_active Expired - Lifetime
-
2007
- 2007-02-26 JP JP2007045149A patent/JP4713518B2/ja not_active Expired - Fee Related
- 2007-10-18 JP JP2007271175A patent/JP2008078675A/ja active Pending
-
2010
- 2010-09-06 JP JP2010198973A patent/JP2011018926A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10020374B2 (en) | 2009-12-25 | 2018-07-10 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory display element, image display device, and system |
| US11271085B2 (en) | 2009-12-25 | 2022-03-08 | Ricoh Company, Ltd. | Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008078675A (ja) | 2008-04-03 |
| JP4713518B2 (ja) | 2011-06-29 |
| JP2003008011A (ja) | 2003-01-10 |
| JP4165076B2 (ja) | 2008-10-15 |
| JP4047075B2 (ja) | 2008-02-13 |
| JP2011018926A (ja) | 2011-01-27 |
| JP2003059926A (ja) | 2003-02-28 |
| JP2003008005A (ja) | 2003-01-10 |
| JP4712560B2 (ja) | 2011-06-29 |
| JP2006165589A (ja) | 2006-06-22 |
| JP2007194652A (ja) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3773448B2 (ja) | 半導体装置 | |
| US7157780B2 (en) | Semiconductor device and method for producing the same | |
| US7323422B2 (en) | Dielectric layers and methods of forming the same | |
| US8125016B2 (en) | Semiconductor device and its manufacturing method | |
| US20030185980A1 (en) | Thin film forming method and a semiconductor device manufacturing method | |
| EP2259305A1 (en) | Capacitor, semiconductor device comprising the same, method for manufacturing the capacitor, and method for manufacturing the semiconductor device | |
| US8288833B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003179049A (ja) | 絶縁膜形成方法、半導体装置及びその製造方法 | |
| KR100520633B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100729354B1 (ko) | 유전막의 전기적 특성 향상을 위한 반도체 소자의 제조방법 | |
| JP2002299607A (ja) | Ｍｉｓ型電界効果トランジスタ及びこれの製造方法 | |
| JP2007053392A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法及び半導体記憶装置の製造方法 | |
| WO2004107451A1 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
| EP1608007A1 (en) | Method for forming insulating film in semiconductor device | |
| JPWO2004073072A1 (ja) | Ｍｉｓ型半導体装置およびｍｉｓ型半導体装置の製造方法 | |
| US20080242114A1 (en) | Thermal anneal method for a high-k dielectric | |
| KR100745073B1 (ko) | 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
| KR20080062743A (ko) | 반도체소자 및 그 제조방법 | |
| KR100702133B1 (ko) | 티타늄란탄옥사이드(ＴｉＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
| US7094707B1 (en) | Method of forming nitrided oxide in a hot wall single wafer furnace | |
| KR100712988B1 (ko) | 탄탈륨란탄옥사이드(ＴａＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법 | |
| KR100702130B1 (ko) | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR100668753B1 (ko) | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| KR20040086495A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 및 반도체 제조장치 | |
| KR20040057781A (ko) | 하프늄산화물 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3773448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |