DE102012205977B4 - Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren - Google Patents

Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren Download PDF

Info

Publication number
DE102012205977B4
DE102012205977B4 DE102012205977.6A DE102012205977A DE102012205977B4 DE 102012205977 B4 DE102012205977 B4 DE 102012205977B4 DE 102012205977 A DE102012205977 A DE 102012205977A DE 102012205977 B4 DE102012205977 B4 DE 102012205977B4
Authority
DE
Germany
Prior art keywords
dielectric layer
layer
electrode structure
dielectric
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012205977.6A
Other languages
English (en)
Other versions
DE102012205977A1 (de
Inventor
Till Schloesser
Peter Baars
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to DE102012205977.6A priority Critical patent/DE102012205977B4/de
Priority to SG2013009543A priority patent/SG194280A1/en
Priority to SG10201507682YA priority patent/SG10201507682YA/en
Priority to TW102105958A priority patent/TWI532177B/zh
Priority to US13/793,645 priority patent/US9349842B2/en
Priority to KR20130039993A priority patent/KR101486504B1/ko
Priority to CN201310126397.4A priority patent/CN103378100B/zh
Publication of DE102012205977A1 publication Critical patent/DE102012205977A1/de
Priority to US15/076,850 priority patent/US9564521B2/en
Application granted granted Critical
Publication of DE102012205977B4 publication Critical patent/DE102012205977B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40111Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleiterbauelement mit: einem ersten Schaltungselement mit einer ersten Elektrodenstruktur, die eine erste dielektrische Schicht mit großem ε enthält, wobei die erste dielektrische Schicht mit großem ε eine erste Dicke aufweist und Hafnium enthält; und einem zweiten Schaltungselement mit einer zweiten Elektrodenstruktur, die die erste dielektrische Schicht mit großem ε und eine zweite hafniumoxidbasierte dielektrische Schicht mit großem ε mit einem ferroelektrischen Verhalten enthält, die unter der ersten dielektrischen Schicht mit großem ε gebildet ist, wobei die zweite dielektrische Schicht mit großem ε eine zweite Dicke aufweist und wobei die zweite Dicke größer ist als die erste Dicke, wobei das zweite Schaltungselement ein nicht-flüchtiges Speicherbauelement bildet.

Description

  • Gebiet der vorliegenden Erfindung
  • Generell betrifft die vorliegende Erfindung das Gebiet der integrierten Schaltungen und betrifft insbesondere Halbleiterbauelemente mit Feldeffekttransistoren und nichtflüchtigen Informationsspeicherbereichen.
  • Beschreibung des Stands der Technik
  • Integrierte Schaltungen enthalten typischerweise eine sehr große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau, wobei moderne Bauelemente Millionen an Signalknoten aufweisen können, die unter Anwendung von Feldeffekttransistoren hergestellt sind, die im Weiteren hierin auch als MOS-Transistoren bezeichnet werden. Somit repräsentieren Feldeffekttransistoren eine wichtige Komponente moderner Halbleiterprodukte, wobei Fortschritte in Richtung auf verbessertes Leistungsverhalten und kleineres Integrationsvolumen mit einer Verringerung der Größe der grundlegenden Transistorstrukturen wesentlich verknüpft sind. Generell wird eine Vielzahl an Prozesstechnologien eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips, ASICS (anwendungsspezifische IC's) und dergleichen, die MOS-Technologie aktuell eine der vielversprechendsten Vorgehensweisen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der MOS-Technologie werden Millionen Feldeffekttransistoren, d. h. n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche repräsentiert sind, die aus stark dotierten Drain- und Sourcegebieten und einem invers oder schwach dotierten Kanalgebiet gebildet ist, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist.
  • Auf Grund der reduzierten Abmessungen von Schaltungselementen kann nicht nur das Leistungsvermögen der einzelnen Transistoren erhöht werden, sondern es wird auch ihre Packungsdichte verbessert, wodurch die Möglichkeit geschaffen wird, immer mehr Funktionen in eine gegebene Chipfläche einzubauen. Aus diesem Grunde wurden äußerst komplexe Schaltungen entwickelt, die unterschiedliche Arten an Schaltungen enthalten können, etwa analoge Schaltungen, Digitalschaltungen und dergleichen, wodurch auch vollständige Systeme auf einem einzelnen Chip (SOC) bereitgestellt werden. Ferner ist in komplexen Mikrosteuerungsbauelementen und anderen komplexen Schaltungen eine zunehmende Größe an Speicherkapazität auf dem Chip vorzusehen, wodurch ebenfalls das gesamte Leistungsvermögen komplexer elektronischer Systeme verbessert wird. In ähnlicher Weise werden in vielen Arten von Steuerschaltungen unterschiedliche Arten von Speichereinrichtungen eingebaut, um damit einen akzeptablen Kompromiss zwischen dem Chipflächenverbrauch und der Informationsspeicherdichte auf der einen Seite gegenüber der Arbeitsgeschwindigkeit auf der anderen Seite zu erreichen. Beispielsweise werden schnelle oder temporäre Pufferspeicher, sogenannte Cache-Speicher, in der Nähe des CPU-Kerns vorgesehen, wobei entsprechende Cache-Speicher so gespeichert sind, dass sie geringere Zugriffszeiten im Vergleich zu externen Speichereinrichtungen ermöglichen.
  • Andererseits müssen unter Umständen zunehmend nicht-flüchtige Speicher in komplexe Halbleiterbauelemente eingebaut werden, wobei die Flash-Speichertechnik eine vielversprechende Technologie darstellt, in der die MOS-Technik effizient zur Herstellung von Speicherzellen angewendet wird. Zu diesem Zweck wird grundsätzlich ein Feldeffekttransistor bereitgestellt, in welchem der Transistorbetrieb einerseits durch eine Gateelektrode gesteuert ist, wie dies zuvor erläutert ist, wobei der Transistor zusätzlich ein „schwebendes” bzw. „ein sich mit freiem Potential einstellendes” Gate aufweist, das elektrisch von der Steuergateelektrode und von dem Kanalgebiet und dem Draingebiet des Feldeffekttransistors getrennt ist. Das schwebende Gate repräsentiert ein dielektrisches Ladungsspeichergebiet innerhalb der Steuergateelektrode des Feldeffekttransistors und kann „stationäre” Ladungsträger erhalten, die wiederum das Stromflussverhalten des Feldeffekttransistors beeinflussen. Die stationären Ladungsträger in dem schwebenden Gate können bei Einrichtung eines speziellen Betriebsmodus eingeprägt werden, der auch als Programmierung der Speicherzelle bezeichnet wird, wobei eine beliebige Art an leckstromerzeugendem Mechanismus vorteilhaft so ausgenutzt wird, dass sich der Einbau von Ladungsträgern in das Ladungsspeichergebiet ergibt. Somit können im normalen Betriebsmodus die eingeprägten Ladungsträger in dem Ladungsspeichergebiet den Stromfluss durch das Kanalgebiet des Transistors wesentlich beeinflussen, wobei dies durch eine geeignete Steuerspannung erkannt werden kann. Andererseits werden beim „Löschen” der Speicherzelle die Ladungsträger in dem Ladungsspeichergebiet entfernt, indem beispielsweise geeignete Spannungsbedingungen eingerichtet werden, wodurch ein erkennbares unterschiedliches Betriebsverhalten des Feldeffekttransistors während des normalen Betriebsmodus, d. h. während des Betriebs mit den Standardversorgungsspannungen, hervorgerufen wird. Obwohl das Konzept der Flash-Speicherzellen, d. h. von Feldeffekttransistoren mit einem schwebenden Gate, einen nicht-flüchtigen Speichermechanismus mit einer moderat hohen Informationsdichte und kurzer Zugriffszeit bereitstellt, zeigt sich dennoch, dass ausgeprägte Nachteile, etwa relativ lange Schreibzeiten und aufwendige Löschzyklen in Verbindung mit einer geringeren Haltbarkeit des Speichermechanismus diese Vorgehensweise wenig attraktiv insbesondere in Verbindung mit schnellen Logikschaltungselementen, etwa aufwendigen Transistoren auf Basis von Metallgates mit großem ε erscheinen lassen.
  • Zusätzlich zu Flash-Speichereinrichtungen sind andere Konzepte Gegenstand intensiver Untersuchungen, um nicht-flüchtige Speicherbauelemente bereitzustellen. In dieser Hinsicht wurden ferroelektrische Materialien untersucht, da die Ferroelektrizität generell ein sehr attraktives Konzept zum Einrichten eines nicht-flüchtigen Speichers bietet. Beispielsweise können sehr effiziente Kondensatoren auf der Grundlage eines ferroelektrischen dielektrischen Materials hergestellt werden, wobei der Polarisationszustand des ferroelektrischen Materials auf Basis geeigneter elektrischer Felder eingestellt wird, die an das ferroelektrische Material angelegt werden, um damit den Kondensator zu „programmieren”. Da der Polarisierungszustand beibehalten wird, solange kein entsprechendes elektrisches Feld oder eine hohe Temperatur angelegt werden, kann somit die durch den Polarisierungszustand repräsentierte Information bei Ausschalten der Versorgungsspannung für den Kondensator beibehalten werden. Somit ist im Gegensatz zu konventionellen Speicherkondensatoren auch eine Auffrischung des Zustands des Kondensators nicht erforderlich. Damit liefert ein Kondensator, der auf der Grundlage eines ferroelektrischen dielektrischen Materials hergestellt ist, nicht nur eine nicht-flüchtige Einrichtung, sondern bietet auch ein besseres Leistungsverhalten im Vergleich zu konventionellen Kondensatoren.
  • Im Hinblick auf eine weitere Reduzierung der erforderlichen Chipfläche kann ferner ein Feldeffekttransistor auf der Grundlage eines ferroelektrischen Gatedielektrikumsmaterials hergestellt werden, wodurch zwei stabile Transistorzustände beim geeigneten Einstellen der Polarisierung des ferroelektrischen Gatedielektrikumsmaterials erreicht werden. D. h., abhängig von dem Polarisierungszustand können zwei signifikant unterschiedliche Durchlassstrom/Gatespannungscharakteristiken erreicht werden, die somit zum Definieren unterschiedlicher Logikzustände verwendet werden können. Auch in diesem Falle ist der Polarisierungszustand stabil sofern nicht eine ausreichend hohe Spannung und/oder eine ausreichend hohe Temperatur angelegt werden, so dass der Feldeffekttransistor selbst als eine nicht-flüchtige Speicherzelle verwendet werden kann.
  • Obwohl ein ferroelektrischer Feldeffekttransistor oder ein ferroelektrischer Kondensator sehr vielversprechende Konzepte für eine nicht-flüchtige Speichereinrichtung darstellen, hat es sich als schwere Aufgabe erwiesen, geeignete ferroelektrische Materialien anzugeben, insbesondere, wenn ferroelektrische Komponenten, etwa ferroelektrische Feldeffekttransistoren, in Verbindung mit komplexen Transistorstrukturen herzustellen sind, wie sie typischerweise in aufwendigen Logikschaltungen angewendet werden. Jüngste Forschungsergebnisse deuten jedoch an, dass hafniumoxidbasierte dielektrische Materialien aussichtsreiche Kandidaten für Materialien repräsentieren, die ein ferroelektrisches Verhalten bieten. Beispielsweise wird in „Ferroelektrizität in Hafniumoxid: CMOS-kompatible ferroelektrische Feldeffekttransistoren”, T. S. Bröschke, J. Müller, D. Bräuhaus, I. Schröder, U. Böttger, IEDM 2011, dessen gesamte Offenbarung hiermit durch Bezugnahme mit eingeschlossen ist, siliziumdioxiddotiertes Hafniumoxid als ein Material angegeben, für das ein geeigneter kristalliner Zustand eingerichtet werden kann, der für das ferroelektrische Verhalten sorgt. Folglich können Schaltungselemente, etwa Feldeffekttransistoren, Kondensatoren und dergleichen auf der Grundlage von siliziumdioxiddotierten Hafniumoxid hergestellt werden, um damit eine verbesserte Funktion komplexer integrierter Schaltungen beispielsweise im Hinblick auf das Ausbeuten des ferroelektrischen Verhaltens bereitzustellen, um damit ein nicht-flüchtiges Speicherelement zu bilden. Andererseits bezieht sich das zuvor genannte Dokument nicht auf Prozesstechniken und Halbleiterbauelemente, in denen komplexe Transistoren, wie sie typischerweise bei Logikschaltungen verwendet werden, in Verbindung mit ferroelektrischen Schaltungselementen bereitgestellt werden.
  • Die Druckschrift US 2007/0228432 A1 beschreibt ein Halbleiterbauelement, das für ein nicht-flüchtiges Speicherbauelement oder dergleichen verwendet wird. Es wird eine pn-Sperrschicht-Diode mit einem ferroelektrischen Gate als das Halbleiterbauelement verwendet.
  • Die Druckschrift US 2006/0177997 A1 beschreibt ein Verfahren zur Herstellung einer integrierten Schaltung, wobei ein dielektrischer Teilbereich eines Gates aus einem dielektrischen Material mit hoher Permittivität gebildet wird. In einem weiteren Halbleitergebiet wird ein zweiter dielektrischer Teilbereich eines Gates hergestellt, der ebenfalls das dielektrische Material mit hoher Permittivität enthält. Die dadurch erreichten Oxid-Äquivalentdicken unterscheiden sich für die beiden dielektrischen Teilbereiche.
  • Die Druckschrift US 2009/0261395 A1 beschreibt ein Verfahren zur Herstellung einer integrierten Schaltung, die eine ferroelektrische Speicherzelle beinhaltet. Dabei wird eine amorphe Oxidschicht über einem Trägermaterial gebildet, wobei die amorphe Schicht Sauerstoff und beispielsweise Hafnium aufweisen kann.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente mit ferroelektrischen Schaltungselementen, insbesondere ferroelektrischen Feldeffekttransistoren, wobei eines oder mehrere der zuvor erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
  • Überblick über die Erfindung
  • Generell betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente, in denen die dielektrischen Schaltungselemente auf der Grundlage eines effizienten Fertigungsablaufs in Verbindung mit komplexen Transistorbauelementen bereitgestellt werden können, die eine Metallgateelektrodenstruktur mit großem ε enthalten und die daher in Signalbereichen anwendbar sind, die verbesserte Transistoreigenschaften erfordern, beispielsweise im Hinblick auf die Schaltgeschwindigkeit, den Durchlassstrom und dergleichen. Dazu wird in einigen anschaulichen Ausführungsformen das dielektrische Material mit großem ε der Gateelektrodenstruktur der aufwendigen Transistoren auf der Grundlage eines dielektrischen Materials hergestellt, in welchem Hafnium eingebaut ist, wobei ein dielektrisches Material des ferroelektrischen Schaltungselements ebenfalls auf der Grundlage von Hafnium hergestellt wird, ohne jedoch mit den Eigenschaften der Gatedielektrikumsschicht der komplexen Transistoren in Konflikt zu sein. Das ferroelektrische Schaltungselement wird in Form einer nicht-flüchtigen Speichereinrichtung, etwa als ein Kondensator oder ein ferroelektrischer Feldeffekttransistor, bereitgestellt. Auf diese Weise können nicht-flüchtige Speicherbereiche in komplexe integrierte Schaltungen auf der Grundlage des Fertigungsprozesses eingebaut werden, der in hohem Maße kompatibel zum Prozessablauf ist, um aufwendige Feldeffekttransistoren herzustellen, die für verbesserte Betriebseigenschaften von Logikschaltungen oder anderen integrierten Schaltungen erforderlich sind, die verbesserte Transistoreigenschaften erfordern. Folglich können gemäß den hierin offenbarten Prinzipien die elektronischen Eigenschaften einer aufwendigen Gateelektrodenstruktur und die Eigenschaften der dielektrischen Schicht, etwa einer ferroelektrischen Gatedielektrikumsschicht eines Transistors, ohne unnötige zusätzliche Prozesskomplexität eingestellt werden, ohne im Wesentlichen den Prozessablauf und die schließlich erreichten Eigenschaften komplexer Metallgateelektrodenstrukturen mit großem ε zu beeinflussen.
  • Insbesondere wird die eingangs genannte Aufgabe gelöst durch ein Halbleiterbauelement mit den Merkmalen des Anspruchs 1, ein Verfahren mit den Merkmalen des Anspruchs 10 und ein Verfahren mit den Merkmalen des Anspruchs 19.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1h schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung komplexer Transistoren in Verbindung mit einem ferroelektrischen Schaltungselement zeigen, etwa mit einem Feldeffekttransistor, der als eine nicht-flüchtige Speichereinrichtung gemäß anschaulichen Ausführungsformen verwendbar ist; und
  • 2a und 2b schematisch Querschnittsansichten eines Halbleiterbauelements zeigen, wenn ein Transistoren in Verbindung mit einem ferroelektrischen Transistor auf der Grundlage eines dielektrischen Materials mit großem ε unter Anwendung eines Austauschgateverfahrens gemäß noch weiteren anschaulichen Ausführungsformen hergestellt wird.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt generell Fertigungstechniken und Halbleiterbauelemente bereit, in denen hafniumbasierte dielektrische Materialien mit großem ε zur Herstellung komplexer Schaltungselemente in Form von schnellen Transistoren eingesetzt werden, die die erforderlichen Leistungseigenschaften für aufwendige Anwendungen, etwa Logikschaltungen, besitzen, während dieses Material auch zum Einrichten eines ferroelektrischen Verhaltens für andere Schaltungselemente verwendet wird, etwa für Feldeffekttransistoren oder Kondensatoren, die auf Grund des ferroelektrischen Verhaltens als nicht-flüchtige Speichereinrichtungen verwendet werden.
  • Es ist gut bekannt, dass hafniumoxidbasierte dielektrische Materialien in komplexen Fertigungsstrategien eingesetzt werden, um eine dielektrische Schicht mit großem ε in Gateelektrodenstrukturen bereitzustellen, die ein verbessertes Temperaturstabilitätsverhalten zeigen, wodurch die Einstellung erforderlicher elektronischer Eigenschaften in komplexen Elektrodenstrukturen möglich ist. Gemäß den jüngsten Untersuchungsergebnissen, die zuvor angegeben sind, zeigen hafniumoxidbasierte Materialien, die einen gewissen Anteil an Siliziumdioxid enthalten, ein ferroelektrisches Verhalten, das wiederum in Form eines Gatedielektrikumsmaterials von Transistoren und/oder als ein Kondensatordielektrikum ausgenutzt werden kann, wobei eine Polarisierung bzw. Polarisation des hafniumbasierten dielektrischen Materials durch Anlegen geeigneter elektrischer Felder eingestellt werden kann. Die eingestellte Polarisierung kann dann beim Betrieb des Schaltungselements, etwa des Transistors oder des Kondensators, bei einer Betriebsspannung bewahrt werden, die das kritische elektrische Feld nicht übersteigt, das für das Ändern der zuvor eingestellten Polarisierung erforderlich ist. Gemäß den hierin offenbarten Prinzipien kann das hafniumbasierte dielektrische Material mit geeigneten Materialeigenschaften, d. h. mit einer erforderlichen Dicke, Materialzusammensetzung und einem kristallinen Zustand, hergestellt werden derart, dass es das erforderliche ferroelektrische Verhalten aufweist, während andererseits gut etablierte Prozesstechniken angewendet werden können, ohne in unerwünschter Weise mit anderen Prozessen in Konflikt zu sein, die für das Einstellen der Eigenschaften der hafniumbasierten dielektrischen Materialien für aufwendige Gateelektrodenstrukturen erforderlich sind.
  • Beispielsweise können hafniumoxidbasierte dielektrische Materialien mit hoher Effizienz auf der Grundlage einer Vielzahl an gut etablierten nasschemischen Ätzrezepten oder plasmabasierten Ätztechniken geätzt werden, wenn das hafniumoxidbasierte Material in einem im Wesentlichen amorphen Zustand ist. Beim Einrichten eines im Wesentlichen amorphen Zustands kann ein hafniumoxidbasiertes dielektrisches Material, dessen Eigenschaften im Hinblick auf Schichtdicke und Materialzusammensetzung in Bezug auf das Erreichen des gewünschten ferroelektrischen Verhaltens ausgewählt sind, effizient von anderen Bauteilbereichen entfernt werden, ohne dass darunter liegende Materialien, etwa das aktive Gebiet komplexer Transistoren, unerwünscht beeinflusst werden. Auf diese Weise kann das ferroelektrische Material in lokal selektiver Weise bereitgestellt werden, wohingegen ein hafniumbasiertes dielektrisches Material in anderen Bauteilbereichen so bereitgestellt wird, dass es den Anforderungen komplexer Transistoren genügt. In einigen anschaulichen Ausführungsformen kann das Bereitstellen des ferroelektrischen Materials auf der Grundlage von Hafnium mit eingestellter Dicke und Materialzusammensetzung in einen Prozessablauf eingebunden werden, um aufwendige Gateelektrodenstrukturen von schnellen Transistoren herzustellen, wobei in einigen Fällen die Gateelektrodenstrukturen in einer frühen Fertigungsphase hergestellt werden. D. h, in diesem Falle können die endgültige Konfiguration und die endgültigen elektronischen Eigenschaften beim Strukturieren der Gateelektrodenstrukturen und vor dem Fertigstellen der grundlegenden Transistorkonfiguration eingerichtet werden.
  • In anderen anschaulichen Ausführungsformen werden die endgültigen Eigenschaften der komplexen Gateelektrodenstrukturen von schnellen Transistoren in einer sehr fortgeschrittenen Fertigungsphase bereitgestellt, d. h. nach der Fertigstellung der grundlegenden Transistorstruktur, indem ein sogenanntes Austauschgateverfahren angewendet wird. Auch in diesem Falle können ferroelektrische Schaltungselemente, etwa Transistoren und/oder Kondensatoren, ohne unerwünschte negative Beeinflussung des Austauschgateverfahrens bereitgestellt werden.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, über welchem eine Halbleiterschicht 102 ausgebildet ist. Das Substrat 101 und die Halbleiterschicht 102 bilden eine SOI-(Halbleiter- oder Silizium-auf-Isolator-Schicht)Konfiguration, wenn eine vergrabene isolierende Schicht (nicht gezeigt) unter der Halbleiterschicht 102 ausgebildet ist. In einem anderen Falle ist in einer Vollsubstratkonfiguration die Halbleiterschicht 102 in direktem Kontakt mit einem kristallinen Halbleitermaterial des Substrats 101. Ferner sollte beachtet werden, dass die Halbleiterschicht 102 darin ausgebildet eine Vielzahl an Isolationsstrukturen 102c aufweisen kann, die in geeigneter Weise diverse Bauteilgebiete entsprechend dem gesamten geometrischen Aufbau des Bauelements 100 in lateraler Weise begrenzen. Z. B. repräsentiert ein erstes Bauteilgebiet 110 einen Bereich des Bauelements 100, in welchem ein oder mehrere komplexe Transistoren gebildet werden, die geeignete Eigenschaften so besitzen, dass sie den Erfordernissen von Transistoren für aufwendige Anwendungen, etwa Transistoren von Logikschaltungen, und dergleichen, genügen. Dazu ist in dem Bauteilgebiet 110a ein aktives Gebiet 102a als ein Beispiel eines Halbleitergebiet vorgesehen, in und über welchem mindestens ein Transistor auf der Grundlage einer Metallgateelektrodenstruktur mit großem ε herzustellen ist. Es sollte jedoch beachtet werden, dass das Bauteilgebiet 110a mehrere aktive Gebiete aufweisen kann, in und über denen entsprechende p-Kanaltransistoren und/oder n-Kanaltransistoren in Übereinstimmung mit den gesamten Bauteilerfordernissen hergestellt werden, beispielsweise zum Einrichten komplexer Signalwege und dergleichen.
  • In ähnlicher Weise ist ein zweites Bauteilgebiet 110b in seiner lateralen Größe und Form durch die Isolationsstruktur 102c festgelegt, wobei der Einfachheit halber ein einzelnes aktives Gebiet 102b so dargestellt ist, dass es ein aktives Gebiet repräsentiert, in und über welchem ein ferroelektrisches Schaltungselement herzustellen ist. In einer anschaulichen Ausführungsform wird das entsprechende ferroelektrische Schaltungselement in Form eines Feldeffekttransistors bereitgestellt, wie dies nachfolgend detaillierter erläutert ist, während in anderen Fällen ein anderes ferroelektrisches Schaltungselement etwa in Form eines Kondensators in und über dem aktiven Gebiet 102b vorgesehen wird.
  • Ferner ist in der gezeigten Fertigungsphase eine dielektrische Schicht mit großem ε 162 über den aktiven Gebieten 102a, 102b ausgebildet, wobei die dielektrische Schicht 162b Hafnium in Form von Hafniumoxid mit einem gewissen Anteil an Silizium enthält, wodurch der Schicht 162b das gewünschte ferroelektrische Verhalten verliehen wird, wenn ein gewünschter kristalliner Zustand während der weiteren Bearbeitung eingerichtet wird, beispielsweise während der Ausführung von Wärmebehandlungen und dergleichen. Beispielsweise sind geeignete Materialeigenschaften eines hafniumoxidbasierten dielektrischen Materials in dem oben genannten Dokument angegeben. Z. B. wird in einigen anschaulichen Ausführungsformen die dielektrische Schicht 162b mit einer Dicke von 8 nm und mehr, beispielsweise von 10 nm oder größer bereitgestellt, wobei der Anteil an Silizium in der Schicht 162b entsprechend den Erfordernissen für das Erreichen des gewünschten ferroelektrischen Verhaltens ausgewählt ist. In einigen anschaulichen Ausführungsformen wird die hafniumoxidbasierte dielektrische Schicht 162b auf einer geeigneten Basisschicht oder Grenzflächenschicht 162b hergestellt, die aus einem geeigneten Material, etwa Siliziumdioxid, stickstoffangereichertem Siliziumdioxid, Siliziumnitrid und dergleichen hergestellt ist. Es sollte beachtet werden, dass die Eigenschaften der Basisschicht 161b so festgelegt werden können, dass dies mit den Anforderungen eines ferroelektrischen Schaltungselements verträglich ist, das in und über dem aktiven Gebiet 102b herzustellen ist. Wenn beispielsweise ein ferroelektrischer Transistor herzustellen ist, kann die Basisschicht 161b geeignete Eigenschaften so aufweisen, dass das gesamte elektronische Verhalten beispielsweise im Hinblick auf die Schwellwertspannung, die Austrittsarbeit und dergleichen in Verbindung mit der hafniumbasierten dielektrischen Schicht 162b und möglicherweise in Verbindung mit anderen Materialschichten, die über der Schicht 162b in einer späteren Fertigungsphase herzustellen sind, erreicht wird.
  • Ferner wird in einigen anschaulichen Ausführungsformen eine Hartmaskenschicht 103, die etwa in Form von Siliziumnitrid und dergleichen bereitgestellt ist, über der dielektrischen Schicht 162b hergestellt, wenn eine nachfolgende Strukturierung der Schicht auf der Grundlage eines Lackmaterials als ungeeignet erachtet wird.
  • Das Halbleiterbauelement 100, wie es in 1a gezeigt ist, kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die Isolationsstruktur 102c kann auf der Grundlage gut etablierter Lithographie-, Ätz-, Abscheide-, Ausheiz- und Einebnungstechniken hergestellt werden, um ein flaches Grabenisolationsgebiet vorzusehen, so dass die laterale Größe und die Form der Bauteilgebiete 110a, 110b festgelegt wird. Ferner können durch eine feinere Skalierung der Isolationsstruktur 102c auch die laterale Größe und die Lage der jeweiligen aktiven Gebiete 102a, 102b festgelegt werden, wobei zu beachten ist, dass die Bauteilgebiete 110a, 110b und somit die aktiven Gebiete 102a 102b nicht notwendiger Weise benachbarte Gebiete sind, wie in 1a gezeigt ist, sondern dass diese durch dazwischen liegende andere aktive Gebiete oder Isolationsgebiete (nicht gezeigt) getrennt sein können. Vor oder nach der Herstellung der Isolationsstruktur 102c können die gesamten elektronischen Bedingungen in den aktiven Gebieten 102a, 102b eingerichtet werden, beispielsweise durch Implantieren entsprechender Dotierstoffsorten unter Anwendung gut etablierter Maskierungsschemata und Implantationsrezepten. Als nächstes wird die Basisschicht 161b, falls diese erforderlich ist, hergestellt, beispielsweise durch Oxidation, Nitrierung und dergleichen, oder durch Abscheidetechniken, wobei dies von den gewünschten Materialeigenschaften und der Materialzusammensetzung abhängt. Auf diese Weise können die Dicke der Basisschicht 161b und deren Materialzusammensetzung auf der Grundlage gut etablierter Prozesstechniken eingestellt werden, so dass die endgültig gewünschten Gesamteigenschaften für eine Elektrodenstruktur erhalten werden, die über dem aktiven Gebiet 102b herzustellen ist. Daraufhin wird die hafniumbasierte dielektrische Schicht 162b durch eine geeignete Abscheidetechnik hergestellt, etwa durch Atomlagenabscheidung auf der Grundlage gut etablierter Vorstufenmaterialien. Es sollte beachtet werden, dass die Abscheidung von hafniumbasierten Materialien ein gut etablierter Prozessschritt ist, wenn etwa aufwendige Metallgateelektrodenstrukturen mit großem ε hergestellt werden. Ferner kann eine gewünschte Menge an Silizium während des Abscheideprozesses eingebaut werden, wie dies beispielsweise zuvor angegeben ist, um damit die dielektrische Schicht 162b im Hinblick auf das Erhalten ferroelektrischer Eigenschaften herzustellen, wenn ein gewünschter kristalliner Zustand von dem Material der Schicht 162b eingenommen wird, beispielsweise wenn es Hochtemperaturbehandlungen unterworfen wird, wie sie typischerweise während der weiteren Bearbeitung erforderlich sind. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen die Prozessbedingungen während des Abscheidens der Schicht 162b so festgelegt werden können, dass ein im Wesentlichen amorpher Zustand des Materials 162b erhalten wird, so dass die Möglichkeit geschaffen wird, das Material der Schicht 162b auf der Grundlage gut etablierter nasschemischer Ätzrezepte und/oder plasmaunterstützter Ätzprozesse effizient zu ätzen.
  • Daraufhin wird die Hartmaskenschicht 103, falls diese erforderlich ist, abgeschieden, wobei dies unter Anwendung gut etablierter Abscheiderezepte erfolgen kann. Auch in diesem Falle wird die Dicke des Materials 103 so festgelegt, dass der gewünschte Ätzwiderstand erreicht wird, um damit die Schicht 162b über dem aktiven Gebiet 102b zu schützen.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der die Maske 104, etwa in Form einer Lackmaske, während eines Ätzprozesses 105 verwendet wird, um zumindest die Schicht 162b von oberhalb des Bauteilbereichs 110a und somit von dem aktiven Gebiet 102a abzutragen. Dazu wird in einigen anschaulichen Ausführungsformen die Maske 104 verwendet, um das Hartmaskenmaterial 103 zu strukturieren, das dann wiederum als eine weitere Ätzmaske während des Prozesses 105 dient, so dass das Material 162 abgetragen werden kann. In anderen Fällen, wie dies zuvor erläutert ist, bietet die Lackmaske 104 einen ausreichenden Schutz für die Schicht 162b. Der Ätzprozess 105 zum Entfernen des Materials 162b kann einen Ätzschritt umfassen, der auf der Grundlage einer nasschemischen Ätzchemie ausgeführt wird, etwa auf der Grundlage von heißer Phosphorsäure, von Flusssäure, die in Ethylenglykol verdünnt ist (HfEG), oder auf der Grundlage einer Mischung aus Flusssäure und Salzsäure (Hf/HCl). In anderen Fällen werden gut etablierte plasmaunterstützte Ätzrezepte angewendet, wobei derartige Rezepte typischerweise auch verwendet werden, wenn Metallgateelektrodenstrukturen mit großem ε strukturiert werden. In einigen Ausführungsformen, wie dies in 1b gezeigt ist, umfasst der Ätzprozess 105 einen zusätzlichen Ätzschritt, um die Basisschicht 161b von dem aktiven Gebiet 102a zu entfernen, was ebenfalls unter Anwendung gut etablierter nasschemischer Ätzrezepte bewerkstelligt werden kann, beispielsweise um Siliziumdioxid, Siliziumnitrid und dergleichen abzutragen. Es sollte beachtet werden, dass die Basisschicht 161b als ein effizientes Ätzstoppmaterial beim Entfernen des freiliegenden Bereichs der dielektrischen Schicht 162b verwendet werden kann, wenn ein entsprechendes Ätzrezept verwendet wird, das eine ausgeprägte Ätzselektivität in Bezug auf die Basisschicht 161b besitzt. In anderen anschaulichen Ausführungsformen (nicht gezeigt) wird die Basisschicht 161b nach dem Ätzprozess 105 abgetragen, wenn beispielsweise die Maske 105 und/oder die Hartmaske 103 entfernt werden, wobei dies auch auf der Grundlage gut etablierter Ätzrezepte erfolgen kann. Beispielsweise kann Lackmaterial effizient unter Anwendung nasschemischer Abtragungsprozesse oder Plasmaveraschungsprozesse entfernt werden, während im Falle eines Hartmaskenmaterials andere nasschemische oder plasmaunterstützte Ätzrezepte anwendbar sind. Folglich kann der freiliegende Bereich der dielektrischen Schicht 162b von dem aktiven Gebiet 102a abgetragen werden, ohne die Oberfläche des Halbleitermaterials unnötig zu beeinflussen, das somit für die Herstellung eines geeigneten dielektrischen Materials für eine komplexe Gateelektrodenstruktur verfügbar ist.
  • Es sollte beachtet werden, dass zumindest während des Ätzschrittes des Prozesses 105, in welchem ein freiliegender Bereich des dielektrischen Materials 162b abgetragen wird, ein amorpher Zustand zumindest in den freiliegenden Bereich des Materials 162b eingerichtet ist, um damit die Wirksamkeit der angewendeten Ätzchemie zu verbessern. Wenn in einigen anschaulichen Ausführungsformen es als geeignet erachtet wird, das Material 162b bereitzustellen oder zu behandeln derart, dass es in einem im Wesentlichen kristallinen Zustand zur Erreichung der ferroelektrischen Eigenschaften vorliegt, kann die kristalline Struktur ausreichend geschädigt und somit amorphisiert werden, indem ein Implantationsprozess 131 angewendet wird, während welchem eine geeignete Implantationssorte, etwa Germanium und dergleichen, mit ausreichender Energie und Dosis verwendet wird, um den freiliegenden Bereich der Schicht 162b für den nachfolgenden Abtragungsprozess vorzubereiten. Zu beachten ist, dass geeignete Prozessparameter für den Prozess 131 effizient auf der Grundlage von Simulation und Experimenten bei gegebenen Materialeigenschaften der Schicht 162b ermittelt werden können, um ein unerwünschtes Eindringen der Implantationssorte in das aktive Gebiet 102a zu unterdrücken.
  • 1c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der ein dielektrisches Material 162a mit großem ε über dem aktiven Gebiet 102a und dem aktiven Gebiet 102b hergestellt ist, wobei das Material der Schicht 162a ein hafniumoxidbasiertes Material mit Eigenschaften aufweisen kann, so dass es mit den Erfordernissen einer komplexen Gateelektrodenstruktur verträglich ist, die über dem aktiven Gebiet 102a herzustellen ist. Beispielsweise wird die Schicht 162a als ein Hafniumoxidmaterial mit einer geeigneten Dicke von beispielsweise 1 nm bis 5 nm abhängig von den Erfordernissen des noch herzustellenden Transistors gebildet. In der in 1c gezeigten Ausführungsform kann die dielektrische Schicht 162a in Verbindung mit einer geeigneten Basisschicht 161a, etwa einer Siliziumdioxidschicht, einem stickstoffangereicherten Siliziumdioxidmaterial, und dergleichen hergestellt werden, um damit gewünschte Grenzflächeneigenschaften zu schaffen. Somit werden die Schichten 161a und 162a mit geeigneten Eigenschaften so bereitgestellt, dass diese den Erfordernissen komplexer und somit schneller Transistoren entsprechen, ohne im Wesentlichen durch die Anwesenheit der Schichten 161a, 162b beeinflusst zu werden, die wiederum so vorgesehen sind, dass das gewünschte ferroelektrische Verhalten erreicht wird, wie dies zuvor erläutert ist.
  • Es sollte beachtet werden, dass die dielektrische Schicht 162a zwei oder mehr unterschiedliche dielektrische Materialien mit großem ε aufweisen kann, wovon mindestens eines in Form eines hafniumbasierten Materials bereitgestellt wird. Beispielsweise wird ein moderat dünnes Hafniumdioxidmaterial in Verbindung mit einer weiteren dielektrischen Komponente mit großem ε bereitgestellt, wobei relevante elektronische Eigenschaften auf der Grundlage des moderat dünnen Hafniumdioxidmaterials eingestellt werden, beispielsweise durch Einbau einer geeigneten Austrittsarbeitsmetallsorte vor dem Abscheiden eines weiteren dielektrischen Materials mit großem ε.
  • In einigen anschaulichen Ausführungsformen wird zumindest die Schicht 162a auf dem Material 162b hergestellt und zumindest teilweise bewahrt, wenn eine geeignete Elektrodenstruktur über dem aktiven Gebiet 102b hergestellt wird. Andererseits wird die Basisschicht 161a lokal in dem aktiven Gebiet 102a, beispielsweise durch lokale Oxidation, durch lokalen Stickstoffeinbau und dergleichen, hergestellt. In anderen Fällen werden die Schichten 162a, 161a so strukturiert, dass ein Teil davon über dem aktiven Gebiet 102b abgetragen wird, wenn die Anwesenheit eines oder beider Materialien über dem aktiven Gebiet 102b als ungeeignet erachtet wird. Zu diesem Zweck kann ein geeignetes Maskierungsschema in Verbindung mit einer Ätzchemie angewendet werden, wie dies beispielsweise auch mit Bezug zur Strukturierung der Schicht 162b erläutert ist. Es sollte jedoch beachtet werden, dass typischerweise die Dicke der Schicht 162a deutlich kleiner ist im Vergleich zu der Dicke der Schicht 162b, so dass die Schicht 162a als eine zusätzliche Pufferschicht dienen kann, die nicht in unerwünschter Weise die gesamten elektrischen Eigenschaften der Schicht 162b beeinflussen. Da ferner die Materialeigenschaften und die Schichtdicke der Schicht 162a im Voraus bekannt sind, können diese Eigenschaften auch berücksichtigt werden, wenn geeignete Materialeigenschaften für die Schicht 162b eingestellt werden, so dass in Kombination das gewünschte ferroelektrische Verhalten erreicht wird. Es sollte beachtet werden, dass die Schichten 161a, 162a auf der Grundlage gut etablierter Prozesstechniken hergestellt werden können.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Stapel aus Materialschichten mit dem zuvor hergestellten dielektrischen Schichten 162a, 162b möglicherweise in Verbindung mit den entsprechenden Basisschichten 161a, 161b, und mit zumindest einem metallenthaltenden Elektrodenmaterial 163, beispielsweise in Form von Titannitrid, und dergleichen, vorgesehen. Ferner umfasst der Schichtstapel ein weiteres Elektrodenmaterial 164, etwa in Form eines Halbleitermaterials, beispielsweise als Polysilizium, Silizium/Germanium und dergleichen. Ferner sind eine oder mehrere Opferschichten 165, etwa dielektrische Deckschichten, in Form von Siliziumnitrid, Siliziumdioxid und dergleichen bereitgestellt.
  • Das mindestens eine metallenthaltende Elektrodenmaterial 163 kann in Verbindung mit einer geeigneten Fertigungsstrategie hergestellt werden, wie sie für das Einstellen der elektronischen Eigenschaften einer komplexen Gateelektrodenstruktur erforderlich ist, die über dem aktiven Gebiet 102 herzustellen ist. Beispielsweise wird das Material 163 so bereitgestellt, dass eine gewünschte Austrittsarbeit erreicht wird, was bewerkstelligt werden kann durch Abscheiden einer geeigneten Austrittsmetallsorte, die in das darunter liegende dielektrische Material 162a verteilt wird, woran sich das Entfernen und/oder das Abscheiden eines weiteren metallenthaltenden Elektrodenmaterials, etwa in Form von Titannitrid, als die Schicht 162a anschließt. Es sollte beachtet werden, dass typischerweise unterschiedliche Transistorarten in dem Bauteilgebiet 110a (siehe 1a), etwa p-Kanaltransistoren und n-Kanaltransistoren, herzustellen sind, was typischerweise den Einbau einer unterschiedlichen Art an Austrittsarbeitssorte erfordert, was wiederum bewerkstelligt werden kann durch ein entsprechendes Abscheide- und Strukturierungsschema. Wenn ein entsprechendes Strukturierungsschema als ungeeignet erachtet wird für die elektronischen Eigenschaften einer über dem aktiven Gebiet 102b herzustellenden Elektrodenstruktur, kann die Strukturierungs- und/oder Abscheidestrategie so modifiziert werden, dass eine andere Art an Elektrodenmaterial 163b zusätzlich oder alternativ zu dem Material 162a bereitgestellt wird. Beispielsweise repräsentiert das Material 163b eine Kombination aus metallenthaltenden Elektrodenmaterialien, die separat für unterschiedliche Arten von Transistoren in anderen Bauteilbereichen bereitgestellt werden. Folglich können bei Bedarf die elektronischen Eigenschaften des Schichtstapels über dem aktiven Gebiet 102b separat in Bezug auf die Eigenschaften des Schichtstapels eingestellt werden, der über dem aktiven Gebiet 102a ausgebildet ist.
  • Nach dem Vorsehen des metallenthaltenden Elektrodenmaterials 163 möglicherweise in Verbindung mit dem Material 163b werden die Materialien 164, 165 auf der Grundlage gut etablierter Abscheiderezepte aufgebracht.
  • 1e zeigt schematisch das Halbleiterbauelement 100 mit einer ersten Elektrodenstruktur 160a, die in einigen anschaulichen Ausführungsformen eine Gateelektrodenstruktur eines Transistors repräsentiert, der in und über dem aktiven Gebiet 102a herzustellen ist. In ähnlicher Weise ist eine zweite Elektrodenstruktur 160b über dem aktiven Gebiet 102b ausgebildet und stellt in einer anschaulichen Ausführungsform eine Gateelektrodenstruktur eines ferroelektrischen Transistors dar, der in und über dem aktiven Gebiet 102b herzustellen ist. In dieser Fertigungsphase ist die Elektrodenstruktur 160b ggf. noch nicht vollständig strukturiert, da die Schichten 162b, 161b weiterhin das gesamte aktive Gebiet 102b abdecken.
  • Der in 1d gezeigte Schichtstapel kann entsprechend einer geeigneten Strukturierungsstrategie strukturiert werden, beispielsweise durch Anwenden aufwendiger Lithographietechniken, um die eine oder die mehreren Opferschichten 165 (siehe 1d) zu strukturieren, die dann als eine Hartmaske zum Übertragen der gewünschten lateralen Abmessungen in die darunter liegenden Materialschichten verwendet wird. Dazu können jegliche gut etablierte Techniken angewendet werden, beispielsweise Ätzen des Elektrodenmaterials 164 unter Anwendung sehr effizienter und gut etablierter plasmaunterstützter Ätzrezepte. Ferner kann das metallenthaltende Elektrodenmaterial 163 geätzt werden, woran sich gut etablierte Ätzrezepte anschließen, um durch das Material 162a hindurchzuätzen, wobei diese Rezepte typischerweise so gestaltet sind, dass eine übermäßige Materialerosion der Schicht 163 vermieden wird. Schließlich wird ein freiliegender Bereich der Schicht 161a in einigen anschaulichen Ausführungsformen entfernt, während in anderen Fällen das Abtragen der Schicht in einer späteren Fertigungsphase bewerkstelligt wird. Während der zuvor beschriebenen Strukturierungssequenz kann die Schicht 162b, die über dem aktiven Gebiet 102b ausgebildet ist, als ein Steuerungsmaterial für das zuverlässige Steuern des Ätzprozesses dienen, ohne unnötig zu einer lateralen Materialabtragung der Schicht 163 der Gateelektrodenstruktur 160b beizutragen. Dazu wird in einigen anschaulichen Ausführungsformen die zum Strukturieren der Elektrodenstruktur 160 angewendete Prozesssequenz auf der Grundlage von Prozesskriterien angehalten, die durch die Gateelektrodenstruktur 160a vorgegeben sind. Auf Grund der geeigneten Einstellung von Prozessparametern, beispielsweise im Hinblick auf das Vermeiden eines unerwünschten Materialverlustes in der Schicht 163 der Gateelektrodenstruktur 160a kann folglich auch ein Materialverlust in der Gateelektrodenstruktur 160b verhindert werden.
  • In einigen anschaulichen Ausführungsformen wird eine Beschichtung 160, die beispielsweise aus Siliziumnitrid und dergleichen aufgebaut ist, durch eine geeignete Abscheidetechnik mit einer geeigneten Dicke beispielsweise im Bereich von 1 bis mehrere Nanometer hergestellt, um insbesondere freiliegende Seitenwandbereiche des Materials 163 in der Gateelektrodenstruktur 160b abzudecken. In anderen Fällen wird die weitere Bearbeitung fortgesetzt, ohne dass das Beschichtungsmaterial 106 aufgebracht wird.
  • 1f zeigt schematisch das Halbleiterbauelement 100 mit einer Maske 107, die über dem aktiven Gebiet 102 ausgebildet ist, wodurch freiliegende Bereiche des aktiven Gebiets 102a und der Gateelektrodenstruktur 160a zuverlässig abgedeckt werden. Zu diesem Zweck wird ein geeignetes Hartmaskenmaterial, etwa Siliziumdioxid und dergleichen, verwendet, während in anderen Fallen Polymermaterialien und dergleichen aufgebracht werden, wenn diese Materialien einen ausreichenden Ätzwiderstand eines nachfolgenden Ätzprozesses zum Abtragen eines freiliegenden Bereichs der Schicht 162b bieten. Die Strukturierung der Ätzmaske 107 kann auf der Grundlage gut etablierter Lithographietechniken erfolgen, in denen Bauteilbereiche ohne die Materialschicht 162b, etwa das Bauteilgebiet 110a (siehe 1a) in geeigneter Weise mit einem Lackmaterial abgedeckt werden, das zum Strukturieren der Maske 207 verwendet wird. In einigen anschaulichen Ausführungsformen wird eine Ätzsequenz 132 so angewendet, dass zunächst ein Teil der Beschichtung 106, falls diese vorgesehen ist, abgetragen wird, wodurch entsprechende Abstandshalter 106s an Seitenwänden der Gateelektrodenstruktur 160b entstehen, die daher die Seitenwände des Elektrodenmaterials 163 während des weiteren Prozesses 132 zuverlässig abdecken, in welchem der freiliegende Bereich des Materials 162b abgetragen wird. Es sollte beachtet werden, dass das Material 162b in einem nicht-amorphen Zustand sein kann, beispielsweise auf Grund des vorhergehenden Abscheiderezepts und/oder vorhergehender Wärmebehandlungen, die ausgeführt sind, um die Gesamteigenschaften der Elektrodenstrukturen 160a, 160b einzustellen. In diesem Falle können geeignete plasmagestützte Ätzrezepte auf der Grundlage erhöhter Temperaturen angewendet werden, um durch die Schicht 162b zu ätzen, wobei die Basisschicht 161b als ein schützendes Material dienen kann, um damit eine übermäßige Schädigung freiliegender Bereiche des aktiven Gebiets 102b zu vermeiden.
  • In anderen anschaulichen Ausführungsformen wird ein weiterer Implantationsprozess 133 vor dem eigentlichen Entfernen des Materials 163b eingesetzt, um freiliegende Materialbereiche deutlich zu schädigen, ohne allerdings in übermäßiger Weise das Material 163b in der Gateelektrodenstruktur 160b zu beeinflussen. Wie bereits zuvor erläutert ist, kann auch in diesem Falle ein im Wesentlichen amorpher Zustand in dem freiliegenden Bereich der Schicht 162b eingerichtet werden, wodurch die Abtragsrate von gut etablierten nasschemischen Ätzrezepten und plasmaunterstützten Ätzrezepten deutlich verbessert wird. Es sollte beachtet werden, dass in dieser Fertigungsphase die Amorphisierungsimplantation 123 die Gateelektrodenstruktur 160b nicht unnötig beeinflusst, da die Opferdeckschicht 165 noch vorhanden ist.
  • Daraufhin wird in einigen Fällen die Basisschicht 161b abgetragen, während in anderen Fällen die Maske 107 entfernt wird, während die Basisschicht 161 weiterhin zumindest zu einem gewissen Grade darunter liegender Halbleiterbereiche des Gebiets 102b schützt. In einigen Fällen werden die verbleibende Beschichtung 106 und die Abstandshalter 106s vor der Fortsetzung der Verarbeitung des Bauelements 100 abgetragen, während in anderen Fällen die Beschichtung 106 beibehalten oder in entsprechende Abstandshalter (nicht gezeigt) strukturiert wird, um damit eine bessere Integrität empfindlicher Materialien in der Gateelektrodenstruktur 160a zu erreichen.
  • 1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, umfasst die Gateelektrodenstruktur 160a einen schützenden Abstandshalter 107s, der wiederum einen Teil der Beschichtung 106 (siehe 1f) möglicherweise in Verbindung mit einem zusätzlichen Beschichtungsmaterial repräsentieren kann. In ähnlicher Weise umfasst die Elektrodenstruktur 160b den Abstandshalter 107s möglicherweise in Verbindung mit dem Abstandshalter 106s (siehe 1f), was auf der Grundlage eines gut etablierten Abscheide- und Strukturierungsschemas bewerkstelligt werden kann. Es sollte beachtet werden, dass die Einkapselung empfindlicher Gatematerialien in aufwendigen Transistorbauelementen eine gut etablierte Vorgehensweise ist und somit auf die Gateelektrodenstruktur 160a und die Elektrodenstruktur 160b angewendet werden kann. In einigen anschaulichen Ausführungsformen können auch zusätzliche leistungssteigernde Mechanismen in einem oder beiden aktiven Gebieten 102a, 102b eingerichtet werden. Beispielsweise kann ein verformungsinduzierendes Halbleiterlegierungsmaterial 151, etwa eine Silizium/Germanium-Legierung, in das aktive Gebiet 102a eingebaut werden, was auf der Grundlage gut etablierter Prozessstrategien bewerkstelligt werden kann, beispielsweise durch Herstellen entsprechender Aussparungen darin, während andere Bauteilbereiche, etwa das aktive Gebiet 102b, abgedeckt sind. Daraufhin können epitaktische Aufwachstechniken angewendet werden, um das gewünschte Halbleitermaterial 151 herzustellen, während die Abscheidung dieses Materials in dem aktiven Gebiet 102b mittels eines geeigneten Maskenmaterials unterdrückt wird. Es sollte jedoch beachtet werden, dass andere leistungssteigernde Mechanismen ebenfalls anwendbar sind, wie dies für aufwendige Transistoren erforderlich ist. Des weiteren können derartige leistungssteigernde Mechanismen auch in dem Bauteil eingerichtet werden, das in und über dem aktiven Gebiet 102b herzustellen ist, wenn dies für die gesamten elektronischen Eigenschaften des betrachteten ferroelektrischen Schaltungselements als geeignet erachtet wird. Wenn beispielsweise der ferroelektrische Feldeffekttransistor vorzusehen ist, kann es vorteilhaft sein, die elektronischen Eigenschaften davon zusätzlich auf der Grundlage des entsprechenden leistungssteigernden Mechanismus einzustellen. Beispielsweise kann ein entsprechendes verformungsinduzierendes Material auch in das aktive Gebiet 102b eingebaut werden, wenn dies zum Einstellen der gesamten Transistoreigenschaften erforderlich ist.
  • Daraufhin geht die Verarbeitung weiter, indem gut etablierte Prozessstrategien zur Fertigstellung der Transistorstrukturen angewendet werden, wobei in einigen anschaulichen Ausführungsformen diese weiteren Prozesse gemeinsam die Bauelemente angewendet werden, die in und über dem aktiven Gebiet 102b und dem aktiven Gebiet 102a hergestellt sind. In anderen Fällen werden geeignete Maskierungsschemata so angewendet, dass Lackmasken und dergleichen hergestellt werden, wenn beispielsweise speziell eingestellte Prozessparameter in und über dem aktiven Gebiet 102b erforderlich sind.
  • 1h zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Transistor 150a in und über dem aktiven Gebiet 102a ausgebildet und umfasst die Gateelektrodenstruktur 160a. Somit enthält die Gateelektrodenstruktur 160a eine Gatedielektrikumsschicht 167a, die eine Kombination aus der Basisschicht 161a, falls diese vorgesehen ist, und der dielektrischen Schicht mit großem ε 162a ist, woran sich die Elektrodenmaterialien 163 und 164 anschließen. Ferner können ein Metallsilizid 168 und eine Abstandshalterstruktur 166 in der Gateelektrodenstruktur 160 vorgesehen sein. Wie zuvor erläutert ist, werden die Eigenschaften der Gateelektrodenstruktur 160a, etwa die Gatelänge, die Austrittsarbeit und dergleichen, so festgelegt, dass die Leistungseigenschaften des Transistors 150a in der erforderlichen Weise erreicht werden, beispielsweise im Hinblick auf das Schaltverhalten, den Durchlassstrom und dergleichen, wie sie typischerweise für schnelle aufwendige Transistoren für Logikschaltungen erforderlich sind. Ferner können Drain- und Sourcegebiete 152 in Verbindung mit Metallsilizidgebieten 153 in dem aktiven Gebiet 102a hergestellt werden, wobei auch spezielle Verformungsbedingungen in einem Kanalgebiet 153 bei Bedarf vorhanden sind.
  • In ähnlicher Weise umfasst ein ferroelektrisches Schaltungselement 150b, das in einer anschaulichen Ausführungsform einen ferroelektrischen Transistor repräsentiert, die Gateelektrodenstruktur 160b, wobei eine entsprechende Gatedielektrikumsschicht 167b aus den Materialien 161b, 162b, 162a, aufgebaut ist, wobei insbesondere die Schicht 162b der Gateelektrodenstruktur 160b ferroelektrische Eigenschaften verleiht. Ferner können die Materialien 163, möglicherweise in Verbindung mit einem zusätzlichen metallenthaltenden Elektrodenmaterial, wie dies zuvor erläutert ist, und 164 als effiziente Elektrodenmaterialien in Verbindung mit dem Metallsilizid 168 dienen. Die Abstandshalterstruktur 166 kann ebenfalls vorgesehen sein. Somit besitzt die Gateelektrodenstruktur 160b grundsätzlich den gleichen Aufbau wie die Gateelektrodenstruktur 160a mit der Ausnahme des ferroelektrischen Verhaltens und möglicherweise mit der Ausnahme in Bezug auf laterale Abmessungen, beispielsweise in Bezug auf eine Gatelänge und eine Gatebreite. In ähnlicher Weise umfasst das Bauelement 150b Drain- und Sourcegebiete 152 in Verbindung mit den Metallsilizidgebieten 153, wobei eine Länge und Verformungsbedingungen eines Kanalgebiets 153b sich von den entsprechenden Eigenschaften des Transistors 150a unterscheiden können.
  • Wie zuvor erläutert ist, kann die Prozessstrategie zur Fertigstellung der Transistorkonfiguration, die in 1h gezeigt ist, gemeinsam auf die Transistoren 150a, 150b angewendet werden, wobei bei Bedarf unterschiedliche Prozessparameter eingerichtet werden können, indem geeignete Maskierungsschemata angewendet werden. In der gezeigten Ausführungsform werden die diversen Komponenten in einer gemeinsamen Prozesssequenz hergestellt, so dass die Drain- und Sourcegebiete ähnliche Eigenschaften im Hinblick auf das Dotierstoffprofil besitzen, wenn die Bauelemente 150a, 150b vom gleichen Leitfähigkeitstyp sind. Auf der anderen Seite kann der Transistor 150b einen ausgeprägten Unterschied im Hinblick auf seine Durchlassstromeigenschaften in Abhängigkeit von einem Polarisierungszustand aufweisen, der in der Gateelektrodenstruktur 160b eingerichtet wird, indem ein geeignetes elektrisches Feld angelegt wird, wie dies zuvor erläutert ist. In diesem Falle besitzt der Transistor 150b zwei unterscheidbare Betriebsverhalten, die als zwei unterschiedliche Logikzustände betrachtet werden können, wobei das Anlegen eines geeigneten elektrischen Feldes und somit einer Spannung über der Gateelektrodenstruktur 160b die Einstellung des gewünschten Polarisierungszustandes und somit des Funktionsverhaltens des Transistors 150b ermöglicht. Somit kann dieser Transistor effizient als eine nicht-flüchtige Speichereinrichtung verwendet werden, die somit mit einem geringeren Flächenbedarf und ohne übermäßige Prozessmodifizierungen bereitgestellt werden kann. Somit können die besseren Eigenschaften von ferroelektrischen Transistoren, etwa kurze Lese- und Schreibzeiten, und dergleichen zusammen mit den besseren Leistungseigenschaften komplexer Transistoren, die eine Metallgateelektrodenstruktur mit großem ε enthalten, bereitgestellt werden.
  • Mit Bezug zu den 2a und 2b werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei die endgültige Konfiguration von Gateelektrodenstrukturen hergestellt wird, nachdem der grundlegende Transistoraufbau abgeschlossen ist, indem ein sogenanntes Austauschgateverfahren angewendet wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201, über welchem eine Halbleiterschicht 202 ausgebildet ist, die wiederum mehrere aktive Gebiete 202a, 202b aufweist, die in entsprechenden Bauteilgebieten 210a, 210b vorgesehen sind. Die Gebiete 210a, 210b und die aktiven Gebiete 202a, 202b können lateral durch eine Isolationsstruktur 202c begrenzt sein. Im Hinblick auf diese Komponenten gelten auch die Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind.
  • In der gezeigten Fertigungsphase umfasst ein Transistor 250a Drain- und Sourcegebiete 252 möglicherweise in Verbindung mit Metallsilizidgebieten 253, die in dem aktiven Gebiet 202a ausgebildet sind. In ähnlicher Weise enthält ein zweiter Transistor 250b Drain- und Sourcegebiete, die in dem aktiven Gebiet 202b ausgebildet sind. Ferner umfasst der Transistor 250a eine Gateelektrodenstruktur 260a, wobei entsprechende Materialien 264, 269 entfernt sind. Somit enthält in der gezeigten Fertigungsphase die Gateelektrodenstruktur 260a eine Öffnung oder einen Graben, der durch eine Seitenwandabstandshalterstruktur 266 lateral begrenzt ist, die wiederum in einer Kontaktebene 220 eingebettet ist, die aus geeigneten dielektrischen Materialien, etwa einer Schicht 221, etwa in Form von Siliziumnitrid, und einer Schicht 222, etwa in Form von Siliziumdioxid und dergleichen, aufgebaut ist.
  • Andererseits umfasst der Transistor 250b eine Gateelektrodenstruktur 260b, in der ein entsprechender Graben oder eine Öffnung lateral durch die Abstandshalterstruktur 266 begrenzt ist, während die Unterseite der Öffnung durch ein dielektrisches Material mit großem ε 262b gebildet ist, die ein ferroelektrisches hafniumbasiertes Material darstellt, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Ferner ist eine dielektrische Basisschicht 261b unter der dielektrischen Schicht mit großem ε 262b ausgebildet.
  • Das in 2a gezeigte Bauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die aktiven Gebiete 202a, 202b und die Isolationsstruktur 202c können in Übereinstimmung mit Prozessstrategien hergestellt werden, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert sind. Daraufhin werden die Schichten 261b, 262b gemäß geeigneten Prozessstrategien hergestellt, und die Strukturierung dieser Schichten wird bewerkstelligt, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist. Es sollte beachtet werden, dass die Basisschicht 269 in einem separaten Prozessschritt nach der Strukturierung der Schicht 262b hergestellt werden kann, während in anderen Fällen das Material 269 zusätzlich ein Teil der Basisschicht 261b ist, das in dem aktiven Gebiet 202a bewahrt wird. Daraufhin geht die Bearbeitung weiter, indem die Gateelektrodenstrukturen 260a, 260b strukturiert werden, wie dies auch zuvor erläutert ist, und indem die grundlegende Transistorkonfiguration durch Herstellen der Drain- und Sourcegebiete 252 fertiggestellt wird. Bei Bedarf wird das Metallsilizid 253 hergestellt, während in anderen Fällen die dielektrischen Materialien der Kontaktebene 220 direkt auf freiliegenden Bereichen der aktiven Gebiete aufgebracht werden. Nach einem geeigneten Einebnen der resultierenden Struktur wird das Elektrodenmaterial oder Platzhaltermaterial 264 auf der Grundlage gut etablierter Ätzrezepte entfernt, wobei die Materialien 269 und 262b als effiziente Ätzstoppschichten dienen. Danach wird die Schicht 269 entfernt, um einen Bereich des aktiven Gebiets 202a freizulegen, so dass darauf bei Bedarf ein geeignetes dielektrisches Basismaterial, etwa Siliziumdioxid, Siliziumnitrid, eine Kombination davon, und dergleichen, hergestellt werden kann. Es sollte beachtet werden, dass bei Bedarf das Material 262b während eines entsprechenden Prozesses maskiert werden kann, wenn eine Wechselwirkung mit einer entsprechenden Prozessumgebung als ungeeignet erachtet wird. In anderen Fällen wird das Material 264 der Gateelektrodenstruktur 260b separat abgetragen, um damit ein Freilegen des Materials 262b zu vermeiden, wenn die Öffnung in der Gateelektrodenstruktur 260 erzeugt wird.
  • 2b zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird eine Basisschicht 261a bei Bedarf in der Gateelektrodenstruktur 260a hergestellt und es wird eine dielektrische Schicht mit großem ε 262a an Seitenwänden 260f und auf oder über dem aktiven Gebiet 202a mit geeigneten Materialeigenschaften und einer Dicke so hergestellt, dass diese mit den Anforderungen des Transistors 250a im Einklang sind. Die Schicht 262a enthält Hafnium, möglicherweise in Verbindung mit anderen dielektrischen Materialien mit großem ε, wobei dies von den gesamten Bauteilerfordernissen abhängt. Ferner wird mindestens eine metallenthaltende Elektrodenschicht 263 so vorgesehen, dass eine geeignete Austrittsarbeit für die Gateelektrodenstruktur 260a eingestellt wird, woran sich mindestens ein gut leitendes Elektrodenmetall 268, etwa Aluminium, Aluminiumlegierung und dergleichen anschließt. In der gezeigten Ausführungsform werden die Materialschichten 262a, 263 und 268 in der Gateelektrodenstruktur 260b vorgesehen, wobei bei Bedarf eine zusätzliche Anpassung elektronischer Eigenschaften erreicht werden kann, indem beispielsweise die Anzahl und die Art der Materialschichten variiert wird, wenn dies als geeignet erachtet wird. Es sollte beachtet werden, dass typischerweise unterschiedliche Austrittsarbeitsmetalle, etwa die Schicht 263, in unterschiedlichen Transistortypen vorzusehen sind, wodurch entsprechende Abscheide- und Strukturierungsstrategien erforderlich sein können. Folglich kann eine entsprechende Prozesssequenz in geeigneter Weise so modifiziert werden, dass eine gewünschte Art und Anzahl an Austrittsarbeitsmetallen in der Gateelektrodenstruktur 260b vorgesehen wird, wenn die gleiche Sequenz aus Materialien in den Gateelektrodenstrukturen 260a, 260b als ungeeignet erachtet wird.
  • Danach wird überschüssiges Material durch geeignete Einebnungstechniken abgetragen, wodurch die Gateelektrodenstrukturen 260a, 260b als elektrisch isolierte Strukturen bereitgestellt werden. Auch in diesem Falle kann die Gateelektrodenstruktur 260b mit einem dielektrischen Verhalten auf Grund des Bereitstellens der Schicht 262b folglich bereitgestellt werden, ohne dass das Austauschgateverfahren zur Bereitstellung einer aufwendigen Metallgateelektrodenstruktur mit großem ε für den Transistor 250a unnötig beeinflusst wird.
  • In dem mit Bezug zu den 2a und 2b beschriebenen Ausführungsformen wird das dielektrische Material mit großem ε auf Hafniumbasis für die Gateelektrodenstruktur 260a in einer späten Fertigungsphase während des Austauschgateverfahrens bereitgestellt, während in anderen Fällen dieses Material in einer frühen Fertigungsphase vorgesehen werden kann, wie dies auch zuvor mit Bezug zu dem Bauelement 100 beschrieben ist, wobei gut leitende Elektrodenmetalle, etwa das Material 268, während des Austauschgateverfahrens aufgebracht werden. Auch in diesem Falle kann die zuvor beschriebene Prozesssequenz vorteilhaft angewendet werden, um aufwendige Gateelektrodenstrukturen zu erhalten, während zusätzlich eine ferroelektrische Schaltungskomponente bereitgestellt wird.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen ferroelektrische Schaltungselemente effizient zusammen mit komplexen Transistoren hergestellt werden können, die eine Metallgateelektrodenstruktur mit großem ε enthalten. Dazu werden das ferroelektrische Schaltungselement und die komplexe Gateelektrodenstruktur hergestellt, indem mindestens ein dielektrisches Material mit Hafnium verwendet wird, wobei eine effiziente Strukturierung der ferroelektrischen Materialschicht erreicht wird, ohne dass gut etablierte Prozessstrategien zum Einrichten einer Metallgateelektrodenstruktur mit großem ε negativ beeinflusst werden. Auf diese Weise können nicht-flüchtige Speichereinrichtungen in komplexe Schaltungsaufbauten eingebaut werden, ohne dass eine übermäßige Modifizierung des gesamten Prozessablaufs erfolgt. Ferner kann das ferroelektrische Schaltungselement als ein Transistor bereitgestellt werden, dessen Gateelektrodenstruktur zusammen mit der komplexen Gateelektrodenstruktur eines schnellen Transistors hergestellt wird, während in anderen Fällen eine Elektrodenstruktur als eine Komponente eines Kondensators gebildet wird, der als eine nicht-flüchtige Komponente in Verbindung mit einem geeigneten Transistorelement verwendbar ist. In diesem Falle können die Gateelektrodenstruktur des komplexen Transistors und die Elektrodenstruktur des Kondensators gemäß einer Prozessstrategie hergestellt werden, wie sie zuvor beschrieben ist, wobei entsprechende Modifizierungen im Hinblick auf das Bereitstellen der Kondensatorelektrode in dem aktiven Gebiet in Übereinstimmung mit gut etablierten Kondensatorstrukturen vorgenommen werden.

Claims (20)

  1. Halbleiterbauelement mit: einem ersten Schaltungselement mit einer ersten Elektrodenstruktur, die eine erste dielektrische Schicht mit großem ε enthält, wobei die erste dielektrische Schicht mit großem ε eine erste Dicke aufweist und Hafnium enthält; und einem zweiten Schaltungselement mit einer zweiten Elektrodenstruktur, die die erste dielektrische Schicht mit großem ε und eine zweite hafniumoxidbasierte dielektrische Schicht mit großem ε mit einem ferroelektrischen Verhalten enthält, die unter der ersten dielektrischen Schicht mit großem ε gebildet ist, wobei die zweite dielektrische Schicht mit großem ε eine zweite Dicke aufweist und wobei die zweite Dicke größer ist als die erste Dicke, wobei das zweite Schaltungselement ein nicht-flüchtiges Speicherbauelement bildet.
  2. Halbleiterbauelement nach Anspruch 1, wobei das erste und/oder das zweite Schaltungselement ein Feldeffekttransistor ist.
  3. Halbleiterbauelement nach Anspruch 1, wobei das zweite Schaltungselement ein Speichertransistor ist.
  4. Halbleiterbauelement nach Anspruch 3, wobei die erste Dicke 5 nm oder weniger beträgt.
  5. Halbleiterbauelement nach Anspruch 4, wobei die zweite Dicke 8 nm oder größer ist.
  6. Halbleiterbauelement nach Anspruch 1, wobei die erste und/oder die zweite Elektrodenstruktur eine Gateelektrodenstruktur ist und ein metallenthaltendes Elektrodenmaterial und ein Halbleitermaterial aufweist.
  7. Halbleiterbauelement nach Anspruch 6, wobei die erste und die zweite Elektrodenstruktur ferner ein Metallsilizid aufweisen.
  8. Halbleiterbauelement nach Anspruch 1, wobei die erste und die zweite Elektrodenstruktur eine erste Schicht eines ersten metallenthaltenden Elektrodenmaterials, das an Seitenwänden und einer Unterseite der ersten und der zweiten Elektrodenstruktur ausgebildet ist, und eine zweite Schicht eines zweiten metallenthaltenden Elektrodenmaterials aufweisen, wobei die zweite Schicht auf der ersten Schicht ausgebildet ist.
  9. Halbleiterbauelement nach Anspruch 1, wobei die zweite hafniumoxidbasierte dielektrische Schicht mit großem ε ferner Silizium aufweist.
  10. Verfahren mit: Bilden einer dielektrischen Schicht mit großem ε über einem ersten Halbleitergebiet und einem zweiten Halbleitergebiet derart, dass die Schicht in einem kristallinen Zustand ein ferroelektrisches Verhalten zeigt, wobei die dielektrische Schicht mit großem ε Hafnium und Silizium aufweist; Entfernen der dielektrischen Schicht mit großem ε von oberhalb des ersten Halbleitergebiets und Bewahren der dielektrischen Schicht mit großem ε über dem zweiten Halbleitergebiet; nach dem Entfernen der dielektrischen Schicht mit großem ε von oberhalb des ersten Halbleitergebiets: Bilden einer zweiten dielektrischen Schicht mit großem ε, wobei die zweite dielektrische Schicht mit großem ε Hafnium aufweist; und Bilden einer ersten Elektrodenstruktur eines Feldeffekttransistors über dem ersten Halbleitergebiet und einer zweiten Elektrodenstruktur eines nicht-flüchtigen Speicherbauelements über dem zweiten Halbleitergebiet, in dem die dielektrische Schicht mit großem ε als ferroeketrische Schicht dient.
  11. Verfahren nach Anspruch 10, wobei Entfernen der dielektrischen Schicht mit großem ε von oberhalb des ersten aktiven Gebiets umfasst: Einrichten eines amorphen Zustands der dielektrischen Schicht mit großem ε und Ausführen eines Ätzprozesses, während sich die dielektrische Schicht mit großem ε in dem amorphen Zustand befindet.
  12. Verfahren nach Anspruch 11, wobei Einrichten eines amorphen Zustands der dielektrischen Schicht mit großem ε umfasst: Ausführen eines Implantationsprozesses.
  13. Verfahren nach Anspruch 10, wobei die zweite dielektrische Schicht mit großem ε über zumindest einem Teil des ersten Halbleitergebiets und über zumindest einem Teil der dielektrischen Schicht mit großem ε gebildet wird.
  14. Verfahren nach Anspruch 13, wobei die dielektrische Schicht mit großem ε ferner Sauerstoff aufweist.
  15. Verfahren nach Anspruch 13, wobei die erste und die zweite Elektrodenstruktur nach der Herstellung der zweiten dielektrischen Schicht mit großem ε hergestellt werden.
  16. Verfahren nach Anspruch 15, wobei Bilden der ersten und der zweiten Elektrodenstruktur umfasst: Strukturieren eines Schichtstapels, der über dem ersten und dem zweiten Halbleitergebiet ausgebildet ist, unter Anwendung des dielektrischen Materials mit großem ε als Stoppmaterial über dem zweiten Halbleitergebiet, und Entfernen eines freiliegenden Bereichs der dielektrischen Schicht mit großem ε, während die erste Elektrodenstruktur maskiert ist.
  17. Verfahren nach Anspruch 16, wobei Bilden der ersten und der zweiten Elektrodenstruktur ferner umfasst: Bilden eines schützenden Abstandshalters an Seitenwänden der zweiten Elektrodenstruktur vor dem Entfernen des freiliegenden Bereichs der dielektrischen Schicht mit großem ε.
  18. Verfahren nach Anspruch 13, wobei die zweite dielektrische Schicht mit großem ε nach dem Bilden der ersten und der zweiten Elektrodenstruktur gebildet wird.
  19. Verfahren mit: Bilden einer ersten Gateelektrodenstruktur über einem ersten aktiven Gebiet, wobei die erste Gateelektrodenstruktur ein erstes Hafnium aufweisendes dielektrisches Material mit einer ersten Dicke aufweist; Bilden einer zweiten Gateelektrodenstruktur über einem zweiten aktiven Gebiet, wobei die zweite Gateelektrodenstruktur das erste Hafnium aufweisende dielektrische Material und ein zweites hafniumoxidbasiertes dielektrisches Material mit einem ferroelektrischen Verhalten, das unter dem ersten Hafnium aufweisenden dielektrischen Material gebildet ist, aufweist, wobei das zweite hafniumoxidbasierte dielektrische Material eine zweite Dicke besitzt, die größer ist als die erste Dicke; und Bilden von Drain- und Sourcegebieten eines Transistors in dem ersten aktiven Gebiet und Bilden von Drain- und Sourcegebieten eines nicht-flüchtigen Speicherbauelements in dem zweiten aktiven Gebiet.
  20. Verfahren nach Anspruch 19, das ferner umfasst: Bilden des zweiten hafniumoxidbasierten dielektrischen Materials über dem ersten und dem zweiten aktiven Gebiet und Entfernen des zweiten hafniumoxidbasierten dielektrischen Materials selektiv von oberhalb des ersten aktiven Gebiets.
DE102012205977.6A 2012-04-12 2012-04-12 Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren Active DE102012205977B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102012205977.6A DE102012205977B4 (de) 2012-04-12 2012-04-12 Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren
SG2013009543A SG194280A1 (en) 2012-04-12 2013-02-06 A semiconductor device comprising ferroelectric elements and fast high-k metal gate transistors
SG10201507682YA SG10201507682YA (en) 2012-04-12 2013-02-06 A semiconductor device comprising ferroelectric elements and fast high-k metal gate transistors
TW102105958A TWI532177B (zh) 2012-04-12 2013-02-21 形成半導體設備之方法
US13/793,645 US9349842B2 (en) 2012-04-12 2013-03-11 Methods of forming semiconductor devices comprising ferroelectric elements and fast high-K metal gate transistors
KR20130039993A KR101486504B1 (ko) 2012-04-12 2013-04-11 강유전성 소자들 및 고속 하이-k 금속 게이트 트랜지스터들을 포함하는 반도체 디바이스
CN201310126397.4A CN103378100B (zh) 2012-04-12 2013-04-12 包括铁电组件及快速高介电金属栅极晶体管的半导体设备
US15/076,850 US9564521B2 (en) 2012-04-12 2016-03-22 Semiconductor device comprising ferroelectric elements and fast high-K metal gate transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012205977.6A DE102012205977B4 (de) 2012-04-12 2012-04-12 Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102012205977A1 DE102012205977A1 (de) 2013-10-17
DE102012205977B4 true DE102012205977B4 (de) 2017-08-17

Family

ID=49232175

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012205977.6A Active DE102012205977B4 (de) 2012-04-12 2012-04-12 Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren

Country Status (6)

Country Link
US (2) US9349842B2 (de)
KR (1) KR101486504B1 (de)
CN (1) CN103378100B (de)
DE (1) DE102012205977B4 (de)
SG (2) SG10201507682YA (de)
TW (1) TWI532177B (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803253B2 (en) 2012-09-11 2014-08-12 Texas Instruments Incorporated Replacement metal gate process for CMOS integrated circuits
US9293556B2 (en) 2014-07-29 2016-03-22 Globalfoundries Inc. Semiconductor structure including a ferroelectric transistor and method for the formation thereof
US9337045B2 (en) 2014-08-13 2016-05-10 Globalfoundries Inc. Methods of forming a semiconductor circuit element and semiconductor circuit element
US20160064510A1 (en) * 2014-08-26 2016-03-03 Globalfoundries Inc. Device including a floating gate electrode and a layer of ferroelectric material and method for the formation thereof
US9412600B2 (en) 2014-08-28 2016-08-09 Globalfoundries Inc. Method of forming a semiconductor structure including a ferroelectric material and semiconductor structure including a ferroelectric transistor
DE102014217874B3 (de) * 2014-09-08 2015-11-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Halbleiterstruktur, bei dem eine Gatestruktur mit einem Gatedielektrikumsmaterial für einen ferroelektrischen Transistor gebildet wird
US20160071947A1 (en) 2014-09-10 2016-03-10 Globalfoundries Inc. Method including a replacement of a dummy gate structure with a gate structure including a ferroelectric material
DE102014221371B4 (de) 2014-10-21 2018-04-19 Globalfoundries Inc. Verfahren zum Bilden eines Halbleiterschaltungselements und Halbleiterschaltungselement
US9576801B2 (en) 2014-12-01 2017-02-21 Qualcomm Incorporated High dielectric constant/metal gate (HK/MG) compatible floating gate (FG)/ferroelectric dipole non-volatile memory
US9620612B2 (en) * 2015-02-19 2017-04-11 Qualcomm Incorporated Intergrated circuit devices including an interfacial dipole layer
TWI555066B (zh) * 2015-05-14 2016-10-21 力晶科技股份有限公司 半導體元件的製作方法
CN106684042B (zh) * 2015-11-05 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
DE102017200678B4 (de) 2016-01-19 2019-06-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
CN109104880B (zh) 2016-04-01 2022-10-11 英特尔公司 用于增强的开状态和关状态性能的带有阈值电压切换的基于铁电的场效应晶体管
KR102338487B1 (ko) * 2016-05-10 2021-12-10 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
US20170338350A1 (en) * 2016-05-17 2017-11-23 Globalfoundries Inc. Semiconductor device and method
TWI690080B (zh) * 2016-06-08 2020-04-01 聯華電子股份有限公司 半導體元件
US9793397B1 (en) 2016-09-23 2017-10-17 International Business Machines Corporation Ferroelectric gate dielectric with scaled interfacial layer for steep sub-threshold slope field-effect transistor
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10249756B2 (en) * 2016-11-29 2019-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory and logic circuit having FETs with ferroelectric layer and manufacturing methods thereof
US11004868B2 (en) * 2017-03-22 2021-05-11 Intel Corporation Memory field-effect transistors and methods of manufacturing the same
KR102342550B1 (ko) 2017-06-09 2021-12-23 삼성전자주식회사 반도체 장치
TWI726128B (zh) * 2017-07-17 2021-05-01 聯華電子股份有限公司 半導體元件及其製作方法
JP7016177B2 (ja) * 2017-09-29 2022-02-04 国立研究開発法人産業技術総合研究所 半導体装置
US10276697B1 (en) * 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
KR102490895B1 (ko) 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US11063065B2 (en) 2018-07-06 2021-07-13 Samsung Electronics Co., Ltd. Semiconductor device having a negative capacitance using ferroelectrical material
US10950709B2 (en) 2018-07-06 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor device
US10879238B2 (en) * 2018-07-31 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance finFET and method of fabricating thereof
DE102018212736B4 (de) * 2018-07-31 2022-05-12 Christian-Albrechts-Universität Zu Kiel Ferroelektrische Halbleitervorrichtung mit einer einen Mischkristall aufweisenden ferroelektrischen Speicherschicht und Verfahren zu deren Herstellung
US11469323B2 (en) 2018-09-25 2022-10-11 Intel Corporation Ferroelectric gate stack for band-to-band tunneling reduction
KR20200072985A (ko) * 2018-12-13 2020-06-23 삼성전자주식회사 복수 개의 트랜지스터를 포함하는 집적 회로 및 이를 제조하는 방법
CN109980014B (zh) * 2019-03-26 2023-04-18 湘潭大学 一种后栅极铁电栅场效应晶体管及其制备方法
CN110010691B (zh) * 2019-04-11 2022-07-12 中国科学院微电子研究所 负电容场效应晶体管及其制备方法
TWI696273B (zh) 2019-05-15 2020-06-11 力晶積成電子製造股份有限公司 具有輔助閘的快閃記憶體暨其製作方法
KR20210014017A (ko) 2019-07-29 2021-02-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US11227933B2 (en) * 2020-03-31 2022-01-18 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric field effect transistor using charge trapping band misalignment and methods of forming the same
US20210384202A1 (en) * 2020-06-04 2021-12-09 Nanya Technology Corporation Semiconductor structure and method of forming the same
US12051749B2 (en) * 2020-06-23 2024-07-30 Taiwan Semiconductor Manufacturing Company Limited Interfacial dual passivation layer for a ferroelectric device and methods of forming the same
JP7491815B2 (ja) * 2020-11-12 2024-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11581334B2 (en) * 2021-02-05 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cocktail layer over gate dielectric layer of FET FeRAM

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003002650A (ja) * 2000-12-27 2003-01-08 Mitsubishi Materials Corp Sbt強誘電体薄膜、その形成用組成物及び形成方法
US20060107871A1 (en) * 1999-10-07 2006-05-25 Baum Thomas H Source reagent compositions for CVD formation of high dielectric constant and ferroelectric metal oxide thin films and method of using same
US20060177997A1 (en) * 2003-08-11 2006-08-10 Chun-Chieh Lin Methods of forming semiconductor devices with high-k gate dielectric
US20070228432A1 (en) * 2006-01-03 2007-10-04 Fujitsu Limited Semiconductor element, semiconductor storage device using the same, data writing method thereof, data reading method thereof, and manufacturing method of those
US20090261395A1 (en) * 2008-04-21 2009-10-22 Qimonda Ag Integrated Circuit Including a Ferroelectric Memory Cell and Method of Manufacturing the Same
US20120049288A1 (en) * 2010-08-25 2012-03-01 Renesas Electronics Corporation Semiconductor integrated circuit device and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520633B1 (ko) 2001-06-21 2005-10-11 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
JP3773448B2 (ja) 2001-06-21 2006-05-10 松下電器産業株式会社 半導体装置
US6563183B1 (en) 2001-12-31 2003-05-13 Advanced Micro Devices, Inc. Gate array with multiple dielectric properties and method for forming same
US6531325B1 (en) * 2002-06-04 2003-03-11 Sharp Laboratories Of America, Inc. Memory transistor and method of fabricating same
TW569321B (en) 2002-11-05 2004-01-01 Taiwan Semiconductor Mfg Dual gate dielectric and the manufacturing method thereof
US6979623B2 (en) * 2003-12-17 2005-12-27 Texas Instruments Incorporated Method for fabricating split gate transistor device having high-k dielectrics
US7432567B2 (en) 2005-12-28 2008-10-07 International Business Machines Corporation Metal gate CMOS with at least a single gate metal and dual gate dielectrics
KR100801706B1 (ko) * 2006-10-25 2008-02-11 삼성전자주식회사 다중 게이트 유전막들을 갖는 반도체소자의 제조방법 및그에 의해 제조된 반도체소자
US7635634B2 (en) * 2007-04-16 2009-12-22 Infineon Technologies Ag Dielectric apparatus and associated methods
US20080272437A1 (en) 2007-05-01 2008-11-06 Doris Bruce B Threshold Adjustment for High-K Gate Dielectric CMOS
DE102007041207B4 (de) 2007-08-31 2015-05-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
EP2083441A1 (de) 2008-01-23 2009-07-29 Interuniversitair Microelektronica Centrum vzw Halbleiterbauelement und Herstellungsverfahren dafür
US8525263B2 (en) * 2009-01-19 2013-09-03 International Business Machines Corporation Programmable high-k/metal gate memory device
DE102009021486B4 (de) 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Feldeffekttransistor-Herstellung
DE102009039418B4 (de) * 2009-08-31 2013-08-22 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
KR101634748B1 (ko) * 2009-12-08 2016-07-11 삼성전자주식회사 트랜지스터의 제조방법 및 그를 이용한 집적 회로의 형성방법
TWI497716B (zh) 2010-04-13 2015-08-21 United Microelectronics Corp 具有金屬閘極之半導體元件及其製作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060107871A1 (en) * 1999-10-07 2006-05-25 Baum Thomas H Source reagent compositions for CVD formation of high dielectric constant and ferroelectric metal oxide thin films and method of using same
JP2003002650A (ja) * 2000-12-27 2003-01-08 Mitsubishi Materials Corp Sbt強誘電体薄膜、その形成用組成物及び形成方法
US20060177997A1 (en) * 2003-08-11 2006-08-10 Chun-Chieh Lin Methods of forming semiconductor devices with high-k gate dielectric
US20070228432A1 (en) * 2006-01-03 2007-10-04 Fujitsu Limited Semiconductor element, semiconductor storage device using the same, data writing method thereof, data reading method thereof, and manufacturing method of those
US20090261395A1 (en) * 2008-04-21 2009-10-22 Qimonda Ag Integrated Circuit Including a Ferroelectric Memory Cell and Method of Manufacturing the Same
US20120049288A1 (en) * 2010-08-25 2012-03-01 Renesas Electronics Corporation Semiconductor integrated circuit device and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BÖSCKE, T.S., et al.: Ferroelectricity in Hafnium Oxide: CMOS compatible Ferroelectric Field Effect Transistors. In: IEDM, 2011, S. 547 - 550 (24.5.1-24.5.4). - ISSN 978-1-4577-0505-2 *

Also Published As

Publication number Publication date
KR20130116030A (ko) 2013-10-22
US20160204219A1 (en) 2016-07-14
US9564521B2 (en) 2017-02-07
CN103378100A (zh) 2013-10-30
KR101486504B1 (ko) 2015-01-23
TWI532177B (zh) 2016-05-01
US20130270619A1 (en) 2013-10-17
SG194280A1 (en) 2013-11-29
US9349842B2 (en) 2016-05-24
DE102012205977A1 (de) 2013-10-17
TW201344911A (zh) 2013-11-01
CN103378100B (zh) 2016-08-31
SG10201507682YA (en) 2015-10-29

Similar Documents

Publication Publication Date Title
DE102012205977B4 (de) Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren
DE102009021485B4 (de) Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
DE102014221371B4 (de) Verfahren zum Bilden eines Halbleiterschaltungselements und Halbleiterschaltungselement
DE102015210492B4 (de) Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst, und Verfahren zu ihrer Herstellung
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102009023376B4 (de) Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
DE102008045037B4 (de) Statischer RAM-Zellenaufbau und Mehrfachkontaktschema zum Anschluss von Doppelkanaltransistoren
DE102009046245B4 (de) Herstellung von Metallgateelektrodenstrukturen mit einer separaten Abtragung von Platzhaltermaterialien in Transistoren unterschiedlicher Leitfähigkeitsart
DE102010038742B4 (de) Verfahren und Halbleiterbauelement basierend auf einer Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE102008064671B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Gatestruktur und Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateobseite
DE102009031110B4 (de) Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
DE102010003555B4 (de) Aluminiumsicherungen in einem Halbleiterbauelement, das Metallgateelektrodenstrukturen aufweist
DE102011077661B4 (de) Metallgateelektrodenstrukturen und Verfahren zu deren Herstellung durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie
DE102009023298B4 (de) Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
DE102010028465B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallgate und Halbleiterwiderständen, die auf der Grundlage eines Austauschgateverfahrens hergestellt sind
DE102010003559B4 (de) Halbleiterbauelement mit Metallgatestrukturen, die durch ein Austauschgateverfahren hergestellt sind, und E-Sicherung mit einem Silizid
DE102009046250B4 (de) Verfahren zur Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102011004922B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgatestapeln mit erhöhter Integrität
DE102010003454B4 (de) Halbleiterbauelement mit Metallgateelektrodenstrukturen mit großem ε und E-Sicherungen, die in dem Halbleitermaterial hergestellt sind
DE102009015715A1 (de) Bewahren der Integrität eines Gatestapels mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstandes einer verformungsinduzierenden Halbleiterlegierung verwendet wird
DE102010040058A1 (de) Polysiliziumwiderstände, die in einem Halbleiterbauelement mit Metallgateelektrodenstrukturen mit großem ε hergestellt sind
DE102009043328B4 (de) Herstellung von Halbleiterwiderständen in einem Halbleiterbauelement mit Metallgatestrukturen durch Erhöhen der Ätzwiderstandsfähigkeit der Widerstände
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102009046248A1 (de) Halbleitersicherungen in einem Halbleiterbauelement mit Metallgates

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE