DE102009039418B4 - Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten - Google Patents

Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten Download PDF

Info

Publication number
DE102009039418B4
DE102009039418B4 DE102009039418A DE102009039418A DE102009039418B4 DE 102009039418 B4 DE102009039418 B4 DE 102009039418B4 DE 102009039418 A DE102009039418 A DE 102009039418A DE 102009039418 A DE102009039418 A DE 102009039418A DE 102009039418 B4 DE102009039418 B4 DE 102009039418B4
Authority
DE
Germany
Prior art keywords
dielectric
layer
metal
forming
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009039418A
Other languages
English (en)
Other versions
DE102009039418A1 (de
DE102009039418A8 (de
Inventor
Thilo Scheiper
Andy Wei
Martin Trentzsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009039418A priority Critical patent/DE102009039418B4/de
Priority to US12/848,741 priority patent/US8349695B2/en
Priority to SG2012010252A priority patent/SG178409A1/en
Priority to CN201080047199.3A priority patent/CN102576691B/zh
Priority to KR1020127005559A priority patent/KR101645632B1/ko
Priority to PCT/US2010/046572 priority patent/WO2011025804A1/en
Priority to TW099129043A priority patent/TWI523110B/zh
Publication of DE102009039418A1 publication Critical patent/DE102009039418A1/de
Publication of DE102009039418A8 publication Critical patent/DE102009039418A8/de
Application granted granted Critical
Publication of DE102009039418B4 publication Critical patent/DE102009039418B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements (200), wobei das Verfahren umfasst:
Bilden eines Materialschichtstapels über einem ersten Bauteilgebiet (202A) und einem zweiten Bauteilgebiet (202B), wobei der Materialschichtstapel eine dielektrische Basisschicht (252), ein dielektrisches Material mit großem ε (253), das auf der dielektrischen Basisschicht gebildet ist, und ein metallenthaltendes Material (254), das auf dem dielektrischen Material mit großem ε gebildet ist, aufweist;
Ausführen einer Wärmebehandlung, um eine Metallsorte von dem metallenthaltenden Material zu einer Grenzfläche (253S) zu diffundieren, die durch die dielektrische Basisschicht und das dielektrische Material mit großem ε gebildet ist;
Bilden einer dielektrischen Schicht (251B) selektiv über dem zweiten Bauteilgebiet nach dem Ausführen der Wärmebehandlung; und
Bilden einer ersten Gateelektrodenstruktur (250A) über dem ersten Bauteilgebiet und einer zweiten Gateelektrodenstruktur (250B) über dem zweiten Bauteilgebiet, wobei die erste Gateelektrodenstruktur die dielektrische Basisschicht und das dielektrische Material mit großem ε als ein erstes Gatedielektrikum aufweist und wobei die zweite Gateelektrodenstruktur die dielektrische Basisschicht, das dielektrische Material mit großem ε und die dielektrische Schicht als ein zweites Gatedielektrikum aufweist.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung sehr komplexer integrierter Schaltungen mit modernen Transistorelementen, die Gateelektrodenstrukturen mit einem Gatedielektrikum mit großem ε enthalten.
  • Beschreibung des Stands der Technik
  • Moderne integrierte Schaltungen, CPU, Speicherbauelemente, ASIC's (anwendungsspezifische integrierte Schaltungen) und dergleichen enthalten eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau. In einer großen Fülle von integrierten Schaltungen repräsentieren Feldeffekttransistoren eine wichtige Art an Schaltungselementen, die das Leistungsverhalten der integrierten Schaltungen im Wesentlichen bestimmen. Im Allgemeinen wird eine Vielzahl an Prozesstechnologien aktuell für die Herstellung von Feldeffekttransistoren eingesetzt, wobei für viele Arten komplexer Schaltungen die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, mit einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor wird die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet angeordnet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands, der wiederum eine Zunahme des Gatewiderstands auf Grund der kleineren Abmessungen hervorruft – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig wird der Hauptteil an integrierten Schaltungen auf der Grundlage von Silizium hergestellt, auf Grund dessen nahezu unbegrenzter Verfügbarkeit, den gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die während der letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die wichtige Rolle des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie etwa während der Ausheizprozesse erforderlich sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für eine Gateisolationsschicht in Feldeffekttransistoren eingesetzt, die die Gateelektrode, die häufig aus Polysilizium oder anderen Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Leistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets zunehmend verringert, um damit die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um somit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator bewerkstelligt wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer reduzierten Schwellwertspannung weisen eine exponentielle Zunahme des Leckstromes auf, wobei auch eine größere kapazitive Kopplung der Gateelektrode an das Kanalgebiet erforderlich ist. Daher muss die Dicke der Siliziumdioxidschicht entsprechend verringert werden, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erhalten. Beispielsweise erfordert eine Kanallänge von ungefähr 10 nm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl die Verwendung von Hochgeschwindigkeitstransistorelementen mit einem äußerst dünnen Gatedielektrikum auf Hochgeschwindigkeitssignalwege beschränkt ist, wohingegen Transistorelemente mit einem dickeren Gatedielektrikum für weniger kritische Schaltungsbereiche eingesetzt werden, etwa in Form von Speichertransistorelementen und dergleichen, erreicht der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, entsprechende Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr verträglich sind für viele Arten von Schaltungen, selbst wenn nur Transistoren in geschwindigkeitskritischen Kanalwegen auf der Grundlage eines extrem dünnen Gateoxids hergestellt werden.
  • Daher wurde das Ersetzen von Siliziumdioxid als ein Material für Gateisolationsschichten insbesondere für extrem dünne Siliziumdioxidgateschichten in Betracht gezogen. Mögliche alternative Materialien sind solche, die eine deutlich höhere Permittivität besitzen, so dass eine physikalisch größere Dicke einer entsprechend gebildeten Gateisolationsschicht eine kapazitive Kopplung ermöglicht, die ansonsten durch eine extrem dünne Siliziumdioxidschicht erreicht würde. Es wurde vorgeschlagen, das Siliziumdioxid durch Material mit hoher Permittivität zu ersetzen, etwa durch Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, durch Strontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZrO2) und dergleichen.
  • Es ist gut bekannt, dass die Austrittsarbeit des Gatedielektrikumsmaterials wesentlich die schließlich erhaltene Schwellwertspannung eines Feldeffekttransistors beeinflusst, was gegenwärtig bewerkstelligt wird, indem das Polysiliziummaterial geeignet dotiert wird, das in Verbindung mit einem siliziumoxidbasierten Material in konventionellen Gateelektrodenstrukturen eingesetzt wird. Beim Einführen eines Dielektrikums mit großem ε kann das Einstellen einer geeigneten Austrittsarbeit den Einbau geeigneter Metallsorten in das Gatedielektrikumsmaterials erfordern, beispielsweise in Form von Lanthan, Aluminium und dergleichen, um geeignete Austrittsarbeitswerte und damit Schwellwertspannungen für p-Kanaltransistoren und n-Kanaltransistoren zu erreichen. Das empfindliche dielektrische Material mit großem ε muss ferner während der Bearbeitung geschützt werden, wobei auch ein Kontakt mit gut etablierten Materialien, etwa Silizium und dergleichen, als unvorteilhaft erachtet wird, da das Fermi-Niveau wesentlich bei Kontakt mit einem dielektrischen Material mit großem ε beeinflusst werden kann, etwa bei Kontakt von Hafniumoxid mit Polysiliziummaterial. Folglich wird ein metallenthaltendes Deckmaterial typischerweise auf dem dielektrischen Material mit großem ε vorgesehen, wenn es in einer frühen Fertigungsphase bereitgestellt wird. Des weiteren sorgt das metallenthaltende Material für eine bessere Leitfähigkeit und kann auch eine Verarmungszone vermeiden, die in Polysilizium-Gateelektrodenstrukturen beobachtet wird. Folglich wird eine Vielzahl zusätzlicher Prozessschritte und Materialsysteme in die gut etablierten CMOS-Prozesstechniken eingeführt, um Gateelektrodenstrukturen herzustellen, die ein Dielektrikumsmaterial mit großem ε in Verbindung mit einem metallenthaltenden Elektrodenmaterial aufweisen. In anderen Vorgehensweisen werden Austauschgatelösungen angewendet, in denen Gateelektrodenstrukturen im Wesentlichen als Platzhaltermaterialsysteme vorgesehen werden, die nach dem Fertigstellen der grundlegenden Transistorstrukturen zumindest durch ein geeignetes metallenthaltendes Elektrodenmaterial ersetzt werden, möglicherweise in Verbindung mit einem dielektrischen Material mit großem ε, wodurch komplexe Prozesssequenzen erforderlich sind, um das anfängliche Gatematerial, etwa Polysilizium, zu entfernen und um geeignete Metallsorten herzustellen, wobei auch geeignete Werte für die Austrittsarbeit einzustellen sind, indem entsprechende die Austrittsarbeit einstellende Sorte eingebaut werden, wie dies zuvor erläutert ist.
  • Zusätzlich zur Verbesserung des Leistungsverhaltens von Gateelektrodenstrukturen durch den Einbau eines dielektrischen Materials mit großem ε in komplexen Halbleiterbauelementen müssen häufig Transistorelemente mit unterschiedlichen Eigenschaften, beispielsweise im Hinblick auf das Leckstromverhalten, vorgesehen werden, wodurch ein Gatedielektrikumsmaterial mit unterschiedlicher Materialzusammensetzung und/oder unterschiedlicher Dicke erforderlich ist. In einigen konventionellen Vorgehensweisen wird das dielektrische Material mit großem ε in Verbindung mit einer austrittsarbeitseinstellenden Sorte in einer frühen Fertigungsphase bereitgestellt, wobei auch eine unterschiedliche Dicke des Gatedielektrikumsmaterials in unterschiedlichen Bauteilgebieten vorgesehen wird, um damit unterschiedliche Transistorarten oder andere Schaltungselemente, etwa Polysiliziumwiderstände und dergleichen, vorzusehen. Es zeigt sich jedoch, dass die konventionelle Prozessstrategie zum Bereitstellen von Gateelektrodenstrukturen mit unterschiedlicher Zusammensetzung von Gatedielektrika zur ausgeprägten Schwellwertspannungsschwankungen beitragen kann, wie dies detaillierter mit Bezug zu den 1a bis 1g erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, das ein Substrat 101 und eine Halbleiterschicht 102 aufweist, die über dem Substrat 101 gebildet ist. Die Halbleiterschicht 102 wird typischerweise in Form eines Siliziummaterials vorgesehen, wie dies zuvor erläutert ist. Ferner sind ein erstes Halbleitergebiet oder ein aktives Gebiet 102a und ein zweites Halbleitergebiet oder ein aktives Gebiet 102b in der Halbleiterschicht 102 ausgebildet. Die aktiven Gebiete 102a, 102b sind als Halbleitergebiete zu verstehen, in und über welchem Transistorelemente auf der Grundlage von Gateelektrodenstrukturen mit einem dielektrischen Material mit großem ε herzustellen sind. In dem gezeigten Beispiel sei angenommen, dass eine Gateelektrodenstruktur mit einer reduzierten Gatedielektrikumsdicke auf dem Halbleitergebiet 102a zu bilden ist, während eine Gateelektrodenstruktur mit einem Gatedielektrikumsmaterial mit größerer Dicke auf dem Halbleitergebiet 102b zu bilden ist. In der gezeigten Fertigungsphase ist ferner ein Gatedielektrikumsmaterial 151 selektiv auf dem Gebiet 102b gebildet und ist aus Siliziumdioxid mit einer spezifizierten Dicke ausgebildet, mit einer Dicke von mehreren Nanometer, wobei dies von den Bauteilerfordernissen oder von Transistoren abhängt, die in und über dem Halbleitergebiet 102b herzustellen sind.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, wozu Prozesse zur Herstellung einer Isolationsstruktur (nicht gezeigt) gehören, um die laterale Größe und Lage der aktiven Gebiete 102a, 102b festzulegen. Es wird eine grundlegende Dotierstoffkonzentration in den Gebieten 102a, 102b entsprechend der Leitfähigkeitsart der in dem jeweiligen aktiven Gebiet herzustellenden Transistoren eingerichtet. Wie zuvor erläutert ist, wird, da eine ausgeprägte Schwellwertspannungsvariabilität zwischen Transistorelementen mit reduzierter Dicke des Gatedielektrikumsmaterials in Bezug zu Transistoren mit einer erhöhten Dicke auftreten kann, in einigen Fällen eine Gegenmaßnahme angewendet, indem in geeigneter Weise ein Wannendotierstoffprofil bzw. Potentialtopfdotierstoffprofil in dem aktiven Gebiet 102b bereitgestellt wird, um damit die gewünschte Schwellwertspannung zu erreichen. Beispielsweise wird ein gewisser Grad an Gegendotierung in dem aktiven Gebiet 102b vorgesehen, der andererseits die gesamte Ladungsträgerbeweglichkeit in einem Kanalgebiet eines entsprechenden herzustellenden Transistors verringern kann. Als nächstes wird die dielektrische Schicht 151 beispielsweise durch gut etablierte Abscheidetechniken hergestellt, um damit ein siliziumoxidbasiertes Material mit der gewünschten Dicke und Materialzusammensetzung bereitzustellen. Daraufhin wird eine Ätzmaske 103, etwa eine Lackmaske und dergleichen, auf der Basis von Lithographietechniken bereitgestellt, so dass ein Teil der Schicht 151 über dem aktiven Gebiet 102a freiliegt, während das Material 151 über dem aktiven Gebiet 102b abgedeckt ist. Daraufhin wird ein geeigneter Ätzprozess 104 ausgeführt, etwa auf der Grundlage nasschemischer Ätzrezepte, plasmaunterstützter Ätzrezepte und dergleichen, um den freiliegenden Teil der Schicht 151 selektiv zu dem darunter liegenden Siliziummaterial in dem Gebiet 102a abzutragen.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der die Ätzmaske 103 entfernt ist und das Bauelement 100 der Einwirkung einer Reinigungsumgebung 105 unterliegt, um damit Kontaminationsstoffe zu entfernen und auch um eine dünne dielektrische Basisschicht 152 auf dem Halbleitergebiet 102a wieder aufzuwachsen. Zu diesem Zweck ist eine Vielzahl an gut etablierten Prozesstechniken verfügbar, um ein Siliziumdioxidmaterial auf der Grundlage eines gut steuerbaren Aufwachsprozesses zu erhalten.
  • 1c zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer Abscheideumgebung 106 unterliegt, in der ein dielektrisches Material, etwa Hafniumoxid, über den aktiven Gebieten 102a, 102b abgeschieden wird, wodurch eine dielektrische Schicht mit großem ε 153 gebildet wird. Somit repräsentieren die Schichten 152 und 153 in Kombination ein Gatedielektrikumsmaterial eines Transistors, der in und über dem aktiven Gebiet 102a zu bilden ist, wodurch die erforderlichen Eigenschaften für Hochleistungstransistoren geschaffen werden, während die Schicht 153 in Verbindung mit den „dicken” Siliziumdioxidmaterialien 151 das dielektrische Material für Transistoren und andere Schaltungselemente repräsentiert, in denen ein verbessertes Leistungsverhalten im Hinblick auf geringere Leckströme und dergleichen erforderlich ist. Zu beachten ist, dass der Abscheideprozess 106 auf der Grundlage eines geeigneten Abscheiderezepts ausgeführt werden kann, beispielsweise durch CVD (chemische Dampfabscheidung), physikalische Dampfabscheidung und dergleichen. Beispielsweise liegt eine Dicke der dielektrischen Schicht mit großem ε 153 im Bereich von 1 bis mehrere Nanometer, wobei dies von den gesamten Erfordernissen im Hinblick auf die kapazitive Kopplung, die Leckströme und dergleichen abhängt.
  • 1d zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Titannitridmaterial 107 auf dem dielektrischen Material mit großem ε 153 gebildet, wodurch ein zuverlässiger Einfluss des empfindlichen Materials 153 während der weiteren Bearbeitung des Bauelements 100 erreicht wird. Titannitrid hat sich als ein geeignetes Material in Verbindung mit komplexen Metallgateelektrodenstrukturen mit großem ε im Hinblick auf den Einfluss empfindlicher Materialien mit großem ε erwiesen, indem es als ein Ätzstoppmaterial dient, die eine bessere Leitfähigkeit bereitstellen, beispielsweise im Vergleich zu dotierten Polysiliziummaterial und dergleichen. Typischerweise wird die Titannitridschicht 107 mittels einer geeigneten Abscheidetechnik aufgebracht mit einer Dicke von ungefähr 1 nm bis mehrere Nanometer. Ferner kann eine weitere Materialschicht, etwa eine Materialschicht 154 mit einer Dicke von mehreren Zehntel nm auf der Titannitridschicht 107 aufgebracht werden und kann aus einer geeigneten Metallsorte bestehen, um die Austrittsarbeit und somit die Schwellwertspannung von Transistorelementen einzustellen, die in den aktiven Gebieten 102a bzw. 120b zu bilden sind. Wie zuvor erläutert ist, wird die Schicht 154 mit unterschiedlichen Materialeigenschaften für Transistoren unterschiedlicher Leitfähigkeitsart, etwa p-Kanaltransistoren und n-Kanaltransistoren, vorgesehen, um eine geeignete Austrittsarbeit für jede Transistorart einzustellen. Der Einfachheit halber wird das Material 154 in den aktiven Gebieten 102a, 102b für eine Art an Transistor bereitgestellt, etwa einem n-Kanaltransistor oder einen p-Kanaltransistor und weist somit eine geeignete Sorte, etwa Lanthan für einen n-Kanaltransistor oder Aluminium für einen p-Kanaltransistor, und dergleichen auf. In anderen Bauteilgebieten, in denen das Material 154 ungeeignet ist, die gewünschte Schwellwertspannung einzustellen, werden Bereiche dieser Materialien selektiv mittels geeigneter Lithographie- und Ätztechniken entfernt und nachfolgend wird ein weiteres Material abgeschieden, möglicherweise in Verbindung mit einer zusätzlichen Titannitridschicht, falls dies erforderlich ist. Als nächstes wird das Halbleiterbauelement 100 bei Temperaturen von ungefähr 700 bis 900 Grad C ausgeheizt, um die Diffusion der Stoffsorten der Schicht 154 durch die Titannitridmaterialschicht 107 in das dielektrische Material mit großem ε 153 in Gang zu setzen, so dass schließlich die austrittsarbeitseinstellende Sorte an einer Grenzfläche 153s, die zwischen den Materialien 152 und 153 über dem Halbleitergebiet 102a und durch die Materialien 151 und 153 über dem Halbleitergebiet 102b gebildet ist, zu erzeugen. Bei Bedarf kann der Prozess 108 einen weiteren Ausheizschritt enthalten, um die Metallsorten an der Grenzfläche 153s zu stabilisieren, was den Einbau einer weiteren Sorte, etwa in Form von Stickstoff und dergleichen, beinhalten kann, wenn dies als geeignet erachtet wird. Daraufhin werden Reste der Schichte 154 entfernt und es wird auch das Titannitridmaterial 107 entfernt, um bessere Bedingungen während des nachfolgenden Bearbeitens des Bauelements 100, etwa im Hinblick auf das Strukturieren eines Gateschichtstapels, zu schaffen, da das zuvor behandelte Titannitridmaterial 107 ansonsten zu Strukturierungsunregelmäßigkeiten während des komplexen Gatestrukturierungsprozesses führen könnte.
  • 1e zeigt schematisch das Halbleiterbauelement 100 mit dem freigelegten dielektrischen Material mit großem ε 153, das nunmehr fixierte Ladungen 153a in Form der zuvor diffundierten Metallsorte aufweist, um damit eine gewünschte Austrittsarbeit für die Transistoren zu erhalten, die in und über den aktiven Gebieten 102a, 102b während der nachfolgenden Bearbeitung zu bilden sind. Wie zuvor erläutert ist, wird beim Herstellen von Transistorelementen auf der Grundlage der Schichtsysteme 152 und 153 über dem aktiven Gebiet 102a und den Schichten 151 und 153 über dem aktiven Gebiet 102b ein ausgeprägter Unterschied in der Schwellwertspannung beobachtet, wobei der Grund für diese Schwankung noch nicht verstanden ist. Ohne die vorliegende Anmeldung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass die unterschiedliche Lage der fixierten Ladungen 153a im Vergleich zu den fixierten Ladungen 153b in Bezug auf das Siliziummaterial wesentlich die resultierende Schwellwertspannung beeinflussen kann, wodurch merkliche Modifizierungen erforderlich sind, um den Unterschied in der Schwellwertspannung erneut einzustellen.
  • 1f zeigt schematisch das Halbleiterbauelement 100 mit einer weiteren Titannitridschicht 155, die auf der dielektrischen Schicht mit großem ε 153 gebildet ist, um das Material 153 einzuschließen und die austrittsarbeiteinstellende Stoffssorte, die darin enthalten ist, zu stabilisieren. Zu diesem Zweck kann eine beliebige geeignete Abscheidetechnik angewendet werden, wie dies zuvor erläutert ist. Auf der Grundlage des in 1f gezeigten Materialsystems wird die Bearbeitung fortgesetzt, indem ein Siliziummaterial möglicherweise in Verbindung mit zusätzlichen Deckmaterialien und dergleichen, aufgebracht wird, wie dies für die weitere Bearbeitung des Bauelements 100 erforderlich ist. Beispielsweise werden Hartmaskenmaterialien, etwa in Form von amorphen Kohlenstoff und dergleichen, zusätzlich zu Deckmaterialien in Form von Siliziumnitrid und dergleichen auf der Grundlage gut etablierter Prozesstechniken abgeschieden. Daraufhin wird der resultierende Materialstapel strukturiert, indem aufwendige Lithographietechniken zur Herstellung einer geeigneten Hartmaske angewendet werden, woran sich anisotrope Ätztechniken anschließen, um durch das Siliziummaterial, durch das Titannitridmaterial 155, das Material mit großem ε 153 und die dielektrischen Materialien 152 und 151 zu ätzen.
  • 1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Gateelektrodenstruktur 150a über dem aktiven Gebiet 102a gebildet und enthält die Schichten 151, 153 und 155 in Verbindung mit einem Polysiliziummaterial 156. Ferner ist eine Seitenwandabstandshalterstruktur 157 an Seitenwänden der Materialien 151, 153, 155 und 156 ausgebildet. In ähnlicher Weise ist eine Gateelektrodenstruktur 150b auf dem aktiven Gebiet 102b gebildet und weist das Polysiliziummaterial 156 und die Schichten 155 und 153 auf, wobei das Siliziumdioxidmaterial 152 für die erforderliche Dicke des kombinierten Gatedielektrikumsmaterials sorgt. Ferner sind Drain- und Sourcegebiete 161 in den aktiven Gebieten 102a, 102b gebildet. Die Drain- und Sourcegebiete 161 können auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, etwa durch Ionenimplantation und dergleichen, wobei die Abstandshalterstruktur 157 als eine Implantationsmaske während einiger der erforderlichen Implantationsschritte verwendet wird. Wie zuvor angegeben ist, besitzen die Transistoren 160a, 160b eine unterschiedliche Schwellwertspannung bei einer gegebenen Struktur der Drain- und Sourcegebiete 161 und des Kanalgebiets 162, wodurch zusätzliche Prozessschritte erforderlich sind, um die Schwellwertspannung zumindest in einem der Transistoren 160a, 160b neu einzustellen. Wie zuvor erläutert ist, kann beispielsweise eine Gegendotierung in das aktive Gebiet 102b eingeführt werden, die jedoch auch zu einer beeinträchtigten Ladungsträgerbeweglichkeit in dem Kanalgebiet 162 führt. In anderen Fällen wird zumindest für p-Kanaltransistoren ein Bandlückenabstand, der durch Vorsehen einer Silizium/Germanium-Legierung auf dem Siliziumbasismaterial erhalten wird, erneut eingestellt, beispielsweise durch Vergrößern der Dicke einer entsprechenden Kanalhalbleiterlegierung und/oder durch Erhöhen einer Germaniumkonzentration möglicherweise in Verbindung mit einer modifizierten Wannendotierung in dem aktiven Gebiet 102a, wodurch ebenfalls zusätzliche Defekte während des epitaktischen Aufwachsens eines entsprechenden Halbleitermaterials erzeugt werden.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken, in denen aufwendige Gateelektrodenstrukturen mit Gatedielektrika mit unterschiedlicher Dicke in einer frühen Fertigungsphase vorgesehen werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
  • US 2009/0039437 A1 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements. Bei diesem Verfahren wird zuerst eine Basisschicht über einem ersten und einem zweiten Halbleitergebiet gebildet, wonach ein dielektrisches Material auf der Basisschicht über beiden Gebieten gebildet wird, das eine Grenzfläche zur Basisschicht hat. Dieses dielektrische Material wird einer Nitridbehandlung unterzogen. Selektiv wird über dem zweiten Halbleitergebiet ein weiteres dielektrisches Material aufgetragen. In beiden Halbleitergebieten werden anschließend Gateelektrodenstrukturen aufgebracht.
  • Überblick über die vorliegende Erfindung
  • Die vorliegende Erfindung stellt allgemein Halbleiterbauelemente und Fertigungstechniken bereit, in denen eine austrittsarbeitseinstellende Stoffsorte in ein komplexes Gatedielektrikumsmaterial in einer frühen Fertigungsphase für Gateelektrodenstrukturen und andere Schaltungselemente eingebaut wird, wobei die austrittsarbeitseinstellende Stoffsorte über einem Halbleitermaterial im Wesentlichen in der gleichen Weise in Gateelektrodenstrukturen mit einem Gatedielektrikum mit reduzierter Dicke und Gateelektrodenstrukturen mit einem Gatedielektrikum größerer Dicke angeordnet wird. Ohne die vorliegende Erfindung auf die folgende Erläuterung einschränken zu wollen, wird dennoch angenommen, dass ein besserer Grad an Gleichmäßigkeit bei der Positionierung einer austrittsarbeitseinstellenden Stoffsorte in Gatedielektrikumsmaterialien mit unterschiedlicher Dicke mit im Wesentlichen dem gleichen Abstand von dem darunter liegenden Halbleitermaterial wesentlich zu einer gleichmäßigen Schwellwertspannung der resultierenden Transistorelemente beiträgt. Zu diesem Zweck wird eine geeignete Prozesssequenz und ein Materialsystem vorgesehen, in welchem der Einbau der Austrittsarbeitssorte auf der Grundlage im Wesentlichen der gleichen Bedingungen für jede Art von Gateelektrodenstrukturen vor dem Einbau eines zusätzlichen dielektrischen Materials erreicht wird für jene Gateelektroden, die ein Gatedielektrikumsmaterial mit größerer Dicke erfordern. Folglich können andere komplexe Mechanismen, etwa die Gegendotierung spezieller Wannengebiete, das Vergrößern der Materialdicke und/oder der Germaniumkonzentration einer zusätzlichen Silizium/Germanium-Legierung vermieden werden oder die Auswirkungen dieser Mechanismen werden deutlich verringert, was zu einer besseren Transistorgleichmäßigkeit und zu einem geringeren Grad an Komplexität der resultierenden Prozesssequenz führt.
  • Ein erfindungsgemäßes Verfahren betrifft die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Bilden eines Materialschichtstapels über einem ersten Bauteilgebiet und einem zweiten Bauteilgebiet, wobei der Materialschichtstapel eine dielektrische Basisschicht, ein dielektrisches Material mit großem ε, das auf der dielektrischen Basisschicht gebildet ist, und ein metallenthaltendes Material, das auf dem dielektrischen Material mit großem ε gebildet ist, aufweist. Das Verfahren umfasst ferner das Ausführen einer Wärmbehandlung, um eine Metallsorte von dem metallenthaltenden Material zu einer Grenzfläche zu verteilen, die durch die dielektrische Basisschicht und das dielektrische Material mit großem ε gebildet ist. Das Verfahren umfasst ferner das Bilden einer dielektrischen Schicht selektiv über dem zweiten Bauteilgebiet nach dem Ausführen der Wärmebehandlung. Zusätzlich umfasst das Verfahren das Bilden einer ersten Gateelektrodenstruktur über dem ersten Bauteilgebiet und einer zweiten Gateelektrodenstruktur über dem zweiten Bauteilgebiet, wobei die erste Gateelektrodenstruktur die dielektrische Basisschicht und das dielektrische Material mit großem ε als ein erstes Gatedielektrikum aufweist, wobei die zweite Gateelektrodenstruktur die dielektrische Basisschicht, das dielektrische Material mit großem ε und die dielektrische Schicht als ein zweites Gatedielektrikum aufweist.
  • Ein noch weiteres erfindungsgemäßes Verfahren umfasst das Bilden einer dielektrischen Basisschicht auf einem ersten Halbleitergebiet und einem zweiten Halbleitergebiet eines Halbleiterbauelements. Des weiteren umfasst das Verfahren das Bilden eines dielektrischen Materials mit großem ε auf der dielektrischen Basisschicht über dem ersten und dem zweiten Halbleitergebiet, wobei die dielektrische Basisschicht und das dielektrische Material mit großem ε eine Grenzfläche bilden. Ferner wird eine austrittsarbeitseinstellende Stoffsorte an der Grenzfläche über dem ersten und dem zweiten aktiven Gebiet ererzeugt. Das Halbleiterbauelement wird ausgeheizt, um die austrittsarbeitseinstellende Stoffsorte zu der Grenzfläche zu diffundieren. Des weiteren wird ein dielektrisches Material auf dem dielektrischen Material mit großem ε selektiv über dem zweiten Halbleitergebiet hergestellt. Schließlich umfasst das Verfahren das Bilden einer ersten Gateelektrodenstruktur auf dem ersten Halbleitergebiet und das Bilden einer zweiten Gateelektrodenstruktur auf dem zweiten Halbleitergebiet.
  • Ein erfindungsgemäßes Halbleiterbauelement umfasst eine erste Gateelektrodenstruktur, die auf einem ersten Halbleitergebiet gebildet ist und eine dielektrische Basisschicht, ein dielektrisches Material mit großem ε, das auf der dielektrischen Basisschicht gebildet ist, und ein metallenthaltendes Elektrodenmaterial, das auf dem dielektrischen Material mit großem ε gebildet ist, aufweist. Das Halbleiterbauelement umfasst ferner eine zweite Gateelektrodenstruktur, die auf einem zweiten Halbleitergebiet gebildet ist und die dielektrische Basisschicht, das dielektrisches Material mit großem ε, das auf derdielektrischen Basisschicht gebildet ist, und eine dielektrische Schicht, die auf dem dielektrischen Material mit großem ε gebildet ist, aufweist. Dabei ist in der dielektrischen Basisschicht und dem dielektrischen Material mit großem ε in beiden Gateelektrodenstrukturen eine Stoffsorte, die für das Einstellen der Austrittsarbeit der dielektrischen Basisschicht und dem dielektrischen Material mit großem ε geeignet ist, derart räumlich gleichmäßig verteilt, wie es sich durch eine Diffusion aus einer Schicht vor dem Bilden der dielektrischen Schicht ergibt, wobei die Schicht für die Diffusion auf dem dielektrischen Material mit großem ε gebildet wurde.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1g schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung komplexer Transistorelemente zeigen, die Gateelektrodenstrukturen aufweisen mit einer Gatedielektrikumsschicht mit einem dielektrischen Material mit großem ε und mit einer unterschiedlichen Dicke gemäß konventioneller Strategien;
  • 2a bis 2h schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn Transistoren mit Gateelektrodenstrukturen mit einem dielektrischen Material mit großem ε und unterschiedlich dicken Gatedielektrika gebildet werden, indem eine austrittsarbeitseinstellende Stoffsorte im Wesentlichen auf der gleichen Höhe über einem darunter liegenden Halbleitermaterial gemäß anschaulicher Ausführungsformen angeordnet wird; und
  • 3a bis 3e schematisch Querschnittsansichten eines Halbleiterbauelements zeigen, in welchem Gateelektrodenstrukturen mit einem Gatedielektrikumsmaterial mit unterschiedlicher Dicke so gebildet wird, das ein metallenthaltendes Elektrodenmaterial in einer Art an Gateelektrodenstrukturen vermieden wird, wodurch die Verwendung dieser Gateelektrodenstrukturen als Nicht-Transistorelemente, etwa als Widerstände gemäß noch weiterer anschaulicher Ausführungsformen ermöglicht wird.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen eine austrittsarbeitseinstellende Sorte in das Gatedielektrikumsmaterial von Gateelektrodenstrukturen in einer frühen Fertigungsphase eingebaut wird, d. h. vor dem eigentlichen Strukturieren der Gateelektrodenstrukturen, wobei auch ein hoher Grad an Gleichmäßigkeit im Hinblick auf die Lage der austrittsarbeitseinstellenden Stoffsorte über dem darunter liegenden Halbleitermaterial erreicht wird. Dazu wird die austrittsarbeitseinstellende Stoffsorte zur Diffusion gebracht und wird in einer Fertigungsphase stabilisiert, in der die Gateelektrodenstrukturen von Transistoren der gleichen Leitfähigkeitsart, die unterschiedlich dicke Gatedielektrikumsmaterialien erfordern, den gleichen Aufbau besitzen, wodurch Ungleichmäßigkeiten im vertikalen Abstand vermieden werden, wie dies in konventionellen Prozessstrategien der Fall ist, wie sie zuvor mit Bezug zu den 1a bis 1g beschrieben sind. Nach der Positionierung der austrittsarbeitseinstellenden Stoffsorte werden die weiteren Eigenschaften der Gatedielektrikumsmaterialien eingestellt, beispielsweise im Hinblick auf die schließlich gewünschte Dicke, wodurch eine Auswirkung auf die schließlich erreichte Schwellwertspannung dieser Transistorelemente reduziert wird. In einigen anschaulichen Ausführungsformen wird die Prozesssequenz derart angewendet, dass „Gateelektrodenstrukturen” mit einem dicken Gatedielektrikumsmaterial als Nicht-Transistorelemente, etwa Widerstände in Form von Polysiliziumwiderständen, und dergleichen verwendet werden, da ein metallenthaltendes Elektrodenmaterial in diesen Schaltungselementen nicht vorgesehen wird, wodurch der Gesamtwiderstand des eigentlichen Elektrodenmaterials, etwa eines Polysiliziummaterials und dergleichen, nicht in unerwünschter Weise verringert wird. Andererseits liefern die Gateelektrodenstrukturen mit dem „dünnen” Gatedielektrikumsmaterial das gewünschte leistungsverbesserte Verhalten, da das dielektrische Material mit großem ε in Verbindung mit einem metallenthaltenden Elektrodenmaterial vorgesehen wird, wobei dennoch die unterschiedlichen Gateelektrodenstrukturen für ein sehr gleichförmiges Schwellwertspannungsverhalten der jeweiligen Transistorelemente sorgen.
  • Mit Bezug zu den 2a bis 3e werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei der Bedarf auf die 1a bis 1f verwiesen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und einer Halbleiterschicht 202, etwa einer siliziumbasierten Schicht und dergleichen, wobei bei Bedarf eine vergrabene isolierende Schicht zwischen dem Substrat 201 und der Halbleiterschicht 202 zumindest in einigen Bauteilgebieten, etwa Gebieten 200a, 200b, gebildet sein kann. D. h., das Bauelement 200 umfasst Bauteilgebiete mit einer Vollsubstratkonfiguration und einer SOI-Konfiguration oder es werden beide Konfigurationen in entsprechend unterschiedlichen Bauteilgebieten angewendet. Entsprechende Halbleitergebiete oder aktive Gebiete 202a, 202b werden in den Bauteilgebieten 200a, 200b vorgesehen, die lateral durch geeignete Isolationsstrukturen abgegrenzt sind, wie dies nachfolgend detaillierter beschrieben ist. In der gezeigten Fertigungsphase ist ferner eine dielektrische Basisschicht 252, etwa in Form eines siliziumoxidbasierten Materials oder in Form eines anderen geeigneten dielektrischen Materials, etwa als Siliziumnitrid und dergleichen, auf den aktiven Gebieten 202a, 202b gebildet, woran sich ein dielektrisches Material mit großem ε 253 anschließt. Im Hinblick auf eine Dicke der Materialzusammensetzung des dielektrischen Materials mit großem ε 253 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. Die dielektrische Basisschicht 252 kann durch Oxidation und/oder Abscheidung möglicherweise in Verbindung mit anderen Oberflächenbehandlungen und dergleichen hergestellt werden, wobei dies von der gewünschten Materialzusammensetzung abhängt. In ähnlicher Weise wird das dielektrische Material mit großem ε 253, das in einer anschaulichen Ausführungsform in Form von Hafniumoxid vorgesehen ist, auf der Grundlage einer beliebigen geeigneten Abscheidetechnik aufgebracht.
  • 2b zeigt schematisch das Halbleiterbauelement 200 mit einer metallenthaltenden Deckschicht 207, die auf dem dielektrischen Material mit großem ε 253 gebildet ist, woran sich ein weiteres metallenthaltendes Material 254 anschließt, wobei in anderen anschaulichen Ausführungsformen die Materialien 207, 254 in Form einer einzelnen Materialschicht vorgesehen werden, wenn dies als geeignet erachtet wird. Beispielsweise wird die Schicht 207 in Form eines Titannitridmaterials mit einer Dicke von mehreren Zehntel nm bis mehrere Nanometern oder sogar dicker bereitgestellt, während die Materialschicht 254 mit einer Dicke von mehreren Zehntel nm bis mehrere Nanometer bereitgestellt wird, wobei dies von der gewünschten Konzentration einer austrittsarbeitseinstellenden Stoffsorte abhängt, die in dem Gatedielektrikumsmaterial, das aus dem Material 252 und 253 aufgebaut ist, zu erzeugen ist. Es sollte beachtet werden, dass 2b den Materialschichtstapel so zeigt, wie er für das Einstellen der Austrittsarbeit einer speziellen Transistorsorte erforderlich ist, etwa für einen p-Kanaltransistor oder einen n-Kanaltransistor, während in anderen Fällen zusätzliche Materialschichten vorgesehen werden können, etwa in Form eines weiteren Titannitridmaterials in Verbindung mit einer zusätzlichen austrittsarbeitseinstellenden Stoffsorte für ein Materialsystem, wie es in 2b gezeigt ist, um damit die gewünschte Austrittsarbeitseinstellung in anderen Bauteilbereichen zu bewerkstelligten, in denen das Materialsystem aus 2b nicht entfernt wurde. In diesem Falle wird ein Materialsystem, wie es in 2b gezeigt ist, in Bauteilbereichen vorgesehen, die eine geeignet angepasste Materialschicht 254 aufweisen. Der Einfachheit halber sind derartige Konfigurationen zur Herstellung von Materialsystemen für die Einstellung der Austrittsarbeit der Transistoren unterschiedlicher Leitfähigkeitsart in 2b nicht gezeigt. Folglich enthält die Schicht 207 oder die Schicht 254 eine geeignete Stoffsorte, etwa Lanthan für n-Kanaltransistoren, Aluminium und dergleichen für p-Kanaltransistoren, die in das Gatedielektrikumsmaterial einzubauen ist, das aus den Schichten 252 und 253 aufgebaut ist. Im Hinblick auf Abscheidetechniken zur Herstellung der Schichten 207 und 254 sei auf das Halbleiterbauelement 100 verwiesen, wie es zuvor mit Bezug zu den 1a bis 1f beschrieben ist.
  • 2c zeigt schematisch das Halbleiterbauelement 200 während einer Wärmbehandlung 208, in der die Schicht 254 oder eine Stoffsorte, die darin enthalten ist, zur Diffusion in das Gatedielektrikumsmaterial veranlasst wird, d. h. in das dielektrische Material mit großem ε 253 und im Wesentlichen zur einer Grenzfläche 253s, wobei dies von der Diffusionsblockierfähigkeit der dielektrischen Basisschicht 252 abhängt. Während der Behandlung 208, die auf der Grundlage geeigneter Temperaturen im Bereich von 700 bis 1000 Grad C ausgeführt wird, werden folglich beispielsweise fixierte Ladungen 254a innerhalb der Materialien 253, 252 vorzugweise an der Grenzfläche 252s angeordnet, wobei im Wesentlichen die gleichen Bedingungen in dem ersten und dem zweiten Halbleitergebiet 200a, 200b vorherrsche. Folglich sind eine Konzentration und eine Anordnung der fixierten Ladungen 254a über den aktiven Gebieten 202a, 202b im Wesentlichen gleich, wodurch sehr gleichmäßige Bedingungen für das Einstellen der gewünschten Austrittsarbeit und somit der Schwellwertspannung von Transistorelementen geschaffen werden, die in und über den aktiven Gebieten 202a, 202b herzustellen sind.
  • 2d zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Teil der Materialschicht 207 (siehe 2c) selektiv von dem aktiven Gebiet 202b entfernt wird, unter welchem eine Gateelektrodenstruktur mit einem Gatedielektrikumsmaterial mit größerer Dicke im Vergleich zu dem aktiven Gebiet 202a zu bilden ist. Zu diesem Zweck wird ein geeignetes Ätzrezept in Verbindung mit einer geeigneten Ätzmaske angewendet, wobei das dielektrische Material mit großem ε 253 als ein Ätzstoppmaterial über dem aktiven Gebiet 202b dient. Folglich bleibt ein Bereich 207a über dem aktiven Gebiet 202a zurück, wodurch das elektrische Material mit großem ε 253 weiter abgedeckt ist.
  • 2e zeigt schematisch das Bauelement 200 mit einer weiteren dielektrischen Schicht 251, die über dem aktiven Gebieten 202a, 202b gebildet ist. Die dielektrische Schicht 251 wird in Form von einem siliziumdioxidbasierten Material vorgesehen, während in anderen Fällen andere geeignete dielektrische Materialien eingesetzt werden, um damit das gewünschte Transistorleistungsverhalten für eine Gateelektrodenstruktur zu erreichen, die eine größere Dicke eines Gatedielektrikumsmaterials erfordert. Somit werden die Dicke und die Materialzusammensetzung der dielektrischen Schicht 251 so gewählt, dass in Verbindung mit den Schichten 252 und 253 ein gewünschtes Gatedielektrikumsmaterial über dem aktiven Gebiet 202b erhalten wird. Zu diesem Zweck können gut etablierte CVD-Techniken angewendet werden, um Materialien, etwa Siliziumdioxid, mit einer geeigneten Dicke herzustellen.
  • 2f zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der die dielektrische Schicht 251 (siehe 2d) selektiv von dem aktiven Gebiet 202a entfernt wird. Zu diesem Zweck wird eine geeignete Ätzmaske, etwa eine Lackmaske, vorgesehen (nicht gezeigt) und das Bauelement 200 wird der Einwirkung einer geeigneten Ätzumebung ausgesetzt, beispielsweise einer nasschemischen Ätzumgebung auf der Grundlage von Flusssäure (HF), wenn das Material 251 Siliziumdioxidmaterial aufweist. Für andere Materialien können andere geeignete Ätzchemien eingesetzt werden. Während des Ätzprozesses dient die verbleibende Schicht 207a als ein effizientes Ätzstoppmaterial, etwa in Form von Titannitrid, das eine hohe Ätzselektivität in Bezug auf HF aufweist, wodurch das darunter liegende Material mit großem ε 253 zuverlässig geschützt wird. Folglich ist ein erstes Gatedielektrikumsmaterial 259a auf dem aktiven Gebiet 202a gebildet und ist aus den Schichten 252, 253 und der austrittsarbeitseinstellenden Sorte 254a gebildet, während ein zweites dickeres Dielektrikumsmaterial 259b auf dem aktiven Gebiet 202b gebildet ist und aus den Materialien 252 und 253 in Verbindung mit der dielektrischen Schicht 251 gebildet ist. Andererseits enthält auch das Gatedielektrikumsmaterial 259b die austrittsarbeitseinstellende Stoffsorte 254a mit der gleichen Konzentration und räumlichen Verteilung wie das Gatedielektrikumsmaterial 259a mit Ausnahme von prozessunabhängigen Ungleichmäßigkeiten, wodurch für einen sehr hohen Grad an Gleichmäßigkeit etwa im Hinblick auf die Schwellwertspannung für noch zu bildende Transistoren gesorgt wird.
  • 2g zeigt schematisch das Bauelement 200 in einer Fertigungsphase, in der ein metallenthaltendes Elektrodenmaterial oder Deckmaterial 255 auf den Gatedielektrikumsmaterialien 259a, 259b gebildet ist. In einer anschaulichen Ausführungsform wird das Material 255 in Form eines Titannitridmaterials vorgesehen, während in anderen Fällen ein anderes geeignetes Material oder Materialien bereitgestellt werden, wobei dies von der gesamten erforderlichen Konfiguration der noch herzustellenden Gateelektrodenstrukturen abhängt. Zu diesem Zweck kann die verbleibende Schicht 207a (siehe 2f) mittels eines geeigneten Ätzrezepts abgetragen werden, das eine ausgeprägte Ätzselektivität in Bezug auf das dielektrische Material mit großem ε 253 besitzt. Beispielsweise weisen viele dielektrische Materialien mit großem ε, etwa Hafniumoxid, ein verbessertes Ätzwiderstandsverhalten im Hinblick auf eine Vielzahl von Ätzchemien auf, die zum Entfernen von Materialien selektiv zu Siliziumdioxid verwendet werden. Somit kann ein derartiges Ätzrezept vorteilhaft angewendet werden, um das Titannitridmaterial effizient abzutragen, ohne dass im Wesentlichen das dielektrische Material mit großem ε 253 beeinflusst wird und wobei die Integrität der dielektrischen Schicht 251b ebenfalls beibehalten wird. Bei Bedarf kann eine Ätzmaske vorgesehen werden, um das Gatedielektrikumsmaterial 259b abzudecken.
  • 2h zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein erster Transistor 260a in und über dem aktiven Gebiet 202a gebildet und weist Drain- und Sourcegebiete 261 auf, die ein Kanalgebiet lateral einschließen. In ähnlicher Weise ist ein zweiter Transistor 260b in und über dem aktiven Gebiet 202b gebildet und weist Drain- und Sourcegebiete 261 in Verbindung mit dem Kanalgebiet auf, wobei in einigen anschaulichen Ausführungsformen das Dotierstoffprofil der Drain- und Sourcegebiete 261 und des Kanalgebiets 262 im Wesentlichen für die Transistoren 260a, 260b gleich ist. Des weiteren umfasst der Transistor 260a eine erste Gateelektrodenstruktur 250a mit dem Gatedielektrikumsmaterial 250a, d. h. den Schichten 252, 253, woran sich das metallenthaltende Elektrodenmaterial 255 anschließt, etwa in Form von einem Titannitridmaterial und dergleichen, in Verbindung mit einem weiteren Elektrodenmaterial 256, etwa einem Polysiliziummaterial, einer Silizium/Germanium-Mischung und dergleichen. In ähnlicher Weise umfasst der zweite Transistor 260b eine zweite Gateelektrodenstruktur 250b mit dem Gatedielektrikumsmaterial 259b, das auf Grund der Anwesenheit der dielektrischen Schicht 251b in Verbindung mit den Materialschichten 252 und 253 die größere Dicke besitzt. Des weiteren ist das metallenthaltende Material 255 in Verbindung mit dem Elektrodenmaterial 256 vorgesehen. Die Seitenwandabstandshalterstruktur 257 gemäß den Prozess- und Bauteilerfordernissen kann an Seitenwänden der Elektrodenmaterialien 256, 255 und an Seitenwänden der Gatedielektrikumsmaterialien 259a, 259b vorgesehen sein.
  • Im Hinblick auf die Fertigungstechniken zur Herstellung der Transistoren 260a, 260b kann eine beliebige geeignete Prozessstrategie angewendet werden, wie dies auch beispielsweise mit Bezug zu dem Halbleiterbauelement 100 beschrieben ist, wobei in der gezeigten Ausführungsform die Kanalgebiete 262 und die Drain- und Sourcegebiete 261 auf der Grundlage einer gemeinsamen Prozesssequenz hergestellt werden, ohne dass weitere Prozesse zum Einstellen der schließlich gewünschten Schwellwertspannung für die Transistoren 260a, 260b erforderlich sind. D. h., auf Grund des hohen Grades an Gleichmäßigkeit der räumlichen Verteilung der austrittsarbeitseinstellenden Stoffsorte in den Materialien 252 und 253, wie dies zuvor erläutert ist, wird auch ein hoher Grad an Gleichmäßigkeit der Schwellwertspannungseigenschaften erreicht, während gleichzeitig die gewünschte Differenz in der Dicke der Gatedielektrikumsmaterialien 259a, 259b bereitgestellt wird.
  • Mit Bezug zu den 3a bis 3e werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen ein gut leitendes metallenthaltendes Elektrodenmaterial in den Gateelektrodenstrukturen, die das Gatedielektrikumsmaterial mit der größeren Dicke aufweisen, nicht vorgesehen wird. In diesem Falle kann die resultierende „Gateelektrodenstruktur” für Nicht-Transistorelemente verwendet werden, in denen die moderat gute Leitfähigkeit des metallenthaltenden Elektrodenmaterials als ungeeignet erachtet wird, beispielsweise für Polysiliziumwiderstandsstrukturen oder andere halbleiterbasierte Widerstandsstrukturen, die in komplexen Halbleiterbauelementen einzurichten sind.
  • 3a zeigt schematisch das Bauelement 200 in einer Fertigungsphase, in der die dielektrische Basisschicht 252 und das dielektrische Material mit großem ε 253 werden darin eingebaut die austrittsarbeitseinstellende Sorte 254a aufweisen, was mittels eines geeigneten Ausheizprozesses bewerkstelligt werden kann. Es sollte beachtet werden, dass andere Sorten in die Schichten 252 und 253 eingebaut werden können, um damit in geeigneter Weise die resultierende Struktur zu stabilisieren, wie dies auch beispielsweise mit Bezug zu dem Bauelement 100 erläutert ist. Des weiteren wird das Bauelement 200 der Einwirkung einer Ätzumgebung 209 ausgesetzt, um damit das Material 207 möglicherweise in Verbindung mit anderen Resten einer Materialschicht, die die austrittsarbeitseinstellende Sorte 254a aufweist, zu entfernen, wie dies auch zuvor erläutert ist. Der Ätzprozess 209 kann auf der Grundlage eines geeigneten selektiven Ätzrezepts ausgeführt werden, um die Schicht 207, die etwa in Form von Titannitrid vorgesehen ist, selektiv in Bezug auf das dielektrische Material mit großem ε 253 zu entfernen, die wiederum einen Ätzwiderstand in Bezug auf eine Vielzahl an Ätzrezepten besitzt. Wie zuvor erläutert ist, kann das Entfernen des Titannitridmaterials 207 vorteilhaft sein in Bezug auf die weitere Bearbeitung, d. h. für das Strukturieren des Gateschichtstapels, wie dies auch ebenfalls zuvor erläutert ist.
  • 3b zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein metallenthaltendes Deckmaterial oder Elektrodenmaterial 255a selektiv über dem aktiven Gebiet 202a gebildet ist. Zu diesem Zweck wird ein geeignetes Material, etwa Titannitrid, aufgebracht und nachfolgend auf der Grundlage einer Ätzmaske strukturiert, wodurch das Material von dem aktiven Gebiet 202b abgetragen wird, während das Material 253 als ein Ätzstoppmaterial dient.
  • 3c zeigt schematisch das Bauelement 200 mit einer dielektrischen Schicht 251, die über den aktiven Gebieten 202a, 202b gebildet ist. Im Hinblick auf Materialeigenschaften, etwa die Zusammensetzung und die Dicke 251 sei auf die obigen Erläuterungen verwiesen. Als nächstes wird eine Ätzmaske (nicht gezeigt) vorgesehen, und es wird ein Ätzprozess ausgeführt, beispielsweise auf der Grundlage von Flusssäure, um die dielektrische Schicht 251 selektiv von dem aktiven Gebiet 202a abzutragen, während das metallenthaltende Material 255a als ein effizientes Ätzstoppmaterial, etwa in Form von Titannitrid dient, wie dies auch zuvor erläutert ist.
  • 3d zeigt schematisch das Halbleiterbauelement 200 nach der zuvor beschriebenen Prozesssequenz. Folglich ist das Gatedielektrikumsmaterial 259a über dem aktiven Gebiet 202a gebildet und wird von dem metallenthaltenden Material 255a bedeckt, während das Gatedielektrikumsmaterial 259b über dem aktiven Gebiet 202b gebildet ist und die dielektrische Schicht 251b aufweist, die zusätzlich für die Integrität des Materials 253 während der weiteren Bearbeitung sorgt. Folglich wird ein gewünschtes Elektrodenmaterial, etwa Silizium, Silizium/Germanium und dergleichen, abgeschieden möglicherweise in Verbindung mit anderen Materialien, etwa Deckmaterialien, Hartmaskenmaterialien und dergleichen, und der resultierende Schichtstapel wird gemäß gut etablierter Prozesstechniken strukturiert.
  • 3e zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist der Transistor 260a in dem ersten Bauteilgebiet 200 gebildet und weist die Gateelektrodenstruktur 250a auf, die das Gatedielektrikumsmaterial 259a in Verbindung mit dem metallenthaltenden Elektrodenmaterial 255a und dem halbleiterbasierten Elektrodenmaterial 256 aufweist. Das zweite Bauteilgebiet 200b enthält den Transistor 260b, der in und über dem aktiven Gebiet 202b gebildet ist, wobei die Gateelektrodenstruktur 250b das Gatedielektrikumsmaterial 259b mit der dielektrischen Schicht 251b aufweist, auf der das halbleiterbasierte Elektrodenmaterial 256 gebildet ist. Ferner ist eine weitere „Gateelektrodenstruktur” 250c, die eine Nicht-Transistorschaltungselement repräsentiert, das in einer Ausführungsform einen Widerstand darstellt, in dem zweiten Bauteilgebiet 200b gebildet, beispielsweise auf einer Isolationsstruktur 202c. Die Isolationsstruktur 202c wird in der Halbleiterschicht 202 auf der Grundlage gut etablierter Prozesstechniken hergestellt, beispielsweise in Form einer flachen Grabenisolation, wodurch ebenfalls aktive Gebiete in der Halbleiterschicht 202 begrenzt werden können. In der gezeigten Ausführungsform ist die Isolationsstruktur 202c benachbart zu dem aktiven Gebiet 202b oder zumindest zu einem Teil davon vorgesehen. Es sollte jedoch beachtet werden, dass die Isolationsstruktur 202c an einer beliebigen Position innerhalb des Bauteilgebiets 202b gemäß dem erforderlichen Schaltungsaufbau angeordnet sein kann. Das Schaltungselement oder die Gateelektrodenstruktur 250c weist ein Gatedielektrikumsmaterial 259c auf, das im Wesentlichen den gleichen Aufbau wie das Gatedielektrikumsmaterial 259b besitzt, wenn beispielsweise die dielektrische Basisschicht 252 auf der Grundlage einer Abscheidetechnik hergestellt ist. In anderen Fällen, wenn etwa diese durch Ausführen eines Oxidationsprozesses hergestellt wurde, kann das dielektrische Material mit großem ε 253 direkt auf dem isolierenden Material der Isolationsstruktur 202c gebildet sein. Da die Gatedielektrikumsmaterialien 259b, 259c auf der Grundlage eines gemeinsamen Fertigungsprozesses hergestellt sind, kann ein metallenthaltendes Elektrodenmaterial, das darauf gebildet ist, etwa das Material 255a vermieden werden, wodurch eine effiziente Anpassung des gesamten Widerstandes der Struktur 250c möglich ist, wenn diese als ein Widerstand verwendet wird. Folglich können bessere Transistoreigenschaften für den Transistor 260a auf der Grundlage des Gatedielektrikumsmaterials 259a erreicht werden, während das Gatedielektrikumsmaterial 259b, 259c in weniger kritischen Transistoren und anderen Nicht-Transistorelementen eingesetzt wird, wobei der hohe Grad an Gleichmäßigkeit der Positionierung des austrittsarbeitseinstellenden Materials für eine gewünschte Schwellwertspannungsgleichmäßigkeit der Transistoren 260a, 260b sorgt.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen ein hoher Grad an Gleichmäßigkeit beim Einbau einer austrittsarbeitseinstellenden Sorte in ein dielektrisches Material mit großem ε erreicht wird, was somit zu einer besseren Gleichmäßigkeit von Schwellwertspannungen von Transistoren sorgt, die Gateelektrodenstrukturen mit unterschiedlichen dicken Gatedielektrikumsmaterialien aufweisen.

Claims (22)

  1. Verfahren zur Herstellung eines Halbleiterbauelements (200), wobei das Verfahren umfasst: Bilden eines Materialschichtstapels über einem ersten Bauteilgebiet (202A) und einem zweiten Bauteilgebiet (202B), wobei der Materialschichtstapel eine dielektrische Basisschicht (252), ein dielektrisches Material mit großem ε (253), das auf der dielektrischen Basisschicht gebildet ist, und ein metallenthaltendes Material (254), das auf dem dielektrischen Material mit großem ε gebildet ist, aufweist; Ausführen einer Wärmebehandlung, um eine Metallsorte von dem metallenthaltenden Material zu einer Grenzfläche (253S) zu diffundieren, die durch die dielektrische Basisschicht und das dielektrische Material mit großem ε gebildet ist; Bilden einer dielektrischen Schicht (251B) selektiv über dem zweiten Bauteilgebiet nach dem Ausführen der Wärmebehandlung; und Bilden einer ersten Gateelektrodenstruktur (250A) über dem ersten Bauteilgebiet und einer zweiten Gateelektrodenstruktur (250B) über dem zweiten Bauteilgebiet, wobei die erste Gateelektrodenstruktur die dielektrische Basisschicht und das dielektrische Material mit großem ε als ein erstes Gatedielektrikum aufweist und wobei die zweite Gateelektrodenstruktur die dielektrische Basisschicht, das dielektrische Material mit großem ε und die dielektrische Schicht als ein zweites Gatedielektrikum aufweist.
  2. Verfahren nach Anspruch 1, wobei Bilden der dielektrischen Schicht selektiv über dem zweiten Bauteilgebiet umfasst: Entfernen des metallenthaltenden Materials selektiv über dem zweiten Bauteilgebiet, Abscheiden der dielektrischen Schicht über dem ersten und dem zweiten Bauteilgebiet und Entfernen der dielektrischen Schicht selektiv von dem ersten Bauteilgebiet unter Anwendung des metallenthaltenden Materials als ein Ätzstoppmaterial.
  3. Verfahren nach Anspruch 1, das ferner umfasst: Entfernen des metallenthaltenden Materials nach dem Bilden der dielektrischen Schicht selektiv über dem zweiten Bauteilgebiet und Bilden eines zweiten metallenthaltenden Materials über dem ersten und dem zweiten Bauteilgebiet.
  4. Verfahren nach Anspruch 1, wobei Bilden des metallenthaltenden Materials in dem Materialschichtstapel umfasst: Bilden eines ersten metallenthaltenden Materials auf dem dielektrischen Material mit großem ε und Bilden einer Materialschicht auf dem ersten metallenthaltenden Material, wobei die Materialschicht die Metallsorte als eine Stoffsorte enthält, die für das Einstellen der Austrittsarbeit des Halbleiterbauelements geeignet ist.
  5. Verfahren nach Anspruch 2, wobei das metallenthaltende Material Titannitrid aufweist.
  6. Verfahren nach Anspruch 5, wobei Entfernen der dielektrischen Schicht selektiv von dem zweiten Bauteilgebiet ferner umfasst: Ausführen eines nasschemischen Ätzprozesses auf der Grundlage von Flusssäure.
  7. Verfahren nach Anspruch 1, wobei die dielektrische Basisschicht Silizium und Sauerstoff aufweist.
  8. Verfahren nach Anspruch 1, wobei die dielektrische Schicht Siliziumdioxid aufweist.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Entfernen des metallenthaltenden Materials von dem ersten und dem zweiten Bauteilgebiet und Bilden eines zweiten metallenthaltenden Materials selektiv über dem ersten Bauteilgebiet vor dem Bilden der dielektrischen Schicht selektiv über dem zweiten Bauteilgebiet.
  10. Verfahren nach Anspruch 9, das ferner umfasst: Bilden eines Elektrodenmaterials auf dem zweiten metallenthaltenden Material über dem ersten Bauteilgebiet und Bilden des Elektrodenmaterials auf der dielektrischen Schicht über dem zweiten Bauteilgebiet.
  11. Verfahren nach Anspruch 10, das ferner umfasst: Bilden eines Transistors in dem ersten Bauteilgebiet auf der Grundlage der ersten Gateelektrodenstruktur und Bilden eines Widerstandes in dem zweiten Bauteilgebiet auf der Grundlage der zweiten Gateelektrodenstruktur.
  12. Verfahren mit: Bilden einer dielektrischen Basisschicht (252) auf einem ersten Halbleitergebiet (202A) und einem zweiten Halbleitergebiet (202B) eines Halbleiterbauelements (200); Bilden eines dielektrischen Materials (253) mit großem ε auf der dielektrischen Basisschicht über dem ersten und dem zweiten Halbleitergebiet, wobei die dielektrische Basisschicht und das dielektrische Material mit großem ε eine Grenzfläche bilden; Bilden einer Materialschicht auf dem dielektrischen Material mit großem ε, wobei die Materialschicht eine austrittsarbeitseinstellende Stoffsorte (254A) enthält, die für das Einstellen der Austrittsarbeit der dielektrischen Basisschicht und des dielektrischen Materials mit großem ε geeignet ist, Ausheizen des Halbleiterbauelements, um die austrittsarbeitseinstellende Stoffsorte zu der Grenzfläche über dem ersten und auf dem zweiten Halbleitergebieten zu diffundieren, Bilden eines dielektrischen Materials auf dem dielektrischen Material mit großem ε selektiv über dem zweiten Halbleitergebiet; und Bilden einer ersten Gateelektrodenstruktur auf dem ersten Halbleitergebiet und einer zweiten Gateelektrodenstruktur auf dem zweiten Halbleitergebiet.
  13. Verfahren nach Anspruch 12, das ferner umfasst: Bilden einer metallenthaltenden Materialschicht auf dem dielektrischen Material mit großem ε und auf dem dielektrischen Material.
  14. Verfahren nach Anspruch 13, das ferner umfasst: Bilden eines Halbleiterelektrodenmaterials auf dem metallenthaltenden Material.
  15. Verfahren nach Anspruch 12, das ferner umfasst: Bilden eines metallenthaltenden Materials selektiv auf dem dielektrischen Material mit großem ε und Bilden eines Elektrodenmaterials auf dem metallenthaltenden Material und auf dem dielektrischen Material.
  16. Verfahren nach Anspruch 12, das ferner umfasst: Entfernen der Materialschicht und Bilden eines metallenthaltenden Materials selektiv auf dem dielektrischen Material mit großem ε über dem ersten Halbleitergebiet.
  17. Verfahren nach Anspruch 16, wobei die Materialschicht und das metallenthaltende Material Titannitrid aufweisen.
  18. Halbleiterbauelement (200) mit: einer ersten Gateelektrodenstruktur (250A), die auf einem ersten Halbleitergebiet (200A) gebildet ist und eine dielektrische Basisschicht (252), ein dielektrisches Material (253) mit großem ε, das auf der dielektrischen Basisschicht gebildet ist, und ein metallenthaltendes Elektrodenmaterial (255), das auf dem dielektrischen Material mit großem ε gebildet ist, aufweist; und einer zweiten Gateelektrodenstruktur (250B), die auf einem zweiten Halbleitergebiet (200B) gebildet ist und die dielektrische Basisschicht (252), das dielektrische Material (253) mit großem ε, das auf der dielektrischen Basisschicht gebildet ist, und eine dielektrische Schicht (251B), die auf dem dielektrischen Material mit großem ε gebildet ist, aufweist, wobei in der dielektrischen Basisschicht und dem dielektrischen Material mit großem ε in beiden Gateelektrodenstrukturen eine Stoffsorte, die für das Einstellen der Austrittsarbeit der dielektrischen Basisschicht und dem dielektrischen Material mit großem ε geeignet ist, derart räumlich gleichmäßig verteilt ist, wie es sich durch eine Diffusion aus einer Schicht, die auf dem dielektrischen Material mit großem ε gebildet wurde, vor dem Bilden der dielektrischen Schicht ergibt.
  19. Halbleiterbauelement nach Anspruch 18, das ferner ein zweites metallenthaltendes Elektrodenmaterial aufweist, das auf der dielektrischen Schicht der zweiten Gateelektrodenstruktur gebildet ist.
  20. Halbleiterbauelement nach Anspruch 19, das ferner ein Halbleiterelektrodenmaterial aufweist, das auf dem metallenthaltenden Elektrodenmaterial und dem zweiten metallenthaltenden Elektrodenmaterial gebildet ist.
  21. Halbleiterbauelement nach Anspruch 18, das ferner ein Halbleiterelektrodenmaterial aufweist, das auf dem metallenthaltenden Elektrodenmaterial und auf der dielektrischen Schicht gebildet ist.
  22. Halbleiterbauelement nach Anspruch 18, wobei das metallenthaltende Elektrodenmaterial Titannitrid aufweist.
DE102009039418A 2009-08-31 2009-08-31 Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten Active DE102009039418B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102009039418A DE102009039418B4 (de) 2009-08-31 2009-08-31 Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
US12/848,741 US8349695B2 (en) 2009-08-31 2010-08-02 Work function adjustment in high-k gate stacks including gate dielectrics of different thickness
CN201080047199.3A CN102576691B (zh) 2009-08-31 2010-08-25 具厚度不同的栅极介电质的高k栅极堆栈中的功函数调整
KR1020127005559A KR101645632B1 (ko) 2009-08-31 2010-08-25 서로 다른 두께의 게이트 유전체들을 포함하는 하이-k 게이트 스택에 있어서의 일함수 조정
SG2012010252A SG178409A1 (en) 2009-08-31 2010-08-25 Work function adjustment in high-k gates stacks including gate dielectrics of different thickness
PCT/US2010/046572 WO2011025804A1 (en) 2009-08-31 2010-08-25 Work function adjustment in high-k gates stacks including gate dielectrics of different thickness
TW099129043A TWI523110B (zh) 2009-08-31 2010-08-30 具有不同厚度之閘極介電層之高介電係數堆疊形閘極之工作函數調整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009039418A DE102009039418B4 (de) 2009-08-31 2009-08-31 Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten

Publications (3)

Publication Number Publication Date
DE102009039418A1 DE102009039418A1 (de) 2011-03-03
DE102009039418A8 DE102009039418A8 (de) 2011-06-01
DE102009039418B4 true DE102009039418B4 (de) 2013-08-22

Family

ID=43525137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009039418A Active DE102009039418B4 (de) 2009-08-31 2009-08-31 Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten

Country Status (7)

Country Link
US (1) US8349695B2 (de)
KR (1) KR101645632B1 (de)
CN (1) CN102576691B (de)
DE (1) DE102009039418B4 (de)
SG (1) SG178409A1 (de)
TW (1) TWI523110B (de)
WO (1) WO2011025804A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009015747B4 (de) * 2009-03-31 2013-08-08 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102009047310B4 (de) * 2009-11-30 2013-06-06 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Austrittsarbeitseinstellung in Gate-Stapeln mit großem ε für Bauelemente mit unterschiedlichen Schwellwertspannungen
US9076889B2 (en) 2011-09-26 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate semiconductor device
US8729637B2 (en) 2011-10-05 2014-05-20 International Business Machines Corporation Work function adjustment by carbon implant in semiconductor devices including gate structure
DE102012205977B4 (de) * 2012-04-12 2017-08-17 Globalfoundries Inc. Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren
US20130277766A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Inc. Multiple high-k metal gate stacks in a field effect transistor
US8921176B2 (en) * 2012-06-11 2014-12-30 Freescale Semiconductor, Inc. Modified high-K gate dielectric stack
KR20140034347A (ko) * 2012-08-31 2014-03-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103855016A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法
CN103915384B (zh) * 2013-01-08 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
DE102013204614B4 (de) 2013-03-15 2016-03-24 Globalfoundries Inc. Verfahren zum Bilden von einer Gateelektrode einer Halbleitervorrichtung
TWI497609B (zh) * 2013-04-10 2015-08-21 Inotera Memories Inc 半導體記憶體製程
US8823138B1 (en) * 2013-07-09 2014-09-02 Globalfoundries Inc. Semiconductor resistor including a dielectric layer including a species creating fixed charges and method for the formation thereof
US9219155B2 (en) * 2013-12-16 2015-12-22 Intel Corporation Multi-threshold voltage devices and associated techniques and configurations
CN104900590B (zh) * 2014-03-04 2018-10-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN105304565B (zh) * 2014-05-28 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR102290685B1 (ko) * 2015-06-04 2021-08-17 삼성전자주식회사 반도체 장치
US10056498B2 (en) * 2016-11-29 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10084055B2 (en) 2017-02-03 2018-09-25 International Business Machines Corporation Uniform threshold voltage for nanosheet devices
US10741569B2 (en) 2017-06-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10985022B2 (en) * 2018-10-26 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures having interfacial layers
TWI675460B (zh) * 2018-12-10 2019-10-21 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
KR102666776B1 (ko) * 2019-05-10 2024-05-21 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 장치의 제조 방법 및 박막 트랜지스터 기판
US11264478B2 (en) * 2019-10-31 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with reduced defect and methods forming same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
US20070178637A1 (en) * 2006-01-31 2007-08-02 Samsung Electronics Co., Ltd. Method of fabricating gate of semiconductor device using oxygen-free ashing process
US20090014809A1 (en) * 2006-07-31 2009-01-15 Katsuyuki Sekine Semiconductor device and method for manufacturing the same
US20090039437A1 (en) * 2007-08-10 2009-02-12 Hisashi Ogawa Semiconductor device and method for fabricating the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4151229B2 (ja) * 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6790719B1 (en) * 2003-04-09 2004-09-14 Freescale Semiconductor, Inc. Process for forming dual metal gate structures
KR100502426B1 (ko) * 2003-09-18 2005-07-20 삼성전자주식회사 듀얼 게이트를 갖는 반도체 소자 및 그 형성 방법
TWI258811B (en) 2003-11-12 2006-07-21 Samsung Electronics Co Ltd Semiconductor devices having different gate dielectrics and methods for manufacturing the same
JP4282691B2 (ja) 2006-06-07 2009-06-24 株式会社東芝 半導体装置
US20080017936A1 (en) 2006-06-29 2008-01-24 International Business Machines Corporation Semiconductor device structures (gate stacks) with charge compositions
JP2008311464A (ja) 2007-06-15 2008-12-25 National Institute Of Advanced Industrial & Technology 半導体装置とその製造方法
JP5139023B2 (ja) 2007-10-16 2013-02-06 株式会社東芝 半導体装置の製造方法
EP2053653A1 (de) 2007-10-24 2009-04-29 Interuniversitair Microelektronica Centrum Vzw Halbleitervorrichtung mit dualer Austrittsarbeit und Verfahren zu deren Herstellung
JP2009194352A (ja) 2008-01-17 2009-08-27 Toshiba Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
US20070178637A1 (en) * 2006-01-31 2007-08-02 Samsung Electronics Co., Ltd. Method of fabricating gate of semiconductor device using oxygen-free ashing process
US20090014809A1 (en) * 2006-07-31 2009-01-15 Katsuyuki Sekine Semiconductor device and method for manufacturing the same
US20090039437A1 (en) * 2007-08-10 2009-02-12 Hisashi Ogawa Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
KR101645632B1 (ko) 2016-08-05
SG178409A1 (en) 2012-04-27
CN102576691B (zh) 2014-12-17
DE102009039418A1 (de) 2011-03-03
WO2011025804A1 (en) 2011-03-03
US8349695B2 (en) 2013-01-08
TW201125044A (en) 2011-07-16
US20110049642A1 (en) 2011-03-03
KR20120055577A (ko) 2012-05-31
CN102576691A (zh) 2012-07-11
DE102009039418A8 (de) 2011-06-01
TWI523110B (zh) 2016-02-21

Similar Documents

Publication Publication Date Title
DE102009039418B4 (de) Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
DE102009047310B4 (de) Austrittsarbeitseinstellung in Gate-Stapeln mit großem ε für Bauelemente mit unterschiedlichen Schwellwertspannungen
DE102009031155B4 (de) Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102009015747B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009047306B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen durch getrennte Entfernung von Platzhaltermaterialien unter Anwendung eines Maskierungsschemas vor der Gatestrukturierung
DE102009006886B4 (de) Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung
DE102008064671B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Gatestruktur und Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateobseite
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102009021489B4 (de) Erhöhen der Abscheidegleichmäßigkeit für eine zur Schwellwerteinstellung in einem aktiven Gebiet vorgesehene Halbleiterlegierung
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102009047307A1 (de) Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102008063402A1 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102010063774B4 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE102009055395B4 (de) Vordotiertes Halbleitermaterial für eine Metallgateelektrodenstruktur mit großem ε von p-und n-Kanaltransistoren
DE102012206405B4 (de) Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
DE102009010846B4 (de) Verfahren zum Herstellen einer Gateelektrodenstruktur mit großem ε zum Erhöhen deren Integrität durch Einschluss einer Metalldeckschicht nach der Abscheidung
DE102009047311B4 (de) Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses
DE102011003385B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit verformungsinduzierendem Halbleitermaterial

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8196 Reprint of faulty title page (publication) german patentblatt: part 1a6
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131123

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. K, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE