DE102009039419B4 - Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement - Google Patents

Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement Download PDF

Info

Publication number
DE102009039419B4
DE102009039419B4 DE102009039419A DE102009039419A DE102009039419B4 DE 102009039419 B4 DE102009039419 B4 DE 102009039419B4 DE 102009039419 A DE102009039419 A DE 102009039419A DE 102009039419 A DE102009039419 A DE 102009039419A DE 102009039419 B4 DE102009039419 B4 DE 102009039419B4
Authority
DE
Germany
Prior art keywords
gate electrode
titanium nitride
electrode structure
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009039419A
Other languages
English (en)
Other versions
DE102009039419A1 (de
Inventor
Sven Beyer
Rick Carter
Andreas Hellmich
Berthold Reimer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009039419A priority Critical patent/DE102009039419B4/de
Priority to US12/848,644 priority patent/US8524591B2/en
Priority to PCT/US2010/046568 priority patent/WO2011025800A2/en
Priority to CN201080048061.5A priority patent/CN102687246B/zh
Priority to TW099129042A priority patent/TWI502632B/zh
Publication of DE102009039419A1 publication Critical patent/DE102009039419A1/de
Application granted granted Critical
Publication of DE102009039419B4 publication Critical patent/DE102009039419B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems eines Halbleiterbauelements, wobei das Verfahren umfasst:
Abscheiden eines dielektrischen Materials auf freiliegenden Oberflächenbereichen eines Titannitridmaterials, das über einem Substrat eines Halbleiterbauelements gebildet ist;
Beaufschlagen des Substrats mit einem Sauerstoffplasma;
Entfernen von Kontaminationsstoffen von dem dielektrischen Material nach der Beaufschlagung mit dem Sauerstoffplasma durch Ausführen eines Reinigungsprozesses auf der Grundlage von schwefliger Säure; und
Ausführen eines oder mehrerer Prozesse an dem Halbleiterbauelement in Anwesenheit des dielektrischen Materials und des Titannitridmaterials.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung modernster integrierter Schaltungen mit komplexen Transistorelementen, die verformungsinduzierende Halbleiterlegierungen und Gatestrukturen mit erhöhter Kapazität aufweisen, die ein Gatedielektrikum mit großem ε und eine metallenthaltende Deckschicht enthalten.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPUs, Speicherbauelementen, ASICs (anwendungsspezifische integrierte Schaltungen) und dergleichen erforderte es, dass eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird. In vielen integrierten Schaltungen repräsentieren Feldeffekttransistoren eine wichtige Art an Schaltungselementen, die wesentlich das Leistungsverhalten der integrierten Schaltungen bestimmt. Im Allgemeinen werden gegenwärtig mehrere Prozesstechnologien eingesetzt, um Feldeffekttransistoren herzustellen, wobei für viele Arten komplexer Schaltungen die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete gebildet sind, die als Drain- und Sourcegebiete bezeichnet sind, wobei ein leicht dotiertes oder nicht-dotiertes Gebiet, etwa ein Kanalgebiet, benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der als Kanallänge bezeichnet wird. Daher beeinflusst die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten von MOS-Transistoren. Da die Geschwindigkeit des Erzeugens des Kanals, die von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand wesentlich die Transistoreigenschaften bestimmen, ist die Skalierung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands, was wiederum eine Zunahme des Gatewiderstands auf Grund der geringeren Abmessungen nach sich zieht – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig wird der Hauptteil an integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbegrenzter Verfügbarkeit, den gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die wichtige Rolle des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise während der Ausheizprozesse erforderlich sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial einer Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium und anderen Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Leistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets stetig verringert, um damit die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator hervorgerufen wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass die Verringerung der Kanallänge eine höhere kapazitive Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer reduzierten Schwellwertspannung weisen eine exponentielle Zunahme des Leckstromes auf, während gleichzeitig eine höhere kapazitive Kopplung der Gateelektrode an das Kanalgebiet erforderlich ist. Folglich muss die Dicke der Siliziumdioxidschicht entsprechend verringert werden, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erreichen. Z. B. erfordert eine Kanallänge von ungefähr 80 nm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl die Verwendung von Hochgeschwindigkeitstransistorelementen mit einem äußerst kurzen Kanal auf Hochgeschwindigkeitssignalwege beschränkt wird, wohingegen Transistorelemente mit einem längeren Kanal für weniger kritische Schaltungsbereiche verwendet werden, etwa in Form von Speichertransistorelementen, kann der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm erreichen, die nicht mehr mit den Anforderungen für viele Arten von Schaltungen kompatibel sind, selbst wenn nur Transistoren in den geschwindigkeitskritischen Signalwegen auf der Grundlage eines extrem dünnen Gateoxids hergestellt werden.
  • Daher wurde das Ersetzen des Siliziumdioxids als Material für Gateisolationsschichten in Betracht gezogen, insbesondere für extrem dünne Siliziumdioxidgateschichten. Mögliche alternative Materialien sind solche, die eine deutlich höhere Permittivität besitzen, so dass eine physikalischere Dicke einer entsprechend ausgebildeten Gateisolationsschicht eine kapazitive Kopplung ergibt, die ansonsten mittels einer extrem dünnen Siliziumdioxidschicht erreicht würde. Es wurde daher vorgeschlagen. Siliziumdioxid durch Materialien mit hoher Permittivität zu ersetzen, etwa durch Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, durch Strontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, Hafniumoxid (HfO2), HfSiO, durch Zirkonoxid (ZrO2), und dergleichen.
  • Des weiteren kann das Transistorverhalten verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode vorgesehen wird, um damit das für gewöhnlich verwendete Polysiliziummaterial zu ersetzen, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zu Gatedielektrikum aufweist, wodurch die wirksame Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Daher wurde ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε eine größere Kapazität auf der Grundlage der gleichen Dicke wie eine Siliziumdioxidschicht hervorruft, und zusätzlich Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits wird ein nicht-Polysiliziummaterial, etwa Titannitrid, und dergleichen, hergestellt, so dass es mit dem dielektrischen Material mit großem ε in Kontakt ist, wodurch das Vorhandensein einer Verarmungszone im Wesentlichen vermieden wird.
  • Nach der Herstellung aufwendiger Gatestrukturen mit einem Dielektrikum mit großem ε und einem metallbasierten Gatematerial sind jedoch Hochtemperaturbehandlungen erforderlich, die zu einer Verschiebung der Austrittsarbeit und zur Verringerung der Permittivität des Gatedielektrikums führen können, wobei dies auch mit einer Zunahme der Schichtdicke begleitet sein kann, wodurch viele Vorteile des Dielektrikums mit großem ε mit dem Metallmaterial aufgehoben werden. Es wird angenommen, dass die Beeinträchtigung des Metallgates mit großem ε im Wesentlichen durch den Einbau von Sauerstoff und durch eine entsprechende Sauerstoffdiffusion innerhalb des dielektrischen Materials mit großem ε hervorgerufen wird, wobei die Sauerstoffdiffusion durch Sauerstoff gespeist werden kann, der in der Umgebung enthalten ist, die mit dem Dielektrikum mit großem ε während der Bearbeitung der Bauelemente in Berührung kommt. Da beispielsweise Oxide auf Hafniumbasis oder Zirkoniumbasis sehr schnell auf Grund der hohen Affinität zu Sauerstoff selbst bei moderaten Temperaturen wachsen, wird eine ausgeprägte Modifizierung der Eigenschaften des dielektrischen Materials mit großem ε beobachtet, beispielsweise eine größere Schichtdicke und damit eine geringere Dielektrizitätskonstante, was noch ausgeprägter sein kann bei moderat hohen Temperaturen von ungefähr 950 bis 1300°C, wie sie typischerweise während der Aktivierungsbehandlungen und dergleichen angewendet werden.
  • Zusätzlich zu einer ausgeprägten Modifizierung des dielektrischen Materials mit großem ε kann auch die Austrittsarbeit in dem Metall des Gatestapels in Richtung der Mitte der Bandlücke verschoben werden, wodurch die Schwellwertspannung der jeweiligen Transistoren modifiziert wird. Auf Grund der hohen Sauerstoffaffinität des dielektrischen Materials mit großem ε und auf Grund der Einwirkung von nasschemischen Ätzprozeduren und Reinigungsprozessen wird der Gatestapel typischerweise nach dem Strukturierungsprozess eingehüllt, um damit die Stabilität des dielektrischen Materials mit großem ε und der jeweiligen Metalle in dem Gatestapel zu verbessern. Zu diesem Zweck hat sich Siliziumnitrid als ein geeignetes Material auf Grund seiner sauerstoffblockierenden Eigenschaften erwiesen. In typischen konventionellen Prozessabläufen wird daher eine Siliziumnitridbeschichtung mit einer Dicke im Bereich von ungefähr 1 nm bis 5 nm auf freiliegenden Oberflächen des strukturierten Gatestapels mit großem ε hergestellt, wobei geeignete Abscheidetechniken angewendet werden, um nicht in unerwünschter Weise Bauteileigenschaften und/oder nachfolgende Fertigungsschritte zu beeinflussen. Beispielsweise sind gut etablierte chemische Dampfabscheidetechniken bei geringem Druck (LPCVD) anwendbar, um die Siliziumnitridbeschichtung herzustellen.
  • Zusätzlich zum Bereitstellen komplexer Gateelektrodenstrukturen unter Anwendung dielektrischer Materialien mit großem ε und metallenthaltenden Gateelektrodenmaterialien wurden andere Lösungsmöglichkeiten entwickelt, um das Transistorleistungsverhalten für eine vorgegebene Gatelänge und eine Dicke eines Gatedielektrikumsmaterials zu verbessern. Z. B. kann durch das Erzeugen einer gewissen Verformungskomponente im Kanalgebiet der Transistorelemente die Ladungsträgerbeweglichkeit und somit die Gesamtleitfähigkeit des Kanals verbessert werden. Für ein Siliziummaterial mit einer standardmäßigen Kristallkonfiguration, d. h. einer (100) Oberflächenorientierung und mit einer Orientierung der Kanallängsrichtung entlang einer <110> oder einer dazu äquivalenten Richtung kann das Erzeugen einer Zugverformungskomponente in der Stromflussrichtung die Leitfähigkeit der Elektronen verbessern, wodurch das Transistorverhalten von n-Kanaltransistoren verbessert wird. Andererseits kann das Erzeugen einer kompressiven Verformungskomponente in der Stromflussrichtung die Löcherbeweglichkeit erhöhen und kann somit eine bessere Leitfähigkeit für p-Kanaltransistoren hervorrufen. Daher wurden viele verformungsinduzierende Mechanismen in der Vergangenheit entwickelt, die an sich eine komplexe Fertigungssequenz erfordern, um diverse verformungsinduzierende Techniken einzurichten. Beispielsweise ist eine vielversprechende Vorgehensweise, die häufig angewendet wird, der Einbau einer kompressiven verformungsinduzierenden Silizium/Germanium-Legierung in den Drain- und Sourcebereichen von p-Kanaltransistoren. Zu diesem Zweck werden in einer frühen Fertigungsphase Aussparungen selektiv benachbart zu der Gateelektrodenstruktur des p-Kanaltransistors hergestellt, während die n-Kanaltransistoren durch eine Abstandshalterschicht abgedeckt sind. Des weiteren muss die Gateelektrode des p-Kanaltransistors eingeschlossen sein, um nicht in unerwünschter Weise das Gateelektrodenmaterial der Einwirkung einer Ätzumgebung auszusetzen, um die Aussparungen zu bilden, und um auch eine effiziente Aufwachsmaske während des selektiven epitaktischen Aufwachsprozesses bereitzustellen, in welchem die Silizium/Germanium-Legierung auf einem kristallinen Substratmaterial aufgewachsen wird, wohingegen eine merkliche Abscheidung der Legierung auf dielektrischen Oberflächenbereichen durch geeignetes Ausbilden der jeweiligen Prozessparameter unterdrückt wird. Nach der Herstellung der verformungsinduzierenden Silizium/Germanium-Legierung werden eine entsprechende Abstandshalterstruktur und eine Deckschicht, die die Gateelektrode des p-Kanaltransistors einhüllen, zusammen mit der Abstandshalterschicht, die die n-Kanaltransistoren bedeckt, abgetragen. Daraufhin wird die weitere Bearbeitung fortgesetzt, indem Drain- und Sourcegebiete hergestellt werden, um damit den grundlegenden Transistoraufbau fertig zu stellen.
  • Der zuvor beschriebene verformungsinduzierende Mechanismus ist ein sehr effizientes Konzept, um das Transistorleistungsverhalten von p-Kanaltransistoren zu verbessern, und daher ist eine Kombination mit komplexen Gateelektrodenstrukturen auf der Grundlage eines dielektrischen Materials mit großem ε erstrebenswert. Die Effizienz der schließlich erreichten Verformungskomponente im Kanalgebiet des Transistors hängt jedoch stark von dem inneren Verspannungspegel der Halbleiterlegierung und von dem lateralen Abstand dieses Materials von dem Kanalgebiet ab. Da die Materialzusammensetzung auf eine Konzentration von ungefähr 30 Atomprozent Germanium in einer Silizium/Germanium-Legierung beschränkt ist im Hinblick auf aktuell verfügbare aufwendige selektive epitaktische Aufwachsrezepte, erfordert eine weitere Erhöhung der Verformung eine Reduzierung des lateralen Abstands, was wiederum mit der Dicke von schützenden dielektrischen Materialien an Seitenwänden der Gateelektrodenstruktur in Beziehung steht. Folglich muss auch die schützende Siliziumnitridbeschichtung, die bereitgestellt wird, um die Integrität der empfindlichen Gateelektrodenstruktur während der weiteren Bearbeitung für die Fertigstellung der Transistorkonfiguration zu verbessern, in ihrer Dicke verringert werden, beispielsweise in Verbindung mit einem zusätzlichen Versatzabstandshalterelement, das ggf. erforderlich ist, was jedoch zu ausgeprägten Ausbeuteverlusten auf Grund des Materialsverlusts in der Gateelektrodenstruktur führen kann. Ohne die vorliegende Anmeldung auf die folgende Erläuterung einschränken zu wollen, so wird dennoch angenommen, dass Strukturierungsunregelmäßigkeiten insbesondere am Fuße der komplexen Gateelektrodenstrukturen zu einer beeinträchtigten Abdeckung dieses Bereichs führen kann, wenn die Dicke des Siliziumnitridbeschichtungsmaterials weiter verringert wird. D. h., beim Strukturieren eines komplexen Gateschichtstapels kann eine laterale Zunahme der Gatelänge häufig am Fuße der Gateelektrodenstrukturen zumindest für eine Transistorart auftreten, was zu einem geringeren Grad an Abdeckung mittels des Siliziumnitridmaterials führt, wodurch die Wahrscheinlichkeit ansteigt, dass eine Wechselwirkung mit aggressiven chemischen Mitteln während der weiteren Bearbeitung des Halbleiterbauelements auftritt. Beispielsweise hat sich eine SPM-Lösung (eine Mischung aus Schwefelsäure und Wasserstoffperoxid) als ein sehr effizientes Reinigungsmittel nach dem Einkapseln der Gateelektrodenstruktur und vor der weiteren Bearbeitung erwiesen, um Kontaminationsstoffe, Metallsreste und dergleichen zu entfernen. Das Weglassen des Reinigungsschrittes in dieser Fertigungsphase oder das Anwenden eines weniger effizienten Reinigungsrezepts kann die gesamte Defektrate deutlich steigern, was somit auch zu ausgeprägten Ausbeuteverlusten führen kann. Andererseits führt ein geringerer Grad an Abdeckung am Fuße der Gateelektrodenstrukturen zumindest einiger Transistoren zu einer Wechselwirkung mit der Schwefelsäure, die tendenziell ausgeprägte Mengen des Titannitridmaterials entfernt, selbst in nur sehr kleine nicht abgedeckte Oberflächenbereiche für eine Wechselwirkung mit der schwefligen Säure verfügbar sind. Obwohl eine Vergrößerung der Menge an schützendem Siliziumnitridmaterial an Seitenwänden der Gateelektrodenstrukturen deutlich die Wahrscheinlichkeit verringern kann, dass ein Titannitridverlust während eines Reinigungsprozesses auftritt, der auf der Grundlage von SPM ausgeführt wird, ist dies auf Grund des Verlustes an Leistungsvermögen an Transistoren, etwa von p-Kanaltransistoren, auf Grund des weniger wirksamen verformungsinduzierenden Mechanismus eine weniger wünschenswerte Vorgehensweise. Andererseits repräsentiert das Weglassen des Reinigungsprozesses auf SPM-Basis keine geeignete Option auf Grund der deutlich ansteigenden Defekte während der weiteren Bearbeitung der Halbleiterbauelemente.
  • Die US 6 528 399 B1 offenbart Schutzschichten, die bei Anwendung von schwefelenthaltenden Säuren eingesetzt werden können.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken, in denen effiziente Reinigungsrezepte angewendet werden können, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die vorliegende Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Techniken bereit, in denen sehr effiziente nasschemische Reinigungsprozesse angewendet werden, um die Defektrate zu verringern, wobei empfindliche Titannitridoberflächenbereiche durch ein sehr dünnes dielektrisches Material, etwa Siliziumnitrid, geschützt sind, wobei dennoch für eine bessere Integrität des Titannitridmaterials gesorgt ist, unabhängig von einem möglichen beeinträchtigten Grad an Abdeckung, der beispielsweise durch abscheideabhängige Unregelmäßigkeiten hervorgerufen wird, wenn das schützende dielektrische Material aufgebracht wird. Zu diesem Zweck wird eine sauerstoffbasierte Behandlung ausgeführt, etwa in Form einer Sauerstoffplasmabehandlung, die überraschender Weise einer besseren Integrität kritischer Oberflächenbereiche des Titannitridmaterials führt. In einigen anschaulichen hierin offenbarten Ausführungsformen wird die Sauerstoffbehandlung an einer komplexen Elektrodenstruktur angewendet, in der ein siliziumnitridbasiertes Material mit einer gewünschten geringen Schichtdicke im Hinblick auf die weitere Bearbeitung des Halbleiterbauelements vorgesehen wird. Folglich kann in diesem Falle eine zusätzliche Passivierung kleinster Oberflächenbereiche mit einem äußerst dünnen schützenden Material oder mit einem schützenden dielektrischen Material erreicht werden, wodurch eine höhere chemische Stabilität während der weiteren Bearbeitung erreicht wird, beispielsweise beim Anwenden von nasschemischen Ätzrezepten. Folglich wird eine gewünschte geringere Schichtdicke eines schützenden Beschichtungsmaterials, etwa eines Siliziumnitridmaterials, in Verbindung mit effizienten Reinigungsstrategien angewendet, wobei dennoch ein ausgeprägter Titannitridverlust unterdrückt wird.
  • Ein anschauliches hierin offenbartes Verfahren betrifft die Bearbeitung eines Gateelektrodenmaterialsystems eines Halbleiterbauelements. Das Verfahren umfasst das Abscheiden eines dielektrischen Materials auf freiliegenden Oberflächenbereichen eines Titannitridmaterials, das über einem Substrat des Halbleiterbauelements gebildet ist. Das Verfahren umfasst ferner das Einwirken eines Sauerstoffplasmas auf das Substrat und das Entfernen von Kontaminationsstoffen von dem dielektrischen Material nach der Einwirkung des Sauerstoffplasmas durch Ausführen eines Reinigungsprozesses auf der Grundlage schwefliger Säure. Des weiteren umfasst das Verfahren das Ausführen eines oder mehrerer weiterer Prozesse an dem Halbleiterbauelement in Anwesenheit des dielektrischen Materials und des Titannitridmaterials.
  • Ein weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Gateelektrodenstruktur auf einem Halbleitergebiet eines Halbleiterbauelements, wobei die Gateelektrodenstruktur eine Titannitridschicht aufweist. Das Verfahren umfasst ferner das Bilden einer schützenden Beschichtung an Seitenwänden der Gateelektrodenstruktur und das Ausführen einer Behandlung auf der Grundlage einer Sauerstoffsorte in einer im Wesentlichen säurefreien Umgebung. Das Verfahren umfasst ferner das Ausführen eines Reinigungsprozesses an der Gateelektrodenstruktur, die die schützende Beschichtung aufweist auf der Grundlage schwefliger Säure. Des weiteren wird ein Transistorelemente hergestellt unter Verwendung der Gateelektrodenstruktur, die die schützende Beschichtung enthält.
  • Ein anschauliches hierin offenbartes Transistorbauelement umfasst eine Gateelektrodenstruktur mit einem Titannitridmaterial, das auf einer Gateisolationsschicht gebildet ist, die wiederum ein dielektrisches Material mit großem ε aufweist. Das Transistorbauelement umfasst ferner eine Abstandshalterstruktur, die an Seitenwänden der Gateelektrodenstruktur ausgebildet ist, wobei die Abstandshalterstruktur eine schützende Beschichtung aufweist, die in direktem Kontakt mit einem ersten Bereich einer Seitenwandfläche des Titannitridmaterials ist. Des weiteren umfasst das Transistorbauelement ein Titannitridmaterial, das in einem zweiten Bereich der Seitenwandfläche des Titannitridmaterials gebildet ist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1d schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wobei die Integrität eines Titannitridmaterials, das in einem Materialschichtstapel vorgesehen ist, gemäß anschaulicher Ausführungsformen verbessert wird;
  • 1e schematisch eine Querschnittsansicht eines Transistorelements zeigt, das eine Gateelektrodenstruktur aufweist, in welchem ein Titannitridmaterial eine bessere Integrität mittels eines zusätzlichen sauerstoffbasierten Passivierungsprozesses gemäß anschaulicher Ausführungsformen erhält;
  • 1f schematisch eine vergrößerte Ansicht eines unteren Bereichs der Gateelektrodenstruktur gemäß anschaulicher Ausführungsformen zeigt; und
  • 1g schematisch eine Querschnittsansicht des Halbleiterbauelements gemäß anschaulicher Ausführungsformen zeigt, in denen zumindest ein Transistorelement eine verformungsinduzierende Halbleiterlegierung mit einem kleineren Abstand erhält, der auf der Grundlage eines dünnen schützenden Beschichtungsmaterials bestimmt ist, das auf der komplexen Gateelektrodenstruktur gebildet ist.
  • Detaillierte Beschreibung
  • Im Allgemeinen betrifft die vorliegende Erfindung das Problem der Einkapselung von Titannitridmaterial während der Bearbeitung von Halbleiterbauelementen. In der jüngeren Vergangenheit wurde Titannitrid ein häufig verwendetes Material, das einen gewissen Grad an Passivierung der weiteren Bearbeitung, beispielsweise während dem Ausführen von Hochtemperaturprozessen, dem Ausführen chemischer Reinigungsprozesse und dergleichen, um damit eine ausgeprägte Änderung in den Materialeigenschaften zu vermeiden, was ansonsten zu einer Beeinträchtigung des fertig gestellten Halbleiterbauelements führen könnte. Zu diesem Zweck erweisen sich siliziumnitridbasierte dielektrische Materialien als sehr effiziente Materialien zum Passivieren freiliegender Oberflächenbereiche eines Titannitridmaterials, etwa im Hinblick auf die Sauerstoffdiffusion und dergleichen. In komplexen Halbleiterbauelementen erfordert ggf. die gesamte Verringerung der Bauteilabmessungen eine Anpassung von Schichtdicken in Verbindung mit sehr komplexen Bedingungen während der Strukturierung komplexer Materialsysteme, was häufig zu strukturierungsabhängigen Unregelmäßigkeiten führt, wodurch ebenfalls sehr anspruchsvolle Bedingungen während des Abscheidens eines dünnen schützenden Beschichtungsmaterials entstehen. Folglich ist ein gewünschter gleichmäßiger Grad an Abdeckung freiliegender Oberflächenbereiche eines Titannitridmaterials häufig nur schwer erreichbar, ohne dass eine größere Schichtdicke vorgesehen wird, was häufig nicht mit anderen Bauteilerfordernissen kompatibel ist. Da ein geringerer Grad an Abdeckung des empfindlichen Titannitridmaterials zu einer sehr ausgeprägten Änderung der gesamten Materialeigenschaften führen kann, beispielsweise bei Wechselwirkung mit schwefliger Säure und zugehörigen nasschemischen Mitteln, beruht die vorliegende Erfindung auf der überraschenden Erkenntnis, dass die Einwirkung einer reaktiven sauerstoffenthaltenden Umgebung, etwa in einer anschaulichen Ausführungsform in Form einer sauerstoffbasierten Plasmaumgebung, zu einer sehr effizienten Passivierung freiliegender Oberflächenbereiche des Titannitridmaterials führt, was somit in Verbindung mit dem Material, das den Hauptanteil einer freiliegenden Titannitridoberfläche abdeckt, zu einer besseren Integrität führt. Es wird angenommen, dass während der Sauerstoffbehandlung lokal eine titan- und sauerstoffenthaltende Verbindung erzeugt wird, die der Einfachheit halber auch als titanoxidbasiertes Material bezeichnet wird, das eine deutlich geringere Ätzrate besitzt, wenn es der Einwirkung von schwefliger Säure ausgesetzt wird. Folglich können effiziente Reinigungsrezepte auf der Grundlage von schwefliger Säure angewendet werden, wobei das schützende Beschichtungsmaterial, etwa das Siliziumnitridmaterial, für eine ausreichende Ätzwiderstandsfähigkeit sorgt, wobei etwaige nicht abgedeckte Bereiche durch die Sauerstoffbehandlung passiviert wurden, so dass diese eine geringe Ätzrate besitzen, wodurch beispielsweise ein unerwünschter Materialverlust der Titannitridschicht im Wesentlichen vermieden wird, wie dies auch zuvor beispielsweise mit Bezug zur Bearbeitung komplexer Gateelektroden beschrieben ist.
  • Folglich wird in einigen anschaulichen Ausführungsformen die zusätzliche Passivierung auf der Grundlage einer Sauerstoffbehandlung, etwa auf der Grundlage eines Sauerstoffplasmas, effizient bei der Herstellung von Metallgatestrukturen mit großem ε angewendet, etwa nach der Herstellung eines dünnen schützenden Beschichtungsmaterials, dessen Dicke im Hinblick auf andere Bauteilerfordernisse ausgewählt wird, etwa im Hinblick auf einen minimalen lateralen Abstand einer verformungsinduzierenden Halbleiterlegierung und dergleichen, wobei durch die zusätzliche Passivierung die gewünschte verbesserte Integrität erreicht wird.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, das ein Substrat 101 aufweist, etwa ein Siliziumsubstrat, ein isolierendes Trägermaterial und dergleichen, über welchem eine Halbleiterschicht 102 gebildet ist. Die Halbleiterschicht 102 repräsentiert ein siliziumbasiertes Material oder weist andere geeignete Komponenten auf, wie dies in dieser Fertigungsphase erforderlich ist. Beispielsweise können Isolationsstrukturen (nicht gezeigt) lateral ein aktives Gebiet 102a in der Halbleiterschicht 102 abgrenzen, wobei dieses Gebiet als ein Halbleitergebiet zu verstehen ist, in und über welchem ein oder mehrere Transistorelemente herzustellen sind. Des weiteren kann die Halbleiterschicht 102 in Verbindung mit dem Substrat 101 eine SOI-(Silizium-auf-Isolator-)Konfiguration repräsentieren, wenn ein vergrabenes isolierendes Material (nicht gezeigt) unter dem Halbleitermaterial 102 und dazu angrenzend ausgebildet ist. In anderen Fällen repräsentiert die Halbleiterschicht 102 einen Teil eines kristallinen Halbleitermaterials des Substrats 101, wodurch eine „Vollsubstratkonfiguration” gebildet wird. Des weiteren ist in der in 1a gezeigten Ausführungsform ein Materialsystem 150 über der Halbleiterschicht 102 gebildet und enthält mehrere Materialschichten 154, 153, 152, 151 und 155, wobei die Anzahl und die Zusammensetzung der Materialschichten von den gesamten Bauteilerfordernissen abhängt. Eine der Materialschichten des Systems 152, kann in Form eines Titannitridmaterials bereitgestellt werden, das freiliegende Oberflächenbereiche 152s aufweist, die in der gezeigten Ausführungsform Seitenwandbereiche der Schicht 152 repräsentieren. In einer anschaulichen Ausführungsform repräsentiert das Materialsystem 150 eine Gateelektrodenstruktur eines Transistors, der noch in und über dem aktiven Gebiet 102a herzustellen ist. In diesem Falle repräsentieren die Schichten 154 und 153 ein Gatedielektrikumsmaterial, in welchem die Schicht 153 ein dielektrisches Material mit großem ε sein kann, etwa eines der zuvor genannten Materialen, während die Schicht 154 ein siliziumoxidbasiertes dielektrisches Material repräsentieren kann, wodurch für bessere Grenzflächeneigenschaften zu dem aktiven Gebiet 102a gesorgt ist. Das Titannitridmaterial 152 ist somit ggf. direkt auf dem dielektrischen Material 153 mit großem ε gebildet, um dieses zu passivieren und um es zu schützen. Ferner können ein oder mehrere zusätzliche Materialien, etwa ein Siliziummaterial in Form eines Polysiliziummaterials, eines amorphen Siliziummaterials und dergleichen als die Schicht 151 vorgesehen sein, wobei zu beachten ist, dass andere geeignete Materialien, etwa ein Silizium/Germanium-Material und dergleichen, verwendet werden können, wenn diese als geeignet erachtet werden. Das Deckmaterial 155, etwa in Form eines Siliziumnitridmaterials, ist an der Oberseite des Materialsystems 150 gebildet, wenn dieses eine Gateelektrodenstruktur repräsentiert. Es sollte beachtet werden, dass weitere Materialien, etwa Zwischenätzmaterialien und dergleichen, ebenfalls in dem Materialsystem 150 vorgesehen sein können, falls dies erforderlich ist.
  • Das Halbleiterbauelement 100 mit dem Materialsystem 150, das im Weiteren als Gateelektrodenstruktur bezeichnet wird, kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Bilden des aktiven Gebiets 102a durch Herstellen geeigneter Isolationsstrukturen unter Anwendung geeigneter Prozessstrategien werden die Materialschichten des Systems 150 aufgebracht und nachfolgend auf der Grundlage komplexer Lithographie- und Ätztechniken strukturiert. Es sollte beachtet werden, dass auch ein Teil der Materialschichten abgeschieden und zuerst strukturiert werden kann, wobei typischerweise zumindest das Titannitridmaterial 152 auf der Schicht 153 hergestellt wird, um damit eine bessere Integrität der Materialschicht 153 zu erreichen. Beim Strukturieren des Materialschichtstapels und insbesondere der Schichten 154, 153 und 152 kann ein gewisser Grad an Ungleichmäßigkeit auftreten, wenn komplexe anisotrope Ätztechniken angewendet werden. Während der Strukturierungssequenz muss beispielsweise der Ätzprozess durch die Deckschicht 155 und das Elektrodenmaterial 151 ätzen, woran sich das Titannitridmaterial 152 und die Gatedielektrikumsmaterial 153 und 154 anschließen. Während des entsprechenden Strukturierungsprozesses kann ein ungleichmäßiges Voranschreiten der Ätzfront hervorgerufen werden, was zu unterschiedlichen lateralen Abmessungen der resultierenden Gateelektrodenstruktur 150 führen kann. Beispielsweise wird beobachtet, dass die Gateelektrodenstrukturen von gewissen Arten von Transistoren, etwa von n-Kanaltransistoren, eine größere Länge 150f am Fuße oder an der Unterseite der Gateelektrodenstruktur 150 im Vergleich zu einer Länge 150l an der Oberseite erhalten. Folglich können eine oder beide Oberflächenbereiche 152s des Titannitridmaterials 152 und auch der Schichten 153 und 154 eine geneigte Oberfläche repräsentieren, die zu einer schlechteren Abdeckung beim Abscheiden eines dünnen schützenden Beschichtungsmaterials in einer nachfolgenden Fertigungsphase führen kann.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine schützende Beschichtung 156 an Seitenwänden der Gateelektrodenstruktur 150 gebildet ist. In einigen anschaulichen Ausführungsformen ist die schützende Beschichtung 156 aus einem siliziumnitridbasierten Material aufgebaut, das als eine Silizium- und Stickstoffverbindung betrachtet wird, die möglicherweise andere Stoffsorten enthält, für Wasserstoff und dergleichen. In anderen Fällen werden andere dielektrische Materialien, etwa stickstoffenthaltendes Siliziumkarbid und dergleichen verwendet, solange diese Materialien für einen hohen Ätzwiderstand und eine ausgeprägte Sauerstoffdiffusionsblockierwirkung während der weiteren Bearbeitung des Halbleiterbauelements 100 sorgen. Wie zuvor erläutert ist, beträgt in einigen anschaulichen Ausführungsformen eine Breite 156w der Beschichtung 156 5 nm und weniger und in einigen Ausführungsformen 3 nm und weniger, da die Beschichtung 156 möglicherweise in Verbindung mit einem zusätzlichen Abstandshalterelement einen lateralen Abstand einer verformungsinduzierenden Halbleiterlegierung festlegt, die in zumindest einigen Transistorelementen in einer späteren Fertigungsphase herzustellen ist. Wie gezeigt, bedeckt die schützende Beschichtung 156 unter Umständen das Titannitridmaterial 152 auf Grund der geneigten Oberfläche nicht vollständig, oder ein Bereich 152a ist mit einer sehr dünnen Materialschicht bedeckt, die leicht bei der weiteren Bearbeitung des Bauelements 100 durchdrungen werden kann.
  • Die schützende Beschichtung 156 kann hergestellt werden, in dem eine dielektrische Materialschicht, etwa eine Siliziumnitridschicht, auf der Grundlage einer geeigneten Abscheidetechnik aufgebracht wird, etwa durch thermisch aktivierte CVD (chemische Dampfabscheidung), plasmaunterstützte CVD oder eine Kombination davon, oder durch andere zyklische Abscheidetechniken, wenn eine verbesserte Schichtdickensteuerung erforderlich ist. Beispielsweise kann Siliziumnitridmaterial als ein sehr dichtes Material hergestellt werden, wodurch eine höhere Integrität der Seitenwände der Gateelektrodenstruktur 150 ermöglicht wird. Nach dem Abscheiden der dielektrischen Materialschicht wird ein anisotroper Ätzprozess auf der Grundlage etablierter Prozessrezepte ausgeführt, wodurch das dielektrische Material effizient von horizontalen Bauteilbereichen abgetragen wird. Auf Grund der geneigten Oberfläche kann auch Material von der Unterseite der Gateelektrodenstruktur 150 (siehe rechte Seite der 1b) abgetragen werden, zu dem nicht abgedeckten Bereich 152a führt. Wie zuvor erläutert ist, erlaubt in konventionellen Strategien der nicht abgedeckte Bereich 152 keine effizienten Reinigungsrezepte auf der Grundlage von schwefliger Säure, da ansonsten ein ausgeprägter Materialverlust in der Schicht 152 auftreten würde.
  • 1c zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer reaktiven sauerstoffenthaltenden Umgebung 110 ausgesetzt ist, um damit freiliegende Oberflächenbereiche des Titannitridmaterials 152 zu passivieren. In einer anschaulichen Ausführungsform wird die Behandlung 110 als ein Sauerstoffplasma ausgeführt, in welchem der freiliegende Bereich 152a (siehe 1b) effizient in ein titan- und sauerstoffenthaltendes Material 152 umgewandelt wird, das eine deutlich geringere Ätzrate besitzt, wenn es der Einwirkung schwefliger Säure und anderer aggressiver Säuren ausgesetzt wird, wie sie typischerweise in effizienten Reinigungsrezepten eingesetzt werden. Geeignete Plasmaparameter für den Prozess 110 können effizient auf der Grundlage konventioneller Sauerstofflackabtragungsrezepte eingerichtet werden, wobei ein gewünschter Grad an Titan nitridpassivierung bestimmt wird, indem entsprechende Untersuchungen ausgeführt werden, in denen die resultierende Ätzwiderstandsfähigkeit eines Titannitridmaterials für eine Vielzahl unterschiedlicher Prozessparametereinstellungen bestimmt wird. Beispielsweise wird ein typisches Sauerstoffplasma, wie es auch zum Veraschen von Lackmaterial eingesetzt wird, für ungefähr 5 bis 60 Sekunden angewendet, um in effizienter Weise Titannitridmaterial in das chemisch stabile Material 152b umzuwandeln. In anderen anschaulichen Ausführungsformen wird die Behandlung 110 in einer säurefreien Umgebung ausgeführt, ohne dass ein Plasma angewendet wird, wobei eine chemische Wechselwirkung mittels erhöhter Temperaturen, etwa im Bereich von ungefähr 50 bis 300°C, in Gang gesetzt wird.
  • 1d zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer reaktiven Prozessumgebung 111 ausgesetzt wird, die auf der Grundlage schwefliger Säure eingerichtet wird, um Kontaminationsstoffe, etwa Polymere, Metalle und dergleichen, effizient zu entfernen. Während des Prozesses 111, der in einer anschaulichen Ausführungsform auf der Grundlage von SPM ausgeführt wird, sorgen die schützende Beschichtung 156 und der passivierte Bereich 152b des Titannitridmaterials 152 für eine bessere Integrität, wodurch Modifizierungen des verbleibenden Titannitridmaterials 152 deutlich unterdrückt werden. Folglich kann die weitere Bearbeitung des Halbleiterbauelements 100 auf der Grundlage einer effizient gereinigten Bauteiloberfläche fortgesetzt werden, wodurch Ausbeuteverluste reduziert werden, die durch kontaminationsabhängige Defekte hervorgerufen werden.
  • 1e zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, weist das Bauelement 100 einen Transistor 160 auf, der Drain- und Sourcegebiete 161 enthält, die in dem aktiven Gebiet 102a gebildet sind. Des weiteren ist eine Seitenwandabstandshalterstruktur 157 an Seitenwänden der Gateelektrodenstruktur 150 gebildet, d. h. auf dem schützenden Beschichtungsmaterial 156. In der gezeigten Ausführungsform enthält die Abstandshalterstruktur 157 eine Ätzstoppbeschichtung 157a und ein Abstandshalterelement 157b, wobei jedoch weitere Abstandshalterelemente vorgesehen sein können, abhängig von der erforderlichen Komplexität des Dotierstoffprofils der Drain- und Sourcegebiete 161.
  • 1f zeigt schematisch eine vergrößerte Ansicht eines unteren Bereichs der Gateelektrodenstruktur 150. Wie gezeigt, sind an der Seitenwandfläche 152s des Titannitridmaterials 152 die schützende Beschichtung 156 und das passivierte oxidbasierte Material 152b ausgebildet, während die Seitenwände der Gatedielektrikumsmaterialien 153, 154 von der Ätzstoppbeschichtung 157a bedeckt sind.
  • Das in 1e und 1f gezeigte Halbleiterbauelement 100 kann gemäß einer beliebigen geeigneten Prozesstechnik hergestellt werden, indem beispielsweise Versatzabstandshalterelemente (nicht gezeigt) hergestellt werden, oder indem die schützende Beschichtung 156 als ein Versatzabstandshalterelement verwendet wird, um eine Dotierstoffsorte einzuführen, und indem nachfolgend die Seitenwandabstandshalterstruktur 157 hergestellt wird, die dann zum Einführen eines weiteren Anteils der Dotierstoffsorte verwendet wird, um damit die Drain- und Sourcegebiete 161 zu erhalten. Daraufhin werden Ausheizprozesse ausgeführt, um die Dotierstoffsorten zu aktivieren und durch Implantation hervorgerufene Schäden zu rekristallisieren. Danach wird die Bearbeitung fortgesetzt, indem beispielsweise Metallsilizidgebiete hergestellt werden, falls diese erforderlich sind, und indem ein dielektrisches Zwischenschichtmaterial, etwa in Form von Siliziumnitrid und Siliziumdioxid und dergleichen aufgebracht wird. Es sollte beachtet werden, dass in einigen anspruchsvollen Vorgehensweisen das Material 151 durch eine oder mehrere zusätzliche Metallsorten ersetzt werden kann, wobei das Titannitridmaterial 152 effizient als ein Stoppmaterial verwendet wird, wobei dessen verbesserte Integrität somit für bessere Prozessbedingungen sorgt. In anderen Fällen besitzt die Gateelektrodenstruktur 150 ihre endgültige Konfiguration, etwa im Hinblick auf die Einstellung der Austrittsarbeit und dergleichen, wobei auch hier die bessere Integrität des Titannitridmaterials 152 zu einer besseren Gleichmäßigkeit der schließlich erreichten Transistoreigenschaften sorgt.
  • 1g zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen ein weiteres Transistorelement 160b in und über einem aktiven Gebiet 102b gebildet ist und eine Gateelektrodenstruktur 150b aufweist, die einen ähnlichen Aufbau wie die Gateelektrodenstruktur 150 besitzt. D, h., die Gateelektrodenstruktur 150b enthält die Gatedielektrikumsmaterialien 154 und 153 in Verbindung mit dem Titannitridmaterial 152. Ferner ist ein Elektrodenmaterial 151 über dem Titannitridmaterial 152 vorgesehen. Des weiteren ist das schützende Beschichtungsmaterial 156 an Seitenwänden der Gateelektrodenstruktur 150b ausgeführt, die ferner die Abstandshalterstruktur 157 aufweist. In der gezeigten Ausführungsform besitzt die Gateelektrodenstruktur 150b eine im Wesentlichen gleichmäßige Querschnittsform, so dass ein schützendes Beschichtungsmaterial 156 zuverlässig die Seitenwände der Schichten 154, 153 und 152 abdeckt. Wie zuvor erläutert ist, kann während der Strukturierung von Gateelektrodenstrukturen unterschiedlicher Transistorarten die Querschnittsform unterschiedlich sein. In einigen Vorgehensweisen besitzt das aktive Gebiet 102b darauf ausgebildet, zumindest teilweise, ein zusätzliches Halbleitermaterial 103, das vorgesehen werden kann, um damit die gewünschte Austrittsarbeit und somit Schwellwertspannung des Transistors 160b zu erhalten. Beispielsweise wird eine Silizium/Germanium-Legierung effizient eingesetzt, um einen geeigneten Bandlückenabstand in Verbindung mit den dielektrischen Materialien 154, 153 zu erreichen, die darin eingebaut eine spezielle Metallsorte für die Austrittsarbeit aufweisen können. Der Transistor 160b, der einen p-Kanaltransistor repräsentieren kann, besitzt eine darin eingebaute verformungsinduzierende Halbleiterlegierung 163, etwa eine Silizium/Germanium-Legierung und dergleichen, die eine gewisse Verformungskomponente in einem Kanalgebiet 162 einführt. Wie zuvor erläutert ist, hängt die dotierende Verformungskomponente in dem Kanalgebiet 162 wesentlich von dem lateralen Abstand des Materials 163 ab, der wiederum durch die Breite bzw. Dicke des schützenden Beschichtungsmaterials 156 bestimmt ist. D. h., wenn die verformungsinduzierende Halbleiterlegierung 163 hergestellt wird, dienen die Gateelektrodenstrukturen 150b mit dem schützenden Beschichtungsmaterial 156 möglicherweise zusammen mit einem zusätzlichen Beschichtungsmaterial als eine Ätzmaske und eine Aufwachsmaske, um entsprechende Aussparungen in dem aktiven Gebiet 102b herzustellen und um diese Aussparungen mit der Halbleiterlegierung 163 aufzufüllen. Während des Ätzprozesses für Aussparungen wird zumindest in einer anfänglichen Phase des Ätzprozesses ein sehr anisotropes Ätzrezept angewendet, so dass der laterale Abstand der resultierenden Aussparung im Wesentlichen durch ein dielektrisches Material bestimmt ist, das an Seitenwänden der Gateelektrodenstruktur 150b ausgebildet ist. Folglich ist eine geringere Dicke des Beschichtungsmaterials 156 vorteilhaft im Hinblick auf die Verbesserung der gesamten verformungsinduzierenden Effizienz des Materials 163. Da eine geringere Dicke oder Breite des Materials 156 im Wesentlichen nicht negativ die gesamte Bearbeitung des Bauelements 100 beeinflusst, beispielsweise im Transistor 160, der die ungleichmäßige Gatelänge aufweist, kann ein gewünschter kleinerer Abstand im Transistor 160b erreicht werden. Folglich können die Transistoren 160b und 160 auf der Grundlage einer beliebigen geeigneten Prozesstechnik hergestellt werden, wobei eine gewünschte geringere Breite oder Dicke der schützenden Beschichtungsmaterialien 156 zu einem besseren Leistungsverhalten des Transistors 160b führt.
  • Es sollte beachtet werden, dass beliebige geeignete verformungsinduzierende Halbleiterlegierungen, etwa Silizium/Kohlenstoff, verwendet werden können, wobei dies von der Art der Verformung abhängt, die für die Verbesserung des Transistorverhaltens erforderlich ist. Beispielsweise erhält der Transistor 160, wenn dieser einen n-Kanaltransistor repräsentiert, eine Silizium/Kohlenstofflegierung für das Hervorrufen einer Zugverformung in dem aktiven Gebiet 102a, das somit zu einem besseren Leistungsverhalten des Transistors 160 führt. In ähnlicher Weise können auch beide Transistoren 160 und 160b eine geeignete verformungsinduzierende Halbleiterlegierung erhalten, wobei die geringe Breite des Beschichtungsmaterials 156 in Verbindung mit der reduzierten Defektrate, die auf der Grundlage des effizienten Reinigungsprozesses erreicht wird (siehe 1d), zu einem besseren Leistungsverhalten und geringeren Ausbeuteverlusten führt.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente und Prozessstrategien bereit, in denen die Integrität des Titannitridmaterials auf der Grundlage einer Sauerstoffbehandlung, eines Sauerstoffplasmas, verbessert werden kann, wodurch überraschender Weise die Integrität nicht abgedeckter Oberflächenbereiche verbessert wird, indem die chemische Stabilität dieser Bereiche in Bezug auf die Einwirkung effizienter Reinigungsrezepte, beispielsweise auf der Grundlage von schwefliger Säure, erhöht wird.

Claims (23)

  1. Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems eines Halbleiterbauelements, wobei das Verfahren umfasst: Abscheiden eines dielektrischen Materials auf freiliegenden Oberflächenbereichen eines Titannitridmaterials, das über einem Substrat eines Halbleiterbauelements gebildet ist; Beaufschlagen des Substrats mit einem Sauerstoffplasma; Entfernen von Kontaminationsstoffen von dem dielektrischen Material nach der Beaufschlagung mit dem Sauerstoffplasma durch Ausführen eines Reinigungsprozesses auf der Grundlage von schwefliger Säure; und Ausführen eines oder mehrerer Prozesse an dem Halbleiterbauelement in Anwesenheit des dielektrischen Materials und des Titannitridmaterials.
  2. Verfahren nach Anspruch 1, wobei das dielektrische Material mit einer Dicke von 5 nm oder weniger abgeschieden wird.
  3. Verfahren nach Anspruch 1, wobei das dielektrische Material Silizium und Stickstoff enthält.
  4. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines Materialschichtstapels, der das Titannitridmaterial enthält, und wobei die dielektrische Schicht an Seitenwänden des Materialschichtstapels gebildet wird.
  5. Verfahren nach Anspruch 4, wobei Bilden des Materialschichtstapels umfasst: Bilden einer Gatedielektrikumsschicht auf einem Halbleitergebiet, Bilden des Titannitridmaterials über der Gatedielektrikumsschicht, Bilden mindestens einer weiteren Materialschicht auf dem Titannitridmaterial und Strukturieren des Materialschichtstapels, um Seitenwände als die freiliegenden Oberflächenbereiche des Titannitridmaterials zu bilden.
  6. Verfahren nach Anspruch 5, wobei die Gatedielektrikumsschicht ein dielektrisches Material mit großem ε aufweist.
  7. Verfahren nach Anspruch 5, wobei Ausführen des einen oder der mehreren weiteren Prozesse umfasst: Bilden eines Transistorelements auf der Grundlage des Titannitridmaterials.
  8. Verfahren nach Anspruch 7, wobei Bilden des Transistorelements umfasst: Bilden einer verformungsinduzierenden Halbleiterlegierung in dem Halbleitergebiet und Verwenden des dielektrischen Materials, das an den Seitenwänden gebildet ist, um einen lateralen Abstand der verformungsinduzierenden Halbleiterlegierung zu dem Materialschichtstapel einzustellen.
  9. Verfahren nach Anspruch 8, wobei die Halbleiterlegierung ein eine kompressive Verformung erzeugendes Halbleitermaterial aufweist.
  10. Verfahren nach Anspruch 8, wobei die Halbleiterlegierung ein eine Zugverformung hervorrufendes Halbleitermaterial aufweist.
  11. Verfahren mit: Bilden einer Gateelektrodenstruktur auf einem Halbleitergebiet eines Halbleiterbauelements, wobei die Gateelektrodenstruktur eine Titannitridschicht enthält; Bilden einer schützenden Beschichtung an Seitenwänden der Gateelektrodenstruktur; Ausführen einer Behandlung auf der Grundlage einer Sauerstoffsorte in einer im Wesentlichen säurefreien Umgebung; Ausführen eines Reinigungsprozesses an der Gateelektrodenstruktur, die die schützende Beschichtung enthält, auf der Grundlage von schwefliger Säure; und Bilden eines Transistorelements unter Anwendung der Gateelektrodenstruktur, die die schützende Beschichtung enthält.
  12. Verfahren nach Anspruch 11, wobei Ausführen der Behandlung auf der Grundlage einer Sauerstoffsorte umfasst: Ausführen einer Plasmabehandlung.
  13. Verfahren nach Anspruch 11, wobei Ausführen der Behandlung auf der Grundlage einer Sauerstoffsorte umfasst: Einrichten einer reaktiven Gasumgebung, die die Sauerstoffsorte enthält.
  14. Verfahren nach Anspruch 11, wobei der Reinigungsprozess nach dem Ausführen der Behandlung auf der Grundlage einer Sauerstoffsorte ausgeführt wird.
  15. Verfahren nach Anspruch 1, wobei Bilden der schützenden Beschichtung umfasst: Abscheiden eines silizium- und stickstoffenthaltenden dielektrischen Materials und Ätzen des dielektrischen Materials.
  16. Verfahren nach Anspruch 15, wobei das silizium- und stickstoffenthaltende Material mit einer Schichtdicke von 5 nm und weniger hergestellt wird.
  17. Verfahren nach Anspruch 11, wobei die Gateelektrodenstruktur umfasst: Bilden einer Gatedielektrikumsschicht mit einem dielektrischen Material mit großem ε und Bilden des Titannitridmaterials auf der Gatedielektrikumsschicht.
  18. Verfahren nach Anspruch 17, wobei Bilden der Gateelektrodenstruktur zu einer ersten Länge der Gateelektrodenstruktur an deren Oberseite und zu einer zweiten Länge an der Unterseite führt, und wobei die zweite Länge größer ist als die erste Länge.
  19. Verfahren nach Anspruch 17, wobei die erste Länge 40 nm oder kleiner ist.
  20. Transistorbauelement mit: einer Gateelektrodenstruktur mit einem Titannitridmaterial, das auf einer Gateisolationsschicht gebildet ist, die ein dielektrisches Material mit großem ε enthält; einer Abstandshalterstruktur die an Seitenwänden der Gateelektrodenstruktur gebildet ist, wobei die Abstandshalterstruktur eine schützende Beschichtung aufweist, die in direktem Kontakt mit einem ersten Bereich einer Seitenwandfläche des Titannitridmaterials ist; und einem Titanoxidmaterial, das an einem zweiten Bereich der Seitenwandfläche des Titannitridmaterials gebildet ist.
  21. Transistorbauelement nach Anspruch 20, wobei eine Länge der Gateelektrodenstruktur an einem Fußbereich größer ist als eine Länge an einer Oberseite der Elektrodenstruktur.
  22. Transistorbauelement nach Anspruch 20, wobei die schützende Beschichtung aus Siliziumnitrid aufgebaut ist.
  23. Transistorbauelement nach Anspruch 21, wobei eine Länge an der Unterseite der Gateelektrodenstruktur 40 nm oder weniger beträgt.
DE102009039419A 2009-08-31 2009-08-31 Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement Expired - Fee Related DE102009039419B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102009039419A DE102009039419B4 (de) 2009-08-31 2009-08-31 Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
US12/848,644 US8524591B2 (en) 2009-08-31 2010-08-02 Maintaining integrity of a high-K gate stack by passivation using an oxygen plasma
PCT/US2010/046568 WO2011025800A2 (en) 2009-08-31 2010-08-25 Maintaining integrity of a high-k gate stack by passivations using an oxygen plasma
CN201080048061.5A CN102687246B (zh) 2009-08-31 2010-08-25 通过使用氧等离子体的钝化维持高k栅极堆栈的完整性
TW099129042A TWI502632B (zh) 2009-08-31 2010-08-30 使用氧電漿鈍化之高介電係數閘極堆疊之完整性之維持方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009039419A DE102009039419B4 (de) 2009-08-31 2009-08-31 Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement

Publications (2)

Publication Number Publication Date
DE102009039419A1 DE102009039419A1 (de) 2011-03-03
DE102009039419B4 true DE102009039419B4 (de) 2012-03-29

Family

ID=43525138

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009039419A Expired - Fee Related DE102009039419B4 (de) 2009-08-31 2009-08-31 Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement

Country Status (5)

Country Link
US (1) US8524591B2 (de)
CN (1) CN102687246B (de)
DE (1) DE102009039419B4 (de)
TW (1) TWI502632B (de)
WO (1) WO2011025800A2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311110B (zh) 2012-03-12 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法,晶体管的形成方法
DE102012206405B4 (de) * 2012-04-18 2013-11-07 Globalfoundries Inc. Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
US10084060B2 (en) * 2014-08-15 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US9899520B2 (en) 2015-12-22 2018-02-20 United Microelectronics Corp. Method for fabricating semiconductor device
US10049939B2 (en) * 2016-06-30 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
KR102616853B1 (ko) * 2016-07-15 2023-12-26 에스케이하이닉스 주식회사 3차원 반도체 집적 회로 장치 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528399B1 (en) * 1999-07-02 2003-03-04 Stmicroelectronics, S.A. MOSFET transistor with short channel effect compensated by the gate material

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800512B1 (en) * 1999-09-16 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device
US6815397B2 (en) * 2001-06-11 2004-11-09 Dai Nippon Printing Co., Ltd. Thermal transfer sheet, intermediate transfer recording medium, and print produced using the same
KR100572316B1 (ko) * 2002-10-11 2006-04-19 삼성전자주식회사 역티 형태의 게이트 전극을 갖는 모스 트랜지스터들 및 그제조방법들
JP2004200550A (ja) * 2002-12-20 2004-07-15 Renesas Technology Corp 半導体装置の製造方法
KR20050110470A (ko) * 2004-05-19 2005-11-23 테크노세미켐 주식회사 반도체 기판용 세정액 조성물, 이를 이용한 반도체 기판세정방법 및 반도체 장치 제조 방법
TWI283459B (en) * 2004-11-22 2007-07-01 Winbond Electronics Corp Non-volatile memory and method of fabricating thereof
US20060160317A1 (en) * 2005-01-18 2006-07-20 International Business Machines Corporation Structure and method to enhance stress in a channel of cmos devices using a thin gate
US7501336B2 (en) * 2005-06-21 2009-03-10 Intel Corporation Metal gate device with reduced oxidation of a high-k gate dielectric
US8629021B2 (en) * 2007-11-02 2014-01-14 Texas Instruments Incorporated Integration scheme for an NMOS metal gate
US8106456B2 (en) * 2009-07-29 2012-01-31 International Business Machines Corporation SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics
US8173531B2 (en) * 2009-08-04 2012-05-08 International Business Machines Corporation Structure and method to improve threshold voltage of MOSFETS including a high K dielectric

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528399B1 (en) * 1999-07-02 2003-03-04 Stmicroelectronics, S.A. MOSFET transistor with short channel effect compensated by the gate material

Also Published As

Publication number Publication date
WO2011025800A3 (en) 2011-04-21
TW201126578A (en) 2011-08-01
US20110049585A1 (en) 2011-03-03
WO2011025800A2 (en) 2011-03-03
CN102687246A (zh) 2012-09-19
US8524591B2 (en) 2013-09-03
CN102687246B (zh) 2015-03-11
DE102009039419A1 (de) 2011-03-03
TWI502632B (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009047307B4 (de) Verfahren zur Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE102008064671B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Gatestruktur und Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateobseite
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102009046261B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε, die vor den Drain/Source-Gebieten auf der Grundlage eines Opferkohlenstoffabstandshalters hergestellt werden
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102009021489A1 (de) Erhöhen der Abscheidegleichmäßigkeit für eine Halbleiterlegierung durch einen in-situ-Ätzprozess
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102010064281B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102009023298A1 (de) Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102010063774B4 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102008063402A1 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102013206295B4 (de) Verfahren zur Herstellung von FET-Transistorelementen mit höherer Stabilität der Transistoreigenschaften bei früh gebildetem High-k/Metallgate
DE102009046241B4 (de) Verformungsverstärkung in Transistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung besitzen, durch Kantenverrundung an der Oberseite der Gateelektrode
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE102009010846B4 (de) Verfahren zum Herstellen einer Gateelektrodenstruktur mit großem ε zum Erhöhen deren Integrität durch Einschluss einer Metalldeckschicht nach der Abscheidung
DE102012206405B4 (de) Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
DE102010028466B4 (de) Verfahren zum Bewahren der Integrität eines Gatestapels mit großem ε nach Einbettung in ein Verspannungsmaterial unter Anwendung einer Beschichtung
DE102009055394B4 (de) Verfahren und Halbleiterbauelement mit Erhöhung der Abscheidegleichmäßigkeit für eine Kanalhalbleiterlegierung durch Bilden einer Vertiefung vor der Wannenimplantation
DE102009047311B4 (de) Verfahren zur Herstellung von Gatestrukturen mit verbesserten Grenzflächeneigenschaften zwischen einer Kanalhalbleiterlegierung und einem Gatedielektrikum mittels eines Oxidationsprozesses
DE102008049717B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120630

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee