CN102687246A - 通过使用氧等离子体的钝化维持高k栅极堆栈的完整性 - Google Patents

通过使用氧等离子体的钝化维持高k栅极堆栈的完整性 Download PDF

Info

Publication number
CN102687246A
CN102687246A CN2010800480615A CN201080048061A CN102687246A CN 102687246 A CN102687246 A CN 102687246A CN 2010800480615 A CN2010800480615 A CN 2010800480615A CN 201080048061 A CN201080048061 A CN 201080048061A CN 102687246 A CN102687246 A CN 102687246A
Authority
CN
China
Prior art keywords
titanium nitride
gate electrode
electrode structure
nitride material
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800480615A
Other languages
English (en)
Other versions
CN102687246B (zh
Inventor
S·拜尔
R·卡尔特
A·黑尔米希
B·雷梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN102687246A publication Critical patent/CN102687246A/zh
Application granted granted Critical
Publication of CN102687246B publication Critical patent/CN102687246B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

在半导体装置中，形成薄硅氮基材料之后通过暴露材料至氧等离子体（110）可以增加氮化钛材料（152）的完整性。该氧等离子体（110）可导致通过硅氮基材料未适当的覆盖的任何细微表面部份的额外的钝化。所以，额外的钝化之后，没有不必要的氮化钛材料（152）材料损失而可以进行高效清洁配方(例如在扫描式探针显微镜（SPM）的基础上的清洁工艺(111))进行。以此方式，高效清洁工艺的基础上，精密的高K金属栅堆叠栅极可形成有非常薄的保护衬垫材料，而不会在早期製造阶段过度导致显着的产量损失。

Description

通过使用氧等离子体的钝化维持高K栅极堆栈的完整性
技术领域
一般，目前泄漏所涉及到制造较高复杂的集成电路，包含进阶转换组件，其包括应变-感应半导体合金与增加电容包含高K值之栅极电介质与含有金属盖层之栅极结构。
背景技术
进阶制造集成电路，例如中央处理器（CPUs），存储装置，特定功能集成电路（ASICs）（具体应用于集成电路）与类似要求大数量构成于集成电路上，而根据给予的芯片指定电路的布设。于繁多种类的集成电路，场效晶体管表示为一种积体组件之重要的类型，以大幅执行集成电路之测定。一般，目前实行多数技术之制程是设置场效晶体管，其中，对于许多复杂的电路之种类，一种金氧半导体（MOS）技术最希望之方法，于优越的描述中显示操作的速率和/或功率的消耗和/或成本效应。于制程期间之合成的集成电路，比方，MOS技术，百万的晶体管，例如，N-信道晶体管和/或P-信道晶体管，于结构上包含形成结晶半导体层。该场效晶体管，不考虑是否为N-信道晶体管或P-信道晶体管，通常包括所谓的PN节点，其在接口上设有较高的掺杂区，简称为渠与源头区，且顺手掺杂或未掺杂区，例如信道区，一覆盖邻近较高的掺杂区。于场效晶体管，导电率的信道区，例如驱动电流之导电信道性能，以控制栅极电及设置于邻近的信道区与从薄膜绝缘层分离。信道区域的导电率，在导电信道之上设置之方法，对于应用控制电压之栅极电极，依照掺杂的浓度，电荷流动性的承载，且对于在信道区域中晶体管于源头与汲极区之间的宽度方向的延伸，也简称信道区域。故，该信道区域之导电率大幅影响MOS晶体管的进行。因此，作为信道创建之速率，在于导电率上的栅极电压，与信道电阻大幅测定于描述晶体管，而增加栅极电阻关闭的原因为简化尺寸，主导设计标准用以完成增加操作集成电路之速率。
绝大数的集成电路以硅为基础以大幅无限的可用性，充分了解硅的特性与制程以集汇集50年的经验。因此，硅可能继续为大众产品进一步设计一代的选用。其一原因的优势是半导体装置制造中的硅具有优势的特性于硅/硅允许可靠电器绝缘之其它相异区于二氧化碳接口。该硅/硅二氧化碳接口以稳定的在高温度，且因允许进行之随后的高温工艺，做为需要，于退火周期已主动掺杂与治愈外在周期损伤，牺牲电极特性之接口
原因由上述指出，在场效晶体管中，二氧化碳硅使用最好作为栅极绝缘层之材料，以分离栅极电压，频繁组成的多晶硅或其它材料，由硅信道区。在稳步改善装置中之场效晶体管，而信道区之长度具有不断减少，以改善开关速率与现今之驱动能力。由晶体管以执行控制所提供的栅极电极之电压，以颠倒信道区的接口，用充分高电荷密度，以提供给予支撑的电压于目前所需的驱动，该信道区与具有维护硅二氧成相对的电容，以避免所谓的晶体管作业通到行为之短路。该通到行为之短路可引导增加泄电流与倚靠在电压门槛上的信道线。积极缩放晶体管装置，以相对较低成对的电压与其减少门槛电压可受到泄电流指数的增加，亦需要增强成对电容在信道区之栅极电压。因此，硅二氧化碳层的厚度具有相对地减少，以提供所需的电容于栅极与信道区之间。例如，信道线大约为80奈米，而栅极电极所需的硅二氧化碳为大约1.2奈米薄度。另外用法以高速率晶体管组件，系具有极短信道，可限制高速率信号的路径，而该晶体管组件可使用至少临界电路部分有较高信道，例如，存储晶体管组件，相较造成较高的泄电流，以引导坑道之电荷承载通过超薄硅二氧化碳栅极及绝缘层，可到达氧化物厚度值在范围1-2奈米，不可兼容许多种类电路之条件，甚至如果只在晶体管中之速率电路的路径设置以极薄栅极氧化物。
此外，可考虑更换栅极绝缘层硅二氧化碳之材料，尤其是对于极薄硅栅极氧化物层。可取代的材料包含展现显著介电常数之材料，其以较好相应的物理厚度设置栅极绝缘层，以提供成对电容，可获得薄硅栅极氧化物层。其具有支撑更换硅二氧化碳之高介电常数材料，例如氧化钽，且K值大约25，锶钛氧化物，具有的K值大约为150，氧化铪，氧化锆等。
另外，执行晶体管可增加适当的提供栅极电极之导电材料作为更换一般使用的多晶硅材料，由多晶硅可受到来自电荷承载的消耗，于邻近的栅极电压之接口，从而减少有效电容于信道区与栅极电压之间。因此，堆栈栅极具有支撑较高K值电介质提供的材料，增加电容为基础之一些厚度作为硅二氧化碳层，且额外的，在可接受的水平上保持泄电流。在其它地方，非晶硅材料，从而大幅避免消尽区之存在。
接着设置复杂的栅极结构，包含高-K电介质与以金属为基础之栅极材料，然而，可要求对待较高温度，可在转移引导上之工作功能与减少之介电常数之栅极电压，也可相关的增加层厚度，从而抵销可行的优势之高-K值高-K值中之组件与金属高-K值。其相信退化之高-K值金属栅极以大幅导致氧气的成立与各自氧气的扩散内之高-K值材料，其中，氧气的扩散可以载环境中的氧气已进入接触高-K电介质装置的工艺。由于对于实施例铪-与锆为基础成长非常快速，以近似较高之氧扩散，甚至温和之温度，显著修改高-K电介质之特性，可以由实施例中观察到，增加层的厚度与减少电介质常数，而甚至可进一步明白于适度之高温在大约950-300°，可通常使用主动治愈等。
增加显著高-K电介质材料的修改，作动功能之金属中栅极堆栈亦可对于能隙中心的转移，从而修改各晶体管之门槛电压。由于近似高-K电介质材料之高氧气，及基于暴露于湿化学蚀刻制程与清洁制程，于栅极堆栈在一般封装之后为图案化制程，以提高高-K电介质材料稳定性的顺序与各个栅极堆栈。例如其目的，为硅氮化物具有成熟之期望材料，可阻止氧气特性。故，典型流体制程，一种硅氮化物衬垫厚度之范围约为1-5奈米，可形成于暴露表面区域上的图案化高-K栅极堆栈，其中适当使用掺杂技术，作为过度影响装置之特性与/或后续制造的步骤。例如，低压化学气相沉积（LPCVD）技术，可应用于设置硅氮化物衬垫。
额外的使用高-K电介质材料与包含金属的栅极电极材料，以提供复杂的栅极电极结构，其它方法具有研发下达提高晶体管，以进行给予栅极长度与栅极电极材料之厚度。例如，创立某些应变组件于通到区之晶体管组件中，而电荷承载的流动性与其可提高整体信道之导电率。对于硅材料具有标准晶体之设置，如表面（100）取向，与通到长度导向的方向，以沿着<110>相等的方向，在目前的流动方向中建立拉伸应力的组件，可提高电极的导电率，从而改善进行晶体管之N信道晶体管。在其它部分，产生压应变组件中，目前流动的方向可增加孔洞流动性与其提供在之P信道晶体管中优越的导电率。所以，复数之应变诱导机制，将过去的在研发，可实施种种应变诱导技术需要于每个复杂的製造序列。例如，期望的方法以应用建立于硅/锗合金中的汲极与源头之压应变诱导。对于本发明之目的，在较早制造阶段，栅极电压结构之P信道晶体管选择性的形成邻近的孔穴，而N信道晶体管以覆盖间隔层。此外，P信道晶体管为栅极电压结构具有封装顺序，且不过度暴露栅极电压材料，而在蚀刻环境形成孔穴，且也提供选择取向成长的工艺之高效成长，而硅/锗合金材料可成长在结晶结构上，以显著沉积合金于介电质表面区域上可选择相应适当之制成参数的支撑。接着形成应变诱导于硅/锗合金，而相对应之间隔结构与封装栅极电压之P信道晶体管的盖层，可沿着覆盖N信道晶体管之间隔层移除。其后，进一步制成可持续设置汲极与源头区，作为完成基本的晶体管设置。
在电介质上机械的应变诱导有非常高效的概念，用以执行改善P信道晶体管与其组合，且复杂的栅极电压结构上以高-K电介质为基础有较高电介质。终于获得高效的应变组件于晶体管之信道区，然而，强烈依赖于内部应变半导体合金之水平与从信道区之横向偏移。由材料组成可被限制集中大约百分之三十原子的锗在硅/锗合金为基础上，目前可选择复杂外延沉积之方剂，进一步改善于应变可要求减少横向偏移，选择转换，然而，相关栅极电压结构之侧壁上保护任何电介质材料之厚度。所以，保护硅氧化物衬垫，而可给予提高完整的敏感栅极电压结构，且于进一步的制程中完成晶体管之设置，可减少厚度，对于实施例中的组合可要求任何增加偏移间隔之组件，这可能却是，栅极电极结构中材料损失，导致产量严重损失。于外有意限制前述应用的百分比，其相信任何图案化之违规行为，特别于复杂栅极电极结构之脚步，当进一步减少硅氮化物衬垫材料之厚度，可导致劣质覆盖的面积。据此，在图案化之上的复合栅极堆栈层，可频繁发生在栅极电压结构的脚步，以增加侧边的栅极长度，以最少一种的晶体管组件，可使其导致减少硅氮化物材料覆盖的程度，从而增加相互影响的可能性，与半导体装置之进一步制程中的极化学剂。对于实施例，解决SPM（硫酸与过氧化氢之混合物）具有成熟非常高效清洁媒介，接着封装栅极电压结构与预先进一步移除污染物工艺的顺序，残留金属等。在制造阶段省略清洁步骤或者提供低效率清洁方剂，可显著的增加整体缺陷，可导致其显著的产量损失。在其它地方，劣势覆盖的程度在栅极电极结构之脚步，可导致一些微量的晶体管与硫酸相互影响，而具有倾向移除氮化钛材料显著的数量，甚至如果只有短时间未覆盖部分表面，可用硫酸相互影响。且增加栅极电极结构之侧边上保护硅氮化物之材料，可显著减少氮化钛损失的机率，于清洁工艺期间以SPM为基础执行，进行晶体管所导致的损失，例如P信道晶体管，由于少量高效的应变诱导机械，可解决较少的晶体管。在其它地方，省略以SPM为主的清洁工艺，并不代表选择增加缺陷中半导体装置之进一步工艺，大幅的可行性。
于目前针对可避免各方法与装置揭露，或导致最少一或多个明确问题上之效应。
发明内容
依照前述清楚的总结本发明提供针对了解一些发明方面之的顺序。其总结发明，不详细概观。本发明未有义务辨认主要或临界组件之发明或发明描述的范围。其主要为目前显著的一些概念，像是序幕，而在之后再做许多详细的描述。
通常，揭露发明给予半导体装置与技术中以非常高效湿化学清洁方剂，可应用的顺序引导缺陷率的顺序，其中氮化钛表面区域可保护非常薄电介质材料，例如硅氮化物，虽然提供氮化钛材料优越的完整性，不论覆盖恶化的程度，对于实施例，当保护电介质之沉积材料，不论本案相关的沉积。在末端，以氧气可执行治愈，于实施例中形成氧离子治愈，可意外的导引氮化钛材料之邻界表面区域之优越的完整性。在其它所揭露的实施例中，氧气的应用可置愈复杂的栅极电压结构，于硅氮化物为主的材料中，可提供所需薄层，且进一步显示半导体装置制程之厚度。所以，在本发明中，额外在极薄保护材料钝化表面区域之分钟，或者可完成保护电介质材料，从而提供增强化学稳态进一步的制成，对于任何湿化学蚀刻剂方的申请。所以，减少保护衬垫所需的厚度层，例如，硅氮化物材料，可在高效清洁组件战略的应用，还是清楚的排除硅氮化物损失。
一种揭露说明的方法，有关半导体装置之系统材料的工艺。该方法包括沉积电介质材料，以暴露表面区域之氮化钛材料，而形成于半导体装置之结构上，接着暴露氧气离子，电介质材料由硫酸为基础执行污染物清洁工艺。此外，其执行的方法包括一或多进一步半导体装置上存在电介质材料与氮化钛材料之工艺。
进一步说明揭露的方法，包括设置栅极电极结构于半导体装置之半导体区，其中该栅极电极结构包括氮化钛层。而进一步的方法包括设置保护衬垫在该栅极电极结构之侧壁上，且以氧气种类为主在大幅自由酸的环境中进行治疗。又进一步的方法包括该栅极电极结构上清除的工艺，且包含以硫酸为主的保护衬垫。此外，晶体管组件的设置系使用包含保护衬垫之栅极电极结构。
一种揭露晶体管装置的叙述，包括该栅极电极结构包括设置氮化钛材料上的栅极绝缘层，其包括高-K电介质材料。该晶体管装置进一步包括设置于该栅极电极结构之侧壁上之间隔结构，其中该间隔结构包括该保护衬垫直接接触氮化钛材料之侧壁面的第一部份。此外，该晶体管装置包括设置氮化钛材料在氮化钛材料之侧壁面的第二部份。
附图说明
可参考了解前述的描述揭露，以一并连结草图描述，像是参考数字识别如组件，如下：
第1a至1d示意图说明半导体装置之显示的横断面，根据实施例说明，在种种的制造阶段中增强氮化钛材料的完整性，提供材料堆栈层；；
第1e图说明晶体管组件之显示的横断面，包含栅极电压结构中的氮化钛材料，可额外氧气为主的钝化工艺，于接收之优越完整性；
第1f图说明，根据实施例说明，扩大显示栅极电压结构之底部；以及
第1g图说明半导体装置显示的横断面，根据实施例说明最少的晶体管组件可接收应变诱导半导体合金，且于复杂的栅极电极结构上设置以薄保护衬垫材料为主，减少偏移的测定。
在主要揭露的种种修改与替代设置易受影响，而具体的实施例的方式例如在草图与细节描述中显示。可了解到，但是，在其具体实施例的描述中，并无义务限制特别揭露的发明，但针对用为所有覆盖的修改，相当，范围以内的精神与作为定义申请专利范围附加的发明范围。
主要组件符号说明
100               半导体装置
101               基板
102               半导体层
102A              半导体区域
110               氧等离子体
111               清洁工艺
150、150B、160B   栅极电极结构
150L、150F        长度
151               材料层
152               氮化钛材料
152A              暴露部分
152B              钝化部分
152S              表面区域
153、154          材料层
155               盖材料
156               电介质材料
156W              宽度
157               侧壁间隔结构
157A              蚀刻衬垫
157B              间隔组件
160               晶体管组件
161        源头区
162        信道区
163        半导体合金。
具体实施方式
种种发明上的描述在实施例说明。明确的被注意，但不是描述复杂的实际实施例于所有功能。将彰显应用的工艺于任何实际实施例，众多的具体实施以最好的决定实现研发人员具体的目标，例如遵守应用的系统与将另一实际实施例于生意应用的约束。此外，其将应用作为显彰可复合与时间花费之成就，但还是对一般技术中的技巧具有发展的好处于常规的承诺。
附上参考图描述目前主要新的问题。种种结构，系统与装置地示意图，只有说明描绘草图的目的，且以所知技术中的技巧作为目前未掩盖暴露的细节。虽然，附上草图包含描述与说明，例如叙述目前的揭露。可使用了解的文字与短语与意思一致的解释，且了解其文字与短语技术上应用的技巧。不特别定义用语或短语，如，定义不同之普通与习惯的意思作为了解技术上应用的技巧，义务的暗示运用连贯的用语或短语。其用语或短语的范围，具有特殊涵义的义务，例如其它技术人员了解的含义，例如特别定义向前设定的规范中所定义的含义，以指导与明确的提供用语或短语的特别定义。
通常，目前揭露地址于半导体装置工艺中氮化钛材料之封装问题。近来，频繁的使用接近氮化钛的材料，可在进一步的工艺中于一定程度上所要求的钝化，在实例，对于高温工艺，化学清洁工艺等，避免其它材料特性显著的变化，会导致其半导体装置成品的恶化。对于其目的，硅氮化物为主的电介质材料具有成熟，对于钝化暴露氮化钛材料的表面区域具有非常高效能的材料，在实例中显示氧气扩散之类。在复杂的半导体装置中，整体装置收缩的尺寸亦可要求在组件中合适的厚度层，且在条件非常复杂的图案化之复杂材料系统，而会频繁的导致图案化相关违规的行为，且也提供在条件非常复杂的薄保护衬垫材料之沉积。所以，所需覆盖的均匀度之任何氮化钛材料暴露的表面区域之频率，难以实现可于外在增加厚度层的要求，且在其它装置的要求不能兼容频率。由敏感氮化钛材料之覆盖减少的程度可导致整体材料特征很明显的变化，在实例上硫酸与任何相关湿化学媒介，而针对目前发现在包含氧气反应曝光之环境有令人惊奇的发现，可引导非常有效的钝化于氮化钛材料之暴露表面区域，可引导组合的材料可覆盖部分主要氮化钛暴露之表面，有着优越的完整性。可相信的是由氧气治疗，包含氧气的氮气组合可在原地形成，在便利性亦简称作为氧气为主氮化物材料，且当硫酸暴露可显著的展示减少的蚀刻，其中保护衬垫材料，例如硅氮化物材料，可提供蚀刻足够的抵抗，而未覆盖部份可以氧气治疗钝化，用以显示减少蚀刻的比例，于此可在实例大大避免不当氮化钛层材料的损失，而对于前述的实例以参考复杂的栅极电极结构之工艺。
所以，在一些具体实施例的说明，以额外钝化为基础上氧气治疗，例如氧离子，可在高效应用上设置高K金属栅极结构，于实例接着设置薄保护衬垫材料，可选择厚度以显示装置之需求，例如最小横向偏移之应变诱导半导体合金之类似，其中在额外的钝化实现所需卓越的完整性。
在第1a示意图说明显示半导体装置100之横断面，可包括结构101，例如硅结构，绝缘承载材料之类，于半导体层102上形成。该半导体层102表示以硅为主的材料或可包括任何其作为可要求制造阶段之其它合适组件。例如，隔离结构（未显示）可横向划定于该半导体层102之主动区102A，且作为了解半导体区，以形成于一或多晶体管组件上。此外，该结构之半导体层102中的组合，而硅绝缘体（SOI）之表示，设置当埋绝缘材料可形成于该半导体层102上与相关的接触。在其它发明中，该半导体层102可代表部分半导体材料结晶的结构101，从而形成”体积”设置。此外，在第1a图中显示实施例，可在该半导体层102与可包含复数之材料层154，153，152，151及155上形成材料系统150，其中数量与材料层的组成可依赖整体需求装置。一种材料层的系统150，例如材料层152可提供由氮化钛材料可具有暴露表面区域152S，且在实施例中显示该材料层152之表面区域之侧壁。于一实施例中说明材料系统150可代表栅极电极结构之晶体管，仍可设置于主动区102A之上。在此发明中层154与153可代表栅极电极材料，于该层153中表示高K电介质材料，例如前述提到的材料之一，而该层154可表示以氧气为主之硅电介质材料，从主动区102A提供优越的特征接口。而氮化钛材料152可设置高K电介质材料153作为钝化与保护高K电介质材料153。另外，一或多种额外材料，例如硅材料中形成多晶硅材料，非晶硅材料之类，可提供作为该层151，其中作为可欣赏其它任何合适的材料，例如硅/锗材料与之类似，如过可应用到的意思。此外，盖材料155，例如硅氮化物材料，可设置当代表栅极电压结构
于材料系统150上。其以额外适当的材料，例如中间材料停止蚀刻之类，也可假设要求提供该材料系统150。
于半导体装置100包括该材料系统150，而在以下简称为栅极电压结构，可以前述之制程为基础。接着定义主动区102A，用为使用任何适当工艺战略合适结构的隔离，而系统150之材料层可以存放与后来图案为主之复杂光刻以及蚀刻技术。其可欣赏存放及最先的图案之部分的材料层，其中，通常在最少的该氮化钛材料152于该层153上形成，且提供优越完整性之材料层153之顺序。于堆栈材料上的图案，特别在层154，153与152中，当申请复杂的各向异性蚀刻技术，可发生一定程度上的不均匀性。例如，图案的序列，在蚀刻工艺可有通过蚀刻之盖层155与电子材料151，前述之氮化钛材料152与栅极电介质材料153与154，由相应图案工艺可设计在蚀刻前之不均匀推进，且可导致不同的横向尺寸于导引该栅极电压结构150。对于实例，其可观察到栅极电压结构之晶体管之某些种类，例如N信道晶体管，可在脚步或该栅极电压结构150底部有增加长度150F，相比于其它顶部之长度150L。所以，一或两者表面区域152S之氮化钛材料152，及亦在该层153与154，可表示包含表面区域，其可导引在随后制造阶段中薄保护衬垫内部覆盖上之沉积。
于第1b图显著说明进一步先进制造阶段中之半导体装置100，在保护衬垫156可设置于栅极电压结构之侧壁。在一些实施例中说明，而该保护衬垫156以氧气为主的硅材料之组成，且考虑到硅与含氮化合物，也可能包含其它种类，例如氢气之类。在其它实施例中，其它电介质材料，例如氮化物硅碳化物之类，可以使用只要的材料，以提供高蚀刻抵抗与进一步在该半导体装置100之制程中有明确的氧气扩散效应块。于一些实施例中说明，衬垫156之宽度156W为5奈米与更少，且在一些实施例中，3奈米与更少的衬垫156，可在额外间隔组件之组合，对于应变诱导半导体合金测定的横向偏移，可再之后制程阶段中一些晶体管组件的设置。如叙述，保护衬垫156不可完全覆盖该氮化钛材料152之侧壁，而由实例表面区域，或部分152A可覆盖极薄材料层，且再进一步之装置100可容易打开。
于沉积电介质材料层可设置该保护衬垫156，例如硅氮化物层，以任何合适的沉积技术为基础，例如热激活化学气相沉积（CVD），增强CVD离子或任何其它组件，或者任何循环沉积技术，假设需要控制优越层厚度。例如，硅氮化物材料，可设置作为非常密的材料，从而提供于该栅极电压结构150之侧壁之优越完整性。接着沉积电介质材料层，以好的制程剂方为基础进行各向异性蚀刻的制程，从而有效的从装置横面积移除电介质材料。由于侧表面区域，也可于该栅极电压结构150（参考第1b图右侧）之底部移除材料，可导引大幅未覆盖部分152A。在先前解释，传统战略，该未覆盖部分152A不可允许以硫酸为剂方高效清洁，而由该层152中会发生显著材料的损失。
于第1c示意图说明半导体装置100当暴露对于含有氧气环境之反应，在任何暴露该氮化钛材料152之部分表面顺序。于一实施例中说明，可执行于氧气离子的环境，于暴露部分152A中（图1b）可有效的在氮化内覆盖与氧气接触的材料152B，而当暴露硫酸与其它积极酸，有明显的降低蚀刻比例，通常作为有效的清除剂方。以习惯的氧气光阻剂方为主可容易成立工艺110之合适的离子参数，其中氮化钛钝化所需的范围，可进行对应试验中导引蚀刻抵抗氮化钛材料的测定，且可测定复数不同参数设置工艺。对于实例，氧气离子种类的环境作为使用灰化抵制材料，可应用于大约5-60第二顺序于化学稳定材料152B内有效的覆盖氮化钛材料。在其它实施例说明中，治疗110可建立在外在申请离子无酸环境中，其中化学相互作用的激活可提升温度，例如约150-300℃。
第1d示意图说明当于暴露之反应环境之工艺的半导体装置100，而可以硫酸为基础建立，以有效移除污染物，例如聚合物，金属之类。在制程中111，于一实施例中说明，可于SPM为基础上建立，该保护衬垫156中的组件与该氮化钛材料152之钝化部分152B可提供优越的完整性，而可清楚的抑制每一个剩余该氮化钛材料152之修改。所以，该半导体装置100进一步制程可持续以有效为主清洁装置表面，且减少任何与污染物有关的缺陷，于任何的损失的产量。
第1e示意图说明半导体装置100中进一步优越的制造阶段。如说明，该装置100可包括晶体管160，包含汲极与源头区161中设置激活区102A。此外，侧壁间隔结构157可设置于栅极电压结构150之侧壁上，例如在保护衬垫156材料上。在显示的实施例中，该侧壁间隔结构157包括停止蚀刻衬垫157A与间隔组件157B，其中，然而，可提供额外的间隔组件，根据所要求复杂的掺杂于汲极与源头区161之侧面。
第1f示意图说明扩大显示栅极电压结构150之底部。如显示，该氮化钛材料152可设置在该保护衬垫156之侧表面152S上与钝化氮化物以氧气为主之材料152B，而该栅极电压材料153，154可覆盖停止该蚀刻衬垫157A。
于第1e与1f图中显示半导体装置100可批配任何应用制程技术，对于实例设置偏移间隔组件（未图标），或使用该保护衬垫156作为引入偏移间隔组件种类的掺杂与后来设置的该侧壁间隔结构157，且可进一步引入顺序的部份掺杂间隔，获得汲极与源流区161。其后，于任何退火工艺可执行激活的掺杂间隔与再结晶植入诱导损坏。其后，持续进一步的工艺，对于实例若要求设置金属硅化物区，与沉积中间层电介质材料，而于实例中形成硅氮化物与硅二氧化碳之类。其可看到一些复杂的路径，可更换材料151于一或更多金属间隔，其中该氮化钛材料152可有效的使用作为停止的材料，其中在优越制程条件中可有优越的完整性。在其它实施例中，该栅极电极结构150可在最后设置，在实例有相关工作功能的调整之类，其中该氮化钛材料152之优越完整性，可引导最终实现晶体管特性之优越的均匀性。
于第1g示意图中根据半导体装置100说明，进一步实施例中叙述可设置进一步晶体管组件160B与该激活区上102B与可包括该栅极电极结构150B，而可有类似的设置作为该栅极电极结构150。因此，该栅极电极结构150B可包括该栅极电极材料154与153中该氮化钛材料152的组件。此外，该电极材料151可设置在该氮化钛材料152之上。
另外，该保护衬垫材料156可设置于该栅极电极结构160B之侧壁上，而可进一步包括该间隔结构157。于实施例中显示，该栅极电极结构160B在横断面形状有大半布的均匀，且该保护衬垫材料156可靠的覆盖层154，153与152之侧壁。于前述，不同种类晶体管之栅极电极结构于图案化工艺中，可有不同横断面形状。此外，在一些方法中，至少于部份该激活有设置以增加半导体材料，而提供作为获得所需工作功能与其该晶体管160B之门槛电压。例如，可有效的使用硅/锗合金作为关于该电介质材料154与153，以调整合适的隙带的偏移，而在其中具体金属种类的工作功能中建立。此外，该晶体管160B意味着P信道晶体管，可成立应变诱导半导体合金163，作为硅/锗合金与类似可包括某些在信道区162中的应变组件。于解释上，在该信道区162中引导应变组件会非常依赖横向偏移的材料163，而转换为测量该保护衬垫材料156上之宽度。于此，当形成应变诱导该半导体合金163，而该栅极电极结构150B包含该保护衬垫材料156，可能增加衬垫材料组合，于技术作为蚀刻光罩且形成光罩于各自孔穴中设置之激活区102B，及回填该半导体合金163的孔穴。于蚀刻孔穴，在初始的阶段至少有蚀刻的工艺，于较高异性之蚀刻剂方，可在引导孔穴侧偏移，以大幅的测定设置在该栅极电极结构150B之侧壁上的任何电介质材料。所以，引导该保护衬垫材料156之减少厚度以显示有利于增强整体材料163之应变诱导的效应。由减少厚度或该材料156之宽度，不会大幅负面影响整体装置100的制程，于实例中之晶体管160，会有不均匀的栅极长度，可在该晶体管160B中实现减少所需的偏移。所以，该晶体管160B与160会以任何适当制程技术为基础，其中所需减少宽度或该保护衬垫材料156之厚度，以引导该晶体管160B优越的性能。
以清楚的了解任何适当应变又导之半导体合金，例如硅/碳，可使用执行增强晶体管要求应变种类的沉积。例如，当该晶体管160表示N信道晶体管可接收对于包含在该活区102A中之拉伸应变的硅/碳合金，而可导引执行优越的该晶体管160。同样地，该晶体管160与160B两者可接收合适半导体合金之应变诱导，其中减少衬垫材料156中之组合的宽度，与减少缺陷比例，以高效清洁工艺为基础实现（第1d图），可导引增强执行与减少产量损失。
于成效，以目前提供半导体装置之揭露与氮化钛材料之完整的战略工艺，可以以氧气为基础增强治疗，例如离子治疗，而出奇地提高未覆盖之部分表面的完整性，以加强化学稳定性对于部分相关暴露之高效清洁的剂方，而实例以硫酸为主。
于特别实施例之揭露只在叙述上做说明，作为可修饰与不同实行的发明，但用相同的方式显示其技术中的技巧，而在教学中得到益处。例如，于制程步骤设定上可执行不同的顺序。此外，未限制显示解释或设计内的细节之意，在另于申请专利范围上描述。其可清楚的于具体实施例上揭露改辨或改性与发明的范围与精神的变异将考虑在内。此外，在寻求保护中作为在申请专利范围上向前的设定。

Claims (15)

1.一种半导体装置的材料系统的处理方法，包括：
于氮化钛材料（152）的暴露表面区域（152S）上沈积电介质材料（156），而该氮化钛材料（152）形成于半导体装置的基板（101）上方；
暴露该基板（101）至氧等离子体（110）；
暴露至该氧等离子体后，通过硫酸的基础上进行清洁工艺自该电介质材料（156）移除污染物；以及
在存在该电介质材料（156）与该氮化钛材料（152），在半导体装置上进行一或多进一步的工艺（111）。
2.如权利要求1所述的方法，其中，该电介质材料（156）沈积有大约为5奈米或更少的厚度。
3.如权利要求1所述的方法，其中，该电介质材料（156）包括硅和氮。
4.如权利要求1所述的方法，进一步包括形成材料层堆栈，该材料层堆栈包含氮化钛材料，其中，该电介质材料形成在该材料层堆栈的侧壁。
5.如权利要求4所述的方法，其中，形成该材料层堆栈包括半导体区域上形成栅极电介质层、该栅极电介质层上方形成该氮化钛材料（152）栅极，该氮化钛材料（152）上形成至少一进一步材料层（151），以及图案化该材料层堆栈，以形成侧壁为该氮化钛材料（152）的暴露表面区域（152S）。
6.如权利要求5所述的方法，其中，该栅极电介质层包括高K电介质材料。
7.一种方法，包括：
在半导体装置的半导体区域（102A）上方形成栅极电极结构（150），而该栅极电极结构包括氮化钛材料（152）；
在该栅极电极结构（150）的侧壁上形成保护衬垫（156）；
在实质无酸的环境氧气种类的基础上进行处理（110）；
硫酸的基础上在包含该保护衬垫（156）的该栅极电极结构（150）上，进行清洁工艺（111），上；以及
通过使用包含该保护衬垫（156）的该栅极电极结构（150）形成晶体管组件（160）。
8.如权利要求8所述的方法，其中，氧气种类的基础上进行该处理（110）包括进行等离子处理。
9.如权利要求8所述的方法，其中，氧气种类的基础上进行该处理（110）包括建立包含氧气种类的反应气体环境。
10.如权利要求8所述的方法，其中，氧气种类的基础上进行该处理（110）之后进行清洁工艺（111）。
11.如权利要求8所述的方法，其中，形成该保护衬垫（156），包括沈积硅和含有氮的电介质材料与蚀刻该电介质材料。
12.如权利要求8所述的方法，其中，形成该栅极电极结构（150）包括形成包括高K电介质材料的栅极电介质层与在该栅极电介质层上形成该氮化钛材料（152）。
13.如权利要求12所述的方法，其中，形成该栅极电极结构（150）导致在其顶面的该栅极电极结构（150）的第一长度与在底面的第二长度，其中，该第二长度比该第一长度长。
14.一种晶体管装置，包括：
形成在包括高K电介质材料的栅极绝缘层上的包括氮化钛材料（152）的栅极电极结构（150）；
形成在该栅极电极结构（150）的侧壁上的间隔结构，而该间隔结构包括该保护衬垫（156），直接接触该氮化钛材料（152）的侧壁面（152S）的第一部份；以及
形成在该氮化钛材料（152）的该侧壁面（152S）的第二部份的钛氧化物材料。
15.如权利要求14所述的晶体管装置，其中，该栅极电极结构（150）的长度在其脚部大于在栅极电极结构（150）的顶部的长度。
CN201080048061.5A 2009-08-31 2010-08-25 通过使用氧等离子体的钝化维持高k栅极堆栈的完整性 Expired - Fee Related CN102687246B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102009039419A DE102009039419B4 (de) 2009-08-31 2009-08-31 Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement
DE1020090394192 2009-08-31
US12/848,644 US8524591B2 (en) 2009-08-31 2010-08-02 Maintaining integrity of a high-K gate stack by passivation using an oxygen plasma
US12/848,644 2010-08-02
PCT/US2010/046568 WO2011025800A2 (en) 2009-08-31 2010-08-25 Maintaining integrity of a high-k gate stack by passivations using an oxygen plasma

Publications (2)

Publication Number Publication Date
CN102687246A true CN102687246A (zh) 2012-09-19
CN102687246B CN102687246B (zh) 2015-03-11

Family

ID=43525138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080048061.5A Expired - Fee Related CN102687246B (zh) 2009-08-31 2010-08-25 通过使用氧等离子体的钝化维持高k栅极堆栈的完整性

Country Status (5)

Country Link
US (1) US8524591B2 (zh)
CN (1) CN102687246B (zh)
DE (1) DE102009039419B4 (zh)
TW (1) TWI502632B (zh)
WO (1) WO2011025800A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311110B (zh) 2012-03-12 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法，晶体管的形成方法
DE102012206405B4 (de) * 2012-04-18 2013-11-07 Globalfoundries Inc. Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
US10084060B2 (en) * 2014-08-15 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US9899520B2 (en) 2015-12-22 2018-02-20 United Microelectronics Corp. Method for fabricating semiconductor device
US10049939B2 (en) 2016-06-30 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
KR102616853B1 (ko) * 2016-07-15 2023-12-26 에스케이하이닉스 주식회사 3차원 반도체 집적 회로 장치 및 그 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121526A1 (en) * 2002-12-20 2004-06-24 Naoki Yamamoto Fabrication process of a semiconductor integrated circuit device
CN1700425A (zh) * 2004-05-19 2005-11-23 三星电子株式会社 用于半导体衬底上的金属层和图形的腐蚀－抑制清洗组合物
US7033974B2 (en) * 2001-06-11 2006-04-25 Dai Nippon Printing, Co., Ltd. Thermal transfer sheet
US20060160317A1 (en) * 2005-01-18 2006-07-20 International Business Machines Corporation Structure and method to enhance stress in a channel of cmos devices using a thin gate
US20060284271A1 (en) * 2005-06-21 2006-12-21 Intel Corporation Metal gate device with reduced oxidation of a high-k gate dielectric
US20070096217A1 (en) * 2002-10-11 2007-05-03 Samsung Electronics Co., Ltd. Mos transistors having inverted t-shaped gate electrodes and fabrication methods thereof
US20090117726A1 (en) * 2007-11-02 2009-05-07 Texas Instruments Incorporated Integration Scheme for an NMOS Metal Gate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2795868B1 (fr) * 1999-07-02 2003-05-16 St Microelectronics Sa Transistor mosfet a effet canal court compense par le materiau de grille
US6800512B1 (en) * 1999-09-16 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device
TWI283459B (en) * 2004-11-22 2007-07-01 Winbond Electronics Corp Non-volatile memory and method of fabricating thereof
US8106456B2 (en) * 2009-07-29 2012-01-31 International Business Machines Corporation SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics
US8173531B2 (en) * 2009-08-04 2012-05-08 International Business Machines Corporation Structure and method to improve threshold voltage of MOSFETS including a high K dielectric

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7033974B2 (en) * 2001-06-11 2006-04-25 Dai Nippon Printing, Co., Ltd. Thermal transfer sheet
US20070096217A1 (en) * 2002-10-11 2007-05-03 Samsung Electronics Co., Ltd. Mos transistors having inverted t-shaped gate electrodes and fabrication methods thereof
US20040121526A1 (en) * 2002-12-20 2004-06-24 Naoki Yamamoto Fabrication process of a semiconductor integrated circuit device
CN1700425A (zh) * 2004-05-19 2005-11-23 三星电子株式会社 用于半导体衬底上的金属层和图形的腐蚀－抑制清洗组合物
US20060160317A1 (en) * 2005-01-18 2006-07-20 International Business Machines Corporation Structure and method to enhance stress in a channel of cmos devices using a thin gate
US20060284271A1 (en) * 2005-06-21 2006-12-21 Intel Corporation Metal gate device with reduced oxidation of a high-k gate dielectric
US20090117726A1 (en) * 2007-11-02 2009-05-07 Texas Instruments Incorporated Integration Scheme for an NMOS Metal Gate

Also Published As

Publication number Publication date
CN102687246B (zh) 2015-03-11
DE102009039419B4 (de) 2012-03-29
TW201126578A (en) 2011-08-01
US20110049585A1 (en) 2011-03-03
US8524591B2 (en) 2013-09-03
WO2011025800A3 (en) 2011-04-21
DE102009039419A1 (de) 2011-03-03
WO2011025800A2 (en) 2011-03-03
TWI502632B (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
TWI697100B (zh) 將記憶電晶體納入高ｋ金屬閘極互補式金屬氧化物半導體之製造流程的整合
US8633537B2 (en) Memory transistor with multiple charge storing layers and a high work function gate electrode
KR102018101B1 (ko) 반도체 소자 및 이의 제조 방법
US9368605B2 (en) Semiconductor structure including a split gate nonvolatile memory cell and a high voltage transistor, and method for the formation thereof
US20160071947A1 (en) Method including a replacement of a dummy gate structure with a gate structure including a ferroelectric material
CN102810542B (zh) 半导体器件及其制造方法
JP2020536394A (ja) ｈｉｇｈ−Ｋメタルゲートを有する埋込みＳＯＮＯＳ及びその製造方法
JP2012124296A (ja) 半導体装置およびその製造方法
CN102687246B (zh) 通过使用氧等离子体的钝化维持高k栅极堆栈的完整性
US9711513B2 (en) Semiconductor structure including a nonvolatile memory cell and method for the formation thereof
CN104538305A (zh) 半导体组件及其制造方法
CN105321883A (zh) 制造半导体器件的方法
KR20120038279A (ko) 반도체 소자 및 그 제조 방법
WO2014008166A1 (en) Memory transistor with multiple charge storing layers
CN103094214B (zh) 制作半导体器件的方法
CN105990428B (zh) 一种半导体器件及其制造方法和电子装置
US20140264720A1 (en) Method and Structure for Nitrogen-Doped Shallow-Trench Isolation Dielectric
CN102810541B (zh) 一种存储器及其制造方法
US11315942B2 (en) Nonvolatile memory device having a memory-transistor gate-electrode provided with a charge-trapping gate-dielectric layer and two sidewall select-transistor gate-electrodes
CN103871887A (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
WO2011137624A1 (zh) 一种闪存器件及其制造方法
CN104299911B (zh) 通过单步骤沉积实现栅极包覆
CN102376575A (zh) Mos晶体管源漏应力区的形成方法及mos晶体管制作方法
CN102024706B (zh) 用于制造半导体器件的方法
CN104064463A (zh) 晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150311

Termination date: 20190825

CF01 Termination of patent right due to non-payment of annual fee