CN102810541B

CN102810541B - 一种存储器及其制造方法

Info

Publication number: CN102810541B
Application number: CN201110143077.0A
Authority: CN
Inventors: 许高博; 徐秋霞
Original assignee: Institute of Microelectronics of CAS
Current assignee: GALLOP CREATION LIMITED
Priority date: 2011-05-30
Filing date: 2011-05-30
Publication date: 2015-10-14
Anticipated expiration: 2031-05-30
Also published as: CN102810541A

Abstract

本申请公开了一种存储器及其制造方法。该存储器的结构包括：半导体衬底；沟道区，位于所述半导体衬底上；栅堆叠，位于所述沟道区上，所述栅堆叠包括隧穿层、电荷俘获层、阻挡层和栅电极层，所述隧穿层位于所述沟道区上，所述电荷俘获层位于所述隧穿层上，所述阻挡层位于所述电荷俘获层上，所述栅电极层位于所述阻挡层上；源/漏区，位于所述沟道区两侧且嵌入所述半导体衬底中；所述电荷俘获层包括第一电荷俘获层和第二电荷俘获层，其中，第二电荷俘获层位于第一电荷俘获层的上面和下面中的至少一处。

Description

一种存储器及其制造方法

技术领域

本发明涉及一种存储器及其制造方法，尤其涉及一种高k纳米晶存储器及其制造方法，其通过在氮化硅电荷俘获层的上、下界面引入高k纳米晶层，提高存储器存储电荷的能力。

背景技术

伴随半导体工艺技术的不断发展，非挥发性存储器技术有了飞速的发展。以最具代表性的闪速存储器（Flash Memory）为例，其先后经历了浮栅存储器、NROM（Nitride Read－Only Memory）与SONOS（Silicon Oxide Nitride Oxide Silicon）存储器。现今，非挥发性闪速存储器集成密度越来越高，存储单元尺寸越来越小，传统的闪速存储器结构已不能满足存储技术发展的需要。因此，突破传统的限制，采用新的电荷俘获层结构和介质材料，以增加俘获电荷的密度，改善快闪存储器在擦写速度和记忆保持时间之间存在的问题。

本发明采用纳米晶结构和电荷俘获层结构相结合，纳米晶结构能提供更多的电荷势阱，有利于增加电荷的俘获数量，获得更大的存储窗口，同时电荷俘获层结构可以提供额外的电荷陷阱，增加俘获电荷密度，增大擦写窗口，实现阈值电压在编程和擦除状态下有较大的偏移。

发明内容

根据本发明的一个方面，提供了一种存储器，包括：半导体衬底；沟道区，位于所述半导体衬底上；栅堆叠，位于所述沟道区上，所述栅堆叠包括隧穿层、电荷俘获层、阻挡层和栅电极层，所述隧穿层位于所述沟道区上，所述电荷俘获层位于所述隧穿层上，所述阻挡层位于所述电荷俘获层上，所述栅电极层位于所述阻挡层上；源/漏区，位于所述沟道区两侧且嵌入所述半导体衬底中；所述电荷俘获层包括第一电荷俘获层和第二电荷俘获层，其中，第二电荷俘获层位于第一电荷俘获层的上面和下面中的至少一处。

优选地，所述隧穿层或阻挡层包括氧化硅层或高k栅介质层中的一种或多种的组合，其中，所述隧穿层或阻挡层至少一处包括高k栅介质层。

在上述方案中，所述高k栅介质层包括：HfO₂、HfON、HfAlON、HfTaON、HfTiON中的任一种或多种的组合。

优选地，所述第一电荷俘获层包括氮化硅层或金属氧化物层中的一种或多种的组合。

在上述方案中，所述金属氧化物层包括：Al₂O₃、Ta₂O₅、TiO₂中的任一种或多种的组合。

优选地，所述第二电荷俘获层包括纳米晶层，并且位于第一电荷俘获层的上面和下面中的至少一处。

优选地，所述纳米晶层包括高k纳米晶层，具体地，所述高k纳米晶层包括HfSiON、HfAlON、HfTaON、HfTiON、HfAlSiON、HfTaSiON、HfTiSiON中的任一种或多种的组合。

优选地，所述栅电极层包括金属栅层。

优选地，所述金属栅层包括金属氮化物层，具体地，所述金属氮化物层包括TaN、TiN、AlNx、TiAlN、MoAlN中的任一种或多种的组合。

根据本发明的另一个方面，提供了一种存储器的制备方法，包括：提供半导体衬底；在所述半导体衬底上形成栅堆叠，所述栅堆叠包括隧穿层、电荷俘获层、阻挡层和栅电极层；在所述栅堆叠的两侧形成侧墙；在所述栅堆叠的两侧的所述半导体衬底中形成源/漏区。

优选地，所述在半导体衬底上形成栅堆叠的步骤包括：在所述半导体衬底上形成隧穿层；在所述隧穿层上形成电荷俘获层；在所述电荷俘获层上形成阻挡层；在所述阻挡层上形成栅电极层；对所述栅电极层、阻挡层、电荷俘获层和隧穿层进行图案化刻蚀，形成栅堆叠。

其中，在所述隧穿层上形成电荷俘获层的步骤可以包括：在所述隧穿层上形成第一电荷俘获层；在所述第一电荷俘获层上形成阻挡层；对所述电荷俘获层进行热退火处理；其中，第一电荷俘获层为氮化硅层或金属氧化物层中的一种或多种的组合，隧穿层或阻挡层至少一处为高k栅介质层。热退火后，氮化硅层或金属氧化物层与高k栅介质层发生反应，形成高k纳米晶层，作为第二电荷俘获层。

优选地，在所述阻挡层上形成栅电极层的步骤可以包括：在所述阻挡层上形成金属氮化物层。

本发明提供的这种存储器及其制备方法，采用纳米晶结构和电荷俘获层结构相结合，纳米晶能提供更多的电荷势阱，有利于增加电荷的俘获数量，获得更大的存储窗口，同时电荷俘获层结构可以提供额外的电荷陷阱，增加俘获电荷密度，增大擦写窗口，实现阈值电压在编程和擦除状态下有较大的偏移。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1-10示出了根据本发明实施例制造半导体器件的流程中各步骤对应的器件结构的截面图。

附图标记说明：

1000，半导体衬底；1002，沟道区；1006，隧穿层；1008，第一电荷俘获层；1010，第二电荷俘获层；1012，阻挡层；1014，栅电极层；1016，侧墙；1018，源/漏区；1020，金属硅化物；1022，浅沟槽隔离；102电荷俘获层。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的，其中为了清楚的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

图1示出了根据本发明的一个实施例得到的存储器。其中，该存储器包括：半导体衬底1000；沟道区1002，位于半导体衬底1000上；栅堆叠，位于沟道区1002上，栅堆叠包括隧穿层1006、电荷俘获层102、阻挡层1012、栅电极层1014，隧穿层1006位于沟道区1002上，电荷俘获层102位于隧穿层1006上，阻挡层1012位于俘获层102上，栅电极层1014位于阻挡层1012上；侧墙1016，位于栅堆叠两侧；源/漏区1018，位于沟道区1002两侧且嵌入半导体衬底中。

优选地，在源/漏区1018的上表面还包括金属硅化物1020。其中，器件的两侧还包括有隔离结构1022，例如可以是浅沟槽隔离或其他隔离结构。

图2示出了图1所述实施例中电荷俘获层102的一种结构。其中，电荷俘获层102包括第一电荷俘获层1008和第二电荷俘获层1010，第二电荷俘获层1010位于第一电荷俘获层1008的上面和下面。

优选地，隧穿层1006和阻挡层1012为高k栅介质层，例如可以包括HfO₂、HfON、HfAlON、HfTaON、HfTiON中的任一种或多种的组合。

优选地，第一电荷俘获层1008为氮化硅层或金属氧化物层中的一种或多种的组合。

优选地，第二电荷俘获层1010为高k纳米晶层，例如可以包括HfSiON、HfAlON、HfTaON、HfTiON、HfAlSiON、HfTaSiON、HfTiSiON中的任一种或多种的组合。

优选地，栅电极层1014为金属氮化物层，例如可以包括TaN、TiN、AlNx、TiAlN、MoAlN中的任一种或多种的组合。

图3～10详细示出了根据本发明实施例制造半导体器件流程中各步骤的截面图。以下，将参照这些附图来对根据本发明实施例的各个步骤予以详细说明。

首先，如图3所示，提供半导体衬底1000。衬底1000可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI（绝缘体上半导体）、碳化硅、砷化镓或者任何Ⅲ/Ⅴ族化合物半导体等。此外，半导体衬底1000可以可选地包括外延层，可以被应力改变以增强性能。对于本发明的实施例，优选采用掺杂了p型杂质的Si衬底。

接着，在半导体衬底1000上形成隔离结构，优选采用浅沟槽隔离（Shallow Trench Isolation, STI）。在本发明的实施例中也可以采用其他隔离结构，隔离结构与本发明的主旨无关，这里不再赘述。

可选地，可以在半导体衬底1000上形成氧化物层（图5中未示出），能够改善界面性能。具体地，可以在含有微量氧气的氮气中，并在600-800oC温度下对半导体衬底进行快速热氧化30-120S，生成5-8?的氧化物层。

然后，如图4所示，在半导体衬底1000上形成隧穿层1006（如果未形成氧化物层，则在半导体衬底上形成隧穿层）。具体地，采用磁控溅射技术或原子层淀积技术在半导体衬底1000上形成高k栅介质层，例如可以包括HfO₂、HfON、HfTaON、HfTiON、HfAlON中的任一种或几种，在本实施例中优选为HfO₂层。

以下具体描述根据本发明的一个优选实施例的隧穿层的形成。具体的形成方法为，采用磁控反应溅射工艺制备HfO₂隧穿层，溅射靶材采用HfO₂靶，溅射气氛为氩气，溅射功率为200-500W，工作压强为（2-8）×10^-3Torr。

接着，如图5所示，在隧穿层1006上形成第一电荷俘获层1008。具体的，采用磁控溅射技术或化学气相淀积技术在隧穿层1006上形成第一电荷俘获层1008，例如可以包括氮化硅层或金属氧化物层中的一种或多种的组合，在本实施例中优选为氮化硅层。

以下具体描述根据本发明的一个优选实施例的第一电荷俘获层的形成。具体的形成方法为，采用磁控反应溅射工艺制备氮化硅第一电荷俘获层，溅射靶材选用氮化硅靶，溅射气氛为氩气，溅射功率为500-800W，工作压强为（2-8）×10^-3Torr。

然后，如图6所示，在第一电荷俘获层1008上形成阻挡层1012。具体地，采用磁控溅射技术或原子层淀积技术在半导体衬底1000上形成高k栅介质层，例如可以包括HfO₂、HfON、HfTaON、HfTiON、HfAlON中的任一种或几种，在本实施例中优选为HfO₂层。

以下具体描述根据本发明的一个优选实施例的阻挡层的形成。具体的形成方法为，采用磁控反应溅射工艺制备HfO₂阻挡层，溅射靶材采用HfO₂靶，溅射气氛为氩气，溅射功率为300-600W，工作压强为（2-8）×10^-3Torr。

然后，对半导体衬底进行热退火处理。具体地，可以采用在氮气气氛中进行快速热退火处理，优选的退火温度是500-1000℃，时间可以是5-50S，使Si₃N₄层与HfO₂高k栅介质层在界面处发生反应形成HfSiON高k纳米晶层作为第二电荷俘获层，HfSiON高k纳米晶层位于Si₃N₄电荷俘获层的上表面和下表面处，如图7所示。其中，隧穿层1006中的HfO₂与Si₃N₄反应形成HfSiON高k纳米晶层，位于Si₃N₄电荷俘获层的下表面；阻挡层1012中的HfO₂与Si₃N₄反应形成HfSiON高k纳米晶层，位于Si₃N₄电荷俘获层的上表面。

接着，如图8所示，在阻挡层1012上继续形成栅电极层1014，栅电极层优选为金属氮化物层。具体地，采用磁控溅射技术在阻挡层1012形成金属栅电极层，例如可以包括TaN、TiN、AlNx、TiAlN、MoAlN中的任一种或多种的组合，在本实施例中优选为TaN层。

以下具体描述根据本发明的一个优选实施例的栅电极层的形成。具体的形成方法为，采用磁控反应溅射工艺制备TaN金属栅电极层，溅射靶材采用Ta靶，溅射气氛为氩气和氮气的混合气体，溅射功率为500-1000W，工作压强为（2-8）×10^-3Torr，溅射钽靶，淀积形成TaN金属栅，通过调节氮气流量可以调节TaN金属栅电极层中氮的含量。

然后，可以进行图案化刻蚀以形成栅堆叠结构。具体地，在栅电极层1014上旋涂光刻胶，根据要形成的栅堆叠的图案对光刻胶进行图案化，然后以图案化后的光刻胶为掩模刻蚀形成如图9所示的栅堆叠结构。

以下将按照常规工艺完成器件的源/漏区。

首先，如图10所示，对整个半导体器件结构进行源/漏延伸区注入。因为需要形成N型存储器，可以注入As或P离子。可选地，进一步进行晕环（Halo）注入，例如可以注入B或In，从而在栅堆叠下方对应的沟道区1002或沟道区1002下方的衬底1000中形成晕环注入区（图中未示出）。然后，环绕栅堆叠形成侧墙。具体地，可以采用PECVD（Plasma-Enhanced Chemical Vapor Deposition，等离子增强化学气相淀积）方式形成Si₃N₄层，厚度可以为500-900?，然后采用干法刻蚀工艺，例如是RIE（Reactive-Ion Etching ，反应离子刻蚀）反刻形成Si₃N₄侧墙。然后，进行源/漏注入，例如As或P离子，形成源/漏区1018。按照常规器件的形成方法，在形成源/漏区后，需要进行退火使源漏区激活，退火温度可以为800-1200℃，退火时间可以为3-10S。

如图10所示，按照常规器件的形成方法，在源/漏区1018的上表面形成金属硅化物1020。

最后，按照常规的器件形成方法，在整个半导体器件结构上形成层间介质层，并在层间介质层中形成与栅极和源/漏的接触。

本发明的实施例，采用纳米晶结构和电荷俘获层结构相结合，纳米晶能提供更多的电荷势阱，有利于增加电荷的俘获数量，获得更大的存储窗口，同时电荷俘获层结构可以提供额外的电荷陷阱，增加俘获电荷密度，增大擦写窗口，实现阈值电压在编程和擦除状态下有较大的偏移。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过现有技术中的各种手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。

以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。

Claims

1.一种存储器，包括：

半导体衬底；

沟道区，位于所述半导体衬底上；

栅堆叠，位于所述沟道区上，所述栅堆叠包括隧穿层、电荷俘获层、阻挡层和栅电极层，所述隧穿层位于所述沟道区上，所述电荷俘获层位于所述隧穿层上，所述阻挡层位于所述电荷俘获层上，所述栅电极层位于所述阻挡层上；其中，所述隧穿层或阻挡层为氧化硅层或高k栅介质层中的一种或多种的组合，且隧穿层或阻挡层至少一处包括高k栅介质层；

源/漏区，位于所述沟道区两侧且嵌入所述半导体衬底中；

其中，所述电荷俘获层包括第一电荷俘获层和第二电荷俘获层，所述第二电荷俘获层位于所述第一电荷俘获层的上面和下面中的至少一处；其中，所述第一电荷俘获层为氮化硅层或金属氧化物层中的一种或多种的组合，经热退火处理后，第一电荷俘获层与隧穿层或阻挡层中的高k栅介质层发生化学反应形成高k纳米晶层，作为第二电荷俘获层；其中，所述纳米晶层包括高k纳米晶层。

2.根据权利要求1所述的存储器，其中，所述高k栅介质层包括：HfO₂、HfON、HfAlON、HfTaON、HfTiON中的任一种或多种的组合。

3.根据权利要求1所述的存储器，其中，所述第一电荷俘获层包括氮化硅层或金属氧化物层中的一种或多种的组合。

4.根据权利要求3所述的存储器，其中，所述金属氧化物层包括Al₂O₃、Ta₂O₅、TiO₂中的一种或多种的组合。

5.根据权利要求1所述的存储器，其中，所述高k纳米晶层包括HfSiON、HfAlON、HfTaON、HfTiON、HfAlSiON、HfTaSiON、HfTiSiON中的任一种或多种的组合。

6.根据权利要求1所述的存储器，其中，所述栅电极层包括金属栅层。

7.根据权利要求6所述的存储器，其中，所述金属栅层包括金属氮化物。

8.根据权利要求7所述的存储器，其中，所述金属氮化物包括TaN、TiN、AlNx、TiAlN、MoAlN中的任一种或多种的组合。

9.一种存储器的制造方法，包括：

提供半导体衬底；

在所述半导体衬底上形成沟道区；

在所述半导体衬底上形成栅堆叠，所述栅堆叠包括隧穿层、电荷俘获层、阻挡层和栅电极层，所述隧穿层形成于所述沟道区上，所述电荷俘获层形成于所述隧穿层上，所述阻挡层形成于所述电荷俘获层上，所述栅电极层形成于所述阻挡层上；

在所述栅堆叠的两侧形成侧墙；

在所述栅堆叠的两侧的所述半导体衬底中形成源/漏区；其中，在所述隧穿层上形成电荷俘获层的步骤包括：

在所述隧穿层上形成第一电荷俘获层；

在所述第一电荷俘获层上形成阻挡层；

对所述电荷俘获层在氮气气氛中进行热退火处理，在所述第一电荷俘获层的上面和下面中的至少一处形成第二电荷俘获层；

其中，所述隧穿层或阻挡层为氧化硅层或高k栅介质层中的一种或多种的组合，且隧穿层或阻挡层至少一处包括高k栅介质层，所述第一电荷俘获层为氮化硅层或金属氧化物层中的一种或多种的组合，经热退火处理后，第一电荷俘获层与隧穿层或阻挡层中的高k栅介质层发生化学反应形成高k纳米晶层，作为第二电荷俘获层。

10.根据权利要求9所述的方法，其中，所述在半导体衬底上形成栅堆叠的步骤包括：

在所述半导体衬底上形成隧穿层；

在所述隧穿层上形成电荷俘获层；

在所述电荷俘获层上形成阻挡层；

在所述阻挡层上形成栅电极层；

对所述栅电极层、阻挡层、电荷俘获层和隧穿层进行图案化刻蚀，以形成栅堆叠。

11.根据权利要求9所述的方法，其中，对所述电荷俘获层在氮气气氛中进行热退火处理的步骤包括：退火温度是500-1000℃，时间是3-50S。

12.根据权利要求11所述的方法，其中，所述在所述阻挡层上形成栅电极层的步骤包括：在所述阻挡层上形成金属氮化物栅电极层。