CN101673772A - 一种可擦写的金属-绝缘体-硅电容器结构 - Google Patents
一种可擦写的金属-绝缘体-硅电容器结构 Download PDFInfo
- Publication number
- CN101673772A CN101673772A CN200910196299A CN200910196299A CN101673772A CN 101673772 A CN101673772 A CN 101673772A CN 200910196299 A CN200910196299 A CN 200910196299A CN 200910196299 A CN200910196299 A CN 200910196299A CN 101673772 A CN101673772 A CN 101673772A
- Authority
- CN
- China
- Prior art keywords
- layer
- electric charge
- hfn
- thickness
- erasable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于电容器技术领域，具体为一种可擦写的金属－绝缘体－硅电容器结构。本发明依次采用高温干氧热氧化的SiO2薄膜做电荷隧穿层；原子层淀积的HfO2/Al2O3/HfO2三明治纳米叠层做电荷俘获层；原子层淀积的Al2O3薄膜做电荷阻挡层；衬底采用P型单晶硅；金属电极采用磁控溅射反应制备的HfN/TaN双层金属薄膜，其中HfN与电荷阻挡层Al2O3直接接触。本发明在擦写模式下均能有效遏制通过阻挡层的电子注入，显著提高电容的存储特性，使得电容具有快速的编程/擦除特性，大存储窗口和高电容密度，同时不存在擦除饱和现象。
Description
技术领域
本发明属电容器技术领域，具体涉及一种高密度可擦写的金属-绝缘体-硅电容器结构。
背景技术
便携式电子产品市场的日益膨胀大大刺激了非挥发存储器的研究发展。在众多非挥发存储结构中，快闪存储器由于其出色的性能和很好的工艺兼容性独占鳌头1。近些年来，由于存储单元的不断缩小，基于二氧化硅/氮化硅/二氧化硅(ONO)介质结构的下一代快闪存储器得到广泛的关注和研究1-4，因为多晶硅/ONO/硅(SONOS)结构具有较低的成本和耐辐射特性。在通常的SONOS结构中，氮化硅作为电荷存储层，而二氧化硅作为阻挡氧化层，然而擦除饱和、电荷捕获效率低是该结构中两个严重的缺陷5，6。此外，为了提高编程/擦除速度，穿过隧穿氧化层的电场(ETO)应该加大，而穿过阻挡氧化层上的电场(EBL)应该尽量减小，以避免Fowler-Nordheim(F-N)隧穿电流。前者可以通过降低隧穿氧化层厚度来实现，比如减少到2纳米7，但是这也会带来大量的存储电荷泄漏，因为电子隧穿几率随着隧穿氧化层的厚度减小成指数增长。后者可以通过加大阻挡氧化层的厚度来实现，但是这会引起工作电压增大，同样也会使得器件的小型化变得困难。
基于ONO介质结构的MIS电容的工作原理如图1所示。
当编程时，在金属栅极上加一正电压，此时能带图如图1(a)所示，电子从衬底隧穿通过隧穿氧化层(SiO2)到达电荷俘获层，完成写入操作。如果使用多晶硅作为栅极，那么此时还可能有空穴从栅极注入电荷俘获层(氮化硅)，因此会降低编程效率。当进行擦除操作时，在栅极上加一负电压，能带图如图1(b)所示，空穴从衬底向电荷俘获层(氮化硅)中注入，并与电子复合，甚至在氮化硅层中产生额外的正电荷，完成擦除操作。如果在进行擦除操作时，还有电子从栅极通过F-N隧穿注入到氮化硅层中，这会降低器件的擦除效率(擦除速率)。
参考文献
[1]K.-H.Wu，H.-C.Chien，C.-C.Chan，T.-S.Chen，and C.-H.Kao，IEEE Trans.ElectronDevices 52，2005：987.
[2]K.W.S.Y.K.Lee，J.W.Hyun，J.D.Lee，B.-G.Park，S.T.Kang，J.，S.Y.H.D.Choe，J.N.Han，S.W.Lee，O.I.Kwon，C.Chung，D.Park，and a.K.Kim，IEEE Electron Device Lett.25，2004：317.
[3]S.H.K.Honda，and Y.Cho，Appl.Phys.Lett.86，2005：63515.
[4]S.-H.H.C.-H.Lee，Y.-C.Shin，J.-H.Choi，D.-G.Park，and K.Kim，Appl.Phys.Lett.86，2005：152908.
[5]C.-H.C.Y.-H.Lin，C.-T.Lin，C.-Y.Chang，and T.-F Lei，IEEE Electron Device Lett.26，2005：154.
[6]K.-H.W.T.-S.Chen，H.Chung，and C.-H.Kao，IEEE Electron Device Lett.25，2004：205.
[7]J.Bu and M.H.White，Solid-State Electron.44，2004：113.
发明内容
本发明的目的在于提出一种具有快擦写速度、无擦除饱和、大存储窗口的MIS电容结构。
本发明提出的MIS电容结构，其电容介质结构适合于快闪存储器单元-金属/氧化物/半导体场效应晶体管中的栅介质。其结构为：依次以高温干氧热氧化的SiO2薄膜做电荷隧穿层，采用原子层淀积的HfO2/Al2O3/HfO2三明治纳米叠层做电荷俘获层，采用原子层淀积的Al2O3薄膜做电荷阻挡层，并且其形成以后没有经过高温热退火步骤；衬底采用P型单晶硅；采用磁控反应溅射的HfN/TaN双层薄膜做金属电极，其中HfN与电荷阻挡层Al2O3直接接触。
本发明在擦写模式下均能有效遏制通过阻挡层的电子注入，显著提高电容的存储特性，使得电容具有快速的编程/擦除特性，大存储窗口和高电容密度，同时不存在擦除饱和现象。
该电容结构中，电荷俘获层采用HfO2/Al2O3/HfO2三明治纳米叠层(缩写为HAN)，厚度为3-9nm；电荷阻挡层采用Al2O3，厚度为6-12nm；电荷隧穿层采用SiO2，厚度为2-4nm。
本发明提出的电容结构，衬底采用P型(100)晶向的单晶硅，作为电荷隧穿层的SiO2是在高温干氧气氛中热氧化制备获得，其氧化温度为750～900℃。电荷俘获层是采用原子淀积法(ALD)制备的纳米量级的HfO2、Al2O3薄膜组成，HfO2的单层厚度为1-3nm，Al2O3的单层厚度为1-3nm。HfO2薄膜的反应前驱体是HfCl4和H2O，淀积温度为280350℃；Al2O3薄膜的反应前驱体为Al(CH3)3和H2O，淀积温度为280-350℃。电荷阻挡层Al2O3也采用原子层淀积得到，其反应前驱体为Al(CH3)3和H2O，淀积温度为280-350℃。该电荷阻挡层形成以后没有经过任何高温退火，因此不仅降低了高温退火对器件造成的损伤，也降低了器件的制造成本。最上面的金属电极为磁控溅射制备的HfN/TaN双层结构，HfN直接与电荷阻挡层Al2O3接触，TaN作为覆盖层与HfN直接接触，HfN单层厚度为20-50nm，TaN单层厚度为50-100nm。HfN和TaN薄膜的溅射淀积条件为：氩气与氮气的流量比为1∶1-1∶5，工作气压1-5毫托，直流功率400-500W、衬底射频功率8-15W。
本电容器由于引入了大量的高介电常数HfO2和Al2O3材料，因此与传统的ONO材料相比，可以获得更高的电容密度。采用HfN与电荷阻挡层Al2O3直接接触，可以改善器件的界面特性，有效抑制金属栅的费米能级钉扎效应。分别在+12V的电压下编程5毫秒和在-12V电压下擦除5毫秒所得的存储窗口为1.45V。在相同的工作电压和工作时间下，该电容器在进行编程和擦除操作时具有对称的正、负平带电压值，并且不存在擦除饱和现象。这原因在于原子层淀积高介电常数HAN/Al2O3层的采用，使得电荷隧穿层(SiO2)上的电压降增大，减小了电荷阻挡层(Al2O3)上的电压降，因此有效地防止了透过阻挡层的Fowler-Nordheim隧穿电流。
附图说明
图1.金属/ONO/硅结构快闪存储器(a)编程和(b)擦除操作时的能带示意图。
图2.MIS结构剖面结构示意图。
图3.MIS在不同电压扫描范围下的高频C-V曲线。
图4.(a)MIS电容在编程和擦除操作后的100KHz下的高频C-V曲线。(b)不同擦除时间下MIS电容的高频C-V曲线，擦除电压为-12V。
图5.擦除时电容的能带示意图。实线为使用Al2O3作为阻挡层的MIS，虚线为使用SiO2作为阻挡层的MIS。
图中标号：1为P型硅衬底，2为隧穿氧化层，3为电荷俘获层，4为阻挡层，5为电极层。
具体实施方式
下面通过实施例进一步具体描述本发明。
采用750～900℃干氧气氛中热氧化的SiO2做电荷隧穿层，其物理厚度为2-4纳米；然后用原子层淀积的HfO2/Al2O3/HfO2三明治纳米叠层做电荷俘获层，其中HfO2单层的物理厚度为1-3纳米，Al2O3单层的物理厚度为1-3纳米，整个HAN层的物理厚度为3-9纳米；用原子层淀积的Al2O3做阻挡层，其物理厚度控制在6-12纳米，不需要进行淀积后高温退火。最后磁控溅射的双层HfN/TaN做金属电极，其中HfN直接与电荷阻挡层Al2O3接触。
具体工艺步骤如下：
(1)对4-8Ωcm(100)p型Si衬底进行标准的RCA清洗。
(2)在800℃、干氧气氛中热氧化生长一层SiO2薄膜，厚度为2.7nm。
(3)通过原子层淀积(ALD)交替生长HfO2/Al2O3/HfO2三明治结构(HAN)，用作电荷俘获层，其总的物理厚度为6nm。HfO2薄膜的反应前驱体为HfCl4和H2O，淀积温度为280-350℃；Al2O3薄膜的反应前驱体为Al(CH3)3和H2O，淀积温度为280-350℃。
(4)用ALD方法淀积一层8nm的Al2O3薄膜作为电荷阻挡层。Al2O3薄膜的反应前驱体为Al(CH3)3和H2O，淀积温度为280-350℃。
(5)采用磁控反应溅射方法制备HfN/TaN双层金属做电极，HfN与阻挡层Al2O3直接接触。HfN和TaN的厚度分别为50nm和100nm。HfN和TaN薄膜的溅射淀积条件为：氩气与氮气的流量比为1∶1-1∶5，工作气压1-5毫托，直流功率400-500W、衬底射频功率8-15W。
(6)进行光刻、显影，来定义电极。
(7)通过反应离子刻蚀，去除金属层和整个介质层，使刻蚀停留在硅衬底上。
(8)利用稀释的氢氟酸去除硅片背面的自然氧化层，然后淀积一层1微米厚的金属铝，作欧姆接触。
(9)在420℃，N2/H2混合气氛中退火30分钟。
图2表明了上述MIS电容器的例子，为其剖面结构图(透射电子显微镜照片)。图3给出了此MIS结构在不同电压扫描范围时的高频电容-电压(C-V)特性，测试使用HP4284A进行。在C-V曲线中可以发现很明显的逆时针滞回现象，这说明此MIS具有显著的存储效应。当电压为6V时，滞回为1.5V；当电压升至10V时，滞回增加到3.1V，这表明此MIS具有很强的载流子捕获能力，这些陷阱中心存在于HfO2中的缺陷和HfO2/Al2O3的界面处。此MIS电容的电容值高达4.5fF/μm2，这要归功于使用了较高介电常数的电荷俘获层和阻挡层。
图4(a)给出了不同模式下此MIS电容的高频C-V曲线。初始电容的平带电压接近0。在电容上加上5ms 12V的电压使其工作在编程模式下，电子隧穿通过隧穿氧化物并被俘获在HAN层的禁带中。所以此时的C-V曲线呈现+0.83V的正向平带电压漂移。接着在电容上加上5ms-12V电压使其工作与擦写模式下，空穴从p型Si衬底注入HAN层并和电子复合，反映在C-V曲线上是-0.62V的负平带电压漂移。对于存储器件不同操作下的阈值电压值可以被定义为”1”和”0”。从上述结果可以得出存储窗口为1.45V，这样大的窗口对于实际的存储器应用来说是非常重要的。当编程和擦写时间减少到1ms时，相应的存储窗口为0.56V。此外对于每个编程/擦写操作来说，正负平带电压值近乎对称，这对于低功耗应用来说是非常有利的。
图4(b)给出了不同擦写时间下的C-V曲线。随着擦写时间逐渐增大，C-V曲线逐渐向负方向偏移。当擦写时间增加到50ms时，相应的平带电压漂移从1.04变化到-1.46V，这说明在这段擦写过程中没有擦写饱和现象发生。另外，由于使用了高介电常数介质Al2O3作为阻挡层，降低了Al2O3上的电场，所以有效的减少了通过阻挡层的F-N隧穿电流，如图5所示。同时由于ETO的增大，载流子隧穿通过隧穿氧化物变得很容易，这使得电容器具有大存储窗口和快速的编程/擦写速度。
Claims (5)
1、一种可擦写的金属-绝缘体-硅电容器结构，其特征在于依次采用高温干氧热氧化的SiO2薄膜做电荷隧穿层；原子层淀积的HfO2/Al2O3/HfO2三明治纳米叠层做电荷俘获层；原子层淀积的Al2O3薄膜做电荷阻挡层；衬底采用P型单晶硅；金属电极采用磁控溅射反应制备的HfN/TaN双层金属薄膜，其中HfN与电荷阻挡层Al2O3直接接触。
2、根据权利要求1所述的可擦写的金属-绝缘体-硅电容器结构，其特征在于所述的电荷俘获层厚度为3-9nm；电荷阻挡层Al2O3厚度为6-12nm；电荷隧穿层SiO2厚度为2-4nm；电极HfN/TaN中HfN单层厚度为20-50nm，TaN单层厚度为50-100nm。
3、根据权利要求2所述的可擦写的金属-绝缘体-硅电容器结构，其特征在于HfO2/Al2O3/HfO2三明治结构中HfO2单层厚度为1-3nm，Al2O3单层厚度为1-3nm。
4、根据权利要求2所述的可擦写的金属-绝缘体-硅电容器结构，其特征在于所述的电荷隧穿层SiO2是在750～900℃、氧气中高温热氧化制备获得；HfN和TaN薄膜是在下述溅射淀积条件下制备获得：氩气与氮气的流量比为1∶1-1∶5，工作气压1-5毫托，直流功率400-500W、衬底射频功率8-15W。
5、根据权利要求3所述的可擦写的金属-绝缘体-硅电容器结构，其特征在于HfO2薄膜是采用原子层淀积技术制备获得，原子层淀积反应前驱体是HfCl4和H2O，淀积温度为280-350℃；Al2O3薄膜是采用原子层淀积技术制备获得，反应前驱体为Al(CH3)3和H2O，淀积温度为280-350℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910196299A CN101673772A (zh) | 2009-09-24 | 2009-09-24 | 一种可擦写的金属-绝缘体-硅电容器结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910196299A CN101673772A (zh) | 2009-09-24 | 2009-09-24 | 一种可擦写的金属-绝缘体-硅电容器结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101673772A true CN101673772A (zh) | 2010-03-17 |
Family
ID=42020872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910196299A Pending CN101673772A (zh) | 2009-09-24 | 2009-09-24 | 一种可擦写的金属-绝缘体-硅电容器结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101673772A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102810541A (zh) * | 2011-05-30 | 2012-12-05 | 中国科学院微电子研究所 | 一种存储器及其制造方法 |
| CN103413837A (zh) * | 2013-07-08 | 2013-11-27 | 复旦大学 | 一种锗基高介电常数绝缘介质的mos电容器及其制备方法 |
| CN106328201A (zh) * | 2015-07-01 | 2017-01-11 | 上海华虹集成电路有限责任公司 | 非易失性存储器擦写控制电路及方法 |
| CN109037220A (zh) * | 2018-06-25 | 2018-12-18 | 浙江师范大学 | 一种低温制备锡纳米晶存储器的方法 |
| CN109116691A (zh) * | 2018-09-25 | 2019-01-01 | 深圳市哲龙科技有限公司 | 一种弱化基材表面对有机感光鼓特性影响的配方 |
-
2009
- 2009-09-24 CN CN200910196299A patent/CN101673772A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102810541A (zh) * | 2011-05-30 | 2012-12-05 | 中国科学院微电子研究所 | 一种存储器及其制造方法 |
| CN102810541B (zh) * | 2011-05-30 | 2015-10-14 | 中国科学院微电子研究所 | 一种存储器及其制造方法 |
| CN103413837A (zh) * | 2013-07-08 | 2013-11-27 | 复旦大学 | 一种锗基高介电常数绝缘介质的mos电容器及其制备方法 |
| CN106328201A (zh) * | 2015-07-01 | 2017-01-11 | 上海华虹集成电路有限责任公司 | 非易失性存储器擦写控制电路及方法 |
| CN109037220A (zh) * | 2018-06-25 | 2018-12-18 | 浙江师范大学 | 一种低温制备锡纳米晶存储器的方法 |
| CN109116691A (zh) * | 2018-09-25 | 2019-01-01 | 深圳市哲龙科技有限公司 | 一种弱化基材表面对有机感光鼓特性影响的配方 |
| CN109116691B (zh) * | 2018-09-25 | 2022-08-16 | 湖南哲龙科技有限公司 | 一种弱化基材表面对有机感光鼓特性影响的配方 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tan et al. | Over-erase phenomenon in SONOS-type flash memory and its minimization using a hafnium oxide charge storage layer | |
| KR100688575B1 (ko) | 비휘발성 반도체 메모리 소자 | |
| US7615446B2 (en) | Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof | |
| CN102208442B (zh) | 一种适合于半导体闪存器件的栅叠层结构及制备方法 | |
| CN107134487A (zh) | 一种基于氧化铪的铁电栅结构及其制备工艺 | |
| CN101673772A (zh) | 一种可擦写的金属-绝缘体-硅电容器结构 | |
| Choi et al. | Improved metal–oxide–nitride–oxide–silicon-type flash device with high-k dielectrics for blocking layer | |
| CN102231365B (zh) | 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用 | |
| Chen et al. | Physical and Electrical Properties of Dy 2 O 3 and Dy 2 TiO 5 Metal Oxide–High-κ Oxide–Silicon-Type Nonvolatile Memory Devices | |
| CN104882490B (zh) | 一种基于金属异质量子点的浮栅存储器的制备方法 | |
| CN101388397A (zh) | 一种低压可擦写的纳米晶存储电容结构及其制备方法 | |
| Chen et al. | Metal floating gate memory device with SiO 2/HfO 2 dual-layer as engineered tunneling barrier | |
| Zhao et al. | A low voltage SANOS nonvolatile semiconductor memory (NVSM) device | |
| KR20070082509A (ko) | 합금으로 형성된 게이트 전극층을 포함하는 반도체 메모리소자 | |
| You et al. | Thickness dependence of high-k materials on the characteristics of MAHONOS structured charge trap flash memory | |
| CN1964075A (zh) | 一种高密度可擦写的金属－绝缘体－硅电容器结构 | |
| TWI426610B (zh) | 電荷儲存元件及其製造方法 | |
| Ding et al. | Memory Effect of Metal-Insulator-Silicon Capacitor with HfO 2-Al 2 O 3 Multilayer and Hafnium Nitride Gate | |
| Hou et al. | Charge Trapping Memory with Al 2 O 3/HfO 2/Al 2 O 3 Multilayer High-κ Dielectric Stacks and High Work Function Metal Gate Featuring Improved Operation Efficiency | |
| Das et al. | Ruthenium oxide metal nanocrystal capacitors with high-κ dielectric tunneling barriers for nanoscale nonvolatile memory device applications | |
| Liu et al. | Impact of band-engineering to performance of high-K multilayer based charge trapping memory | |
| KR101065060B1 (ko) | 전하 트랩형 비휘발성 메모리 | |
| Hung et al. | Polycrystalline-Si TFT TANOS flash memory cell with Si nanocrystals for high program/erase speed and good retention | |
| Huang et al. | Performance of nonvolatile memory by using band-engineered SrTiO3/HfON stack as charge-trapping layer | |
| Chen et al. | Formation of NiSi2/SiNX compound nanocrystal for nonvolatile memory application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100317 |