CN101388397A - 一种低压可擦写的纳米晶存储电容结构及其制备方法 - Google Patents
一种低压可擦写的纳米晶存储电容结构及其制备方法 Download PDFInfo
- Publication number
- CN101388397A CN101388397A CNA2008102016600A CN200810201660A CN101388397A CN 101388397 A CN101388397 A CN 101388397A CN A2008102016600 A CNA2008102016600 A CN A2008102016600A CN 200810201660 A CN200810201660 A CN 200810201660A CN 101388397 A CN101388397 A CN 101388397A
- Authority
- CN
- China
- Prior art keywords
- layer
- hfo
- nanometers
- thickness
- nano
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种低压可擦写的纳米晶存储电容结构及其制备方法。一种低压可擦写的纳米晶存储电容,以P型单晶硅片为衬底层,其上依序有:1)用原子层淀积的方法生长的Al2O3/HfO2/Al2O3纳米叠层薄膜作为电荷隧穿层;2)1-6纳米厚的钴纳米晶层;3)原子层淀积20-50纳米厚的HfO2薄膜作为阻挡层;4)上电极层;其中,Al2O3单层的厚度为1-4纳米,HfO2的单层厚度也为1-4纳米。由于本发明采用Al2O3/HfO2/Al2O3叠层结构作为隧穿层,不仅提高了编程和擦除速度,还降低了操作电压,同时具有优良的电荷保持特性。采用钴纳米晶作为电荷存储中心,有利于提高电荷的存储能力并降低制造成本,提高良品率。
Description
技术领域
本发明属于半导体集成电路制造领域,具体涉及一种快闪存储器的电容结构和制备方法,尤其是一种低压可擦写的纳米晶存储电容结构及其制备方法。
技术背景
随着半导体工艺技术的不断发展,非挥发性快闪存储器集成密度越来越高,存储单元尺寸随之减小,在65nm技术节点之后传统的多晶硅浮栅结构出现了一系列的问题,极大地影响了器件存储的性能,诸如擦写速度慢,工作电压高等[1]。基于非连续电荷俘获机理,如纳米晶存储器等的新一代非挥发性存储器最近引起了广泛关注,有望实现良好的存储功能,具有更好的数据保持特性,更小的操作电压和更快的擦写速度[2-4]。目前,用于快闪存储器的纳米晶主要有半导体和金属两大类,还有少量金属氧化物类纳米晶的报道。与半导体纳米晶相比,金属纳米晶有几个主要的优点,比如:较大的金属功函数选择范围,不存在多维载流子限制效应,而且在费米能级附近有较高的态密度,因此不易受污染以及纳米晶/介质界面处陷阱的影响,可以提供更均匀的器件特性等[4]。
另外,快闪存储器的擦写速度和记忆保持时间之间存在相互折中的问题,即为了达到更长的保持时间就必须有较厚的隧穿层,但是这样又会减慢擦写速度。为了解决这个问题,业界已采取了许多新的方法,最近,一种用叠加的几层绝缘介质来作为隧穿层的新结构引起了广泛关注,由于叠层各单层有不同的禁带宽度和介电常数,故穿过叠层的电场重新分布,这样可以使得在擦写时电荷更容易隧穿至纳米晶或隧穿回衬底,但同时又不会影响存储时间[5]。所以,叠层的隧穿层会对电容存储特性有很大改进,有很大的应用前景。其中,参考文献:
[1]J.D.Blauwe,IEEE Trans.Nanotechnology1,1(2002).
[2]J.J.Lee,and D.L.Kwong,IEEE Trans.Electron Devices 52,507(2005).
[3]H.L.Hanafi,S.Tiwari,and I.Khan,IEEE Trans.Electron Devices 43,1553(1996).
[4]Z.Liu,C.Lee,V.Narayanan,G.Pei,and E.C.Kan,IEEE Trans.Electron Devices 49,1606(2002).
[5]B.Govoreanu,P.B lomme,M.Rosmeulen,and J.V.Houdt,IEEEElectron Device Lett.24,99(2003).
发明内容
本发明的目的是提供一种数据保持特性好、操作电压低、擦写速度快的低压可擦写的纳米晶存储电容结构。
本发明的再一目的是提供上述产品的制备方法。
本发明提出的一种低压可擦写的纳米晶存储电容,以P型单晶硅片为衬底层,其上依序有:
1)用原子层淀积的方法生长的Al2O3/HfO2/Al2O3纳米叠层薄膜作为电荷隧穿层;
2)1—6纳米厚的钴纳米晶层,作为电荷存储中心;
3)原子层淀积20—50纳米厚的HfO2薄膜作为阻挡层,具体厚度为20—50纳米之间任意自然数;
4)上电极层;
其中,Al2O3单层的厚度为1—4纳米,包括1纳米、2纳米、3纳米、4纳米;HfO2的单层厚度也为1—4纳米,包括1纳米、2纳米、3纳米、4纳米。
淀积100—300纳米的氮化钽或铝作为上电极材料,并经过光刻和刻蚀形成栅极图形,如图1本发明纳米晶存储电容结构示意图。
本发明中电荷隧穿层Al2O3/HfO2/Al2O3是在原子层淀积系统中交替生长完成,中间不需要暴露到大气环境中,而单层Al2O3和HfO2薄膜的厚度是通过控制原子层淀积的反应循环次数来实现。
所述的P型单晶硅片采用(100)晶向的P型单晶硅片,硅片的电阻率为8—12欧姆·厘米。
在形成Al2O3/HfO2/Al2O3叠层结构之后,接着溅射淀积一层1—6纳米厚的钴层,并在400—700℃温度范围内快速热退火以形成钴纳米晶。其中,钴纳米晶的密度和大小是受钴的初始厚度以及随后退火的温度和时间决定。
针对上述的低压可擦写的纳米晶存储电容的制备方法,依下述步骤:
1)采用(100)晶向的P型单晶硅片作为衬底,硅片的电阻率为8—12欧姆·厘米,首先对硅片进行标准清洗,并利用稀氢氟酸去除残留的自然氧化层;
2)形成叠层电荷隧穿层:采用原子层淀积的方法生长Al2O3和HfO2薄膜,衬底温度控制在250—350℃范围内的任意温度,其中,Al2O3的反应源选用三甲基铝Al(CH3)3(TMA)和水蒸汽;HfO2的反应源选用四氯化铪HfCl4或四-(乙基甲基胺基酸)-铪(TEMAH)和水蒸汽;本发明中隧穿层为依次生长的Al2O3/HfO2/Al2O3叠层结构,其中,Al2O3层的厚度为1—4纳米之间任意自然数、HfO2层的厚度为1—4纳米之间任意自然数;
3)形成钴纳米晶层:采用磁控溅射的方法淀积超薄金属钴层,钴层的厚度为1—6纳米之间任意自然数,然后在氮气中进行快速热退火,即可形成钴纳米晶,其中,退火温度为400—700℃之间任意温度,时间为10—30秒之间任意时间;
4)形成阻挡层:采用原子层淀积的方法生长HfO2,衬底温度控制在250—350℃之间任一温度。其中,HfO2的反应源可选用四氯化铪HfCl4或四-(乙基甲基胺基酸)-铪(TEMAH)和水蒸汽,HfO2阻挡层的厚度为20—50纳米之间任意厚度;
5)形成栅电极:首先采用磁控溅射的方法制备金属TaN或Al薄膜,膜厚为100—300纳米之间任意厚度,然后,经过光刻和刻蚀等工艺步骤形成电极图形。
在上述制备方法基础上,为了方便器件性能的测量,对(100)晶向的P型单晶硅片清洗、用氢氟酸去除衬底背面的自然氧化层,然后淀积一层金属铝层,以形成良好的欧姆接触。
本发明具有以下优点:
1、本发明采用Al2O3/HfO2/Al2O3叠层结构作为隧穿层,由于Al2O3和HfO2具有不同的禁带宽度和能带结构,因此Al2O3/HfO2/Al2O3这种叠层结构可以形成凹槽型的复合能带结构,在外电场的作用下它的电荷注入势垒就容易发生明显的变化。这不仅提高了编程和擦除速度,还降低了操作电压,同时具有优良的电荷保持特性。
2、采用钴纳米晶作为电荷存储中心,由于它的功函数较高(达到5eV),所以能提供较大的势阱深度,有利于提高电荷的存储能力。此外,钴纳米晶的形成温度相对较低,有利于降低集成电路的热处理温度,从而降低制造成本,提高良品率。
3、采用原子层淀积的方法制备Al2O3和HfO2介质薄膜,不仅可以精确地控制薄膜的厚度,还可以在低于350℃下生长高质量的薄膜。低温下的薄膜生长还可以抑制衬底硅与介质薄膜之间的化学反应,阻止不希望的界面层的形成。
附图说明
图1本发明纳米晶存储电容剖面结构示意图,隧穿层为Al2O3/HfO2/Al2O3叠层结构,含有钴纳米晶层。
图2快速热退火后形成的钴纳米晶的原子力显微照片。
图3隧穿层为Al2O3/HfO2/Al2O3的钴纳米晶存储电容在1MHz下不同扫描电压下得到的电容—电压曲线。
图4含Al2O3/HfO2/Al2O3隧穿层与单一Al2O3隧穿层的电容在相同扫描电压范围下所得到的电容—电压滞回窗口大小比较。
图5本发明隧穿层为Al2O3/HfO2/Al2O3的钴纳米晶存储电容在+7V编程状态的C-V特性。
图6本发明隧穿层为Al2O3/HfO2/Al2O3的钴纳米晶存储电容在-7V擦除状态的C-V特性。
具体实施方式
实施例1
以下为采用本发明提供的存储电容器结构和制备方法,制备低压可擦写的纳米晶存储电容的实例。
采用(100)晶向的P型单晶硅片作为衬底,硅片的电阻率为8—12欧姆.厘米。硅片经过标准清洗后,用原子层淀积的方法生长Al2O3/HfO2/Al2O3纳米叠层薄膜作为隧穿层,其中Al2O3单层的厚度为2纳米,HfO2单层的厚度也为2纳米。接着,在叠层隧穿层上磁控溅射淀积3纳米厚的钴金属层,然后在500℃下快速热退火15秒,以形成钴纳米晶,如图2所示。紧接着,原子层淀积30纳米厚的HfO2薄膜充当阻挡层。最后,在HfO2阻挡层上淀积一层铝,厚度为1微米,并经过光刻、刻蚀等步骤,形成栅电极。
本实施例中,淀积Al2O3的反应源为三甲基铝Al(CH3)3(TMA)和水蒸汽;淀积HfO2的反应源为四-(乙基甲基胺基酸)-铪(TEMAH)和水蒸汽,二者的衬底温度均为300℃。
图3为本实施例中的存储电容在1MHz下不同电压扫描范围和扫描方向时所获得的电容—电压(C—V)曲线。结果表明,随着扫描电压范围的增大,C-V滞回窗口也不断增大,反映出有效的存储特性。在+5V—-5V范围内来回C—V扫描所得滞回窗口为1.5V。
比较例
为了便于比较,也制作了单一Al2O3隧穿层的钴纳米晶存储电容,其中Al2O3的厚度为6纳米,其余部分与上述实施例内容相同。
采用单一的Al2O3隧穿层,其C-V滞回窗口明显减小,如图4所示。随着最大扫描电压增大至12V时,Al2O3/HfO2/Al2O3叠层隧穿层的C-V滞回窗口比单一A隧穿层的窗口大9V。这表明Al2O3/HfO2/Al2O3叠层结构隧穿层具有明显优越于单一A隧穿层的电荷俘获能力。
图5本发明隧穿层为Al2O3/HfO2/Al2O3的钴纳米晶存储电容在+7V编程状态下的C—V曲线,可以看出,在7V和100微秒的条件下编程,所得平带电压偏移为2.3V。图6本发明隧穿层为Al2O3/HfO2/Al2O3的钴纳米晶存储电容在-7V擦除状态的C-V曲线,在-7V和100微秒的条件下擦除,所得平带电压偏移为-1.8V,因此所得存储窗口为4.1V。这表明隧穿层为Al2O3/HfO2/Al2O3叠层结构的钴纳米晶存储电容器既能被有效地编程,也能被有效地擦除,并且具有很快的擦写速度。
综上所述,本发明所提出的电容结构在快闪存储器上具有很好的应用前景。
Claims (6)
1、一种低压可擦写的纳米晶存储电容,以P型单晶硅片为衬底层,其上依序有:
1)用原子层淀积的方法生长的Al2O3/HfO2/Al2O3纳米叠层薄膜作为电荷隧穿层;
2)1—6纳米厚的钴纳米晶层;
3)原子层淀积20—50纳米厚的HfO2薄膜作为阻挡层;
4)上电极层;
其中,Al2O3单层的厚度为1—4纳米,HfO2的单层厚度也为1—4纳米。
2、根据权利要求1所述的低压可擦写的纳米晶存储电容,其特征在于:所述的上电极层为淀积厚度100—300纳米经过光刻和刻蚀形成栅极图形的氮化钽或铝层。
3、根据权利要求1所述的低压可擦写的纳米晶存储电容,其特征在于:所述的P型单晶硅片采用(100)晶向的P型单晶硅片,硅片的电阻率为8—12欧姆·厘米。
4、根据权利要求1所述的低压可擦写的纳米晶存储电容,其特征在于:所述的钴纳米晶层是溅射淀积一层1—6纳米厚的钴层,并在400—700℃下快速热退火以形成钴纳米晶。
5、针对权利要求1至4之一所述的低压可擦写的纳米晶存储电容的制备方法,依下述步骤:
1)采用(100)晶向的P型单晶硅片作为衬底,硅片的电阻率为8—12欧姆·厘米,进行标准清洗,用稀氢氟酸去除残留的自然氧化层;
2)形成叠层电荷隧穿层:采用原子层淀积的方法生长Al2O3和HfO2薄膜,衬底温度控制在250—350℃范围内,其中,Al2O3的反应源选用三甲基铝Al(CH3)3(TMA)和水蒸汽;HfO2的反应源选用四氯化铪HfCl4或四-(乙基甲基胺基酸)-铪(TEMAH)和水蒸汽;隧穿层为依次生长的Al2O3/HfO2/Al2O3叠层结构,其中,Al2O3单层的厚度为1—3纳米、HfO2单层的厚度为1—3纳米;
3)形成钴纳米晶层:采用磁控溅射的方法淀积超薄金属钴层,钴层的厚度为1—6纳米,然后在氮气中进行快速热退火,形成钴纳米晶,其中,退火温度为400—700℃,时间为10—30秒;
4)形成阻挡层:采用原子层淀积的方法生长HfO2,衬底温度控制在250—350℃。其中,HfO2的反应源可选用四氯化铪HfCl4或四-(乙基甲基胺基酸)-铪(TEMAH)和水蒸汽,HfO2阻挡层的厚度为20—50纳米;
5)形成栅电极:首先采用磁控溅射的方法制备金属TaN或Al薄膜,膜厚为100—300纳米,然后,经过光刻和刻蚀形成电极图形。
6、根据权利要求5所述的低压可擦写的纳米晶存储电容的制备方法,其特征在于:(100)晶向的P型单晶硅片清洗、去除衬底背面的自然氧化层,然后淀积一层金属铝层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008102016600A CN101388397A (zh) | 2008-10-23 | 2008-10-23 | 一种低压可擦写的纳米晶存储电容结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008102016600A CN101388397A (zh) | 2008-10-23 | 2008-10-23 | 一种低压可擦写的纳米晶存储电容结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101388397A true CN101388397A (zh) | 2009-03-18 |
Family
ID=40477688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008102016600A Pending CN101388397A (zh) | 2008-10-23 | 2008-10-23 | 一种低压可擦写的纳米晶存储电容结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101388397A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101575085A (zh) * | 2009-06-12 | 2009-11-11 | 复旦大学 | 室温下制备高密度金纳米晶的方法及用途 |
CN101692463B (zh) * | 2009-09-24 | 2011-12-14 | 复旦大学 | 一种混合纳米晶存储器的电容结构及其制备方法 |
CN102403367A (zh) * | 2011-12-05 | 2012-04-04 | 复旦大学 | 一种高迁移率mos电容及其制作方法 |
CN103915566A (zh) * | 2014-04-16 | 2014-07-09 | 绍兴文理学院 | 基于相变量子点的存储器件及其制备方法 |
CN106971999A (zh) * | 2016-01-13 | 2017-07-21 | 台湾积体电路制造股份有限公司 | 嵌入有纳米晶体的电容器 |
CN110416221A (zh) * | 2019-07-31 | 2019-11-05 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
-
2008
- 2008-10-23 CN CNA2008102016600A patent/CN101388397A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101575085A (zh) * | 2009-06-12 | 2009-11-11 | 复旦大学 | 室温下制备高密度金纳米晶的方法及用途 |
CN101692463B (zh) * | 2009-09-24 | 2011-12-14 | 复旦大学 | 一种混合纳米晶存储器的电容结构及其制备方法 |
CN102403367A (zh) * | 2011-12-05 | 2012-04-04 | 复旦大学 | 一种高迁移率mos电容及其制作方法 |
CN103915566A (zh) * | 2014-04-16 | 2014-07-09 | 绍兴文理学院 | 基于相变量子点的存储器件及其制备方法 |
CN103915566B (zh) * | 2014-04-16 | 2017-05-03 | 绍兴文理学院 | 基于相变量子点的存储器件及其制备方法 |
CN106971999A (zh) * | 2016-01-13 | 2017-07-21 | 台湾积体电路制造股份有限公司 | 嵌入有纳米晶体的电容器 |
US10319675B2 (en) | 2016-01-13 | 2019-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor embedded with nanocrystals |
US10930583B2 (en) | 2016-01-13 | 2021-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor embedded with nanocrystals |
CN110416221A (zh) * | 2019-07-31 | 2019-11-05 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
CN110416221B (zh) * | 2019-07-31 | 2022-02-22 | 上海华力微电子有限公司 | 半导体器件的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101692463B (zh) | 一种混合纳米晶存储器的电容结构及其制备方法 | |
EP2442364A1 (en) | Gate stack structure for semiconductor flash memory device and preparation method thereof | |
CN111223873B (zh) | 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法 | |
CN101388397A (zh) | 一种低压可擦写的纳米晶存储电容结构及其制备方法 | |
CN111211135B (zh) | 一种非对称铁电隧穿结多值存储单元的调制方法 | |
CN101192532B (zh) | 电荷捕获层及其制造方法和电荷捕获型半导体存储装置 | |
CN101807576A (zh) | 纳米晶浮栅非易失存储器及其制作方法 | |
CN102231365B (zh) | 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用 | |
JP5196500B2 (ja) | 記憶素子及びその読み出し方法 | |
Han et al. | Outstanding memory characteristics with atomic layer deposited Ta2O5/Al2O3/TiO2/Al2O3/Ta2O5 nanocomposite structures as the charge trapping layer | |
CN104882490B (zh) | 一种基于金属异质量子点的浮栅存储器的制备方法 | |
CN111627920A (zh) | 一种铁电存储单元 | |
CN101673772A (zh) | 一种可擦写的金属-绝缘体-硅电容器结构 | |
Chen | Electrical and material characterization of tantalum pentoxide (Ta2O5) charge trapping layer memory | |
CN113363384B (zh) | 一种HfO2基铁电隧道结器件及其制备方法 | |
CN100483744C (zh) | 基于双层纳米硅结构的非挥发性浮栅存储器及制备方法 | |
Wang et al. | Improving Zr 0. 5 Hf 0. 5 O2-based charge-trapped performance by graphene oxide quantum dots | |
Hou et al. | Charge Trapping Memory with Al 2 O 3/HfO 2/Al 2 O 3 Multilayer High-κ Dielectric Stacks and High Work Function Metal Gate Featuring Improved Operation Efficiency | |
Das et al. | Ruthenium oxide metal nanocrystal capacitors with high-κ dielectric tunneling barriers for nanoscale nonvolatile memory device applications | |
CN1964075A (zh) | 一种高密度可擦写的金属-绝缘体-硅电容器结构 | |
Lee et al. | Fabrication and memory effect of Zr nanocrystals embedded in ZrO2 dielectric layer | |
Yen et al. | Analysis of electrical properties in MOS structure with a low surface roughness Al 2 O 3-doped ZnO film as gate oxide | |
CN111293122A (zh) | 一种电荷俘获型存储器及其制备方法 | |
Wang et al. | Iridium Nanocrystal Thin-Film Transistor Nonvolatile Memory with Si3N4/SiO2 Stack of Asymmetric Tunnel Barrier | |
KR101003451B1 (ko) | Gst 나노점을 이용한 전하 트랩 플래시 기억소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090318 |