CN110416221A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN110416221A
CN110416221A CN201910698753.7A CN201910698753A CN110416221A CN 110416221 A CN110416221 A CN 110416221A CN 201910698753 A CN201910698753 A CN 201910698753A CN 110416221 A CN110416221 A CN 110416221A
Authority
CN
China
Prior art keywords
layer
area
semiconductor devices
substrate
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910698753.7A
Other languages
English (en)
Other versions
CN110416221B (zh
Inventor
章晶
戴树刚
黄冠群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910698753.7A priority Critical patent/CN110416221B/zh
Publication of CN110416221A publication Critical patent/CN110416221A/zh
Application granted granted Critical
Publication of CN110416221B publication Critical patent/CN110416221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明一种半导体器件的形成方法，其特征在于，包括：提供一半导体器件，所述半导体器件包括基底、位于所述基底上的第一氧化层，以及位于所述第一氧化层上的第一阻挡层，所述半导体器件分为第一区域和第二区域；去除所述第一区域的第一阻挡层和第一氧化层露出基底的表面；对所述第一区域的基底表面进行预清洗；在所述第一区域形成ONO层，在所述第二区域形成第二阻挡层和第二氧化层；去除所述第二区域的第二氧化层、所述第二阻挡层和所述第一阻挡层露出所述第一氧化层表面。在本发明提供的半导体器件的形成方法中，可以保护第一氧化层在预清洗过程中不受损，使得第一氧化层的厚度达标。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种半导体器件的形成方法。
背景技术
随着市场对FLASH存储器件集成度要求的不断提高，传统Flash器件数据存储的可靠性与器件的工作速度、功耗、尺寸等方面的矛盾日益凸现。SONOS(Silicon-Oxide-Nitride-Oxide-Silicon，SONOS)存储器具有单元尺寸小、操作电压低、与CMOS工艺兼容等特点,SONOS技术的不断改进将推动半导体存储器向微型化、高性能、大容量、低成本等方向发展。
SONOS存储器堆叠层代替了传统FLASH存储器件中的浮栅结构，是一种电荷陷阱型存储器。本项目中通过定义SONOS区域，通过光刻、刻蚀等工艺将SONOS存储区的栅氧化层去除，再生长隧穿氧化层-氮化硅层-阻断氧化层(ONO)，形成SONOS结构。当ONO形成之后，选择管以及逻辑电路区域不需要ONO叠层，需要经过光刻、湿刻、干刻等工艺将选择管及逻辑电路区域的ONO叠层去除，具体的工艺方法为：首先提供半导体基底，所述半导体基底表面至少有一SONOS区域，一选择管及逻辑电路区域，且此时栅氧化层已形成；在所述栅氧化层表面进行光刻胶和底部抗反射层涂布和显影，露出SONOS区域，采用干法刻蚀工艺去除该区域的抗反射层，再采用湿法刻蚀工艺去除该区域底部抗反射层，去除剩余光刻胶；采用湿法工艺进行ONO生长前的预清洗，去除SONOS区域Si表面原生氧化硅，通过炉管原位生长方式Si上形成包括隧穿氧化层、氮化硅层及顶部阻挡氧化硅层的ONO叠层；在ONO叠层表面进行光刻胶涂布和显影，露出选择管及逻辑电路区域，采用干法刻蚀方法去除该区域的ONO顶部氧化层，去除剩余的光刻胶；氧化硅作为阻挡层，采用湿法刻蚀工艺去除选择管和逻辑区域的氮化硅叠层，露出底部的栅氧化层。ONO刻蚀工艺完成，SONOS区域的ONO叠层保持下来。
这种工艺方法存在如下几个问题：首先，STI侧墙处抗反射层的去除较困难；其次，进行ONO生长前的预清洗中，会使栅氧化层厚度减薄，因此为了保持栅氧化层的最终厚度，需要在之前工艺中生长更厚的栅氧化层，工艺难度增大，且整个流程的热预算增大；再次，进行ONO生长前的预清洗中，选择管和电路区域的STI氧化硅损失较多，导致选择管和电路区域的STI与栅氧化层的阶梯差过低，影响后续工艺中的多晶硅刻蚀。
发明内容
本发明的目的在于提供一种半导体器件的形成方法，使得在基底表面的预清洗过程中，不会影响栅氧化层和浅沟槽隔离结构的厚度，从而不影响半导体器件的性能。
为了达到上述目的，本发明提供了一种半导体器件的形成方法，包括：
提供一半导体器件，所述半导体器件包括基底、位于所述基底上的第一氧化层，以及位于所述第一氧化层上的第一阻挡层，所述半导体器件分为第一区域和第二区域；
去除所述第一区域的第一阻挡层和第一氧化层露出基底的表面；
对所述第一区域的基底表面进行预清洗；
在所述第一区域形成ONO层，在所述第二区域形成第二阻挡层和第二氧化层；
去除所述第二区域的第二氧化层、所述第二阻挡层和所述第一阻挡层露出所述第一氧化层表面。
可选的，在所述的半导体器件的形成方法中，所述第一区域为SONOS区域，所述第二区域为选择管及逻辑电路区域。
可选的，在所述的半导体器件的形成方法中，所述第一区域包括第一浅沟槽隔离结构，所述第二区域包括第二浅沟槽隔离结构，所述第一浅沟槽隔离结构及所述第二浅沟槽隔离结构均位于所述基底内并且高出所述基底，所述第一阻挡层覆盖所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构。
可选的，在所述的半导体器件的形成方法中，所述基底的材料为硅材料。
可选的，在所述的半导体器件的形成方法中，对所述第一区域的基底表面进行预清洗的方法包括：采用湿法工艺对所述基底表面的原生硅去除。
可选的，在所述的半导体器件的形成方法中，所述ONO层包括位于所述基底上的隧穿氧化层、位于所述隧穿氧化层上的氮化硅层、以及位于所述氮化硅层上的阻挡氧化层。
可选的，在所述的半导体器件的形成方法中，所述氮化硅层的厚度大于所述第一阻挡层的厚度。
可选的，在所述的半导体器件的形成方法中，所述第一阻挡层的厚度为20埃～120埃。
可选的，在所述的半导体器件的形成方法中，所述第一阻挡层和所述第二阻挡层的材料均为氮化硅。
可选的，在所述的半导体器件的形成方法中，所述第一氧化层和所述第二氧化层的材料均为氧化硅。
相对于现有技术，在本发明提供的半导体器件的形成方法中，相对于现有技术，首先，减少了涂抗反射层这一步，就无需在SONOS区域去除抗反射层这一步，从而不会出现浅沟槽隔离结构两侧的抗反射层去除困难的情况；其次，进行ONO生长前的预清洗中，选择管和电路区域的阻挡层能保护选择管和电路区域的栅氧化层，不会造成栅氧化层损失，就不需要在初始炉管形成更厚的栅氧化层，可以节省成本；再次，进行ONO生长前的预清洗中，不会影响选择管和电路区域的浅沟槽隔离结构，最终可保证浅沟槽隔离结构表面和栅氧化层的台阶差。
附图说明
图1是本发明实施例的半导体器件的形成方法的流程图；
图2至图7是本发明实施例的半导体器件的形成方法的剖面图；
图中：30-SONOS区域、40-选择管及逻辑电路区域、210-基底、220-栅氧化层、230-第一阻挡层、241-第一浅沟槽隔离结构、242-第二浅沟槽隔离结构、250-第二阻挡层、260-第二氧化层、270-隧穿氧化层、280-氮化硅层、290-阻挡氧化层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参照图1，本发明提供了一种半导体器件的形成方法，包括：
S11：提供一半导体器件，所述半导体器件包括基底、位于所述基底上的第一氧化层，以及位于所述第一氧化层上的第一阻挡层，所述半导体器件分为第一区域和第二区域；
S12：去除所述第一区域的第一阻挡层和第一氧化层露出基底的表面；
S13：对所述第一区域的基底表面进行预清洗；
S14：在所述第一区域形成ONO层，在所述第二区域形成第二阻挡层和第二氧化层；
S15：去除所述第二区域的第二氧化层、所述第二阻挡层和所述第一阻挡层露出所述第一氧化层表面。
参照图2和图3，提供一半导体器件，半导体器件包括基底210，基底210的材料为硅。基底210包括SONOS区域30和选择管及逻辑电路区域40，SONOS区域30包含一第一浅沟槽隔离结构241，选择管及逻辑电路区域40包含一第二浅沟槽隔离结构242，基底210表面还有第一氧化层，第一氧化层为栅氧化层220，并且在栅氧化层220上还沉积有一第一阻挡层230，第一阻挡层230的材料为氮化硅。
参照图3和图4，去除SONOS区域的阻挡层230和栅氧化层220露出基底210的表面，具体的去除方法包括：在SONOS区域30的阻挡层230表面涂布光刻胶并显影，采用干法刻蚀去除SONOS区域30的阻挡层230露出栅氧化层220表面，之后去除光刻胶。紧接着，对选择管及逻辑电路区域40采用湿法刻蚀去除SONOS区域30的栅氧化层220。
采用湿法工艺对SONOS区域30的基底210表面的原生硅进行去除，同时第一浅沟槽隔离结构241清洗过程会部分被去除导致高度变矮，而此时，选择管及逻辑电路区域40具有第一阻挡层230，保护了栅氧化层220和第二浅沟槽隔离结构241。
参照图5，采用炉管原位生长的方法，在SONOS区域30的基底210表面形成隧穿氧化层270，紧接着在隧穿氧化层270表面形成氮化硅层280，同时，在第一阻挡层230表面形成第二阻挡层250，第二阻挡层250的材料为氮化硅，可以和SONOS区域30的氮化硅层一同形成，最后在氮化硅层280上形成阻挡氧化层290，在选择管及逻辑电路区域40形成第二氧化层260，形成阻挡氧化层290和第二氧化层260可以同时形成，并且材料都为二氧化硅。
参照图6和图7，以SONOS区域30的阻挡氧化层290作为阻挡层，刻蚀去除选择管及逻辑电路区域40的第二氧化层260、第二阻挡层250和第一阻挡层230露出栅氧化层220的表面。之后可以根据产品的要求，再进行其他步骤的工艺。
综上，在本发明实施例提供的半导体器件的形成方法中，相对于现有技术，首先，减少了涂抗反射层这一步，就无需在SONOS区域去除抗反射层这一步，从而不会出现浅沟槽隔离结构两侧的抗反射层去除困难的情况；其次，进行ONO生长前的预清洗中，选择管和电路区域的阻挡层能保护选择管和电路区域的栅氧化层，不会造成栅氧化层损失，就不需要在初始炉管形成更厚的栅氧化层，可以节省成本；再次，进行ONO生长前的预清洗中，不会影响选择管和电路区域的浅沟槽隔离结构，最终可保证浅沟槽隔离结构表面和栅氧化层的台阶差。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
提供一半导体器件，所述半导体器件包括基底、位于所述基底上的第一氧化层、以及位于所述第一氧化层上的第一阻挡层，所述半导体器件分为第一区域和第二区域；
去除所述第一区域的第一阻挡层和第一氧化层露出所述基底的表面；
对所述第一区域的基底表面进行预清洗；
在所述第一区域形成ONO层，在所述第二区域形成第二阻挡层和第二氧化层；
去除所述第二区域的第二氧化层、所述第二阻挡层和所述第一阻挡层露出所述第一氧化层表面。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一区域为SONOS区域，所述第二区域为选择管及逻辑电路区域。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一区域包括第一浅沟槽隔离结构，所述第二区域包括第二浅沟槽隔离结构，所述第一浅沟槽隔离结构及所述第二浅沟槽隔离结构均位于所述基底内并且高出所述基底，所述第一阻挡层覆盖所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述基底的材料为硅材料。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，对所述第一区域的基底表面进行预清洗的方法包括：采用湿法工艺对所述基底表面的原生硅去除。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述ONO层包括位于所述基底上的隧穿氧化层、位于所述隧穿氧化层上的氮化硅层、以及位于所述氮化硅层上的阻挡氧化层。
7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述氮化硅层的厚度大于所述第一阻挡层的厚度。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一阻挡层的厚度为20埃～120埃。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一阻挡层和所述第二阻挡层的材料均为氮化硅。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一氧化层和所述第二氧化层的材料均为氧化硅。
CN201910698753.7A 2019-07-31 2019-07-31 半导体器件的形成方法 Active CN110416221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910698753.7A CN110416221B (zh) 2019-07-31 2019-07-31 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910698753.7A CN110416221B (zh) 2019-07-31 2019-07-31 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN110416221A true CN110416221A (zh) 2019-11-05
CN110416221B CN110416221B (zh) 2022-02-22

Family

ID=68364428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910698753.7A Active CN110416221B (zh) 2019-07-31 2019-07-31 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN110416221B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388397A (zh) * 2008-10-23 2009-03-18 复旦大学 一种低压可擦写的纳米晶存储电容结构及其制备方法
CN101393895A (zh) * 2007-09-14 2009-03-25 奇梦达股份公司 包括第一栅堆叠和第二栅堆叠的集成电路及其制造方法
CN104009005A (zh) * 2013-02-26 2014-08-27 赛普拉斯半导体公司 嵌入的基于sonos的存储单元
US9911746B1 (en) * 2013-09-27 2018-03-06 Cypress Semiconductor Corporation Integration of a memory transistor into high-k, metal gate CMOS process flow
CN108899273A (zh) * 2012-03-29 2018-11-27 赛普拉斯半导体公司 将ono集成到逻辑cmos流程中的方法
CN109461739A (zh) * 2018-10-18 2019-03-12 上海华力微电子有限公司 一种改善sonos存储器之多晶硅薄膜沉积特性的方法
US20190103414A1 (en) * 2017-10-04 2019-04-04 Cypress Semiconductor Corporation Embedded sonos with a high-k metal gate and manufacturing methods of the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393895A (zh) * 2007-09-14 2009-03-25 奇梦达股份公司 包括第一栅堆叠和第二栅堆叠的集成电路及其制造方法
CN101388397A (zh) * 2008-10-23 2009-03-18 复旦大学 一种低压可擦写的纳米晶存储电容结构及其制备方法
CN108899273A (zh) * 2012-03-29 2018-11-27 赛普拉斯半导体公司 将ono集成到逻辑cmos流程中的方法
CN104009005A (zh) * 2013-02-26 2014-08-27 赛普拉斯半导体公司 嵌入的基于sonos的存储单元
US9911746B1 (en) * 2013-09-27 2018-03-06 Cypress Semiconductor Corporation Integration of a memory transistor into high-k, metal gate CMOS process flow
US20190103414A1 (en) * 2017-10-04 2019-04-04 Cypress Semiconductor Corporation Embedded sonos with a high-k metal gate and manufacturing methods of the same
CN109461739A (zh) * 2018-10-18 2019-03-12 上海华力微电子有限公司 一种改善sonos存储器之多晶硅薄膜沉积特性的方法

Also Published As

Publication number Publication date
CN110416221B (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
US7297598B2 (en) Process for erase improvement in a non-volatile memory device
CN103107138B (zh) 带外围电路的分离栅极式快闪存储器的制作方法
CN109742076B (zh) 快闪存储器及其形成方法
CN105336688B (zh) 半导体结构的形成方法
US9111871B2 (en) Semiconductor structure and method for forming the same
US20180138317A1 (en) Memory device and method of fabricating thereof
CN106033742A (zh) 半导体结构的形成方法
CN108091562B (zh) Sonos存储器的ono刻蚀方法
US7479429B2 (en) Split game memory cell method
US10181420B2 (en) Devices with chamfer-less vias multi-patterning and methods for forming chamfer-less vias
CN107369688A (zh) 闪存的制备方法
US20240047219A1 (en) Integrated circuit device
CN111415937A (zh) 存储器及其形成方法
CN110416221A (zh) 半导体器件的形成方法
CN106783865B (zh) 一种存储单元的制作方法
CN103441075A (zh) 浮栅mos晶体管的制造方法
CN104517849A (zh) 快闪存储器的形成方法
CN113078099B (zh) Nand闪存器件及其形成方法
CN105097702B (zh) 闪存制造方法
CN109841626B (zh) 半导体结构及其形成方法
CN102427033B (zh) 一种形成高阶电常数k和t型金属栅极的形成方法
CN105206614A (zh) 浮栅型闪存结构及其制备方法
CN109767987A (zh) 一种后栅极形成方法
CN102437041B (zh) 一种形成高介电常数k和t型金属栅极的形成方法
CN108831829B (zh) 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant