CN104517849A - 快闪存储器的形成方法 - Google Patents
快闪存储器的形成方法 Download PDFInfo
- Publication number
- CN104517849A CN104517849A CN201310463674.0A CN201310463674A CN104517849A CN 104517849 A CN104517849 A CN 104517849A CN 201310463674 A CN201310463674 A CN 201310463674A CN 104517849 A CN104517849 A CN 104517849A
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- grid structure
- side wall
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000000463 material Substances 0.000 claims abstract description 151
- 239000003989 dielectric material Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000007667 floating Methods 0.000 claims abstract description 38
- 125000006850 spacer group Chemical group 0.000 claims description 52
- 239000008393 encapsulating agent Substances 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 16
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 12
- 238000010276 construction Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种快闪存储器的形成方法，包括：提供基底，所述基底分为核心区和外围区，在所述核心区形成有多个相互隔开的第一栅极结构，所述第一栅极结构包括第一介质层、位于所述第一介质层上的浮栅、位于浮栅上的第二介质层、位于所述第二介质层上的控制栅，所述外围区形成有栅极结构材料层，所述栅极结构材料层包括栅介质材料层和位于所述栅介质材料层上的栅极材料层；在靠近所述第一栅极结构上表面的侧壁形成第一侧墙，相邻两个第一侧墙相互隔开；图形化所述栅极结构材料层形成第二栅极结构，所述第二栅极结构包括栅介质层和位于栅介质层上的栅极；在所述第二栅极结构侧壁形成第二侧墙。使用本技术方案，加快了信号传递速度，提升了快闪存储器的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种快闪存储器的形成方法。
背景技术
目前，快闪存储器（Flash Memory）又称闪存，已经成为非挥发性存储器的主流存储器。根据结构不同，闪存可分为或非闪存（NOR Flash）和与非闪存（NAND Flash）。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
现有的快闪存储器包括位于基底上的核心存储电路（Cell Circuit）和位于核心存储电路周围的外围电路（Peripheral Circuit）。所述核心存储电路包括一些具有较小特征尺寸的晶体管，而外围电路主要包括具有一些较大特征尺寸的高压及中低压电路的常规MOS晶体管，如果是嵌入式，还会有相应的低压逻辑电路。其中，核心存储电路中的相邻两晶体管的栅极之间的距离非常小，而外围电路中的两晶体管的栅极之间的距离相对较大。
现有的快闪存储器的形成方法包括：
参照图1，提供基底10，所述基底10分为核心区I和外围区II，在核心区I形成有多个相互隔开的第一栅极结构20，所述第一栅极结构20包括第一介质层21、位于第一介质层21上的浮栅（Floating Gate，FG）23、位于浮栅23上的第二介质层22和位于第二介质层22上的控制栅（Control Gate，CG，相当于常规的MOS晶体管的栅极）24，在第一栅极结构20两侧的基底10中形成有第一源极、第一漏极（未示出），由于浮栅23的存在，快闪存储器可以完成三种基本操作模式：即读、写、擦除。即便在没有电源供给的情况下，浮栅23的存在可以保持存储数据的完整性；
在外围区II形成有多个相互隔开的第二栅极结构30，第二栅极结构30包括栅介质层31、位于栅介质层31上的栅极32，第二栅极结构30的线宽大于第一栅极结构20的线宽；
参照图2，在外围区II中，使用正硅酸乙酯（TEOS）沉积工艺形成氧化硅层40，氧化硅层40覆盖第二栅极结构30的侧壁、栅极32、相邻的两第二栅极结构30之间的基底，基底上的氧化硅层低于第二栅极结构30，但是，在核心区I中，两相邻第一栅极结构20之间的空隙中也填充有氧化硅41；
参照图3，在外围区II中，图形化氧化硅层40（参照图2），在第二栅极结构30两侧形成侧墙33；之后，以侧墙33为掩模，在第二栅极结构30两侧基底中形成第二源极、第二漏极（未示出）。
但是，参照图3，在相邻第一栅极结构20之间的空隙中填充有氧化硅41，由于相邻第一栅极结构20之间的空隙具有较大深宽比，无法有效去除氧化硅41。在后续工艺中，在第一源极、第一漏极表面形成金属硅化物阻挡层（SalicideBlock，SAB）时，氧化硅41形成阻挡，在第一源极、第一漏极表面不能形成金属硅化物阻挡层。这样，在形成互连结构中，导电插塞直接与第一源极、第一漏极电连接，使得导电插塞与第一源极之间、导电插塞与第一漏极之间的接触电阻增大，减慢了信号传递速度，降低快闪存储器的性能。
发明内容
本发明解决的问题是，使用现有技术形成的快闪存储器，信号传递速度较慢，快闪存储器的性能不佳。
为解决上述问题，本发明提供一种快闪存储器的形成方法，该快闪存储器的形成方法包括：
提供基底，所述基底分为核心区和外围区，在所述核心区形成有多个相互隔开的第一栅极结构，所述第一栅极结构包括第一介质层、位于所述第一介质层上的浮栅、位于所述浮栅上的第二介质层、位于所述第二介质层上的控制栅，所述外围区形成有栅极结构材料层，所述栅极结构材料层包括栅介质材料层和位于所述栅介质材料层上的栅极材料层；
在靠近所述第一栅极结构上表面的侧壁形成第一侧墙，相邻两个第一侧墙相互隔开；
形成第一侧墙后，图形化所述栅极结构材料层形成第二栅极结构，所述第二栅极结构包括栅介质层和位于栅介质层上的栅极；
在所述第二栅极结构侧壁形成第二侧墙。
可选地，在靠近第一栅极结构上表面的侧壁形成第一侧墙的方法包括：
形成填充材料层，所述填充材料层填充相邻两第一栅极结构之间的空隙、所述核心区与外围区之间的空隙，所述填充材料层的高度小于所述第一栅极结构的高度；
沉积第一侧墙材料层，所述第一侧墙材料层覆盖第一栅极结构、填充材料层和栅极结构材料层；
去除第一栅极结构上、栅极结构材料层上的第一侧墙材料层，剩余第一栅极结构侧壁的第一侧墙材料层，剩余的第一侧墙材料层作为第一侧墙；
去除所述填充材料层。
可选地，去除第一栅极结构上、栅极结构材料层上的第一侧墙材料层的方法为回刻蚀。
可选地，所述填充材料层为底部抗反射层、深紫外线吸收氧化层或零摩擦碳涂层。
可选地，去除所述填充材料层的方法为灰化工艺。
可选地，在所述灰化工艺中使用O2。
可选地，所述第一侧墙的材料为SiO2，SION，SIC，SIN或掺氮碳化硅。
可选地，所述第一侧墙底部至第一栅极结构上表面的距离范围为200～1000。
可选地，所述第一侧墙的线宽范围为20nm～30nm。
可选地，在所述第二栅极结构侧壁形成第二侧墙的方法包括：
使用TEOS工艺形成第二侧墙材料层，所述第二侧墙材料层覆盖基底、第一侧墙、第一栅极结构和第二栅极结构，所述外围区的第二侧墙材料层高于第二栅极结构；
回刻蚀所述第二侧墙材料层，剩余第二栅极结构侧壁的第二侧墙材料层，剩余的第二侧墙材料层作为第二侧墙；
在回刻蚀所述第二侧墙材料层时，所述第一侧墙也被刻蚀去除。
可选地，形成所述第一栅极结构和栅极结构材料层的方法包括：
在所述基底上形成第一介电材料层，在所述第一介电材料层上形成浮栅材料层，在所述浮栅材料层上形成第二介电材料层；
去除所述外围区的第二介电材料层；
形成控制栅材料层，所述控制栅材料层覆盖剩余第二介电材料层和外围区的浮栅材料层，在所述控制栅材料层上形成硬掩模层；
对所述硬掩模层进行图形化，图形化后的硬掩模层定义第一栅极结构和栅极结构材料层的位置；
以图形化后的硬掩模层为掩模，刻蚀控制栅材料层、第二介电材料层、浮栅材料层、第一介电材料层，在所述核心区形成第一栅极结构，所述外围区的剩余第一介电材料层作为栅介质材料层，剩余的所述浮栅材料层、控制栅材料层的叠层结构作为栅极材料层。
可选地，在形成所述第一栅极结构和栅极结构材料层后，形成第一侧墙前，还包括：
在所述基底上形成位于第一栅极结构侧壁的第三侧墙；
以所述第三侧墙、图形化后的硬掩模层为掩模，在所述第一栅极结构两侧基底中形成第一源极、第一漏极；
所述第一侧墙覆盖靠近所述第一栅极结构上表面的第三侧墙侧壁。
可选地，图形化所述栅极结构材料层形成第二栅极结构的方法包括：
对所述外围区的硬掩模层进行图形化，外围区的剩余硬掩模层定义第二栅极结构的位置；
以所述外围区的剩余硬掩模层为掩模，刻蚀所述栅极结构材料层形成第二栅极结构。
可选地，在形成所述第二侧墙后，还包括：
以所述第二侧墙为掩模，在所述第二栅极结构两侧的基底中形成第二源极、第二漏极。
可选地，在形成所述第二源极、第二漏极后，去除所述外围区的硬掩模层。
与现有技术相比，本发明的技术方案具有以下优点：
在第二栅极结构侧壁形成第二侧墙之前，在靠近所述第一栅极结构上表面的侧壁形成第一侧墙。相邻两第一侧墙使得相邻两第一栅极结构之间空隙的开口非常小，在形成第二侧墙过程中，第一侧墙对第二侧墙材料形成阻挡，第二侧墙材料基本不会进入相邻两第一栅极结构之间的空隙。第一栅极结构两侧的源极、漏极上表面基本不会覆盖第二侧墙材料，这样，在后续形成互连结构工艺中，第一栅极结构两侧的源极、漏极上表面可以形成金属硅化物阻挡层。这样，在形成互连结构中，导电插塞直接与源极、漏极电连接，使得导电插塞与源极之间、导电插塞与漏极之间的接触电阻降低，加快了信号传递速度，提升快闪存储器的性能。
附图说明
图1～图3是现有技术的快闪存储器在形成过程的各个阶段的剖面结构示意图；
图4～图15是本发明具体实施例的快闪存储器在形成过程的各个阶段的剖面结构示意图。
具体实施方式
针对现有技术存在的问题，本发明技术方案提出一种新的快闪存储器的形成方法。是用该快闪存储器的形成方法，在形成位于核心区的第一栅极结构后，形成位于外围区的第二栅极结构之前，在靠近所述第一栅极结构上表面的侧壁形成第一侧墙。该第一侧墙位于第一栅极结构顶部侧壁，使相邻第一栅极结构之间空隙的开口非常小，后续在第二栅极结构侧壁形成第二侧墙时，第一侧墙形成阻挡，形成第二侧墙的材料不会进入两相邻第一栅极结构之间的空隙，避免了第二侧墙的材料对快闪存储器的性能产生的消极影响。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参照图4，提供基底100，所述基底100分为核心区I和外围区II，在本实施例中，在核心区I将形成核心存储结构的堆叠栅极式晶体管，在外围区II将形成外围电路的MOS晶体管；
在所述基底100上形成第一介电材料层101，在所述第一介电材料层101上形成浮栅材料层103，在所述浮栅材料层103上形成第二介电材料层102。
在具体实施例中，形成第一介电材料层101、浮栅材料层103和第二介电材料层102的方法包括：
所述第一介电材料层101的材料为氧化硅，使用化学气相沉积或热氧化生长工艺形成第一介电材料层101；
所述浮栅材料层103的材料为多晶硅，使用化学气相沉积工艺形成浮栅材料层103，浮栅材料层103覆盖第一介电材料层101；
所述第二介电材料层102的材料为氧化硅，使用化学气相沉积工艺形成第二介电材料层102。
在具体实施例中，基底100为硅基底、锗基底或者绝缘体上硅基底等；或者基底100的材料还可以包括其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本领域的技术人员可以根据基底100上形成的晶体管类型选择基底，因此基底的类型不应限制本发明的保护范围。
在具体实施例中，在形成第一介电材料层101之前，在所述基底100中形成多个相互隔开的隔离结构（未示出），核心区I和外围区II为隔离结构所隔开，位于核心区I的多个隔离结构将核心区I隔开为多个有源区，位于外围区II的多个隔离结构将外围区II隔开为多个有源区。
参照图5，去除所述外围区II的第二介电材料层，剩余位于核心区I的、位于核心区I与外围区II之间的第二介电材料层102。
在具体实施例中，去除所述外围区II的第二介电材料层的方法包括：
在所述第二介电材料层上形成图形化的光刻胶层，所述图形化的光刻胶层定义外围区II的位置；
以所述图形化的光刻胶层为掩模，刻蚀第二介电材料层，至外围区II的浮栅材料层暴露，刻蚀第二介电材料层的方法为干法刻蚀，此为本领域技术人员所熟知的技术，在此不再赘述。
参照图6，形成控制栅材料层104，所述控制栅材料层104覆盖核心区I的剩余第二介电材料层102和外围区II的浮栅材料层；
在控制栅材料层104上形成硬掩模层105。
在具体实施例中，形成控制栅材料层104和硬掩模层105的方法包括：
所述控制栅材料层104的材料为多晶硅，使用化学气相沉积工艺形成控制栅材料层104；
硬掩模层105位氮化硅层，或硬掩模层105为氧化硅层、位于氧化硅层上的氮化硅层的叠层结构，使用化学气相沉积工艺形成硬掩模层105，在其他实施例中，硬掩模层105的材料还可为其他为本领域技术人员所熟知的材料。
参照图7，对所述硬掩模层105（参照图6）进行图形化，图形化后，核心区I的剩余硬掩模层作为第一硬掩模层151，第一硬掩模层151定义第一栅极结构的位置，外围区II的剩余硬掩模层作为第二硬掩模层152，第二硬掩模层152定义栅极结构材料层的位置。
在具体实施例中，对硬掩模层进行图形化的方法包括：
在所述硬掩模层上形成图形化的光刻胶层，图形化光刻胶层定义第一栅极结构的位置；
以所述图形化的光刻胶层为掩模，刻蚀硬掩模层，至暴露控制栅材料层104，实现对硬掩模层进行图形化的目的；
去除图形化的光刻胶层。
参照图8，以第一硬掩模层151和第二硬掩模层152为掩模，刻蚀控制栅材料层104、第二介电材料层102、浮栅材料层103和第一介电材料层101（参照图7），在核心区I形成第一介质层111、位于第一介质层111上的浮栅113、位于浮栅113上的第二介质层112、位于第二介质层112上的控制栅114，该第一介质层111、浮栅113、第二介质层112、控制栅1114和第一硬掩模层151的叠层结构作为第一栅极结构110，在所述外围区II的剩余第一介电材料层101、浮栅材料层103、控制栅极材料层104和第二硬掩模层152的叠层结构共同作为栅极结构材料层106。
参照图9，在核心区I中形成有多个相互隔开的第一栅极结构110。在具体实施例中，刻蚀控制栅材料层、第二介电材料层、浮栅材料层和第一介电材料层的方法为干法刻蚀。
参照图10，在所述基底100上形成位于第一栅极结构110侧壁的第三侧墙133，第三侧墙133覆盖第一栅极结构110侧壁。之后，以该第三侧墙133、第一硬掩模层151和第二硬掩模层152为掩模，在第一栅极结构110两侧基底中形成第一源极、第一漏极（未示出）。
在具体实施例中，在所述基底100上形成位于第一栅极结构110侧壁的第三侧墙133的方法包括：
第三侧墙133的材料为氧化硅，使用化学气相沉积形成第三侧墙材料层，所述第三侧墙材料层覆盖基底、第一栅极结构层和第二硬掩模层；
回刻蚀去除基底上、第一栅极结构层上和第二硬掩模层上的第三侧墙材料层，剩余第一栅极结构层侧壁的第三侧墙材料层，该剩余的第三侧墙材料层作为第三侧墙133。
在具体实施例中，第一源极、第一漏极中的掺杂类型可根据待形成的晶体管的类型进行选择，此为本领域技术人员所熟知的技术，在此不再赘述。
参照图11，形成填充材料层107，所述填充材料层107填充两相邻第一栅极结构110之间的空隙、所述核心区I和外围区II之间的空隙，填充材料层107的高度H1小于第一栅极结构110的高度H，第一栅极结构110的高度为第一介质层111的高度、浮栅113的高度、第二介质层112的高度、控制栅114的高度和第一硬掩模层151的高度之和；
在所述填充材料层107上形成靠近第一栅极结构110上表面的侧壁的第一侧墙131，第一侧墙131覆盖第三侧墙133侧壁，也就是，第一侧墙131覆盖第一栅极结构110上表面与填充材料层107上表面之间的第三侧墙133侧壁。第一侧墙131底部至第一栅极结构110上表面，即第一硬掩模层151上表面的距离H2远小于第一栅极结构110的高度H。其中，H1+H2=H。
在具体实施例中，形成填充材料层107的方法包括：
填充材料层107为底部抗反射层（Bottom Anti-Reflection Coating，BARC）、深紫外线吸收氧化层（DUV Light Absorbing Oxide，简称DUO）或零摩擦碳涂层（NFC），形成填充材料层107的材料均为有机液体材料，使用旋涂工艺形成填充材料层，该填充材料层具有良好的填充性，覆盖第一硬掩模层151、第二硬掩模层152，并填充两相邻第一栅极结构110之间的空隙、所述核心区I和外围区II之间的空隙；
回刻蚀填充材料层，去除第一硬掩模层151、第二硬掩模层152上的填充材料层，暴露靠近第一栅极结构上表面的侧壁。
在具体实施例中，在靠近第一栅极结构110上表面的侧壁形成第一侧墙131的方法包括：
第一侧墙131的材料为SiO2，SION，SIC，SIN或掺氮碳化硅，使用化学气相沉积形成第一侧墙材料层，第一侧墙材料层覆盖第一栅极结构110、填充材料层107和栅极结构材料层106；
使用回刻蚀去除第一栅极结构110上、栅极结构材料层106上的第一侧墙材料层，剩余第一栅极结构110侧壁的第一侧墙材料层，该剩余的第一侧墙材料层作为第一侧墙131。
在具体实施例中，第一侧墙131底部至第一栅极结构110上表面的距离H2范围为200～1000。如果H2小于200，则后续在外围区II中形成第二侧墙过程中，第一侧墙131不足以阻挡第一侧墙材料，第二侧墙材料还会填充相邻第一栅极结构之间的空隙。如果H2大于1000，则后续第一侧墙很难去除。
在具体实施例中，第一侧墙131的线宽范围为20nm～30nm。如果第一侧墙131的最大线宽大于30nm，则两相邻第一侧墙131之间可能接触，这样后续去除填充材料层的气体，无法通过相邻第一侧墙131之间的空隙到达填充材料层。如果第一侧墙131的最小线宽小于20nm，则第一侧墙131之间的空隙较大，不足以阻挡第二侧墙材料。
参照图12，去除填充材料层107（参照图11）。
在具体实施例中，使用灰化工艺去除填充材料层107。在灰化过程中，使用氧气，氧气通过相邻第一侧墙131之间的空隙到达填充材料层，并与填充材料层反应生成挥发性物质，该挥发性物质被排出。
参照图13，图形化所述栅极结构材料层106（参照图12）形成第二栅极结构120。在外围区II形成有多个相互隔开的第二栅极结构120，每个第二栅极结构120对应一个MOS晶体管。
在具体实施例中，形成第二栅极结构120的方法包括：
图形化第二硬掩模层152（参照图12）形成第三硬掩模层153，第三硬掩模层153定义第二栅极结构的位置；
以第三硬掩模层153为掩模，刻蚀外围区II的控制栅材料层、浮栅材料层和第一介电材料层，第三硬掩模层153下的控制栅材料层、浮栅材料层的材料均为多晶硅，共同作为栅极121，第三硬掩模层153下的第一介电材料层作为栅介质层122，栅介质层122和位于栅介质层122上的栅极121的叠层结构作为第二栅极结构120。
参照图14，去除第三硬掩模层153（参照图13）；
使用TEOS沉积工艺形成第二侧墙材料层108，第二侧墙材料层108覆盖基底100、第一侧墙131、第一栅极结构110的第一硬掩模层151上表面、第二栅极结构120，外围区II的基底上的第二侧墙材料层低于第二栅极结构120。
在本实施例中，由于相邻两第一侧墙131之间的空隙非常小，使用TEOS沉积工艺形成第二侧墙材料层108过程，第一侧墙131形成阻挡，氧化硅不会进入相邻两第一栅极结构110之间的空隙，在第一源极、第一漏极上表面基本不会附着氧化硅。
在具体实施例中，使用TEOS沉积工艺形成的第二侧墙材料层108的材料为氧化硅。TEOS为液体，使用TEOS沉积工艺可以改善第二侧墙与基底之间、第二侧墙与第二栅极结构之间的粘附性，防止接触界面产生空洞缝隙等缺陷。
参照图15，回刻蚀第二侧墙材料层108（参照图14），去除基底100上、第一栅极结构110的第一硬掩模层151上和第二栅极结构120的栅极121上的第二侧墙材料层，剩余第二栅极结构120侧壁的第二侧墙材料层，该剩余的第二侧墙材料层作为第二侧墙132。
之后，以第二侧墙132为掩模，在第二栅极结构120两侧基底中进行离子注入形成第二源极、第二漏极（未示出）。第二源极、第二漏极的掺杂类型可根据在外围区II待形成的MOS晶体管的类型确定。
在本实施例中，第一侧墙和第二侧墙的材料相同，在回刻蚀第二侧墙材料层时，第一侧墙也被刻蚀去除。
使用本实施例的技术方案，形成快闪存储器。在该快闪存储器中，核心区I的第一源极、第一漏极上表面基本未附着TEOS。即使在第一源极、第一漏极上表面附着TEOS，由于第一侧墙的阻挡，第一源极、第一漏极上表面的TEOS量非常小，与现有技术相比较，不会对后续金属硅化物阻挡层的形成构成阻挡。
所以，后续工艺可以在第一源极、第一漏极上表面形成金属硅化物阻挡层。当形成互连线结构时，电连接第一源极、第一漏极的导电插塞与金属硅化物接触，有效降低导电插塞与第一源极之间、导电插塞与第一漏极之间的接触电阻，提高快闪存储器中的信号传递速率，提升快闪存储器的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种快闪存储器的形成方法，其特征在于，包括：
提供基底，所述基底分为核心区和外围区，在所述核心区形成有多个相互隔开的第一栅极结构，所述第一栅极结构包括第一介质层、位于所述第一介质层上的浮栅、位于所述浮栅上的第二介质层、位于所述第二介质层上的控制栅，所述外围区形成有栅极结构材料层，所述栅极结构材料层包括栅介质材料层和位于所述栅介质材料层上的栅极材料层；
在靠近所述第一栅极结构上表面的侧壁形成第一侧墙，相邻两个第一侧墙相互隔开；
形成第一侧墙后，图形化所述栅极结构材料层形成第二栅极结构，所述第二栅极结构包括栅介质层和位于栅介质层上的栅极；
在所述第二栅极结构侧壁形成第二侧墙。
2.如权利要求1所述的形成方法，其特征在于，在靠近第一栅极结构上表面的侧壁形成第一侧墙的方法包括：
形成填充材料层，所述填充材料层填充相邻两第一栅极结构之间的空隙、所述核心区与外围区之间的空隙，所述填充材料层的高度小于所述第一栅极结构的高度；
沉积第一侧墙材料层，所述第一侧墙材料层覆盖第一栅极结构、填充材料层和栅极结构材料层；
去除第一栅极结构上、栅极结构材料层上的第一侧墙材料层，剩余第一栅极结构侧壁的第一侧墙材料层，剩余的第一侧墙材料层作为第一侧墙；
去除所述填充材料层。
3.如权利要求2所述的形成方法，其特征在于，去除第一栅极结构上、栅极结构材料层上的第一侧墙材料层的方法为回刻蚀。
4.如权利要求2所述的形成方法，其特征在于，所述填充材料层为底部抗反射层、深紫外线吸收氧化层或零摩擦碳涂层。
5.如权利要求4所述的形成方法，其特征在于，去除所述填充材料层的方法为灰化工艺。
6.如权利要求5所述的形成方法，其特征在于，在所述灰化工艺中使用O2。
7.如权利要求1所述的形成方法，其特征在于，所述第一侧墙的材料为SiO2，SION，SIC，SIN或掺氮碳化硅。
8.如权利要求1所述的形成方法，其特征在于，所述第一侧墙底部至第一栅极结构上表面的距离范围为200～1000。
9.如权利要求1所述的形成方法，其特征在于，所述第一侧墙的线宽范围为20nm～30nm。
10.如权利要求1所述的形成方法，其特征在于，在所述第二栅极结构侧壁形成第二侧墙的方法包括：
使用TEOS工艺形成第二侧墙材料层，所述第二侧墙材料层覆盖基底、第一侧墙、第一栅极结构和第二栅极结构，所述外围区的第二侧墙材料层高于第二栅极结构；
回刻蚀所述第二侧墙材料层，剩余第二栅极结构侧壁的第二侧墙材料层，剩余的第二侧墙材料层作为第二侧墙；
在回刻蚀所述第二侧墙材料层时，所述第一侧墙也被刻蚀去除。
11.如权利要求1所述的形成方法，其特征在于，形成所述第一栅极结构和栅极结构材料层的方法包括：
在所述基底上形成第一介电材料层，在所述第一介电材料层上形成浮栅材料层，在所述浮栅材料层上形成第二介电材料层；
去除所述外围区的第二介电材料层；
形成控制栅材料层，所述控制栅材料层覆盖剩余第二介电材料层和外围区的浮栅材料层，在所述控制栅材料层上形成硬掩模层；
对所述硬掩模层进行图形化，图形化后的硬掩模层定义第一栅极结构和栅极结构材料层的位置；
以图形化后的硬掩模层为掩模，刻蚀控制栅材料层、第二介电材料层、浮栅材料层、第一介电材料层，在所述核心区形成第一栅极结构，所述外围区的剩余第一介电材料层作为栅介质材料层，剩余的所述浮栅材料层、控制栅材料层的叠层结构作为栅极材料层。
12.如权利要求11所述的形成方法，其特征在于，在形成所述第一栅极结构和栅极结构材料层后，形成第一侧墙前，还包括：
在所述基底上形成位于第一栅极结构侧壁的第三侧墙；
以所述第三侧墙、图形化后的硬掩模层为掩模，在所述第一栅极结构两侧基底中形成第一源极、第一漏极；
所述第一侧墙覆盖靠近所述第一栅极结构上表面的第三侧墙侧壁。
13.如权利要求11所述的形成方法，其特征在于，图形化所述栅极结构材料层形成第二栅极结构的方法包括：
对所述外围区的硬掩模层进行图形化，外围区的剩余硬掩模层定义第二栅极结构的位置；
以所述外围区的剩余硬掩模层为掩模，刻蚀所述栅极结构材料层形成第二栅极结构。
14.如权利要求11所述的形成方法，其特征在于，在形成所述第二侧墙后，还包括：
以所述第二侧墙为掩模，在所述第二栅极结构两侧的基底中形成第二源极、第二漏极。
15.如权利要求14所述的形成方法，其特征在于，在形成所述第二源极、第二漏极后，去除所述外围区的硬掩模层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310463674.0A CN104517849B (zh) | 2013-09-30 | 2013-09-30 | 快闪存储器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310463674.0A CN104517849B (zh) | 2013-09-30 | 2013-09-30 | 快闪存储器的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104517849A true CN104517849A (zh) | 2015-04-15 |
| CN104517849B CN104517849B (zh) | 2017-09-22 |
Family
ID=52792977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310463674.0A Active CN104517849B (zh) | 2013-09-30 | 2013-09-30 | 快闪存储器的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104517849B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952167A (zh) * | 2020-08-25 | 2020-11-17 | 上海华力微电子有限公司 | 一种半导体器件及其制造方法 |
| CN113380812A (zh) * | 2020-02-25 | 2021-09-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN113725221A (zh) * | 2021-08-30 | 2021-11-30 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040042058A (ko) * | 2002-11-12 | 2004-05-20 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조 방법 |
| KR20090099402A (ko) * | 2008-03-17 | 2009-09-22 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| CN103208458A (zh) * | 2012-01-11 | 2013-07-17 | 华邦电子股份有限公司 | 嵌入式闪存的制造方法 |
-
2013
- 2013-09-30 CN CN201310463674.0A patent/CN104517849B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040042058A (ko) * | 2002-11-12 | 2004-05-20 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조 방법 |
| KR20090099402A (ko) * | 2008-03-17 | 2009-09-22 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| CN103208458A (zh) * | 2012-01-11 | 2013-07-17 | 华邦电子股份有限公司 | 嵌入式闪存的制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380812A (zh) * | 2020-02-25 | 2021-09-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN113380812B (zh) * | 2020-02-25 | 2023-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN111952167A (zh) * | 2020-08-25 | 2020-11-17 | 上海华力微电子有限公司 | 一种半导体器件及其制造方法 |
| CN111952167B (zh) * | 2020-08-25 | 2022-05-03 | 上海华力微电子有限公司 | 一种半导体器件及其制造方法 |
| CN113725221A (zh) * | 2021-08-30 | 2021-11-30 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
| CN113725221B (zh) * | 2021-08-30 | 2024-04-26 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104517849B (zh) | 2017-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103426826B (zh) | 闪存单元及其形成方法 | |
| CN110211959B (zh) | 半导体结构及其形成方法 | |
| CN104752363A (zh) | 快闪存储器的形成方法 | |
| CN104425366B (zh) | 半导体结构的形成方法 | |
| CN105097704A (zh) | 闪存器件及其形成方法 | |
| CN105336695B (zh) | 半导体器件的形成方法 | |
| KR100766232B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN101807577B (zh) | 分立栅快闪存储器及其制造方法 | |
| CN104425220A (zh) | 图案的形成方法 | |
| CN104752361A (zh) | 半导体结构的形成方法 | |
| CN116801629A (zh) | 存储器件及其形成方法 | |
| CN108962896B (zh) | 存储器 | |
| CN109935547B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN104517849A (zh) | 快闪存储器的形成方法 | |
| KR100856165B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR101205067B1 (ko) | 반도체 소자의 형성방법 | |
| CN104934366A (zh) | 具有气隙的结构的形成方法 | |
| CN109659237B (zh) | 闪存器件的形成方法 | |
| CN104752358A (zh) | 闪存器件及其形成方法 | |
| CN113078099B (zh) | Nand闪存器件及其形成方法 | |
| CN104465525A (zh) | 嵌入式闪存的形成方法 | |
| CN114334986A (zh) | 半导体结构及其形成方法 | |
| CN111863826B (zh) | 图形化掩膜的制作方法及三维nand存储器的制作方法 | |
| CN204885163U (zh) | 一种具有u型沟槽的半浮栅存储器件 | |
| CN101419937B (zh) | 沟槽型双层栅功率mos结构实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |