沟槽型双层栅功率MOS结构实现方法
技术领域
本发明属于半导体制造领域,涉及半导体器件制造工艺,特别涉及一种沟槽型双层栅功率MOS结构实现方法。
背景技术
沟槽型双层栅功率MOS器件具有击穿电压高,导通电阻低,开关速度快的特性。在沟槽型双层栅功率MOS器件,一种实现方法是浮置第一层多晶硅,图1为一浮置第一层多晶硅的沟槽型双层栅功率MOS器件结构示意图,硅片100背面作为漏极,沟槽110里从下往上依次为:厚栅氧化层102,位于第一层多晶硅103填充的沟槽部分四周;其上为第一层多晶硅103;高密度等离子体氧化膜104(HDP oxide);第二层多晶硅105,在其填充的沟道四周淀积了一薄栅氧化层108,沟槽之间的硅外延层101上制备沟道体106和源极107。浮置第一层多晶硅的缺点在于,(以NMOS为例)由于第一层多晶硅103与第二层多晶硅105的耦合作用,致使第一层多晶硅电位大于0,从而吸引N型轻掺杂的硅外延层101中的电子到厚栅氧化层102与硅外延层101的界面,相当于增大了硅外延层101的掺杂浓度,导致击穿电压降低,限制了器件的耐压。另一种方法是通过光刻将沟槽中的第一层多晶硅引出来接地(见图2),第一层多晶硅可靠接地,加之第一层多晶硅下面的厚栅氧化层作用,致使第一层多晶硅、厚栅氧化层、硅外延层构成的MOS场效应管处于耗尽状态,相当于降低了厚栅氧化层与硅外延层界面的掺杂浓度,降低了界面的电场强度,从而提高了器件的击穿电压。
现有制备沟槽型双层栅功率MOS结构(见图2)的工艺为:(1)沟槽201光刻,88度沟槽刻蚀,厚栅氧化层202生长;(2)同时掺杂的第一层多晶硅203生长(DOPOS过程);(3)第一层多晶硅203光刻,刻蚀;(4)高密度等离子体氧化膜204(HDP oxide)淀积;(5)湿法腐蚀沟槽内的高密度等离子体氧化膜204,至第一层多晶硅上剩余一定厚度的高密度等离子体氧化膜为止;(6)牺牲氧化层生长、剥离,薄栅氧化层206生长;(7)淀积第二层多晶硅205;(8)第二层多晶硅205的光刻、刻蚀;(9)沟道体(BODY)207,源区(SOURCE)209形成;(10)接触孔、硼磷硅玻璃层(BPSG)208、金属和钝化层形成,形成第一层多晶硅接触孔210、第二层多晶硅接触孔211、源极接触孔212。上述沟槽型功率MOS器件中,硅衬底200背面作功率MOS器件的漏极。
按上述工艺制备出来的沟槽型双层栅功率MOS结构,为实现第一层多晶硅203的可靠接地,采用第一层多晶硅203填充整个沟槽并伸出硅平面来实现第一层多晶硅接触孔210的制备;其在制备第二层多晶硅接触孔211时,其下填充的第一层多晶硅203也已完全填满沟槽并在硅平面以上凸出。因在具体工艺处理过程中,在对应于第一层多晶硅203上面的高密度等离子体氧化膜204进行湿法腐蚀过程中,由于湿法腐蚀具有各向同性的特点,使硅平面上的第一层多晶硅203下面的厚栅氧化层202也被腐蚀掉了,以至于已经腐蚀到沟槽的里面,这样在淀积第二层多晶硅205以后,就使得第二层多晶硅205填入了第一层多晶硅203下面(即图2虚线圆所示区域)。此外,由于伸出沟槽表面以上的第一层多晶硅侧壁与第二层多晶硅之间仅有薄的栅氧化层280,而且使用干法刻蚀第一层多晶硅时会造成第一层多晶硅侧面比较粗糙,容易造成两层多晶硅栅之间的击穿,严重影响器件的应用。另外,由于第一层多晶硅在硅平面以上,该制备工艺在第一层多晶硅侧面留有第二层多晶硅的侧墙(Spacer),不利于器件的等比例缩小。
发明内容
本发明要解决的技术问题是提供一种沟槽型双层栅功率MOS结构实现方法,在不增加光刻的情况下消除从沟槽中引出第一层多晶硅造成的两层多晶硅侧壁之间容易漏电的结构。
为解决上述技术问题,本发明的沟槽型双层栅功率MOS结构实现方法包括如下步骤:
(1)在衬底硅上的硅外延层中进行沟槽的光刻、刻蚀;
(2)在沟槽四周和硅外延层上生长栅氧化层;
(3)在沟槽中淀积多晶硅淀积,使多晶硅填满整个沟槽,并高出硅平面以上,对多晶硅栅进行掺杂,然后对多晶硅反刻至硅平面以下;
(4)对所述多晶硅光刻、高能量、大束流氧离子注入、高温退火形成多晶硅间氧化层,多晶硅间氧化层间留有缺口;
(5)将位于多晶硅间氧化层上面邻近多晶硅间氧化层间缺口周边的一层多晶硅刻光,位于多晶硅间氧化层下面并通过多晶硅间氧化层间缺口延伸到将多晶硅间氧化层上面的多晶硅作为需要接地的第一层多晶硅,位于多晶硅间氧化层上面的其它多晶硅作为第二层多晶硅;
(6)在第一层多晶硅和第二层多晶硅及多晶硅间氧化层表面生长氮化硅后进行高密度等离子体氧化膜淀积,再将高密度等离子体氧化膜化学机械研磨至多晶硅顶部的氮化硅表面;
(7)湿法剥离化学机械研磨后的少许高密度等离子体氧化膜,热磷酸去掉多晶硅顶部氮化硅;
(8)沟道体、源极形成;(9)接触孔、金属层和钝化层形成。
采用本发明的方法制备沟槽型双层栅功率MOS器件,通过对淀积的多晶硅光刻、高能量、大束流氧离子注入、高温退火形成多晶硅间氧化层,将需要接地的第一层多晶硅在通过多晶硅间氧化层缺口延伸到多晶硅间氧化层以上部分周边的同第二层多晶硅邻接的多晶硅间氧化层上面的一层多晶硅刻光,氮化硅生长后进行高密度等离子体氧化膜淀积,从而使第一层多晶硅同第二层多晶硅之间通过氧离子注入形成的多晶硅间氧化层隔离,需要接地的第一层多晶硅高出多晶硅间氧化层,其周边通过氮化硅及高密度等离子体氧化膜同第二层多晶硅隔离,不是采用将第一层多晶硅填充满整个沟槽并高出硅平面来引出接触孔接地的结构,故由本发明制得的沟槽型功率MOS器件避开了原来工艺中存在的引出来接地的第一层多晶硅侧壁与第二层多晶硅之间仅存在很薄的栅氧化层的状态,提高了器件的电学性能。同时因为没采用将第一层多晶硅引到沟槽以上的作法,也避免了形成第二层多晶硅的侧墙,故适合于器件的等比例缩小。另外,本发明中的工艺方法与现行通用的沟槽型双层栅功率MOS工艺完全兼容,工艺简单。
附图说明
下面结合附图及具体实施方式对本发明作进一步详细说明。
图1是浮置第一层多晶硅的沟槽型双层栅功率MOS器件结构示意图;
图2是现在的沟槽型双层栅功率MOS结构实现方法示意图;
图3是本发明的方法实现的沟槽型双层栅功率MOS结构示意图;
图4是本发明的方法实现的沟槽型双层栅功率MOS结构版图示意图;
图5是本发明方法实现的沟槽型双层栅功率MOS结构沿着沟槽方向的剖面示意图;
图6是本发明的工艺流程示意图;
图7是沟槽光刻、刻蚀示意图;
图8是栅氧化层热生长、多晶硅淀积、多晶硅回刻示意图;
图9是氧离子注入、退火后的垂直于沟槽的剖面示意图;
图10是氧离子注入、退火后的沿着沟槽的剖面示意图;
图11是接地的第一层多晶硅光刻、刻蚀示意图;
图12是氮化硅生长,高密度等离子体氧化膜(HDP)淀积,HDP CMP至氮化硅表面示意图;
图13是少许氧化层湿法剥离,热磷酸去掉氮化硅示意图;
图14是沟道体、源极形成示意图;
图15是接触孔、金属层和钝化层形成示意图。
具体实施方式
本发明的沟槽型双层栅功率MOS结构实现方法实现的沟槽型双层栅功率MOS结构一实施方式示意图如图3,采用第一层多晶硅14填充整个沟槽12但并不伸出硅平面来实现第一层多晶硅接触孔23的制备。对沟槽12进行光刻、刻蚀、栅氧化层13热生长后,只进行一次多晶硅的淀积、回刻,通过在淀积的多晶硅上光刻、高能量、大束流氧离子注入、高温退火形成多晶硅间氧化层15;将位于多晶硅间氧化层15上面邻近多晶硅间氧化层间缺口周边的一层多晶硅刻光,位于多晶硅间氧化层下面并通过多晶硅间氧化层间缺口延伸到将多晶硅间氧化层上面的多晶硅作为需要接地的第一层多晶硅14,位于多晶硅间氧化层15上面的多晶硅作为第二层多晶硅17,然后进行60埃氮化硅生长,高密度等离子体氧化膜(HDP)淀积,再通过高密度等离子体氧化膜化学机械研磨(HDP CMP)至氮化硅表面、湿法剥离少许氧化层,热磷酸去掉多晶硅顶部氮化硅;然后形成沟道体19、源极20及接触孔、金属层和钝化层。
本发明的方法实现的沟槽型双层栅功率MOS版图示意图如图4,沟槽12上形成有第一层多晶硅接触孔23、第二层多晶硅接触孔24、源极接触孔22。
图5是本发明的方法实现的沟槽型双层栅功率MOS结构沿着沟槽方向的剖面示意图,第一层多晶硅14至沟槽表面设置第一层多晶硅接触孔23,第一层多晶硅14同第二层多晶硅间17一个面通过多晶硅间氧化层15隔离,一个面通过氮化硅16及高密度等离子体氧化膜(HDP)18隔离。
本发明的沟槽型双层栅功率MOS结构实现方法的一实施方式工艺流程如图6所示,如图3所示,硅片11为器件的衬底,硅片背面整个为该功率MOS器件的漏极,器件的图案是在衬底硅上的硅外延层10上制备的。具体实施工艺如下:
(1)如图7所示,进行沟槽12的制备。
沟槽制备工艺为:沟槽12的制备包括先用沟槽光刻版曝出需制备沟槽的位置,再刻蚀出90度沟槽,沟槽的深度由具体器件要求确定。
(2)如图8所示,进行栅氧化层13(Gate oxide)的生长、多晶硅的淀积和磷掺杂、多晶硅回刻。
在沟槽四周12和硅外延层上生长栅氧化层13,栅氧化层为炉管生长的热氧化层。
多晶硅淀积工艺为先淀积不掺杂的多晶硅,淀积厚度为能保证该多晶硅填满整个沟槽并高出硅平面以上,而后对多晶硅栅进行磷掺杂。具体为以低压化学气相沉积的工艺,在620℃下淀积约6000埃厚不掺杂的多晶硅,然后在900℃下用POCl3为掺杂源,对该未掺杂的多晶硅栅进行磷掺杂,时间可为70分钟。
对多晶硅反刻,干法刻蚀工艺将多晶硅刻蚀至沟槽上表面位置。采用多晶硅对氧化层选择比高的刻蚀条件,以衬底硅上的厚栅氧化层13作为刻蚀的终止层,不需要额外的光刻版,干法刻蚀多晶硅至沟槽上表面位置。具体操作流程为:先主刻蚀沟槽表面以上的多晶硅(具体实施中可为4000埃),后以找终点形式刻蚀至厚栅氧化层表面,接下来再以与终点形式相同的工艺控制参数过刻蚀约至硅平面以下0.1um处,以避免多晶残留。
(3)进行两层多晶硅之间氧化层光刻、高能量、大束流氧离子注入、高温退火形成多晶之间氧化层。
如图9、图10所示。具体实施方法为:先光刻将无需注入氧离子的第一层多晶硅14位置用光刻胶覆盖,然后根据器件要求选取一定高能量的氧离子大剂量注入,然后干法去胶,湿法去胶后在高温、N2气氛下退火以形成两层多晶之间的氧化层15。氧离子注入能量通常为280~380Kev,剂量为1e16~5e16/cm2,优选地氧离子注入能量为320Kev,剂量为2e16/cm2,通常在1150℃~1250℃(优选1250℃)N2气氛下退火以形成两层多晶之间的氧化层。
(4)将位于多晶硅间氧化层15上面邻近多晶硅间氧化层间缺口周边的一层多晶硅刻光,位于多晶硅间氧化层15下面并通过多晶硅间氧化层间缺口延伸到将多晶硅间氧化层15上面的多晶硅作为需要接地的第一层多晶硅14,位于多晶硅间氧化层15上面的多晶硅作为第二层多晶硅17。
如图11所示。具体实施方法为:光刻出接地多晶两边的少许多晶,然后采用与多晶反刻找终点相同的菜单刻蚀掉光刻出来的多晶硅,此步刻蚀时间控制,留足过刻蚀量,避免残留。
(5)进行60埃氮化硅16生长,高密度等离子体氧化膜(HDP)18淀积,高密度等离子体氧化膜化学机械研磨(HDP CMP)至氮化硅16表面。
如图12所示。先采用高研磨速率的研磨液磨去大部分的HDP,然后选用氧化层对氮化硅选择比高的研磨液磨至终点,终止层为氮化硅。
(6)将化学机械研磨(HDP CMP)后的少许氧化层湿法剥离,热磷酸去掉多晶硅顶部氮化硅。
如图13所示。先用氢氟酸湿法剥掉CMP后剩余的HDP,然后用125℃的热磷酸将多晶硅顶部60埃的氮化硅去除干净,时间为5~10分钟。
(7)沟道体19、源极20形成;如图14所示,用沟道体光刻膜版进行光刻、离子注入、剥胶、推进;源极光刻版光刻、离子注入、剥胶、推进。
(8)接触孔,金属层,钝化层形成。
如图15所示,以常压低温化学气相沉积的方法淀积约1500埃的氧化膜,然后以常压化学气相沉积的方法淀积约4200埃的硼磷硅玻璃层21(BPSG);通过接触孔光刻版光刻、干法刻蚀出源极接触孔22,第一层多晶硅接触孔23和第二层多晶硅接触孔;接下来为长程溅射工艺溅射阻挡金属Ti/TiN约800埃/1000埃、而后快速退火;接着低压化学气相淀积难熔金属钨,钨反刻,然后溅射约3um铝铜层,通过金属光刻版光刻、干法刻蚀金属层;最后为约10000埃氮氧化硅钝化层生长、钝化层光刻、干法刻蚀出引线孔。
上述工艺步骤中具体的数据取决于具体器件的设计要求。
本发明的方法制备的功率MOS结构中,第一层多晶硅和第二层多晶硅之间在垂直方向上通过氮化硅、高密度等离子体氧化膜(HDP)隔离,避开了原有工艺制备的侧壁仅有薄的氧化层的结构,故能提高两层多晶硅栅之间的击穿电压,可以大幅度提高器件电性能,能与现在通用的沟槽功率MOS工艺完全兼容,适于集成ESD和肖特基结构,适合器件等比例缩小。