CN102856178A - 金属栅极和mos晶体管的形成方法 - Google Patents

金属栅极和mos晶体管的形成方法 Download PDF

Info

Publication number
CN102856178A
CN102856178A CN2011101807461A CN201110180746A CN102856178A CN 102856178 A CN102856178 A CN 102856178A CN 2011101807461 A CN2011101807461 A CN 2011101807461A CN 201110180746 A CN201110180746 A CN 201110180746A CN 102856178 A CN102856178 A CN 102856178A
Authority
CN
China
Prior art keywords
dielectric layer
etching
interlayer dielectric
layer
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101807461A
Other languages
English (en)
Other versions
CN102856178B (zh
Inventor
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110180746.1A priority Critical patent/CN102856178B/zh
Publication of CN102856178A publication Critical patent/CN102856178A/zh
Application granted granted Critical
Publication of CN102856178B publication Critical patent/CN102856178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种金属栅极和MOS晶体管的形成方法。其中金属栅极的形成方法，包括：提供衬底，在所述衬底表面形成替代栅极结构，所述衬底和替代栅极结构上形成有阻挡层；在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；刻蚀层间介质层至露出替代栅极结构上的阻挡层；刻蚀阻挡层至露出替代栅极结构表面；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；研磨金属层至露出层间介质层，形成金属栅极。本发明有效防止金属栅极间桥接的现象，提高了半导体器件的性能。

Description

金属栅极和MOS晶体管的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及金属栅极和MOS晶体管的形成方法。
背景技术
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅极(gate last)”工艺为形成金属栅极的一个主要工艺。
在美国专利US6664195中提供了一种使用“后栅极”工艺形成金属栅极的方法，包括：提供半导体衬底，所述半导体衬底上形成有替代栅结构、及位于所述半导体衬底上覆盖所述替代栅结构的层间介质层；以所述替代栅结构作为停止层，对所述层间介质层进行化学机械研磨工艺(CMP)；除去所述替代栅结构后形成沟槽；通过PVD方法向所述沟槽内填充金属，以形成金属栅电极层；用化学机械研磨法研磨金属栅电极层至露出层间介质层，形成金属栅极。
实际应用中发现，通过上述技术方案形成的金属栅极过程中，其两侧的层间介质层中会出现凹陷，金属易进入凹陷中，造成金属残留，导致后续产生金属桥接，使器件电性能变差。
发明内容
本发明解决的问题是提供一种金属栅极和MOS晶体管的形成方法，防止层间介质层上产生金属残留。
为解决上述问题，本发明一种金属栅极的形成方法，包括：提供衬底，在所述衬底表面形成替代栅极结构，所述衬底和替代栅极结构上形成有阻挡层；在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；刻蚀层间介质层至露出替代栅极结构上的阻挡层；刻蚀阻挡层至露出替代栅极结构表面；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；研磨金属层至露出层间介质层，形成金属栅极。
可选的，所述阻挡层的材料为氮化硅或氮氧化硅。
可选的，所述层间介质层的材料为氧化硅或氮氧化硅或正硅酸乙酯。
可选的，刻蚀阻挡层采用的是干法刻蚀法，刻蚀气体是CH3F和O2和Ar。
可选的，所述刻蚀气体刻蚀阻挡层和层间介质层的刻蚀选择比是5～30。
可选的，形成所述阻挡层的方法为物理气相沉积法或化学气相沉积法。
可选的，刻蚀层间介质层的方法为干法刻蚀法，刻蚀气体是C4F6和O2和Ar。
可选的，所述刻蚀气体刻蚀阻挡层和层间介质层的刻蚀选择比是1∶1。
可选的，刻蚀层间介质层和刻蚀阻挡层在同一刻蚀机台内进行。
可选的，沟槽内填充的金属层为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
本发明还提供一种MOS晶体管的形成方法，包括：提供衬底，在所述衬底表面形成有替代栅极结构，所述衬底上和替代栅极结构周围形成有阻挡层；以替代栅极结构和替代栅极结构两侧的阻挡层为掩膜，在衬底内形成源/漏极；在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；刻蚀层间介质层至露出替代栅极结构上的阻挡层；刻蚀阻挡层至露出替代栅极结构表面；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；研磨金属层至露出层间介质层，形成金属栅极。
与现有技术相比，本发明具有以下优点：本发明技术方案先刻蚀层间介质层至露出替代栅极结构上的阻挡层后，再将替代栅极结构表面的阻挡层刻蚀去除。避免了同时对层间介质层和阻挡层进行CMP工艺，由于速率比不同，而在层间介质层上出现凹陷，有效防止金属栅极间桥接的现象，提高了半导体器件的性能。
进一步，在刻蚀层间介质层至露出替代栅极结构上的阻挡层后，再将替代栅极结构表面的阻挡层刻蚀去除。在刻蚀层间介质层时，采用的刻蚀气体刻蚀阻挡层和层间介质层的比例是1∶1，在刻蚀完层间介质层时，使层间介质层和阻挡层在同一平面；在刻蚀阻挡层时，刻蚀气体刻蚀阻挡层和层间介质层的比例是5～30由于具有较高的选择比，在刻蚀阻挡层时对层间介质层不会有任何影响，更不会在层间介质层上出现凹陷，有效防止金属栅极间桥接的现象，提高了半导体器件的性能。
进一步，刻蚀层间介质层和刻蚀阻挡层在同一刻蚀机台内进行，在刻蚀不同膜层时采用不同的刻蚀条件。工艺步骤减少，效率提高。
附图说明
图1至图5是现有技术形成金属栅极的示意图；
图6是本发明形成金属栅极的具体实施方式流程示意图；
图7至图13为本发明形成包含金属栅极的晶体管的结构示意图。
具体实施方式
发明人制作如图1至图5所示的金属栅极，其中图1中可以看出，在半导体衬底100内形成有隔离区112及位于隔离区之间的有源区；在有源区的半导体衬底100上依次形成替代栅介电层101和替代栅电极层102，所述替代栅介电层101和替代栅电极层102构成替代栅极结构。如图2所示，在半导体衬底100上以及所述替代栅极结构周围形成阻挡层106，所述阻挡层106的材料为氮化硅。如图3所示，在所述阻挡层106上形成层间介质层110，所述层间介质层110覆盖所述替代栅极结构；所述层间介质层110的材料为氧化硅。如图4所示，采用化学机械研磨法平坦化层间介质层113至露出替代栅极结构顶部。发明人发现由于层间介质层110和阻挡层106的材料不同，因此在研磨时会造成对层间介质层110和阻挡层106的研磨速率不同，在研磨完阻挡层106时，会对层间介质层110产生过研磨，使层间介质层110内产生凹陷109。如图5所示，用干法刻蚀法或湿法刻蚀法刻蚀去除替代栅电极层和替代栅介电层，形成沟槽；在所述沟槽内的半导体衬底100上形成栅介质层114；用化学气相沉积法在层间介质层110上形成金属层，且将金属层填充满沟槽；接着，用化学机械研磨法研磨金属层至露出层间介质层110，形成金属栅极116，所述金属栅极116与栅介质层114构成金属栅极结构。由于在层间介质层110中存在凹陷，因此在形成及研磨金属层形成金属栅极时，会在凹陷内也会形成金属残留118；进而会在后续金属连线过程中发生金属桥接，导致器件电性能及可靠性变差。
为解决上述问题，本发明实施方式提供一种金属栅极的形成方法，执行步骤S11，提供衬底，在所述衬底表面形成替代栅极结构，所述衬底和替代栅极结构上形成有阻挡层；执行步骤S12，在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；执行步骤S13，刻蚀层间介质层至露出替代栅极结构上的阻挡层；执行步骤S14，刻蚀阻挡层至露出替代栅极结构表面；执行步骤S15，以层间介质层为掩膜，去除替代栅极结构，形成沟槽；执行步骤S16，在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；执行步骤S17，研磨金属层至露出层间介质层，形成金属栅极。
本发明实施方式还提供一种MOS晶体管的形成方法，包括：提供衬底，在所述衬底表面形成有替代栅极结构，所述衬底上和替代栅极结构周围形成有阻挡层；以替代栅极结构和替代栅极结构两侧的阻挡层为掩膜，在衬底内形成源/漏极；在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；刻蚀层间介质层至露出替代栅极结构上的阻挡层；刻蚀阻挡层至露出替代栅极结构表面；以层间介质层为掩膜，去除替代栅极结构，形成沟槽；在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；研磨金属层至露出层间介质层，形成金属栅极。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图13为本发明一个形成包含金属栅极的MOS晶体管的实施例结构示意图。
如图7所示，提供半导体衬底200；所述半导体衬底200内形成有隔离区212及位于隔离区之间的有源区，其中隔离区212可以是浅沟槽隔离，也可以是LOCOS隔离；在有源区的半导体衬底200上依次形成替代栅介电层201和替代栅电极层202，所述替代栅介电层201和替代栅电极层202构成替代栅极结构，具体形成替代栅电极层202工艺如下：在替代栅介电层201上形成多晶硅层，在多晶硅层上形成光刻胶层；对光刻胶层进行曝光显影，形成栅极图形；以图案化光刻胶层为掩膜，刻蚀多晶硅层和替代栅介电层201至露出半导体衬底200。
本实施例中，所述半导体衬底200可以选自硅基底、绝缘层上的硅(SOI)、或者还可以是其它的材料，例如砷化镓等III-V族化合物。所述替代栅介电层201为氧化硅、氮氧化硅、氮化硅之一或组合。
本实施例中，所述多晶硅层可以采用炉管沉积工艺形成，其沉积厚度决定了替代栅电极层202的高度，也即后续形成的金属栅极的高度。
如图8所示，以替代栅电极层202为掩膜，对所述半导体衬底200进行浅掺杂区注入，形成轻掺杂漏极204。对于NMOS器件，注入的是n型离子；对于PMOS器件，注入的是p型离子。之后，对所述半导体衬底200进行热处理，使轻掺杂漏极204中的注入离子发生纵向与横向的均匀扩散。
本实施例中，此步骤的热处理工艺可与制作源/漏极完后的退火工艺一起进行。
继续参考图8，在半导体衬底200上形成阻挡层206，所述阻挡层206包围替代栅极结构，所述阻挡层206的作用是作为后续刻蚀通孔时的停止层。
本实施例中，所述阻挡层206的材料为氮化硅或氮氧化硅；厚度为5nm～40nm；形成所述阻挡层206的方法为物理气相沉积法或化学气相沉积法。
再参考图8，以替代栅极结构和替代栅极结构两侧的阻挡层206为掩膜，向所述半导体衬底200进行重掺杂区注入，形成源极208和漏极208，所述源极208和漏极208的深度深于轻掺杂漏极204。在注入离子之后，对所述半导体衬底200进行热处理，使源极208和漏极208中的注入离子发生纵向与横向的均匀扩散。
本实施例中，在形成PMOS晶体管区域，向半导体衬底200中注入的是p型离子，如硼离子等。
本实施例中，在形成NMOS晶体管区域，向半导体衬底200中注入的是n型离子，如磷离子或砷离子等。
参考图9，在所述阻挡层206上沉积层间介质层210，且所述层间介质层210厚度大于替代栅极结构高度。
本实施例中，所述层间介质层210的材料为氧化硅或氮氧化硅或正硅酸乙酯等。形成层间介质层210的方法是化学气相沉积法。
如图10所示，将带有层间介质层210的半导体衬底200放入至刻蚀机台内，通入刻蚀气体，采用干法刻蚀法刻蚀层间介质层210至露出替代栅极结构顶部。
本实施例中，刻蚀层间介质层210所采用的刻蚀气体是C4F6和O2和Ar；所述刻蚀气体刻蚀阻挡层和层间介质层的刻蚀选择比是1∶1。在刻蚀完层间介质层210后，层间介质层210和替代栅极结构顶部的阻挡层206在同一平面。
参考图11，将上述刻蚀机台内的刻蚀气体抽出，再通入CH3F和O2和Ar刻蚀气体，刻蚀去除替代栅电极层202顶部的阻挡层206。
本实施例中，刻蚀阻挡层206的方法是干法刻蚀法，刻蚀气体刻蚀阻挡层和层间介质层的刻蚀选择比是5～30。由于刻蚀气体对阻挡层206和层间介质层210具有较高的选择比，在刻蚀阻挡层206时对层间介质层210不会有任何影响，更不会在层间介质层上出现凹陷。
如图12所示，以层间介质层210为掩膜，用干法刻蚀法或湿法刻蚀法刻蚀去除替代栅极结构，形成沟槽；在所述沟槽内的半导体衬底200上形成栅介质层212；然后，在层间介质层210上形成金属层214，并将金属层214填充满所述沟槽。
其中，所述金属层214的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
本实施例中，所述栅介质层212为金属栅极结构的栅介质层，作为其他实施例，还可以采用高K介质作为金属栅极的栅介质层，所述高K介质可以是二氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽或铌酸铅锌等一种。所述金属栅电极层材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
如图13，用化学机械研磨法平坦化金属层至露出层间介质层210，形成金属栅极214a，所述栅介质层212与金属栅极214a构成金属栅极结构。
本实施例中，采用化学机械研磨法平坦化金属层时，对层间介质层210也会产生研磨效果，最终使金属栅极214a顶部与层间介质层210表面齐平。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种金属栅极的形成方法，其特征在于，包括：
提供衬底，在所述衬底表面形成替代栅极结构，所述衬底和替代栅极结构上形成有阻挡层；
在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；
刻蚀层间介质层至露出替代栅极结构上的阻挡层；
刻蚀阻挡层至露出替代栅极结构表面；
以层间介质层为掩膜，去除替代栅极结构，形成沟槽；
在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；
研磨金属层至露出层间介质层，形成金属栅极。
2.根据权利要求1所述的形成方法，其特征在于，所述阻挡层的材料为氮化硅或氮氧化硅。
3.根据权利要求1所述的形成方法，其特征在于，所述层间介质层的材料为氧化硅或氮氧化硅或正硅酸乙酯。
4.根据权利要求2所述的形成方法，其特征在于，刻蚀阻挡层采用的是干法刻蚀法，刻蚀气体是CH3F和O2和Ar。
5.根据权利要求1至4任一项所述的形成方法，其特征在于，所述刻蚀气体刻蚀阻挡层和层间介质层的刻蚀选择比是5～30。
6.根据权利要求1所述的形成方法，其特征在于，形成所述阻挡层的方法为物理气相沉积法或化学气相沉积法。
7.根据权利要求1所述的形成方法，其特征在于，刻蚀层间介质层的方法为干法刻蚀法，刻蚀气体是C4F6和O2和Ar。
8.根据权利要求7所述的形成方法，其特征在于，所述刻蚀气体刻蚀阻挡层和层间介质层的刻蚀选择比是1∶1。
9.根据权利要求1所述的形成方法，其特征在于，刻蚀层间介质层和刻蚀阻挡层在同一刻蚀机台内进行。
10.根据权利要求1所述的形成方法，其特征在于，沟槽内填充的金属层为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
11.一种MOS晶体管的形成方法，其特征在于，包括：
提供衬底，在所述衬底表面形成有替代栅极结构，所述衬底上和替代栅极结构周围形成有阻挡层；
以替代栅极结构和替代栅极结构两侧的阻挡层为掩膜，在衬底内形成源/漏极；
在阻挡层上形成层间介质层，且所述层间介质层厚度大于替代栅极结构高度；
刻蚀层间介质层至露出替代栅极结构上的阻挡层；
刻蚀阻挡层至露出替代栅极结构表面；
以层间介质层为掩膜，去除替代栅极结构，形成沟槽；
在沟槽底部形成栅介质层后，于层间介质层上形成金属层，且所述金属层填充满沟槽；
研磨金属层至露出层间介质层，形成金属栅极。
CN201110180746.1A 2011-06-29 2011-06-29 金属栅极和mos晶体管的形成方法 Active CN102856178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110180746.1A CN102856178B (zh) 2011-06-29 2011-06-29 金属栅极和mos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110180746.1A CN102856178B (zh) 2011-06-29 2011-06-29 金属栅极和mos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN102856178A true CN102856178A (zh) 2013-01-02
CN102856178B CN102856178B (zh) 2016-04-20

Family

ID=47402653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110180746.1A Active CN102856178B (zh) 2011-06-29 2011-06-29 金属栅极和mos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN102856178B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448682A (zh) * 2014-05-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106298527A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其形成方法
CN113223946A (zh) * 2020-02-05 2021-08-06 中芯国际集成电路制造(上海)有限公司 一种半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551361A (zh) * 2003-05-15 2004-12-01 ������������ʽ���� 半导体存储装置及其制造方法、半导体装置、便携电子设备以及ic卡
CN101203947A (zh) * 2005-06-21 2008-06-18 英特尔公司 采用抬高的源极漏极和替代金属栅极的互补型金属氧化物半导体集成电路
CN101908475A (zh) * 2009-06-04 2010-12-08 台湾积体电路制造股份有限公司 制造半导体装置的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551361A (zh) * 2003-05-15 2004-12-01 ������������ʽ���� 半导体存储装置及其制造方法、半导体装置、便携电子设备以及ic卡
CN101203947A (zh) * 2005-06-21 2008-06-18 英特尔公司 采用抬高的源极漏极和替代金属栅极的互补型金属氧化物半导体集成电路
CN101908475A (zh) * 2009-06-04 2010-12-08 台湾积体电路制造股份有限公司 制造半导体装置的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448682A (zh) * 2014-05-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106298527A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其形成方法
CN106298527B (zh) * 2015-06-01 2019-07-30 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其形成方法
CN113223946A (zh) * 2020-02-05 2021-08-06 中芯国际集成电路制造(上海)有限公司 一种半导体结构的形成方法

Also Published As

Publication number Publication date
CN102856178B (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
TWI416667B (zh) 半導體元件及其製造方法
KR101656136B1 (ko) 콘택 에칭 정지층을 포함하는 전계 효과 트랜지스터와 그 제조방법
CN101677088B (zh) 半导体装置的制造方法
CN102569050B (zh) 一种金属栅极的形成方法
US9105632B2 (en) Semiconductor structures
JP5090173B2 (ja) 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
CN101740506B (zh) 构图金属栅极的方法
CN101789397A (zh) 半导体装置的制造方法
CN103165429A (zh) 金属栅极形成方法
CN103545188A (zh) 半导体器件制造方法
CN104217954A (zh) 晶体管的形成方法
TWI582841B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
CN103871856A (zh) 金属栅极的形成方法
CN102479694B (zh) 一种金属栅极及mos晶体管的形成方法
CN102479691A (zh) 金属栅极及mos晶体管的形成方法
CN101295674A (zh) 半导体器件的制造方法
US20220285373A1 (en) Integrated circuit structure and method of forming the same
CN102856178A (zh) 金属栅极和mos晶体管的形成方法
CN103107073A (zh) 金属栅极的形成方法
US7323377B1 (en) Increasing self-aligned contact areas in integrated circuits using a disposable spacer
CN102683189B (zh) 一种金属栅极及mos晶体管的形成方法
CN103681282A (zh) 晶体管的形成方法
CN102800577B (zh) 金属栅极及mos晶体管的形成方法
CN105590861A (zh) 晶体管的制造方法
CN103456692B (zh) 互补型金属氧化物半导体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant