CN103681282A - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN103681282A CN103681282A CN201210365223.9A CN201210365223A CN103681282A CN 103681282 A CN103681282 A CN 103681282A CN 201210365223 A CN201210365223 A CN 201210365223A CN 103681282 A CN103681282 A CN 103681282A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- dummy grid
- semiconductor substrate
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 256
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 82
- 229920005591 polysilicon Polymers 0.000 claims abstract description 81
- 238000009792 diffusion process Methods 0.000 claims abstract description 46
- 150000002500 ions Chemical class 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000001039 wet etching Methods 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 48
- 239000010703 silicon Substances 0.000 claims description 48
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 27
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 26
- 238000002513 implantation Methods 0.000 claims description 21
- -1 boron ion Chemical class 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 16
- 239000000243 solution Substances 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 12
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 abstract 1
- 230000000903 blocking effect Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 239000012530 fluid Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001845 chromium compounds Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种晶体管的形成方法，包括：提供半导体衬底；在半导体衬底上依次形成栅介质层、位于栅介质层上的伪栅极、位于伪栅极上的掩模层，在栅介质层、伪栅极、掩模层周围的半导体衬底上形成有侧墙，其中，伪栅极包括位于栅介质层上的多晶硅层、位于多晶硅层上扩散阻挡层，扩散阻挡层用于阻挡后续离子注入的离子向多晶硅层扩散；以掩模层和侧墙为掩模，对半导体衬底进行离子注入，形成源区、漏区；在半导体衬底上形成层间介质层，层间介质层与伪栅极持平；去除伪栅极，形成沟槽；在沟槽中填充导电材料，形成栅极。多晶硅层中未掺杂离子，湿法刻蚀多晶硅层过程刻蚀速率较快，对层间介质层损失少。这样整体提高了生产效率，最终得到的晶体管性能较佳。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种晶体管的形成方法。
背景技术
随着半导体工艺中的技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅极（gatelast)”工艺为形成金属栅极的一个主要工艺。这种技术的特点是在对硅片进行漏/源区离子注入操作以及随后的高温退火步骤完成之后再形成金属栅极。
现有技术形成金属栅极的方法请参照图1至图5。首先，参照图1，提供半导体衬底10，所述半导体衬底10表面依次形成有栅介质层12、伪栅极13和位于所述栅介质层12、伪栅极13周围的侧墙14，所述伪栅极13材料选择多晶硅。
然后，继续参考图1，以所述伪栅极13和侧墙14为掩膜，进行离子注入，在所述伪栅极13和侧墙14两侧的半导体衬底10内形成源区15和漏区16。
接着，请参考图2，在所述半导体衬底10上形成与所述伪栅极13齐平的层间介质层17。
接着，请参考图3，进行刻蚀工艺，去除所述伪栅极13(结合图2)，形成沟槽18。
然后，请参考图4，在所述沟槽的侧壁和底部形成介质层19。
最后，请参考图5，在所述沟槽内填充金属形成金属栅极20。
在公开号为CN101661883A的中国专利申请中还可以发现更多关于现有的晶体管制作方法的信息。
更多关于金属栅极的形成方法，请参考公开日为2011-05-04、专利号为CN102044421A的中国专利文献。
但是，在实际应用中发现，通过上述技术方案形成的晶体管的性能不佳。
发明内容
本发明解决的问题是现有技术的金属栅极的形成方法得到的晶体管的性能不佳。
为解决上述问题，本发明提供了一种新的晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成栅介质层、位于栅介质层上的伪栅极，在栅介质层、伪栅极周围的半导体衬底上形成有侧墙，其中，所述伪栅极包括位于栅介质层上的多晶硅层、位于多晶硅层上的扩散阻挡层，所述扩散阻挡层用于阻挡后续离子注入的离子向多晶硅层扩散；
以所述扩散阻挡层和侧墙为掩模，对所述半导体衬底进行离子注入，形成源区、漏区；
形成所述源区、漏区后，在所述半导体衬底上形成层间介质层，所述层间介质层与所述扩散阻挡层持平；
形成层间介质层后，去除所述伪栅极，形成沟槽；
在所述沟槽中填充导电材料，形成栅极。
可选的，所述扩散阻挡层包括无定型硅层。
可选的，所述扩散阻挡层包括位于所述多晶硅层上的第一氮化钛层、位于所述第一氮化钛层上的无定型硅层。
可选的，所述导电材料为金属。
可选的，所述多晶硅层的厚度是所述厚度的70%～90%，所述无定型硅层的厚度是所述伪栅极厚度的10%～30%。
可选的，去除所述伪栅极包括：使用干法刻蚀去除所述无定型硅层。
可选的，去除所述伪栅极包括：使用湿法刻蚀去除所述多晶硅层。
可选的，所述湿法刻蚀使用四甲基氢氧化铵溶液或氢氧化钾溶液。
可选的，去除所述伪栅极包括：使用湿法刻蚀去除所述第一氮化钛层。
可选的，所述湿法刻蚀使用所述湿法刻蚀使用的溶液为NH4OH、H2O2和H2O的混合溶液。
可选的，所述离子注入的离子为P型离子或N型离子。
可选的，P型离子为硼离子，N型离子为磷离子。
可选的，所述栅介质层包括位于半导体衬底上的高K介质层、位于高K介质层上的第二氮化钛层。
可选的，形成伪栅极的方法包括：
在所述半导体衬底上形成多晶硅层；
在所述多晶硅层上形成扩散阻挡层；
刻蚀所述多晶硅层和扩散阻挡层形成伪栅极。
与现有技术相比，本发明具有以下优点：
本发明的晶体管的形成方法，本发明的伪栅极包括多晶硅层、位于多晶硅层上的扩散阻挡层，所述扩散阻挡层可以有效阻挡离子注入形成源区、漏区过程中的离子，尤其是形成p型源区、漏区过程中的硼离子扩散至多晶硅层，避免造成多晶硅层的离子掺杂。这样，后续的湿法刻蚀多晶硅层过程中，由于多晶硅层中没有掺杂离子，例如硼离子，则刻蚀多晶硅层的刻蚀速率较快，而且多晶硅层也可以去除得更彻底。这样整体提高了生产效率，而且伪栅极彻底去除，使得后续的栅极中不会掺杂多晶硅或离子注入形成源/漏区的离子，使得最终得到的晶体管性能较佳。
在具体实施例中，所述扩散阻挡层包括无定型硅层，优选包括位于多晶硅层上第一氮化钛层、位于第一氮化钛层上的无定型硅层。可以实现最大化避免离子注入形成源区、漏区的过程中的离子扩散至多晶硅层。接着，后续去除伪栅极的过程可以选择干法刻蚀去除较薄无定型硅层，之后湿法刻蚀去除多晶硅层，或者第一氮化钛层和多晶硅层。首先，选择干法刻蚀，可以较快去除无定型硅层，而且由于无定型硅层的厚度很薄，不会在无定型硅层和层间介质层之间产生刻蚀选择比的问题，即不会在刻蚀无定型硅的过程中去除层间介质层；其次，湿法刻蚀多晶硅层，由于多晶硅层中不存在掺杂离子，如硼离子，湿法刻蚀的速度较快，大大提高了生产效率。
附图说明
图1～图5是现有技术的金属栅极形成方法的结构示意图；
图6是本发明具体实施方式的晶体管形成方法的流程示意图；
图7～10是本发明具体实施方式的晶体管形成方法的结构示意图。
具体实施方式
现有金属栅极形成方法造成晶体管性能不佳，发明人经过研究发现，产生该问题的原因主要在现有技术的去除多晶硅伪栅极的刻蚀工艺。通常情况下，去除多晶硅伪栅极的工艺选择干法刻蚀工艺。但是，在干法刻蚀工艺中，需要考虑层间介质层（常为氧化硅）与多晶硅伪栅极之间的刻蚀选择比大小。在实际工艺中，在刻蚀多晶硅伪栅极过程中，会部分或过多刻蚀层间介质层，使得层间介质层的高度很低，则相应地后续的金属栅极的高度也降低了，最终影响到晶体管的性能。究其原因，干法刻蚀过程中，多晶硅伪栅极对层间介质层的刻蚀选择比比较小。虽然可以在理论上选择合适的材料来达到较好的刻蚀比选择，但在实践中很难精确控制。
考虑到干法刻蚀的问题，现在多用湿法刻蚀来代替干法刻蚀，但发明人在研究过程中发现，在离子注入形成源/漏区的过程中，尤其是硼离子注入形成p型源/漏区，硼离子会通过掩模层扩散到多晶硅伪栅极。而在后续湿法去除多晶硅伪栅极过程，使用四甲基氢氧化铵（TMAH，TetramethylammoniumHydroxide）清洗液。多晶硅伪栅极中硼离子会阻止TMAH清洗液腐蚀多晶硅伪栅极，造成刻蚀停止，或者在最终的沟槽中存在过多残留多晶硅。之后的金属栅极的成分也不纯洁，则最终得到的晶体管的性能会受到影响，造成性能不佳。
发明人经过创造性劳动，提出了一种新的晶体管的形成方法。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
参照图7，并结合图6，执行步骤S61，提供半导体衬底100。
在具体实施例中，所述半导体衬底100的材料可以为单晶硅、单晶锗或单晶硅锗；也可以是绝缘体上硅（SOI）；或者还可以包括其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。在所述半导体衬底100中形成有器件结构(图中未示)，例如隔离沟槽结构等隔离结构用于相邻晶体管之间的隔离。
参照图7，并结合图6，执行步骤S62，在半导体衬底100上依次形成栅介质层101、位于栅介质层101上的伪栅极102，在栅介质层101、伪栅极102、周围形成有侧墙104，其中，所述伪栅极102包括位于栅介质层101上的多晶硅层121、位于多晶硅层121上的扩散阻挡层120，所述扩散阻挡层120用于阻挡后续离子注入的离子向多晶硅层121扩散。在具体实施例中，所述多晶硅层121作为伪栅极是现有技术的常用工艺，可以利用化学气相沉积工艺制作。但是，考虑到后续的离子注入的进入多晶硅层121，在多晶硅层121上形成扩散阻挡层120。
在具体实施例中，所述形成伪栅极102、位于伪栅极102的方法包括：在栅介质层101和半导体衬底100上形成多晶硅层121；在多晶硅层上形成整层扩散阻挡层；在扩散阻挡层上形成图形化的光刻胶层；以图形化的光刻胶层刻蚀多晶硅层和扩散阻挡层，形成伪栅极102。使其中，具体形成工艺为本领域技术人员熟知的现有技术，在此不再赘述。
在具体实施例中，参照图7，所述扩散阻挡层120包括无定型硅层122。由于无定型硅结构中不含有多晶硅结构的晶核，即在无定型硅结构中没有电子。则离子在无定型硅层122中的扩散很缓慢，只要确保无定型硅层122为一定厚度，使得离子只会在无定型硅层122中扩散，而不会或者只有非常少量的离子穿过无定型硅层122进入到多晶硅层121，起到阻止离子扩散进入多晶硅层121的作用。在具体实施例中，形成无定型硅层122的工艺采用本领域技术人员所知的公知技术，如化学气相沉积，在此不再赘述。
在具体实施例中，发明人同时注意到，后续的四甲基氢氧化铵（TMAH，Tetramethylammonium Hydroxide）清洗液对无定型硅的刻蚀很缓慢，而且，在无定型硅中存在一定量的掺杂离子。若无定型硅层122太厚，或者所述伪栅极102完全为无定型硅层122，则后续的刻蚀伪栅极102的刻蚀速率会更慢。因此，在具体实施例中，在能够阻挡离子扩散到多晶硅层121的前提下，无定型硅层122的厚度越薄越好。在具体实施例中，所述无定型硅层122的厚度是伪栅极102厚度的10%～30%，优选为20%，则相应地，多晶硅层121的厚度为伪栅极102厚度的70%～90%，优选为80%。所述厚度的无定型硅层122可以阻止离子扩散到多晶硅层121，还可以节省原料，降低成本。
在具体实施例中，作为优选，所述扩散阻挡层120还包括第一氮化钛（TiN）层123，第一氮化钛层位于多晶硅层121和无定型硅层122之间。第一氮化钛层123可以阻挡离子扩散，在第一氮化钛层123和无定型硅层122的双层作用下，可以达到更好的防止离子扩散至多晶硅层121的效果。
进一步地，由于通常离子注入形成源/漏区过程中，离子注入的方向会倾斜一定角度，因此存在离子通过侧墙进入多晶硅层121的可能。因此，所述无定型硅层122、第一氮化钛层123还可以进一步起到阻挡离子通过伪栅极102的侧墙104进入多晶硅层121，起到较佳的阻挡离子扩散的效果。
在具体实施例中，在扩散阻挡层120上形成硬掩模层103，所述硬掩模层103的材料为氧化硅或氮化硅，其作用为在刻蚀过程中保护其下方的膜层不被腐蚀，且起到后续离子注入形成源/漏区的掩模作用。当然，在本发明中，在伪栅极上也可以没有硬掩模层103，同样可以实现本发明的技术效果。
在具体实施例中，所述侧墙104可以为单层侧墙，也可为多层侧墙，比如可以为双层侧墙。形成所述侧墙104的工艺可以采用现有工艺，所述侧墙104的材料可以选择氮化硅或二氧化硅。
在具体实施例中，所述栅介质层101包括氧化硅层、氮氧化硅层、氮化硅层之一或组合。作为优选实施例，所述栅介质层101包括位于半导体衬底100上的高K介质层111、位于高K介质层111上的第二氮化钛层112。在栅介质层厚度逐渐缩小，栅介质层的厚度减小至3纳米以下的工艺中，高K介质层与金属栅极配合，可以将晶体管的漏电流减小到几个指数量级，而且这种组合也能够进一步向下减小金属栅极线宽尺寸。高K介质层的绝缘性能较佳，使用高K介质层和氮化钛，可以使得金属栅极下的沟道区具有高迁移率，最终可以制造具有较高性能的半导体器件，如晶体管。在本实施例中，所述高K介质层选择氧化铬（CrO2）、氧化铬硅等铬化物。
参照图7，并结合图6，执行步骤S63，以扩散阻挡层120和侧墙104为掩模，在半导体衬底100上进行离子注入，在半导体衬底上形成源/漏区（未示出）。当扩散阻挡层120上形成有硬掩模层103时，硬掩模层103起到离子注入的掩模作用。所述源区、漏区离子注入的方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细地说明。
在具体实施例中，参照图7，所述扩散阻挡层120包括无定型硅层122，优选还包括位于多晶硅层121和无定型硅层122之间的第一氮化钛层123。在离子注入过程中，尤其是硼离子会扩散通过硬掩模层103，随即在无定型硅层122中的扩散速度放缓，在离子注入的时间内，硼离子不会扩散到多晶硅层121。即使部分硼离子穿过无定型硅层122继续扩散，第一氮化钛层123也会进一步阻挡硼离子的扩散，而不会使多晶硅层121中掺杂硼离子。这样，在后续的湿法刻蚀去除多晶硅层121的速率会很快。在具体实施例中，本发明技术方案可以应用于p型源/漏区的形成，即最有效阻挡硼离子扩散。但并不局限于硼离子扩散，对N型源/漏区形成过程的磷离子在多晶硅层中的扩散也是可行的，即也可以阻挡磷离子的掺杂。则任何应用本发明技术方案的技术，都受到本发明保护范围的限制。
参照图8，并结合图6，执行步骤S64，在形成源区、漏区后，在半导体衬底100上形成层间介质层105，层间介质层105与扩散阻挡层120持平。所述层间介质层105的材质可以为氧化硅、氮化硅、碳化硅或氮氧化硅。本实施例中，所述层间介质层105的材质为氮化硅。所述层间介质层105可以利用化学气相沉积的方法制作，然后采用化学机械研磨法平坦化层间介质层105使得层间介质层105与扩散阻挡层120持。在平坦化的过程中，也将硬掩模层103去除。
参照图9，并结合图6，执行步骤S65，形成层间介质层105后，去除伪栅极102，形成沟槽106。
在具体实施例中，所述扩散阻挡层120包括无定型硅层122，去除无定型硅层122的方法为干法刻蚀，可以较快、彻底去除无定型硅层122。考虑到湿法刻蚀工艺中，无定型硅层122在TMAH溶液中的扩散很缓慢，因此，在本实施例中，使用干法刻蚀去除无定型硅层122，直至暴露第一氮化钛层123。其次，根据前述，无定型硅层122很薄，其厚度为整个伪栅极102的厚度的10%～30%。因此，干法刻蚀的过程不会刻蚀层间介质层105。
在具体实施例中，在干法刻蚀去除无定型硅层122后，使用湿法刻蚀去除多晶硅层121，直至暴露栅介质层101。首先，湿法刻蚀不会因刻蚀选择比的问题造成层间介质层的过刻蚀。其次，根据前述，无定型硅层122，或者还包括第一氮化钛层123阻挡离子注入的离子（如硼离子）扩散至多晶硅层121，即多晶硅层121中没有掺杂离子。则使用湿法刻蚀，优选使用四甲基氢氧化铵（TMAH，Tetramethylammonium Hydroxide）溶液刻蚀多晶硅层121的刻蚀速率较快，而且够彻底，不仅能完全去除多晶硅层121，还提高了生产效率。而且，本实施例进一步克服了干法刻蚀会去除层间介质层的问题。在其他实施例中，使用氢氧化钾（KOH）溶液，若多晶硅层121中混有离子，也会产生刻蚀缓慢的后果。本发明的技术方案同样可以消除氢氧化钾溶液带来的刻蚀缓慢的技术问题。
作为优选，扩散阻挡层120还包括位于多晶硅层121和无定型硅层122之间的第一氮化钛层123。在具体实施例中，使用NH4OH、H2O2、H2O的混合溶液去除第一氮化钛层，优选使用SC1清洗液(NH4OH/H2O2/H2O=1:1:1～1：1：5)去除第一氮化钛层123，直至暴露多晶硅层121。当然不限于SC1清洗液，其他酸性溶液等，只要能去除第一氮化钛层123，又不会腐蚀侧墙104、层间介质层105，都是可行的。
参照图10，并结合图6，执行步骤S66，在所述沟槽106中填充导电材料，并进行平坦化处理，形成栅极107。在具体实施例中，所述导电材料可以为金属，即栅极107为金属栅极。其中，所述金属栅极200的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。所述形成栅极的方法为本领域技术人员的公知技术，在此不再详述。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (14)
1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上依次形成栅介质层、位于栅介质层上的伪栅极，在栅介质层、伪栅极周围的半导体衬底上形成有侧墙，其中，所述伪栅极包括位于栅介质层上的多晶硅层、位于多晶硅层上的扩散阻挡层，所述扩散阻挡层用于阻挡后续离子注入的离子向多晶硅层扩散；
以所述扩散阻挡层和侧墙为掩模，对所述半导体衬底进行离子注入，形成源区、漏区；
形成所述源区、漏区后，在所述半导体衬底上形成层间介质层，所述层间介质层与所述扩散阻挡层持平；
形成层间介质层后，去除所述伪栅极，形成沟槽；
在所述沟槽中填充导电材料，形成栅极。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述扩散阻挡层包括无定型硅层。
3.如权利要求1所述的晶体管的形成方法，其特征在于，所述扩散阻挡层包括位于所述多晶硅层上的第一氮化钛层、位于所述第一氮化钛层上的无定型硅层。
4.如权利要求1所述的晶体管的形成方法，其特征在于，所述导电材料为金属。
5.如权利要求1所述的晶体管的形成方法，其特征在于，所述多晶硅层的厚度是所述伪栅极厚度的70%～90%，所述无定型硅层的厚度是所述伪栅极厚度的10%～30%。
6.如权利要求2或3所述的晶体管的形成方法，其特征在于，去除所述伪栅极包括：使用干法刻蚀去除所述无定型硅层。
7.如权利要求1所述的晶体管的形成方法，其特征在于，去除所述伪栅极包括：使用湿法刻蚀去除所述多晶硅层。
8.如权利要求7所述的晶体管的形成方法，其特征在于，所述湿法刻蚀使用四甲基氢氧化铵溶液或氢氧化钾溶液。
9.如权利要求3所述的晶体管的形成方法，其特征在于，去除所述伪栅极包括：使用湿法刻蚀去除所述第一氮化钛层。
10.如权利要求9所述的晶体管的形成方法，其特征在于，所述湿法刻蚀使用的溶液为NH4OH、H2O2和H2O的混合溶液。
11.如权利要求1所述的晶体管的形成方法，其特征在于，所述离子注入的离子为P型离子或N型离子。
12.如权利要求11所述的晶体管的形成方法，其特征在于，P型离子为硼离子，N型离子为磷离子。
13.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅介质层包括位于半导体衬底上的高K介质层、位于高K介质层上的第二氮化钛层。
14.如权利要求1所述的晶体管的形成方法，其特征在于，形成伪栅极的方法包括：
在所述栅介质层和半导体衬底上形成多晶硅层；
在所述多晶硅层上形成扩散阻挡层；
刻蚀所述多晶硅层和扩散阻挡层形成伪栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210365223.9A CN103681282B (zh) | 2012-09-26 | 2012-09-26 | 晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210365223.9A CN103681282B (zh) | 2012-09-26 | 2012-09-26 | 晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681282A true CN103681282A (zh) | 2014-03-26 |
| CN103681282B CN103681282B (zh) | 2016-07-06 |
Family
ID=50318485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210365223.9A Active CN103681282B (zh) | 2012-09-26 | 2012-09-26 | 晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681282B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633070A (zh) * | 2014-10-29 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN106952807A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108987248A (zh) * | 2017-06-01 | 2018-12-11 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN110634845A (zh) * | 2019-09-12 | 2019-12-31 | 上海华力集成电路制造有限公司 | Mim电容的制造方法及一mim电容 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020058372A1 (en) * | 2000-11-16 | 2002-05-16 | Se Aug Jang | Method for forming a gate in a semiconductor device |
| US20050048729A1 (en) * | 2003-08-29 | 2005-03-03 | Jae-Man Yoon | Method of manufacturing a transistor |
| CN101661957A (zh) * | 2008-08-26 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 具有掺杂导电金属氧化物作为栅电极的cmos器件结构和方法 |
-
2012
- 2012-09-26 CN CN201210365223.9A patent/CN103681282B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020058372A1 (en) * | 2000-11-16 | 2002-05-16 | Se Aug Jang | Method for forming a gate in a semiconductor device |
| US20050048729A1 (en) * | 2003-08-29 | 2005-03-03 | Jae-Man Yoon | Method of manufacturing a transistor |
| CN101661957A (zh) * | 2008-08-26 | 2010-03-03 | 台湾积体电路制造股份有限公司 | 具有掺杂导电金属氧化物作为栅电极的cmos器件结构和方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633070A (zh) * | 2014-10-29 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN105633070B (zh) * | 2014-10-29 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN106952807A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106952807B (zh) * | 2016-01-06 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108987248A (zh) * | 2017-06-01 | 2018-12-11 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN108987248B (zh) * | 2017-06-01 | 2020-10-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN110634845A (zh) * | 2019-09-12 | 2019-12-31 | 上海华力集成电路制造有限公司 | Mim电容的制造方法及一mim电容 |
| US11127736B2 (en) | 2019-09-12 | 2021-09-21 | Shanghai Huali Integrated Circuit Corporation | MIM capacitor and method for making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681282B (zh) | 2016-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201806086A (zh) | 積體電路裝置及其製造方法 | |
| CN103545183B (zh) | Cmos器件及其制作方法 | |
| CN104576382B (zh) | 一种非对称FinFET结构及其制造方法 | |
| CN102479694B (zh) | 一种金属栅极及mos晶体管的形成方法 | |
| CN104217954A (zh) | 晶体管的形成方法 | |
| CN102468145A (zh) | 金属栅极的形成方法 | |
| CN103681282A (zh) | 晶体管的形成方法 | |
| CN104124172B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104103502B (zh) | 晶体管的形成方法 | |
| CN102479691A (zh) | 金属栅极及mos晶体管的形成方法 | |
| CN104681490A (zh) | Cmos晶体管的形成方法 | |
| CN105575908A (zh) | 半导体结构的形成方法 | |
| CN103811543A (zh) | 半导体器件及其制造方法 | |
| US9711567B2 (en) | Process for fabricating an integrated circuit cointegrating a FET transistor and an OxRAM memory location | |
| CN105590861A (zh) | 晶体管的制造方法 | |
| CN102655092B (zh) | 晶体管的制备方法 | |
| CN109920733A (zh) | 半导体结构及晶体管的形成方法 | |
| CN104157577A (zh) | 半导体器件的形成方法 | |
| CN100561674C (zh) | 制造半导体器件的方法 | |
| CN105990235B (zh) | 半导体器件的形成方法 | |
| CN104103506A (zh) | 半导体器件制造方法 | |
| CN102856178B (zh) | 金属栅极和mos晶体管的形成方法 | |
| CN103390583A (zh) | 半导体集成器件及其制作方法 | |
| CN102800577B (zh) | 金属栅极及mos晶体管的形成方法 | |
| CN208923087U (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |